KR100615872B1 - 플라즈마표시장치 및 플라즈마디스플레이패널구동방법 - Google Patents

플라즈마표시장치 및 플라즈마디스플레이패널구동방법 Download PDF

Info

Publication number
KR100615872B1
KR100615872B1 KR1020040038591A KR20040038591A KR100615872B1 KR 100615872 B1 KR100615872 B1 KR 100615872B1 KR 1020040038591 A KR1020040038591 A KR 1020040038591A KR 20040038591 A KR20040038591 A KR 20040038591A KR 100615872 B1 KR100615872 B1 KR 100615872B1
Authority
KR
South Korea
Prior art keywords
discharge
gap
priming
electrode
display
Prior art date
Application number
KR1020040038591A
Other languages
English (en)
Other versions
KR20040103452A (ko
Inventor
마키노미쓰요시
Original Assignee
파이오니아 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파이오니아 가부시키가이샤 filed Critical 파이오니아 가부시키가이샤
Publication of KR20040103452A publication Critical patent/KR20040103452A/ko
Application granted granted Critical
Publication of KR100615872B1 publication Critical patent/KR100615872B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/298—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels
    • G09G3/2983—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels using non-standard pixel electrode arrangements
    • G09G3/2986—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels using non-standard pixel electrode arrangements with more than 3 electrodes involved in the operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/28—Auxiliary electrodes, e.g. priming electrodes or trigger electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

플라즈마표시장치는 플라즈마디스플레이패널(PDP)과 구동제어신호들을 출력하여 플라즈마디스플레이패널을 구동시키는 구동제어부를 구비한다. PDP는 전면기판과 배면기판을 구비한다. 방전공간들이 전면기판 및 배면기판 사이에 형성된다. 전면기판은 주사전극, 유지전극 및 프라이밍방전전극을 구비한다. 프라이밍방전갭과 표시갭이 소정의 전극들 사이에 형성된다. 배면기판은 데이터전극을 구비한다. 구동제어신호들은 하나의 필드를 서브필드들로 분산하는 동작, 서브필드들에서는 프라이밍방전갭에서 프라이밍방전을 발생시키는 동작, 및 서브필드들 중의 적어도 하나에서는 표시갭에서 프라이밍방전을 발생시키는 동작을 지시한다. PDP는 제1구동제어신호에 기초하여 구동된다.
플라즈마디스플레이패널, 프라이밍방전갭, 표시갭, 서브필드, 구동제어신호, 프라이밍방전

Description

플라즈마표시장치 및 플라즈마디스플레이패널구동방법{Plasma display apparatus and method of driving plasma display panel}
도 1은 AC형PDP의 구성을 보여주는 사시도,
도 2는 종래 PDP에 형성된 PDP셀의 일부를 보여주는 도면,
도 3은 종래 PDP의 표시방향으로부터 본 평면도,
도 4는 칼라PDP의 전극구조의 평면도,
도 5는 플라즈마표시장치의 구성을 보여주는 블록도,
도 6은 종래 칼라PDP의 각 전극에 인가되는 구동전압파형을 보여주는 타이밍도,
도 7은 필드와 서브필드들 사이의 관계를 보여주는 개념도,
도 8은 프라이밍방전전극을 갖지 않는 PDP의 종래 구동방법을 보여주는 도면,
도 9는 프라이밍방전전극을 갖는 PDP의 종래 구동방법을 보여주는 도면,
도 10은 본 발명의 실시형태의 PDP셀의 단면도,
도 11은 본 발명의 실시형태의 PDP셀의 평면도,
도 12는 플라즈마표시장치의 구성을 보여주는 블록도,
도 13은 제1실시예의 동작에서의 방전발생부위들을 보여주는 도면,
도 14는 제1실시예의 동작을 보여주는 흐름도,
도 15와 도 16은 본 발명의 제1실시예에서의 구동파형들을 보여주는 도면들,
도 17은 이 실시예의 다른 PDP셀의 단면도,
도 18은 이 실시예의 다른 PDP셀의 평면도,
도 19는 제2실시예의 동작에서의 방전발생부위를 보여주는 도면,
도 20은 제2실시예의 동작을 보여주는 흐름도,
도 21과 도 22는 제2실시예의 구동파형들을 보여주는 도면들,
도 23은 제3실시예의 동작에서의 방전발생부위를 보여주는 도면,
도 24는 제3실시예의 동작을 보여주는 흐름도,
도 25와 도 26은 제3실시예의 구동파형들을 보여주는 도면들,
도 27은 제4실시예의 방전발생부분을 보여주는 도면,
도 28은 제4실시예의 동작을 보여주는 흐름도,
도 29와 도 30은 제4실시예의 구체적인 구동파형들을 보여주는 도면들,
도 31은 제5실시예의 방전발생부위를 보여주는 도면,
도 32는 제5실시예의 동작을 보여주는 흐름도,
도 33과 도 34는 제5실시예의 구동파형들을 보여주는 도면들,
도 35는 제6실시예의 동작을 보여주는 흐름도,
*도면의 주요부분에 대한 부호의 설명
1 : 전면기판 2 : 배면기판
3 : 주사전극 4 : 유지전극
8 : 데이터전극 9 : 방전공간
19 : 프라이밍방전전극 20 : 표시갭
21 : 프라이밍방전갭
본 발명은 플라즈마표시장치 및 플라즈마디스플레이패널(이하 'PDP'라 함)을 구동하는 방법에 관한 것이다.
PDP에는, 구조에 관한 분류에 기초하여 DC형과 AC형이 있다. DC형에서는, 전극들이 방전기체에 노출된다. AC형에서는, 전극들은 유전체들로 덮여 있으므로 방전기체에 직접 노출되지는 않는다. 게다가, AC형에는, 메모리동작형과 리프레시동작형이 잇다. 메모리동작형은 전술한 유전체들의 대전축적작용을 통한 메모리기능을 이용한다. 리프레시동작형은 메모리기능을 이용하지 않는다.
종래 PDP의 개략적인 구조를 도면들을 참조하여 이하에서 설명할 것이다. 도 1은 AC형PDP의 구성을 보여주는 사시도이다. 도 1을 참조하면, 종래 PDP(100)에는 전면기판(1)과 배면기판(2)이 제공된다.
전면기판(1)은 투명유리기판(1a), 주사전극들(3), 유지전극들(4), 투명유전체층(5a) 및 표면보호층(6)으로 구성된다. 주사전극들(3)은 투명유리기판(1a)상에 나란히 배치된다. 유지전극들(4)은 투명유리기판(1a)상에 형성된다. 투명유전체층(5a)은 투명유리기판(1a)상에 형성되며 주사전극들(3) 및 유지전극들(4)을 덮는다. 표면보호층(6)은 투명유전체층(5a)을 덮는다. 주사전극들(3) 및 유지전극들(4)은 서로 평행하게 형성된다.
배면기판(2)은 투명유리기판(2a), 데이터전극들(8), 백색유전체층(5b), 장벽들(10) 및 형광체층(7)으로 구성된다. 데이터전극들(8)은 투명유리기판(2a)상에 형성된다. 백색유전체층(5b)은 투명유리기판(2a)상에 형성되며 데이터전극들(8)을 덮는다. 장벽들(10)은 백색유전체층(5b)상에 형성된다. 데이터전극들(8)은 주사전극들(3) 및 유지전극들(4)에 수직한 방향으로 형성된다. 형광체층들(7)은 장벽들(10)의 측면 및 백색유전체층(5b)의 표면에 형성된다. 형광체층들(7)은 기체방전에 의해 발생되는 자외광을 가시광으로 변환한다.
예를 들어, 적색(R), 녹색(G) 및 청색(B)의 형광체층들(7)은 PDP의 셀들에 분산된다(이하, 'PDP셀'이라 함). 적색(R), 녹색(G) 및 청색(B)은 빛의 삼원색이다.
도 2는 종래의 PDP상에 형성된 복수개의 PDP셀들 중에서 하나의 PDP셀의 부분을 보여주는 도면이다. 전면기판(1)은 배면기판(2)과는 약 100㎛(마이크로미터)의 간격으로 마주하도록 고정되고, 그것의 주변부는 접착제로 기밀 봉지된다. 전면기판(1) 및 배면기판(2) 사이에 형성된 공간은 방전공간(9)으로 정의된다. 이 방전공간(9)에는 헬륨, 네온, 크세논 또는 이것들의 혼합기체로 구성된 방전기체가 채워진다.
전면기판(1)에는, 복수개의 주사전극들(3)과 복수개의 유지전극들(4)이 소정간격으로 형성된다. 주사전극들(3)과 유지전극들(4)은 ITO등과 같은 투명도전성재료로 이루어진다. 주사전극들(3) 및 유지전극들(4)에서는, 선저항을 낮추기 위해, 금속버스전극(3a)이 주사전극(3)상에 형성되고, 금속버스전극(4a)이 유지전극(4)상에 형성된다.
주사전극(3), 유지전극(4), 버스전극(3a) 및 버스전극(4a)은 투명유전체층(5a)으로 덮여진다. 표면보호층(6)은 투명유전체층(5a)상에 형성된다. 표면보호층(6)은 MgO 등으로 이루어지며 투명유전체층(5a)을 방전으로부터 보호한다.
배면기판(2)상에는, 복수개의 데이터전극들(8)이 투명유리기판(2a)상에 소정간격으로 형성된다. 데이터전극(8)은 백색유전체층(5b)과 백색유전체층(5b)상에 도포된 형광체층(7)으로 덮여진다. 적색(R), 녹색(G) 및 청색(B)이 PDP셀들의 형광체층(7)에 분산된다면, 칼라표시용 PDP가 얻어진다.
도 3은 종래의 PDP의 표시방향으로부터의 평면도이다. 전면기판(1)의 복수개의 주사전극들(3) 및 복수개의 유지전극들(4)은 배면기판(2)의 복수개의 데이터전극들(8)에 각기 직교한다.
도 4는 칼라PDP의 전극구조의 평면도이다. 칼라PDP의 전극구조에서, m개의 주사전극들(Si, i = 1, 2, ..., m)이 열방향으로 형성되며, n개의 데이터전극들(Dj, j = 1, 2, ..., n)이 행방향으로 형성되고, 하나의 PDP셀은 그것들의 교차부에 형성된다. 유지전극(Ci)은 주사전극(Si)과는 쌍이 되게 제공되며 열방향으로 형성되고 유지전극과 주사전극은 평행하다.
플라즈마표시장치가 이하에서 설명될 것이다. 도 5는 위에서 언급된 바와 같 은 PDP를 사용하여 제조된 플라즈마표시장치의 구성을 보여주는 블록도이다.
이 플라즈마표시장치(70)는 모듈구조를 가진다. 구체적으로는, 이 장치는 아날로그인터페이스모듈(30)과 플라즈마디스플레이패널모듈(40; 이하, 'PDP모듈'이라 함)을 구비한다. 아날로그인터페이스모듈(30)은 수신된 아날로그영상신호들을 디지털영상신호들로 변환한 다음, 디지털영상신호들을 PDP모듈(40)에 공급한다.
PDP모듈(40)은 아날로그인터페이스모듈(30)로부터 보내진 디지털영상신호들에 따라 PDP(100)의 개별 PDP셀들을 온 또는 오프 시켜, 소망의 영상들을 표시한다.
종래의 메모리동작 AC형PDP를 구동하는 방법이 이하에서 첨부도면들을 참조하여 설명될 것이다.
도 6은 종래의 메모리동작 AC형PDP인 종래 칼라PDP의 각 전극에 인가되는 구동전압파형을 보여주는 타이밍도이다. 이 구동방법에서는, 먼저, 제1프라이밍방전펄스(11a)가 유지전극(4)에 인가되고, 제2프라이밍방전펄스(11b)가 주사전극(3)에 인가된다. 제1프라이밍방전펄스(11a)는 유지전극기준전위에 대해 음극성이다. 제2프라이밍방전펄스(11b)는 주사전극기준전위에 대해 양극성이다. 방전개시전압을 초과하는 전위차가 유지전극들(4) 및 주사전극들(3) 사이에 주어져 모든 셀들이 강제로 방전된다.
제1프라이밍방전펄스(11a)는 전압이 앞쪽 및 뒤쪽가장자리들에서 급격히 바뀌는 직사각형파형을 가진다. 제2프라이밍방전펄스(11b)는 앞쪽가장자리가 완만하게 바뀌는 경사파형을 가진다. 앞쪽가장자리의 변화율은 약 10V/㎲(마이크로초)보 다 작게 되도록 설정된다. 그 후, 프라이밍소거방전펄스(12)가 주사전극들(3)에 인가되어, 모든 셀들은 다시 강제로 방전된다. 프라이밍소거방전펄스(12)는 주사전극기준전위에 대해 음극성이다. 프라이밍소거방전펄스(12)는 앞쪽가장자리가 완만하게 바뀌는 경사파형을 가진다. 앞쪽가장자리의 변화율은 약 10V/㎲보다 작게 되도록 설정된다.
프라이밍방전펄스를 통한 방전동작은 '프라이밍방전'이라 한다. 프라이밍소거방전펄스를 통한 방전동작은 '프라이밍소거방전'이라 한다. 프라이밍소거방전은 벽전하분포를 조절하는 기능을 가지고, 그래서 오방전이 후속의 구동펄스인가에 의해 방지된다. 또, 프라이밍방전과 프라이밍소거방전은 PDP셀 내의 이온들 및 분자들과 같은 활성입자들의 밀도를 증가시키고 후속의 데이터기입방전의 발생의 반응속도를 향상시킨다.
프라이밍방전과 프라이밍소거방전 후, 주사펄스(13)는 각각이 시프트되는 타이밍들로 주사전극들(S1 내지 Sm)에 인가된다. 주사펄스(13)는 주사전극기준전위에 대해 음극성이다. 주사펄스(13)의 인가타이밍에 맞추어, 데이터펄스(14)가 표시데이터에 기초하여 데이터전극들(D1 내지 Dn)에 인가된다. 데이터펄스(14)는 데이터전극기준전위에 대해 양극성이다. 도 6에서 데이터펄스(14)의 빗금은 대응하는 PDP셀에 관련한 표시데이터의 존재유무에 따라 데이터펄스(14)의 존재유무가 결정됨을 나타낸다. 주사펄스(13)의 인가 시, 방전은 데이터펄스(14)가 인가되는 셀의 주사전극(3) 및 데이터전극(8) 사이의 방전공간(9)에서 발생된다. 그러나, 주사펄스(13)의 인가 시, 데이터펄스(14)가 인가되지 않는다면 방전은 발생되지 않는다. 이 방전의 존재유무에 따라, 표시데이터는 각 PDP셀에 기입된다. 따라서, 이것은 '데이터기입방전'이라 한다.
또, 전술한 구성의 데이터기입방전에서는, 주사전극(3) 및 유지전극(4) 사이의 방전을 트리거로 하여, 주사전극(3) 및 유지전극(4) 사이의 방전이 유발될 수 있다. 주사전극(3) 및 유지전극(4) 사이의 이 방전을 안정적으로 발생하기 위해서는, 바이어스전위(주사기본펄스(18))를 주사전극에 주사기간의 거의 전 범위에서 인가하고 변화에 대응하는 양만을 주사펄스로서 인가하는 경우가 있을 수 있다. 주사기본펄스(18)는 주사전극기준전위에 대해 음극성이다.
주사전극(3) 및 유지전극(4) 사이의 방전을 트리거로 하여 주사전극(3) 및 유지전극(4) 사이에 방전을 유발하기 위해서는, 주사전극(3) 및 유지전극(4) 사이의 전위차를 조절하는 것이 필요하다. 즉, 오류 없이 동작하기 위해서는, 이 전위차는 제1문턱값 이상이거나 제2문턱값 이하가 되어야 한다. 제1문턱값에서는, 주사전극(3) 및 데이터전극(8) 사이에 방전이 발생될 때 주사전극(3) 및 유지전극(4)에서 방전이 발생된다. 제2문턱값에서는, 주사전극(3) 및 데이터전극(8) 사이에 방전이 발생되지 않을 때 주사전극(3) 및 유지전극(4)에서 방전이 발생된다.
데이터기입방전이 발생되는 셀에서, '벽전하들'이라고 하는 양의 전하들이 주사전극(3)상의 투명유전체층(5a)에 축적된다. 이때, 음의 벽전하들은 데이터전극(8)상의 백색유전체층(5b)에 축적된다. 그 후, 주사전극(3)상의 투명유전체층(5a)에서 생성된 양의 벽전하들에 의한 양의 전위와 유지전극(4)에 인가된 음극성의 제1유지펄스의 중첩에 의해 제1방전이 발생된다. 또, 주사전극(3) 및 유지전극(4) 사 이의 방전이 데이터기입방전 시에 유발된다면, 음의 벽전하들은 유지전극(4)상의 투명유전체층(5a)에서 데이터기입방전에 의해 발생된다. 따라서, 제1유지펄스에는, 주사전극(3)상의 투명유전체층(5a)에서 생성된 양의 벽전하들에 의한 양의 전위와 주사전극(4)상의 투명유전체층(5a)에서 생성된 음의 벽전하들에 의한 음의 전위가 중첩되어, 제1방전이 발생된다.
제1방전이 발생될 때, 양의 벽전하들은 유지전극(4)상의 투명유전체층(5a)에 축적되고 음의 벽전하들은 주사전극(3)상의 투명유전체층(5a)에 축적된다. 주사전극(3)에 인가되는 제2유지펄스(15b)가 그러한 벽전하들에 의해 초래된 전위차와 겹쳐지고, 제2방전이 발생된다.
이후, 유사하게, n번째 방전에서 생성된 벽전하들에 의해 초래된 전위차와 n+1번째유지펄스가 겹쳐지고 방전이 유지된다. 이런 이유로, 이 방전동작은 '유지방전'이라 한다. 휘도값은 유지방전의 유지횟수에 따라 제어된다.
유지펄스들(15a, 15b)의 전압들이 이러한 전압들의 인가만으로는 방전이 발생되지 않는 정도로 미리 조절된다면, 제1유지방전은 제1유지펄스(15a)가 인가되는 경우에도 발생되지 않는다.
제1유지펄스(15a)의 인가 전에는 데이터기입방전이 발생되지 않은 셀에 벽전하들에 의한 전위가 존재하지 않기 때문에, 그 후의 유지방전은 발생되지 않는다.
유지펄스들(15a, 15b)의 인가 후, 주사전극기준전위에 대해 음극성인 데이터소거펄스(16)가 모든 주사전극들(3)에 인가되다. 이것은 유지방전이 계속되는 셀에서 방전이 발생되게 하여, 벽전하분포는 초기화된다. 데이터소거펄스(16)는 앞쪽가 장자리가 완만히 바뀌는 경사파형을 가진다. 앞쪽가장자리의 변화율은 약 10V/㎲보다 작게 되도록 설정된다. 데이터소거펄스에 의한 방전동작은 '데이터소거방전'이라 한다.
전술한 바와 같은 도 6의 구동전압파형에서, 프라이밍방전펄스들(11a, 11b)과 프라이밍소거방전펄스(12)가 인가되는 기간은 '프라이밍방전기간'이라 한다. 주사펄스(13)와 데이터펄스(14)(일부 경우들에서는, 부주사펄스(17)와 주사기본펄스(18))가 인가되는 기간은 '주사기간'이라 한다. 유지펄스들(15a, 15b)이' 인가되는 기간은 '유지기간'이라 한다. 데이터소거펄스(16)가 인가되는 기간은 '데이터소거기간'이라 한다. PDP는 한 화면을 표시하는 기간(예컨대, 1/60초)을 뜻하는 하나의 필드에 프라이밍방전기간, 주사기간, 유지기간 및 데이터소거기간을 가진다. 하나의 필드가 하나의 화면을 표시하기 위해 복수개의 서브필드들(예컨대, 4개의 서브필드들)로 분산된다면, 서브필드들의 각각은 프라이밍방전기간, 주사기간, 유지기간 및 데이터소거기간을 가진다.
종래의 PDP에서의 계조표시방법이 도 7을 참조하여 설명된다. 도 7은 필드와 서브필드들의 관계를 보여주는 개념도이다. PDP는 하나의 화면을 표시하는 기간(예컨대, 1/60초)을 의미하는 하나의 필드에, 프라이밍방전기간, 주사기간, 유지기간 및 데이터소거기간을 가진다. 하나의 필드가 하나의 화면을 표시하기 위해 복수개의 서브필드들(예컨대, 4개의 서브필드들)로 분산된다면, 서브필드들의 각각은 프라이밍방전기간, 주사기간, 유지기간 및 데이터소거기간을 가진다.
개별 서브필드는 예를 들면 도 6에 보인 것과 같이 구성된다. 각 서브필드에 서, 디스플레이의 온/오프작용은 다른 서브필드들에 독립적으로 제어된다. 또, 각 서브필드는 유지기간의 길이가 다르다. 달리 말하면, 유지펄스들의 수가 다르다. 도 7에 보인 4서브필드분산에서는, 각 서브필드에서 광이 단독으로 방사되는 때의 휘도의 비가 1:2:4:8이 되도록 조절된다면, 휘도는 4개의 서브필드들의 표시 온/오프의 조합에 기초하여 휘도비 0 내지 15의 16 단계들을 표현한다. 휘도비 0은 선택된 서브필드가 없는 경우이다. 휘도비 15는 모든 서브필드들이 선택된 경우이다. 전형적으로, 하나의 필드가 n개의 서브필드들로 분산되고 각 서브필드의 휘도의 비가 1(=20) : 2(=21) : ... : 2n-2 : 2n-1로 설정되는 경우, 2n계조표시가 가능하게 된다.
전술한 바와 같은 종래의 PDP를 구동하는 방법에서, 프라이밍방전과 프라이밍소거방전은 모든 셀들과 모든 서브필드들에서 발생된다. 휘도 0의 모든 서브필드선택의 경우에도, 프라이밍방전 및 프라이밍소거방전을 통한 광방출은 수 cd/㎡의 휘도(흑휘도)를 초래한다. 특히, 영상이 암실 등에서 관찰된다면, 이 흑휘도에 의해 초래된 콘트라스트비의 저하는 극심하게 된다.
위의 설명에 관련하여, 일본공개특허공보 평8-221036호는 다음의 기법을 개시한다. 이 기법은 프라이밍방전을 부분적으로 생략함으로써 콘트라스트비를 증가시키기 위한 것이다. 이 기법에서, 프라이밍방전동작은 서브필드들의 일부에서만 또는 셀들의 일부에서만 발생된다. 그러나, 프라이밍방전의 부분적인 생략은 프라이밍방전에 의해 주어진 방전활동도를 개선시키는 기능의 저하를 야기한다. 따라 서, 데이터기입방전의 발생이 불안정하게 되고, 이는 데이터기입방전을 발생시키지 않게 하고 유지방전을 발생시키지 않게 한다. 정상적인 영상표시가 불가능한 경우가 있을 수도 있다.
위의 설명에 관련하여, 일본공개특허공보 평8-96714호는 다음의 기법을 개시한다. 이 기법은 셀들 사이에 프라이밍전극(여분의 방전전극)을 위치시키며, 주사전극 또는 유지전극과 프라이밍전극 사이에 프라이밍방전(여분의 방전)을 발생시키고, 주사전극 및 유지전극 사이에 데이터기입방전, 유지방전 및 데이터소거방전을 발생시키기 위한 것이다. 프라이밍방전의 발광이 부분적으로 차광되므로, 흑휘도는 저하되어 콘트라스트비는 향상된다. 프라이밍전극이 놓여진 셀이 전술한 구동법을 이용하여 구동된 경우, 정지화의 표시는 실질적으로 어떠한 문제없이 제어될 수 있었다. 그러나, 동화상의 표시는 불안정하였다. 여기서, 동화상표시의 불안정도는, 광이 셀로부터 긴 시간(수 초)동안 흑색표시상태로 선택적으로 방출되는 경우에, 데이터기입방전이 발생되지 않거나 데이터기입방전이 발생된 경우에도 유지방전으로 옮아가지 않는다는 동작 시의 단점이다.
도 8과 도 9는 기존 기법에서의 방전발생부위를 설명하기 위해 사용된다. 도 8은 프라이밍방전전극을 갖지 않는 PDP의 종래 구동방법을 보여주는 도면이다. 프라이밍방전전극을 갖지 않는 PDP에서, 프라이밍방전, 프라이밍소거방전, 데이터기입방전, 유지방전 및 데이터소거방전은 모두 표시갭에서 발생된다. 데이터기입방전은 주사전극 및 데이터전극 사이에서 발생된다. 그 직후, 방전이 주사전극 및 유지전극 사이(표시갭)에서 유발되므로, 데이터기입방전의 발생위치는 표시갭으로 간주 된다. 그러므로, 표시갭은 데이터기입방전의 발생위치로서 정의된다. 데이터기입방전의 발생 시, 표시갭의 전위차가 문턱값보다 크게 된다면, 데이터기입방전은 표시갭에서 발생된다. 프라이밍방전갭의 전위차가 문턱값보다 크게 된다면, 데이터기입방전은 프라이밍방전갭에서 발생된다. 이 두 갭들의 전위차들이 문턱값보다 크게 된다면, 데이터기입방전은 이 두 갭들에서 발생된다.
도 9는 프라이밍방전전극을 갖는 PDP의 종래 구동방법을 보여주는 도면이다. 프라이밍방전전극을 갖는 PDP에서, 프라이밍방전과 프라이밍소거방전은 프라이밍방전갭에서 발생된다. 데이터기입방전, 유지방전 및 데이터소거방전은 표시갭에서 발생된다. 장시간(수 초를 초과함)동안의 흑표시 후의 동작상의 단점은 프라이밍방전전극을 갖는 PDP의 종래 구동방법에서 발생된다. 그 이유는 표시갭에서의 방전이 장시간동안 발생되지 않는다면 프라이밍방전갭에서 발생되는 프라이밍방전에 의해 공급되는 활성입자밀도로는 표시갭의 방전활동도가 충분히 높게 되지 않을 수 있기 때문이다. 또, 이것은 다음 사실에 의해 초래된다. 전자들, 이온들 등과 같은 대전된 입자들은 프라이밍방전갭에서 발생되는 프라이밍방전, 프라이밍소거방전, 또는 인접한 셀들의 개별적인 방전들로 발생되는 반면, 이 방전은 장시간동안 표시갭에서는 발생되지 않는다. 대전된 입자들은 주사전극(3) 및 유지전극(4)상의 벽전하량을 점차 감소시킨다. 이것은 장시간 후의 데이터기입방전 및 유지방전의 발생에 대해 벽전하분포가 불안정하게 되게 한다.
추가적인 안정한 영상표시가 가능하고 콘트라스트비가 더욱 증가되는 PDP가 요망된다.
정지영상이 우수하게 표시될 수 있고 동영상도 우수하게 표시될 수 있어 광이 셀로부터 장시간(수 초)동안 흑표시상태로 선택적으로 방출될 수 있도록 하는 PDP가 요망된다.
따라서, 본 발명의 목적은 프라이밍방전전극을 구비한 PDP에서 콘트라스트비를 증대시킬 수 있는 플라즈마표시장치 및 PDP구동방법을 제공함에 있다.
본 발명의 다른 목적은 프라이밍방전전극을 구비한 PDP에서 정지영상을 안정한 동작으로 우수하게 표시할 수 있고 안정한 동영상을 우수하게 표시할 수 있는 플라즈마표시장치 및 PDP구동방법을 제공함에 있다.
본 발명의 또 다른 목적은 프라이밍방전전극을 구비한 PDP에서 표시특성들을 향상시킬 수 있는 플라즈마표시장치 및 PDP구동방법을 제공함에 있다.
본 발명의 이러한 및 다른 목적들, 특징들 및 이점들은 다음의 설명과 첨부 도면들을 참조하여 쉽사리 확인될 수 있을 것이다.
본 발명의 한 양태를 달성하기 위해, 본 발명은 플라즈마디스플레이패널, 및 구동제어신호를 출력하여 상기 플라즈마디스플레이패널을 구동시키는 구동제어부를 구비한 플라즈마표시장치를 제공한다. 플라즈마디스플레이패널은 전면기판 및 상기 전면기판에 마주하는 배면기판을 구비한다. 방전공간들이 전면기판 및 배면기판 사이에 형성된다. 전면기판은, 각 전면전극세트가 제1방향 쪽으로 연장되며 주사전극, 유지전극 및 프라이밍방전전극을 가지는 복수개의 전면전극세트들을 구비한다. 주사전극 및 프라이밍방전전극 사이의 갭과 유지전극 및 프라이밍방전전극 사이의 갭 중의 하나의 갭은 방전이 발생되는 프라이밍방전갭으로서 형성된다. 주사전극 및 유지전극 사이의 갭은 방전이 발생되는 표시갭으로서 형성된다. 배면기판은 제2방향 쪽으로 연장되는 복수개의 데이터전극들을 구비한다. 구동제어신호들은 제1구동제어신호를 포함한다. 제1구동제어신호는 필드를 복수개의 서브필드들로 분산하는 동작, 프라이밍방전갭에서는 복수개의 서브필드들에서 프라이밍방전을 발생시키는 동작 및 표시갭에서는 복수개의 서브필드들 중의 적어도 하나에서 프라이밍방전을 발생시키는 동작을 지시한다. 플라즈마디스플레이패널은 제1구동제어신호에 기초하여 구동된다.
본 발명에 따른 플라즈마표시장치에서, 프라이밍방전갭은 주사전극 및 프라이밍방전전극 사이의 갭이다. 제1구동제어신호는 제2구동제어신호를 포함한다. 제2구동제어신호는 주사전극 및 복수개의 데이터전극들 중 하나 사이의 갭에서 주사전극에 인가되는 주사펄스에 동기하여 데이터펄스를 하나의 데이터전극에 인가함으로써 방전을 발생하는 동작, 프라이밍방전갭의 전위차를 주사펄스가 인가될 때에 제1문턱보다 크며 제2문턱보다 작게 되도록 설정하는 동작, 주사전극 및 하나의 데이터전극 사이의 갭에서 방전 후에 유지방전을 발생시키면서 프라이밍방전갭에서는 적어도 제1유지방전을 발생시키는 동작을 지시한다. 제1문턱은 방전이 주사전극 및 하나의 데이터전극 사이에서 발생될 때에 프라이밍방전갭에서 방전이 발생되게 하는 것이고, 제2문턱은 주사전극 및 하나의 데이터전극 사이에서 방전이 발생되지 않을 때에 프라이밍방전갭에서 방전이 발생되게 하는 것이다.
본 발명에 따른 플라즈마표시장치에서, 제1구동제어신호는 제3구동제어신호를 포함한다. 제3구동제어신호는 프라이밍방전갭에서 적어도 제1유지방전을 발생시키는 동작, 표시갭에서 다른 유지방전을 발생시키는 동작, 및 프라이밍방전갭 및 표시갭에서 데이터소거방전을 발생시키는 동작을 지시하고, 데이터소거방전은 방전공간에서의 전하들의 분포를 초기화한다.
본 발명에 따른 플라즈마표시장치에서, 제1구동제어신호는 제4구동제어신호를 포함한다. 제4구동제어신호는 표시갭에서 제1유지방전을 포함한 유지방전을 발생시키는 동작, 및 프라이밍방전갭 및 표시갭에서 데이터소거방전을 발생시키는 동작을 지시하고, 데이터소거방전은 방전공간에서의 전하들의 분포를 초기화한다.
본 발명에 따른 플라즈마표시장치에서, 제1구동제어신호는 제5구동제어신호를 포함한다. 제5구동제어신호는 프라이밍방전갭 및 표시갭에서 데이터소거방전을 동시에 발생시키는 동작을 지시한다.
본 발명에 따른 플라즈마표시장치에서, 제1구동제어신호는 제6구동제어신호를 포함한다. 제6구동제어신호는 표시갭의 전위차를 주사펄스가 인가될 때에 제3문턱보다 크고 제4문턱보다 작게 되도록 설정하는 동작을 지시한다. 제3문턱은 주사전극 및 하나의 데이터전극 사이에서 방전이 발생될 때에 표시갭에서 방전이 발생되게 하는 것이며, 제4문턱값은 주사전극 및 하나의 데이터전극 사이에서 방전이 발생되지 않을 때에 표시갭에서 방전이 발생되게 하는 것이다.
본 발명에 따른 플라즈마표시장치에서, 제1구동제어신호는 제7구동제어신호를 포함한다. 제7구동제어신호는 복수개의 서브필드들의 각각에서는 프라이밍방전 갭에서 프라이밍방전을 발생시키는 동작을 지시한다.
본 발명에 따른 플라즈마표시장치에서, 제1구동제어신호는 제8구동제어신호를 포함한다. 제8구동제어신호는 복수개의 서브필드들 중의 적어도 하나에서는 표시갭에서만 프라이밍방전을 발생시키는 동작을 지시한다.
본 발명에 따른 플라즈마표시장치에서, 제1구동제어신호는 제9구동제어신호를 포함한다. 제9구동제어신호는 복수개의 서브필드들 중의 적어도 하나에서는 프라이밍방전갭에서만 프라이밍방전을 발생시키는 동작과 복수개의 서브필드들 중의 나머지 서브필드들에서는 표시갭에서만 프라이밍방전을 발생시키는 동작을 지시한다.
본 발명에 따른 플라즈마표시장치에서, 구동제어부는, 표시갭에서의 표시방전들의 발생의 이력데이터를 검출하고 상기 이력데이터에 기초하여 상기 표시갭에서 프라이밍방전이 발생되는 지를 판단하는 이력검출부를 구비한다.
본 발명에 따른 플라즈마표시장치에서, 이력데이터는 소정의 영역 및 소정의 기간 중의 적어도 어느 하나에서의 셀들의 발광횟수를 포함한다.
본 발명의 다른 양태를 달성하기 위하여, 본 발명을 플라즈마표시장치에 구비된 플라즈마디스플레이패널의 구동방법을 제공한다. 이 플라즈마표시장치는, 플라즈마표시패널, 및 구동제어신호를 출력하여 상기 플라즈마디스플레이패널을 구동시키는 구동제어부를 구비한다. 플라즈마디스플레이패널은, 전면기판, 및 전면기판과 마주보는 배면기판을 구비한다. 방전공간이 전면기판 및 배면기판 사이에 형성된다. 전면기판은, 각각의 전면전극세트가 제1방향 쪽으로 연장되며 주사전극, 유지전극 및 프라이밍방전전극을 구비하는 복수개의 전면전극세트들을 구비한다. 주사전극 및 프라이밍방전전극 사이의 갭과 유지전극 및 프라이밍방전전극 사이의 갭 중의 하나는 방전이 발생되는 프라이밍방전갭으로서 형성된다. 주사전극 및 유지전극 사이의 갭은 방전이 발생되는 표시갭으로서 형성된다. 배면기판은 제2방향 쪽으로 연장되는 복수개의 데이터전극들을 구비한다. 이러한 플라즈마디스플레이패널의 구동방법은, (a) 필드를 복수개의 서브필드들로 분산하는 단계; (b) 상기 복수개의 서브필드들에서는 상기 프라이밍방전갭에서 프라이밍방전을 발생시키는 단계; 및 (c) 상기 복수개의 서브필드들 중의 적어도 하나에서는 상기 표시갭에서 상기 프라이밍방전을 발생시키는 단계를 포함한다.
프라이밍방전갭이 주사전극 및 프라이밍방전전극 사이의 갭인 플라즈마디스플레이패널의 구동방법은, (d) 상기 주사전극 및 상기 복수개의 상기 데이터전극들 중의 하나 사이의 갭에서, 상기 주사전극에 인가된 주사펄스에 동기하여 상기 하나의 데이터전극에 데이터펄스를 인가함으로써 방전을 발생시키는 단계; 및 (e) 상기 주사전극 및 상기 하나의 데이터전극 사이의 갭에서는 방전 후에 유지방전을 발생시키면서 상기 프라이밍방전갭에서는 적어도 제1유지방전을 발생시키는 단계를 더 포함한다. 상기 프라이밍방전갭의 전위차는 상기 주사펄스가 인가되는 때에 제1문턱보다 크고 제2문턱보다 작다. 상기 제1문턱은 상기 주사전극 및 상기 하나의 데이터전극 사이에서 방전이 발생될 때에 상기 프라이밍방전갭에서 방전이 발생되게 하는 것이고, 상기 제2문턱은 상기 주사전극 및 상기 하나의 데이터전극 사이에서 방전이 발생되지 않을 때에 상기 프라이밍방전갭에서 방전이 발생되게 하는 것이 다.
본 발명에 따른 플라즈마디스플레이패널의 구동방법은, (f) 상기 프라이밍방전갭 및 상기 표시갭에서 데이터소거방전을 발생시키는 단계를 더 포함하며, 상기 데이터소거방전은 상기 방전공간에서의 전하들의 분포를 초기화한다. 상기 단계 (e)는, (e1) 상기 프라이밍방전갭에서 적어도 상기 제1유지방전을 발생시키는 단계; 및 (e2) 상기 표시갭에서는 다른 유지방전을 발생시키는 단계를 포함한다.
본 발명에 따른 플라즈마디스플레이패널의 구동방법은, (f) 상기 프라이밍방전갭 및 상기 표시갭에서 데이터소거방전을 발생시키는 단계를 더 포함하며, 상기 데이터소거방전은 상기 방전공간에서의 전하들의 분포를 초기화한다. 상기 단계 (e)는, (e3) 상기 표시갭에서 제1유지방전을 포함한 상기 유지방전을 발생시키는 단계를 구비한다.
본 발명에 따른 플라즈마디스플레이패널의 구동방법에서, 상기 단계 (f)는, (f1) 상기 프라이밍방전갭 및 상기 표시갭에서 동시에 상기 데이터소거방전을 발생시키는 단계를 구비한다.
본 발명에 따른 플라즈마디스플레이패널의 구동방법에서, 상기 표시갭의 전위차는 상기 주사펄스가 인가될 때에 제3문턱보다 크고 제4문턱보다 작게 되도록 설정된다. 상기 제3문턱은 상기 주사전극 및 상기 하나의 데이터전극 사이에서 방전이 발생될 때에 상기 표시갭에서 방전이 발생되게 하는 것이며, 상기 제4문턱은 상기 주사전극 및 상기 하나의 데이터전극 사이에서 방전이 발생되지 않을 때에 상기 표시갭에서 방전이 발생되게 하는 것이다.
본 발명에 따른 플라즈마디스플레이패널의 구동방법에서, 상기 단계 (b)는, (b1) 상기 복수개의 서브필드들의 각각에서는 상기 프라이밍방전갭에서 상기 프라이밍방전을 발생시키는 단계를 구비한다.
본 발명에 따른 플라즈마디스플레이패널의 구동방법에서, 상기 단계 (c)는, (c1) 상기 복수개의 서브필드들의 각각에서는 상기 표시갭에서 상기 프라이밍방전을 발생시키는 단계를 구비한다.
본 발명에 따른 플라즈마디스플레이패널의 구동방법에서, 상기 단계 (c)는, (c2) 상기 복수개의 서브필드들 중의 하나에서는 상기 표시갭에서 상기 프라이밍방전을 발생시키는 단계를 구비한다.
본 발명에 따른 플라즈마디스플레이패널의 구동방법에서, 상기 단계 (b)는, (b1) 상기 복수개의 서브필드들 중의 적어도 하나에서는 상기 프라이밍방전갭에서 상기 프라이밍방전을 발생시키는 단계를 구비한다. 상기 단계 (c)는, (c3) 상기 복수개의 서브필드들 중의 나머지 서브필드들에서는 상기 표시갭에서만 상기 프라이밍방전을 발생시키는 단계를 구비한다.
본 발명에 따른 플라즈마디스플레이패널의 구동방법은, (g) 상기 표시갭에서의 표시방전의 발생의 이력데이터를 검출하는 단계; 및 (h) 상기 이력데이터에 기초하여 상기 표시갭에서 상기 프라이밍방전이 발생되는 지를 판단하는 단계를 더 구비한다.
본 발명에 따른 플라즈마디스플레이패널의 구동방법에서, 상기 이력데이터는 소정의 영역 및 소정의 기간 중의 적어도 하나에서의 셀들의 발광횟수를 포함한다.
본 발명의 또 다른 양태를 달성하기 위해, 본 발명은 전면기판 및 전면기판과 마주하는 배면기판을 구비하는 플라즈마표시장치를 제공한다. 복수개의 방전공간들이 전면기판 및 배면기판 사이에 형성된다. 프라이밍방전갭과 표시방전갭이 복수개의 방전공간들의 각각에 형성된다. 하나의 필드는 영상데이터를 표시하기 위해 복수개의 서브필드들로 분산(분할)된다. 이 플라즈마표시장치는 다른 복수개의 서브필드들 중의 적어도 하나에서는 표시방전갭에서 프라이밍방전이 발생되는 것을 특징으로 한다.
본 발명의 또 다른 양태에 따른 플라즈마표시장치는 전면기판, 및 전면기판과 마주하는 배면기판을 구비하며, 복수개의 방전공간들이 전면기판 및 배면기판 사이에 형성되며, 표시방전갭과 표시방전갭에 대응하는 프라이밍방전갭이 복수개의 방전공간들의 각각에 형성되며, 하나의 필드는 영상데이터를 표시하기 위해 복수개의 서브필드들로 분산된다. 이 플라즈마표시장치는 표시방전갭에서 발생되는 프라이밍방전은 표시방전갭에서 발생된 표시방전들의 이력에 기초하여 제어되는 것을 특징으로 한다.
이하 본 발명에 따른 플라즈마표시장치 및 PP구동방법의 실시예들을 첨부 도면들을 참조하여 설명할 것이다.
도 10은 본 발명의 실시형태에서의 PDP셀의 단면도이다. 도 10을 참조하면 PDP는 전면기판(1)과 배면기판(2)을 구비한다.
전면기판(1)은 투명유리기판(1a), 주사전극(3), 유지전극(4), 프라이밍방전전극(19), 버스전극(3a), 버스전극(4a), 투명유전체층(5a) 및 표면보호층(6)으로 구성된다. 주사전극(3)은 투명유리기판(1a)상에 평행하게 형성되고, 유지전극(4)은 투명유리기판(1a)상에 형성된다. 프라이밍방전전극(19)은 투명유리기판(1a)상에 형성된다. 버스전극(3a)은 주사전극(3)상에 형성된다. 버스전극(4a)은 유지전극(4)상에 형성된다. 투명유전체층(5a)은 투명유리기판(1a)상에 주사전극(3), 유지전극(4), 버스전극들(3a, 4a) 및 프라이밍방전전극(19)을 덮도록 형성된다. 표면보호층(6)은 투명유전체층(5a)을 덮는다. 프라이밍방전전극(19), 주사전극(3) 및 유지전극(4)은 서로 평행하게 형성된다.
배면기판(2)은 투명유리기판(2a), 데이터전극(8), 백색유전체층(5b), 형광체층(7) 및 장벽(10)으로 구성된다. 데이터전극(8)은 투명유리기판(2a)상에 형성되며, 백색유전체층(5b)은 투명유리기판(2a)상에 데이터전극(8)을 덮도록 형성된다. 장벽(10)은 백색유전체층(5b)상에 표시셀들을 분리하기 위해 형성된다. 데이터전극(8)은 주사전극(3) 및 유지전극(4)에 수직인 방향으로 형성된다. 형광체층(7)은 배면기판(2)상에 형성된 장벽(10)의 측면과 백색유전체층(5b)의 표면에 형성된다. 형광체층(7)은 기체방전에 의해 발생된 자외선을 가시광으로 변환시킨다.
예를 들어, 적색(R), 녹색(G) 및 청색(B)의 형광체층들(7)은 PDP의 셀들(이하 'PDP셀'이라 함)에 분산된다. 적색(R), 녹색(G) 및 청색(B)은 빛의 삼원색이다.
전면기판(1)과 배면기판(2)은 약 100㎛(마이크로미터)의 간격으로 대향하는 형태로 고정된다. 그것의 주변부는 접착제에 의해 기밀 봉지된다. 전면기판(1)과 배면기판(2) 사이에 형성된 공간은 방전공간(9)을 규정한다. 이 방전공간(9)에는 헬륨, 네온, 크세논 또는 이것들의 혼합기체로 이루어진 방전기체가 채워진다.
도 11은 본 발명의 실시형태의 PDP셀을 표시방향에서 본 평면도이다. 주사전극(3), 유지전극(4) 및 프라이밍방전전극(19)은 투명유리기판(1a, 미도시)상에 소정의 간격으로 서로 평행하게 배치된다. 복수개의 데이터전극들(8)은 투명유리기판(2a, 미도시)상에 서로 소정의 간격으로 배치된다. 그것들은 주사전극(3), 유지전극(4) 및 프라이밍방전전극(19)에 직교하게 형성된다. 방전갭(20)은 주사전극(3) 및 유지전극(4) 사이의 틈이다. 프라이밍방전갭(21)은 주사전극(3) 및 프라이밍방전전극(19) 사이의 틈이다.
도 12는 본 발명의 실시형태의 PDP를 사용하여 제조된 플라즈마표시장치의 구성을 보여주는 블록도이다.
도 12를 참조하면, 플라즈마표시장치(70)는 모듈구조를 가진다. 구체적으로는, 이 장치는 아날로그인터페이스모듈(30)과 PDP모듈(40)을 구비한다. 아날로그인터페이스모듈(30)은 수신된 아날로그영상신호들을 디지털영상신호들로 변환한 다음, 디지털영상신호들을 PDP모듈(40)에 공급한다.
PDP모듈(40)은 구동제어부(41), 패널부(42) 및 전원부(43)를 구비한다. 구동제어부(41)는 아날로그인터페이스모듈(30)로부터 보내진 디지털영상신호들에 따라 PDP를 구동하기 위한 구동제어신호들을 PDP를 포함하는 패널부(42)로 출력한다. 패널부(42)는 구동제어신호들에 따라 PDP의 개개의 PDP셀들을 온 또는 오프하여 PDP상에 소망의 영상들을 표시한다.
[실시형태의 동작]
위에서 설명된 PDP를 구비한 플라즈마표시장치의 표시동작이 첨부 도면들을 참조하여 이하에서 설명될 것이다. 특히, PDP를 구동하기 위해 구동제어부(41)로부터 출력된 제어신호들에 따라 발생되는 방전 및 표시되는 영상이 상세히 설명될 것이다.
도 13은 본 발명의 제1실시예의 동작에서의 방전발생부위들을 보여주는 도면이다. PDP는 인접하는 셀들 사이의 위치에 주사전극(3) 및 유지전극(4)과는 독립적으로 프라이밍방전전극(19)을 가진다. PDP를 구동하는 것에 관련하여, 프라이밍방전갭(21)에서는, 프라이밍방전과 프라이밍소거방전이 모든 서브필드들에서 발생된다. 표시갭(20)에서는, 데이터기입방전, 유지방전 및 데이터소거방전이 모든 서브필드들에서 발생된다. 게다가, 한 필드 내의 하나의 서브필드에서만, 프라이밍방전 및 프라이밍소거방전이 표시갭(20)에서 발생된다.
도 14는 본 발명에 따른 제1실시예의 동작을 보여주는 흐름도이다. 이 예의 경우, 제1서브필드에서, 프라이밍방전과 프라이밍소거방전이 프라이밍방전갭(21) 및 표시갭(20)에서 발생된다. 그러나, 본 발명은 제1서브필드에 한정되지 않는다.
우선, 제1서브필드에서는, 프라이밍방전과 프라이밍소거방전은 프라이밍방전갭(21) 및 표시갭(20)에서 발생된다(단계 S01). 다음, 데이터기입방전이 표시갭(20)에서 발생된다(단계 S02). 그 후, 유지방전이 표시갭(20)에서 발생된다(단계 S03). 다음, 데이터소거방전이 표시갭(20)에서 발생된다(단계 S04). 그 후, 한 필드에 그 외의 서브필드들이 남아 있으면(단계 S05: 아니오), 동작은 단계 S01로 되돌아간다. 제2서브필드와 그 후의 서브필드에서, 프라이밍방전과 프라이밍소거방전은 프라이밍방전갭(21)에서 발생된다(단계 S01). 다음, 데이터기입방전(단계 S02), 유지방전(단계 S03), 데이터소거방전(S04)이 표시갭(20)에서 발생된다. 그 후, 한 필드의 모든 서브필드들이 종료되었다만(단계 S05: 예), 동작은 다음 필드를 위해 단계 S01로 진행한다.
도 15는 본 발명의 제1실시예에서 프라이밍방전이 프라이밍방전갭 및 표시갭 둘 다에서 발생될 때의 구동파형들을 보여준다. 유지전극기준전위에 대해 음극성인 프라이밍방전펄스(11a)가 유지전극(4)에 인가된다. 주사전극기준전위에 대해 양극성인 프라이밍방전펄스(11b)는 주사전극(3)에 인가된다. 프라이밍방전전극기준전위에 대해 음극성인 프라이밍방전펄스(11c)는 프라이밍방전전극(19)에 인가된다. 그 후, 방전개시전압을 초과하는 전위차가 프라이밍방전갭(21) 및 표시갭(20)에 각각 주어지고 프라이밍방전이 발생된다. 그 후, 주사전극기준전위에 대해 음극성인 프라이밍소거방전펄스(12)가 주사전극(3)에 인가되고, 프라이밍소거방전은 이 갭들(20, 21)의 둘 다에서 발생된다. 동작을 위한 다른 펄스들은 도 6에 보인 것들과 동일하다.
도 16은 본 발명에 따른 제1실시예에서 프라이밍방전이 프라이밍방전갭(21)에서 발생되고 프라이밍방전이 표시갭(20)에서 발생되지 않은 때의 구동파형들을 보여준다. 프라이밍방전전극기준전위에 대해 음극성인 프라이밍방전펄스(11c)는 프라이밍방전전극(19)에 인가된다. 방전개시전압을 초과하는 전위차는 프라이밍방전갭(21)에 주어진다. 그 후, 프라이밍방전이 발생된다. 그런 다음, 주사전극기준전위에 대해 음극성인 프라이밍소거방전펄스(12)는 주사전극(3)에 인가되고, 프라이밍소거방전은 프라이밍방전갭(21)에서 발생된다. 동작을 위한 다른 펄스들은 도 15에 보인 것들과 동일하다.
이 실시예에서 보인 바와 같이, 프라이밍방전과 프라이밍소거방전은 한 필드의 하나의 서브필드에 표시갭(20)에서 발생되며, 표시갭(20)에서의 방전활동도(discharge activity)가 더 강하게 되고, 벽전하분포는 주기적으로 초기화된다. 그것은 동영상표시에 적응시키는 것이 가능하게 한다. 구체적으로는, 장시간의 흑표시(black display)상태에 있는 셀은 적절히 어드레싱되어, 유지방전으로 이행될 수 있다.
데이터기입방전발생에서의 불안정성(unstableness)은 PDP를 구동하는 이 실시예에서 설명된 구동방법을 사용하여 해결될 수 있다. 게다가, 도 10과 도 11은 프라이밍방전갭(21)이 주사전극(3)과 주사전극(3) 옆에 형성된 프라이밍방전전극(19)을 사용하여 형성된 구성을 보여준다. 그러나, 이 실시예는 이러한 구성에 한정되지 않는다. 본 발명의 효과는 도 17 및 도 18에 보인 구성과 같이 프라이밍방전갭(21)이 유지전극(4)과 유지전극 옆에 형성된 프라이밍방전전극(19)을 사용하여 형성된 구성에서도 변하지 않는다.
도 19는 본 발명의 제2실시예의 동작에서의 방전발생부위를 보여주는 도면이다. 이 PDP는 제1실시예의 구성과 동일한 구성을 가진다. PDP의 구동에 관하여, 프라이밍방전갭(21)에서는, 프라이밍방전, 프라이밍소거방전, 데이터기입방전, 적어도 제1유지방전 및 데이터소거방전이 서브필드들의 모두에서 발생된다. 표시갭(20)에서는, 적어도 제1유지방전을 제외한 유지방전들과, 데이터소거방전이 서브필드들의 모두에서 발생된다. 게다가, 한 필드 내의 하나의 서브필드에서만, 프라이밍방 전과 프라이밍소거방전이 표시갭(20)에서 발생된다. 이 실시예에서, 프라이밍방전갭(21)에서 데이터기입방전을 발생하기 위해서는, 프라이밍방전갭(21)이 프라이밍방전전극(19) 및 주사전극(3)을 사용하여 형성되는 구성이 바람직하다.
도 20은 본 발명에 따른 제2실시예의 동작을 보여주는 흐름도이다. 이 예의 경우, 제1서브필드에서는, 프라이밍방전과 프라이밍소거방전이 프라이밍방전갭(21) 및 표시갭(20)에서 발생되지만, 본 발명은 제1서브필드로 한정되지는 않는다.
우선, 제1서브필드에서는, 프라이밍방전과 프라이밍소거방전이 프라이밍방전갭(21) 및 표시갭(20)에서 발생된다(단계 S11). 다음, 데이터기입방전이 프라이밍방전갭(21)에서 발생된다(단계 S12). 그 후, 제1유지방전이 프라이밍방전갭(21)에서 발생된다(단계 S13). 그런 다음, 유지방전이 표시갭(20)에서 발생된다(단계 S14). 다음, 데이터소거방전이 프라이밍방전갭(21) 및 표시갭(20)에서 발생된다(단계 S15). 그런 다음, 한 필드에 그 밖의 필드들이 남아 있으면(단계 S16: 아니오), 동작은 단계 S11로 되돌아간다. 제2서브필드와 그 후의 서브필드들에 대해, 프라이밍방전과 프라이밍소거방전(S11), 데이터기입방전(S12) 및 제1유지방전(S13)은 프라이밍방전갭(21)에서 발생된다. 다음, 유지방전(S14)은 표시갭(20)에서 발생된다. 그 후, 데이터소거방전(S15)이 프라이밍방전갭(21) 및 표시갭(20)에서 발생된다. 그런 다음, 한 필드의 모든 서브필드들이 완료되었다면(단계 S16: 예), 동작은 다음 필드를 위해 단계 S11로 진행한다.
도 21과 도 22는 제2실시예의 도 19에 보인 방전발생동작에서 방전이 발생될 때의 구동파형들을 보여준다. 도 21은 프라이밍방전이 프라이밍방전갭(21) 및 표시 갭(20) 둘 다에서 발생될 경우의 구동파형이고, 도 22는 프라이밍방전이 프라이밍방전갭(21)에서 발생되고 프라이밍방전이 표시갭(20)에서 발생되지 않을 경우의 구동파형이다.
도 21을 참조하면, 유지전극기준전위에 대해 음극성인 프라이밍방전펄스(11a)는 유지전극(4)에 인가된다. 주사전극기준전위에 대해 양극성인 프라이밍방전펄스(11b)는 주사전극(3)에 인가된다. 프라이밍방전전극기준전위에 대해 음극성인 프라이밍방전펄스(11c)는 프라이밍방전전극(19)에 인가된다. 그 후, 방전개시전압을 초과하는 전위차는 프라이밍방전갭(21) 및 표시갭(20)에 각각 주어지고 프라이밍방전이 발생된다. 그런 다음, 주사전극기준전위에 대해 음극성인 프라이밍소거방전펄스(12)는 주사전극(3)에 인가되고, 프라이밍소거방전이 갭들(20, 21)의 둘 다에서 발생된다. 주사기간에서는, 프라이밍방전전극기준전위에 대해 양극성인 서브주사펄스(17c)가 프라이밍방전전극(19)에 인가된다. 주사전극(3) 및 데이터전극(8) 사이에서 발생된 방전을 트리거로 하여, 프라이밍방전갭(21)의 방전이 유발된다. 이때, 서브주사펄스(17)는 유지전극(4)에 인가되지 않거나, 또는 유지전극기준전위에 대해 음극성인 서브주사펄스(17)가 인가된다. 이것은 표시갭(20)에서 방전이 발생되지 않게 한다. 그 결과, 데이터기입방전 후, 음의 벽전하들은 프라이밍방전전극(19)상에 생성되고, 양의 벽전하들은 주사전극(3)상에 생성된다. 프라이밍방전전극(19)상의 음의 벽전하들, 주사전극(3)상의 양의 벽전하들 및 프라이밍방전전극에 인가된 음의 유지펄스(15c)는 중첩되어, 제1유지방전이 프라이밍방전갭(21)에서 발생된다. 이 방전 후, 양의 벽전하들이 프라이밍방전전극(19)상에 생성되고, 음의 벽전하들은 주사전극(3)상에 생성되어, 개별 극성들이 방전발생 전의 극성들과 반대가 된다. 제1유지방전 후의 벽전하들과 주사전극(3)에 인가된 음의 유지펄스(15b)는 중첩되어 프라이밍방전갭(21)에서 제2유지방전을 발생시킨다. 이 방전 후, 음의 벽전하들이 프라이밍방전전극(19)상에 생성되고, 양의 벽전하들이 주사전극(3)상에 형성된다. 다음, 음의 유지펄스(15a)가 유지전극(4)에 인가된 때에, 그것은 제2유지방전에 의해 생성된 주사전극(3)상의 양의 벽전하들과 중첩되어, 제3유지방전이 표시갭(20)상에서 발생된다. 그런 다음, 표시갭(20)에서의 유지방전은 주사전극(3) 및 유지전극(4)에 번갈아 인가되는 유지펄스열들에 의해 반복된다. 여기서, 프라이밍방전전극(19)에 인가되는 유지펄스(15c)의 펄스폭을 더 넓게 만듦으로써, 데이터기입방전으로부터 제1유지방전으로 확실히 이행하는 것이 가능하다. 유지기간 후, 주사전극기준전위에 대해 음극성인 데이터소거펄스(16)가 주사전극(3)에 인가되어 유지방전이 계속되는 셀에서 데이터소거방전이 발생되게 한다. 프라이밍방전전극(19) 및 유지전극(4)상에 생성된 양의 벽전하들과 주사전극(3)상에 생성된 음의 벽전하들은, 전술한 유지방전으로 생기는 것들로서, 음의 데이터소거펄스(16)와 중첩된다. 이는 데이터소거방전이 표시갭(20) 및 프라이밍방전갭(21) 둘 다에서 발생되게 한다.
도 22를 참조하면, 프라이밍방전펄스(11a)가 유지전극(4)에 인가되지 않는다. 따라서, 프라이밍방전 및 프라이밍소거방전이 표시갭(20)에서 발생되지 않는 다는 점을 제외하면 도 21의 구동파형과 유사한 방전제어동작이 발생된다.
제2실시예의 동작에서는, 제1실시예와 마찬가지로, 프라이밍방전과 프라이밍 소거방전이 한 필드 내의 하나의 서브필드에서 발생되므로, 표시갭(20)에서의 방전활동도를 더 강하게 할 수 있다. 또, 벽전하분포를 주기적으로 초기화하는 것이 가능하여, 동영상표시에 적합하게 될 수 있다. 그러므로, 셀에 대한 어드레싱을 장시간의 흑표시상태로 적절히 행한 다음 유지방전으로 이행할 수 있다. 또, 데이터기입방전이 프라이밍방전갭(21)에서 행해지고 대부분의 유지방전들이 표시갭(20)에서 행해지는 경우들과 같이, 발생부위들이 변경된다. 따라서, 데이터기입방전의 발생과 유지방전으로의 이행에 적합한 구동파형 및 셀구조는 프라이밍방전갭(21), 구동파형들 및 셀구조에 적용될 수 있다. 예를 들면, 유지방전에 적합한 높은 발광효율 또는 높은 전하회수효율이 서로 독립적으로 표시갭(20)에 적용될 수 있다. 그 결과, 데이터기입방전의 안정적인 발생, 유지방전으로의 확실한 이행, 높은 발광효율 및 높은 전하회수효율과 같이 트레이드오프관계를 가질 여러 특성들이 동시에 얻어질 수 있다. 예를 들면, 프라이밍방전갭(21)에서 제1유지방전을 발생하기 위해, 넓은 펄스폭 및/또는 높은 피크값의 제1유지펄스를 프라이밍방전전극에 인가함으로써, 데이터기입방전으로부터 제1유지방전으로 확실히 이행하는 것이 가능하다. 또, 좁은 펄스폭 및/또는 낮은 피크값의 유지펄스를 주사전극 및 유지전극에 인가함으로써, 높은 발광효율의 유지방전을 얻는 것이 가능하다.
도 23은 본 발명의 제3실시예의 동작에서의 방전발생부위를 보여주는 도면이다. 이 PDP는 제1실시예의 그것과 동일한 구성을 가진다. PDP의 구동에 관해, 프라이밍방전갭(21)에서는, 프라이밍방전, 프라이밍소거방전, 데이터기입방전, 적어도 제1유지방전 및 프라이밍소거방전이 모든 서브필드들에서 발생된다. 표시갭(20)에 서는, 데이터기입방전, 적어도 제1유지방전을 제외한 유지방전들, 및 데이터소거방전이 모든 서브필드들에서 발생된다. 게다가, 한 필드 내의 하나의 서브필드에서만, 프라이밍방전과 프라이밍소거방전이 표시갭(20)에서 발생된다. 이 실시예에서는, 프라이밍방전갭(21)에서 데이터기입방전을 발생하기 위해, 프라이밍방전갭(21)이 프라이밍방전전극(19) 및 주사전극(3)을 사용하여 형성되는 구조가 바람직하다.
도 24는 본 발명에 따른 제3실시예의 동작을 보여주는 흐름도이다. 이 예의 경우, 제1서브필드에서는, 프라이밍방전과 프라이밍소거방전이 프라이밍방전갭(21) 및 표시갭(20)에서 발생되지만, 본 발명은 제1서브필드로 한정되지는 않는다.
우선, 제1서브필드에서는, 프라이밍방전과 프라이밍소거방전이 프라이밍방전갭(21) 및 표시갭(20)에서 발생된다(단계 S21). 다음, 데이터기입방전이 프라이밍방전갭(21) 및 표시갭(20)에서 발생된다(단계 S22). 그 후, 제1유지방전이 프라이밍방전갭(21)에서 발생된다(단계 S23). 그런 다음, 유지방전이 표시갭(20)에서 발생된다(단계 S24). 다음, 데이터소거방전이 프라이밍방전갭(21) 및 표시갭(20)에서 발생된다(단계 S25). 그런 다음, 한 필드에 그 외의 서브필드들이 남아 있다면(단계 S26: 아니오), 동작은 단계 S21로 되돌아간다. 제2서브필드와 그 후의 서브필드들에 대해, 프라이밍방전과 프라이밍소거방전(단계 S21)이 프라이밍방전갭(21)에서 발생된다. 다음, 데이터기입방전(단계 S22)이 프라이밍방전갭(21) 및 표시갭(20)에서 발생된다. 그런 다음, 제1유지방전(단계 S23)이 프라이밍방전갭(21)에서 발생된다. 다음, 유지방전(단계 S24)이 표시갭(20)에서 발생된다. 그 후, 데이터소거방전(단계 S25)이 프라이밍방전갭(21) 및 표시갭(20)에서 발생된다. 그런 다음, 한 필 드의 모든 서브필드들이 완료된다면(단계 S26: 예), 동작은 다음 필드를 위해 단계 S21로 진행한다.
도 25와 도 26은 제3실시예의 도 23에 보인 방전발생부위에서 방전이 발생될 때의 구동파형들을 보여준다. 도 25는 프라이밍방전이 프라이밍방전갭(21) 및 표시갭(20) 둘 다에서 발생되는 경우의 구동파형을 보여주는 도면이며, 도 26은 프라이밍방전이 프라이밍방전갭(21)에서만 발생되는 경우의 구동파형을 보여주는 도면이다.
도 25를 참조하면, 유지전극기준전위에 대해 음극성인 프라이밍방전펄스(11a)가 유지전극(4)에 인가되고, 주사전극기준전위에 대해 양극성인 프라이밍방전펄스(11b)가 주사전극(3)에 인가된다. 프라이밍방전전극기준전위에 대해 음극성인 프라이밍방전펄스(11c)는 프라이밍방전전극(19)에 인가된다. 그 후, 방전개시전압을 초과하는 전위차가 프라이밍방전갭(21) 및 표시갭(20)에 각각 주어지고, 프라이밍방전이 발생된다. 주사기간에는, 유지전극기준전위에 대해 양극성인 서브주사펄스(17)가 유지전극(4)에 인가되고, 프라이밍방전전극기준전위에 대해 양극성인 서브주사펄스(17c)는 프라이밍방전전극(19)에 인가된다. 따라서, 주사전극(3) 및 유지전극(4) 사이에서 발생된 방전을 트리거로 하여, 표시갭(20) 및 프라이밍방전갭(21) 둘 다에서 방전이 유발된다. 그 결과, 데이터기입방전 후, 음의 벽전하들이 프라이밍방전전극(19) 및 유지전극(4) 둘 다의 위에 생성되고, 양의 벽전하들이 주사전극(3)상에 생성된다. 프라이밍방전전극(19)상의 음의 벽전하들과 주사전극(3)상의 양의 벽전하들 및 프라이밍방전전극에 인가된 음의 유지펄스(15c)는 중첩되 어, 제1유지방전이 프라이밍방전갭(21)에서 발생된다. 이 방전 후, 양의 벽전하들이 프라이밍방전전극(19)상에 생성되며, 음의 벽전하들이 주사전극(3)상에 생성되고, 개별 극성들은 방전발생 전의 극성들에 반대가 된다. 제1유지방전 후의 벽전하들과 주사전극(3)에 인가된 음의 유지펄스(15)는 중첩되어 프라이밍방전갭(21)에 제2유지방전을 발생시킨다. 이 방전 후, 음의 벽전하들이 프라이밍방전전극(19)상에 생성되고, 양의 벽전하들이 주사전극(3)상에 생성된다. 다음, 음의 유지펄스(15a)가 유지전극(4)에 인가될 때, 제2유지방전에 의해 생성된 주사전극(3)상의 양의 벽전하들과 데이터기입방전에 의해 생성된 유지전극(4)상의 음의 벽전하들은 중첩되어 표시갭(20)에 제3유지방전을 발생시킨다.
도 26을 참조하면, 프라이밍방전펄스(11a)는 유지전극(4)에 인가되지 않는다. 따라서, 표시갭(20)에서 프라이밍방전과 프라이밍소거방전이 발생되지 않는다는 점을 제외하면 도 25의 구동파형과 유사한 방전제어동작이 발생된다.
제3실시예에서 설명된 동작에 기초한 PDP의 동작에 의해 표시갭(20)에서 먼저 발생되는 유지기간 내에 제3유지방전이 발생되는 경우, 음의 벽전하들이 유지전극(4)상에 존재한다. 벽전하들로 인해 생기는 전위차와 외부로부터 인가되는 유지펄스(15a)의 중첩에 의한 총 전위차는 벽전하들이 유지전극(4)상에 존재하지 않는 경우보다 더 크게 된다. 큰 전위차가 주어지므로, 표시갭(20)에서 먼저 발생되는 유지방전의 발생이 확실하게 되는 효과가 얻어진다.
도 27은 본 발명의 제4실시예의 방전발생부위를 보여주는 도면이다. 이 PDP 는 제1실시예의 구성과 동일한 구성을 가진다. PDP의 구동에 관하여, 프라이밍방전갭(21)에서는, 프라이밍방전, 프라이밍소거방전, 데이터기입방전, 적어도 제1유지방전 및 프라이밍소거방전이 서브필드 내에 발생된다. 표시갭(20)에서는, 데이터기입방전, 제1유지방전을 포함한 유지방전들, 및 데이터소거방전이 모든 서브필드들에서 발생된다. 게다가, 한 필드 내의 하나의 서브필드에서만, 프라이밍방전과 프라이밍소거방전이 표시갭(20)에서 발생된다. 이 실시예에서는, 프라이밍방전갭(21)에서 데이터기입방전을 발생하기 위해, 프라이밍방전갭(21)이 프라이밍방전전극(19)과 주사전극(3)을 사용하여 형성되는 구조가 바람직하다.
도 28은 본 발명에 따른 제4실시예의 동작을 보여주는 흐름도이다. 이 예의 경우, 제1서브필드에서는, 프라이밍방전과 프라이밍소거방전이 프라이밍방전갭(21) 및 표시갭(20)에서 발생되지만, 본 발명은 제1서브필드에 한정되지는 않는다.
우선, 제1서브필드에서는, 프라이밍방전과 프라이밍소거방전이 프라이밍방전갭(21) 및 표시갭(20)에서 발생된다(단계 S31). 다음, 데이터기입방전이 프라이밍방전갭(21) 및 표시갭(20)에서 발생된다(단계 S32). 그 후, 제1유지방전이 프라이밍방전갭(21) 및 표시갭(20)에서 발생된다(단계 S33). 그런 다음, 유지방전이 표시갭(20)에서 발생된다(단계 S34). 다음, 데이터소거방전이 프라이밍방전갭(21) 및 표시갭(20)에서 발생된다(단계 S35). 그런 다음, 한 필드의 그 밖의 서브필드들이 남아 있다면(단계 S36: 아니오), 동작은 단계 S31로 되돌아간다. 제2서브필드와 그 후의 서브필드들에 대해, 프라이밍방전과 프라이밍소거방전(단계 S31)이 프라이밍방전갭(21)에서 발생된다. 다음, 데이터기입방전(단계 S32)과 제1유지방전(단계 S33)이 프라이밍방전갭(21) 및 표시갭(20)에서 발생된다. 그런 다음, 유지방전(단계 S34)이 표시갭(20)에서 발생된다. 그 후, 데이터소거방전(단계 S35)이 프라이밍방전갭(21) 및 표시갭(20)에서 발생된다. 그런 다음, 한 필드의 모든 서브필드들이 완료된다면(단계 S36: 예), 동작은 다음 필드를 위해 단계 S31로 진행한다.
도 29와 도 30은 제4실시예의 도 27에 보인 방전발생부위에서 방전이 발생되는 때의 구체적인 구동파형들을 보여준다. 도 29는 프라이밍방전이 프라이밍방전갭(21) 및 표시갭(20) 둘 다에서 발생되는 경우의 구동파형을 보여주는 도면이고, 도 30은 프라이밍방전이 프라이밍방전갭(21)에서만 발생되는 경우의 구동파형을 보여주는 도면이다.
도 29를 참조하면, 주사전극기준전위에 대해 음극성인 프라이밍방전펄스(11a)가 유지전극(4)에 인가된다. 주사전극기준전위에 대해 양극성인 프라이밍방전펄스(11b)는 주사전극(3)에 인가된다. 프라이밍방전전극기준전위에 대해 음극성인 프라이밍방전펄스(11c)는 프라이밍방전전극(19)에 인가된다. 그 후, 방전개시전압을 초과하는 전위차가 프라이밍방전갭(21) 및 표시갭(20)에 각각 주어지고 프라이밍방전이 발생된다. 주사기간에는, 데이터기입방전 시에, 표시갭(20) 및 프라이밍방전갭(21)에서 방전이 유발된 후, 제1유지펄스가 유지전극(4) 및 프라이밍방전전극(19)에 인가된다. 제1유지방전은 프라이밍방전갭(21) 및 표시갭(20) 둘 다에서 발생된다.
도 30을 참조하면, 프라이밍방전펄스(11a)는 유지전극(4)에 인가되지 않는다. 따라서, 프라이밍방전과 프라이밍소거방전이 표시갭(20)에서 발생되지 않는다 는 점을 제외하면 도 29의 구동파형과 유사한 방전제어동작이 발생된다.
제4실시예에서는, 데이터기입방전으로부터 유지방전으로의 이행특성이 우수한 프라이밍방전갭(21)에서, 제1유지방전이 확실히 발생되며 대량의 활성입자들이 만들어진다. 따라서, 표시갭(20)에서 동시에 발생되는 제1유지방전은 확실성이 극도로 증대된다. 제3 및 제4실시예들은 제1유지방전이 프라이밍방전갭(21)에서 발생되는 구성으로 인해 유지방전으로의 확실한 이행에 관해 동일한 효과를 얻는다.
제1 내지 제4실시예들의 설명에서는, 하나의 필드 내의 하나의 서브필드에서만 프라이밍방전과 프라이밍소거방전이 표시갭(20)에서 발생되는 구성들이 설명되었지만, 그 빈도는 본 발명의 일 실시예에 불과하여, 더 높은 빈도(예컨대, 한 필드에서 2개의 서브필드들) 또는 더 낮은 빈도(예컨대, 2개의 필드들에서 하나의 서브필드)와 같이 적당히 조절하는 것도 당연히 가능하다. 이때, 모든 서브필드들에서 프라이밍방전이 표시갭(20)에서 발생된다면, 프라이밍방전전극을 갖는 PDP의 최대 이점인 흑휘도저감효과는 잃어버리지 않는다. 그러므로, 당연히, 표시갭(20)에서의 프라이밍방전발생의 빈도는 적어도 모든 서브필드들의 수보다도 작게 된다. 따라서, 다음의 효과들이 얻어질 수 있다. 즉, 표시갭(20)에서의 프라이밍방전발생빈도가 더 높아진다면, 표시갭(20)의 방전활동도는 더욱 증가되고, 표시갭(20)에서의 방전발생빈도가 더 낮아진다면, 흑휘도는 저감될 수 있다.
또, 모든 서브필드들에서 프라이밍방전과 프라이밍소거방전이 프라이밍방전갭(21)에서 발생되는 구성이 설명되었지만, 서브필드들의 일부에서는 프라이밍방전갭(21)에서 프라이밍방전이 발생되지 않는 메커니즘이 본 발명의 구성에 포함된다. 프라이밍방전의 기능인 활성입자밀도의 공급량이 필드 내에서 필요한 량을 초과한다면, 프라이밍방전들의 횟수를 감소시켜도 구동에 문제가 발생한다. 일부의 서브필드들에서는 프라이밍방전이 프라이밍방전갭(21)에서 발생되지 않는 메커니즘은 흑휘도를 저감시킬 수 있다.
도 31은 본 발명의 제5실시예에서의 방전발생부위를 보여주는 도면이다. 이 PDP는 제1실시예의 그것과 동일한 구성을 가진다. 이 PDP의 구동에 관하여, 서브필드들의 일부에서는, 프라이밍방전과 프라이밍소거방전이 프라이밍방전갭(21)에서만 발생된다. 나머지 서브필드들에서는, 프라이밍방전과 프라이밍소거방전이 표시갭(20)에서만 발생된다. 게다가, 모든 서브필드들에서는, 데이터기입방전, 적어도 제1유지방전 및 데이터소거방전이 프라이밍방전갭(21)에서 발생된다. 데이터기입방전, 적어도 제1유지방전을 제외한 유지방전들, 및 데이터소거방전이 표시갭(20)에서 발생된다. 이 실시예에서는, 프라이밍방전갭(21)에서 데이터기입방전을 발생하기 위해, 프라이밍방전갭(21)이 프라이밍방전전극(19)과 주사전극(3)을 사용하여 형성되는 구조가 바람직하다.
도 32는 본 발명에 따른 제5실시예의 동작을 보여주는 흐름도이다. 이 예의 경우, 제1서브필드에서는, 프라이밍방전과 프라이밍소거방전이 프라이밍방전갭(21) 및 표시갭(20)에서 발생되지만, 본 발명은 제1서브필드에 한정되지는 않는다.
먼저, 제1서브필드에서는, 프라이밍방전과 프라이밍소거방전이 프라이밍방전갭(21)에서 발생된다(단계 S41). 다음, 데이터기입방전이 프라이밍방전갭(21) 및 표시갭(20)에서 발생된다(단계 S42). 그 후, 제1유지방전이 프라이밍방전갭(21)에서 발생된다(단계 S43). 그런 다음, 유지방전이 표시갭(20)에서 발생된다(단계 S44). 다음, 데이터소거방전이 프라이밍방전갭(21) 및 표시갭(20)에서 발생된다(단계 S45). 그런 다음, 한 필드에 그 밖의 필드들이 남아 있다면(단계 S46: 아니오), 동작은 단계 S41로 되돌아간다. 제2서브필드와 그 후의 서브필드들에 대해, 프라이밍방전과 프라이밍소거방전이 프라이밍방전갭(21)에서 발생된다(단계 S41). 다음, 데이터기입방전이 프라이밍방전갭(21) 및 표시갭(20)에서 발생된다(단계 S42). 제1유지방전이 프라이밍방전갭(21)에서 발생된다(단계 S43). 그런 다음, 유지방전이 표시갭(20)에서 발생된다(단계 S44). 그 후, 데이터소거방전이 프라이밍방전갭(21) 및 표시갭(20)에서 발생된다(단계 S45). 그런 다음, 한 필드의 모든 서브필드들이 완료된다면(단계 S46: 예), 동작은 다음 필드를 위해 단계 S41로 진행한다.
도 33과 도 34는 도 31에 보인 방전발생부위에서 방전이 발생될 때의 구동파형들을 보여준다. 도 33은 프라이밍방전이 표시갭(20) 에서만 발생되는 경우의 구동파형을 보여주는 도면이며 도 34는 프라이밍방전이 프라이밍방전갭(21)에서만 발생되는 경우의 구동파형을 보여주는 도면이다.
도 33을 참조하면, 유지전극기준전위에 대해 음극성인 프라이밍방전펄스(11a)가 유지전극(4)에 인가되고, 주사전극기준전위에 대해 양극성인 프라이밍방전펄스(11b)가 주사전극(3)에 인가된다. 그 후, 방전개시전압을 초과하는 전위차가 표시갭(20)에만 주어지고, 프라이밍방전이 발생된다. 그런 다음, 주사전극기준전위에 대해 음극성인 프라이밍소거방전펄스(12)가 주사전극(3)에 인가되고 프라이밍소거방전이 표시갭(20)에서만 발생된다.
도 34를 참조하면, 프라이밍방전전극기준전위에 대해 음극성인 프라이밍방전펄스(11c)가 프라이밍방전전극(19)에 인가되고 주사전극기준전위에 대해 양극성인 프라이밍방전펄스(11b)가 주사전극(3)에 인가된다. 그 후, 방전개시전압을 초과하는 전위차가 프라이밍방전갭(21)에만 주어지고 프라이밍방전이 발생된다. 그런 다음, 주사전극기준전위에 대해 음극성인 프라이밍소거방전펄스(12)가 주사전극(3)에 인가되고 프라이밍소거방전이 프라이밍방전갭(21)에서만 발생된다.
모든 서브필드들의 주사기간들에, 서브주사펄스(17)를 유지전극(4)에 인가하고 서브주사펄스(17c)를 프라이밍방전전극(19)에 인가함으로써, 표시갭(20) 및 프라이밍방전갭(21) 둘 다에서 데이터기입방전을 발생하여 본 발명의 제3실시예와 동일한 발명의 효과를 얻는 것이 가능하다. 게다가, 이 실시예에서, 프라이밍방전이 표시갭(20)에서 발생될 때, 프라이밍방전갭(21)에서의 프라이밍방전은 생략되며, 이는 흑휘도를 제3실시예보다 더 저감시키는 것을 가능하게 한다. 표시갭(20)의 방전활동도 및 프라이밍방전갭(21)의 방전활동도를 과도하게 약화시키는 것을 피하기 위해서는, 프라이밍방전이 표시갭(20)에서만 행해지는 서브필드(도 33)와 프라이밍방전이 프라이밍방전갭(21)에서만 행해지는 서브필드(도 34)는 둘 다 하나의 서브필드가 적어도 하나의 필드에 배치되도록 하는 데 바람직하다.
다음, 본 발명의 제6실시예가 설명될 것이다. 이 PDP는 제1실시예의 그것과 동일한 구성을 가진다. 통상의 동작 시에, 제6실시예의 방전발생부위는 도 9에 보인 것과 동일하다. 그러나, 몇 개만의 PDP셀들이 방전되는 서브필드들이 순차적으로 연속된다면, 제1 내지 제5실시예들의 동작들 중의 하나가 소정 수의 필드들에 대해 발생된다. 이런 식으로, 몇 개만의 PDP셀들이 광을 방출하는(방전되는) 서브필드들이 순차 연속된다면, 표시갭에 프라이밍방전을 발생시킴으로써, 유지방전을 어드레싱하고 발생하는 것을 확실하게 행하는 것이 가능하게 된다.
도 35는 본 발명의 제6실시예의 동작을 보여주는 흐름도이다.
구동제어부(41)의 입력인터페이스신호처리기는 각 서브필드의 발광셀들(방전된 PDP셀들)의 수를 계수(count)한다(단계 S51). 계수결과들은 각각의 1 내지 10의 필드들에 관련하여 메모리기기(미도시)에 이력데이터(history data)로서 저장된다. 이 이력데이터에서, 서브필드는 발광셀들의 수에 관련된다. 이력데이터(각 서브필드에서의 발광셀들의 수)를 참조하여, 입력인터페이스신호처리기는 소정 조건을 판단한다. 소정 조건은 발광셀들의 수가 소정의 수보다 작은 서브필드들이 기설정된 수(예. 10개의 서브필드들)보다 많이 순차 계속되는 지의 여부이다. 이 조건이 만족된다고 입력인터페이스신호처리기가 결정한다면(단계 S52: 예), 프라이밍방전이 표시갭(20)에서 발생되는 동작이 적어도 한번 행해진다(단계 S53). 여기서, 프라이밍방전이 표시갭(20)에서 발생되는 동작은 제1 내지 제5실시예들의 동작들 중의 적어도 하나이다. 그런 다음, 이력데이터는 리셋되고, 동작은 통상의 동작으로 되돌아간다(단계 S54).
이력데이터를 정확히 검출하기 위해, 다른 방법이 이용될 수도 있다. 그 방법은 다음과 같다. 먼저, 구동제어부(41)의 입력인터페이스신호처리기는 하나의 화면을 복수개의 블록들로 구획한다. 그 후, 입력인터페이스신호처리기는 각 서브필드의 각 블록의 발광셀들(방전된 PDP셀들)의 수를 계수하여 발광셀들의 최소 수를 검출한다(단계 S51). 계수결과들은 각각의 1 내지 10 필드들에 관해 메모리기기(미도시)에 이력데이터로서 저장된다. 이 이력데이터를 참조하여, 입력인터페이스신호처리기는 소정 조건을 판단한다. 이 소정 조건은 블록의 발광셀들의 최소수가 소정의 수미만인 서브필드들이 기설정된 수(예. 10개의 서브필드들)보다 많이 순차 계속되는 지의 여부이다. 이 조건이 만족된다고 입력인터페이스신호처리기가 결정한다면(단계 S52: 예), 프라이밍방전이 표시갭(20)에서 발생되는 동작은 적어도 한번 행해진다(단계 S53).
PDP셀들의 수가 작을 수록 정밀도는 더욱 향상된다. 이 경우, 그 회로는 확대될 수 있다. 각종 표시패턴들이 사용되는 실험들을 행함으로써, 전형적인 이력데이터가 각 PDP에 대해 얻어질 수 있다. 얻어진 이력데이터를 사용함으로써, 프라이밍방전은 표시갭에서 적당한 타이밍에 발생될 수 있다. 또, 얻어진 이력데이터를 사용함으로써, 프라이밍방전은 표시갭 및 프라이밍방전갭에서 적당한 타이밍으로 발생될 수 있다.
전술한 방법은 예를 들면 10개의 서브필드들에서 연속하여 발광하지 않는 PDP셀들을 대략적으로 검출할 수 있다. 당해 PDP셀이 검출된다면, 표시셀에서 프라이밍방전을 발생시킴으로써, 유지방전을 어드레싱하고 발생하는 것을 확실하게 행하는 것이 가능하게 된다.
이상 설명한 바와 같이, 본 발명에 따르면, 전면기판 상의 인접한 셀들 사이에 놓인 위치에 주사전극(3) 및 유지전극(4)과는 독립적으로 프라이밍방전전극(19)을 갖는 PDP를 구동함에 있어, 하나의 필드에 약 하나의 서브필드의 빈도로, 프라이밍방전과 프라이밍소거방전은 표시갭에서도 발생된다. 따라서, 장시간 흑표시상태에 있는 셀의 표시갭에서의 방전활동도는 증대될 수 있어, 유지방전을 확실하게 발생시킨다. 결과적으로, 높은 표시품질을 갖는 PDP를 얻는 것이 가능하다.

Claims (25)

  1. 전면기판과 상기 전면기판에 대향하는 배면기판으로 형성되고, 상기 전면기판과 상기 배면기판의 간극에 방전공간을 갖는 플라즈마 디스플레이 패널과,
    상기 플라즈마 디스플레이 패널을 구동하기 위한 구동제어신호를 출력하는 구동 제어부를 포함하고,
    상기 전면기판은 제 1 방향으로 연신하는 복수의 주사전극과, 상기 복수의 주사전극에 평행한 복수의 유지전극과, 상기 주사전극에 평행한 복수의 프라이밍방전전극을 구비하고,
    상기 배면기판은 상기 제 1 방향과 다른 제 2 방향으로 연신하는 데이터 전극을 구비하고,
    상기 주사전극과 상기 프라이밍방전전극의 간극, 또는 상기 유지전극과 상기 프라이밍방전전극의 간극의 적어도 일방에서, 방전을 발생시키는 프라이밍방전갭을 가지고, 상기 주사전극과 상기 유지전극의 간극에서 방전을 발생시키는 표시갭을 가지며,
    상기 구동 제어부는 1 필드를 복수의 서브필드로 분할하고,
    상기 복수의 서브필드의 임의의 서브필드에 있어서 상기 프라이밍방전갭에서 상기 프라이밍방전을 발생시키고, 상기 복수의 서브필드 중 1 이상, 또한 전체 서브필드 미만의 서브필드에 있어서, 상기 표시갭에서 프라이밍방전을 발생시키는 제1구동제어신호를 출력하고,
    상기 플라즈마 디스플레이 패널은 상기 제1구동제어신호에 기초하여 구동되는 플라즈마 표시장치.
  2. 제 1 항에 있어서,
    상기 프라이밍방전갭은 상기 주사전극과 상기 프라이밍방전전극 사이의 간극이며,
    상기 제1구동제어신호는 제2구동제어신호를 포함하고, 상기 제2구동제어신호는 상기 주사전극에 인가되는 주사펄스에 동기하여 상기 하나의 데이터전극에 데이터펄스를 인가함으로써, 상기 주사전극과 상기 복수개의 데이터전극들 중 하나 사이의 갭에서 방전을 발생하는 동작, 상기 프라이밍방전갭의 전위차를 상기 주사펄스가 인가될 때의 제1문턱보다 크며 제2문턱보다 작게 되도록 설정하는 동작, 상기 주사전극과 상기 하나의 데이터전극 사이의 갭에서의 방전 후에 유지방전을 발생시키면서 상기 프라이밍방전갭에서는 적어도 제1유지방전을 발생시키는 동작을 지시하며,
    상기 제1문턱은 상기 주사전극과 상기 하나의 데이터전극 사이에서 방전이 발생될 때에 상기 프라이밍방전갭에서 방전이 발생되게 하는 것이고, 상기 제2문턱은 상기 주사전극과 상기 하나의 데이터전극 사이에서 방전이 발생되지 않을 때에 상기 프라이밍방전갭에서 방전이 발생되게 하는 것인 플라즈마표시장치.
  3. 제 2 항에 있어서,
    상기 제1구동제어신호는, 상기 프라이밍방전갭에서 적어도 상기 제1유지방전을 발생시키는 동작, 상기 표시갭에서 다른 유지방전을 발생시키는 동작, 및 상기 프라이밍방전갭 및 상기 표시갭에서 데이터소거방전을 발생시키는 동작을 지시하는 제3구동제어신호를 포함하고, 상기 데이터소거방전은 상기 방전공간에서의 전하들의 분포를 초기화하는 플라즈마표시장치.
  4. 제 2 항에 있어서,
    상기 제1구동제어신호는, 상기 표시갭에서 제1유지방전을 포함한 상기 유지방전을 발생시키는 동작, 및 상기 프라이밍방전갭 및 상기 표시갭에서 데이터소거방전을 발생시키는 동작을 지시하는 제4구동제어신호를 포함하고, 상기 데이터소거방전은 상기 방전공간에서의 전하들의 분포를 초기화하는 플라즈마표시장치.
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 제1구동제어신호는 상기 프라이밍방전갭 및 상기 표시갭에서 상기 데이터소거방전을 동시에 발생시키는 동작을 지시하는 제5구동제어신호를 포함하는 플라즈마표시장치.
  6. 제 2 항에 있어서,
    상기 제1구동제어신호는, 상기 표시갭의 전위차를 상기 주사펄스가 인가될 때에 제3문턱보다 크고 제4문턱보다 작게 되도록 설정하는 동작을 지시하는 제6구동제어신호를 포함하며,
    상기 제3문턱은 상기 주사전극과 상기 하나의 데이터전극 사이에서 방전이 발생될 때에 상기 표시갭에서 방전이 발생되게 하는 것이며, 상기 제4문턱값은 상기 주사전극과 상기 하나의 데이터전극 사이에서 방전이 발생되지 않을 때에 상기 표시갭에서 방전이 발생되게 하는 것인 플라즈마표시장치.
  7. 제 1 항에 있어서,
    상기 제1구동제어신호는, 상기 복수개의 서브필드들의 각각에 있어 상기 프라이밍방전갭에서 상기 프라이밍방전을 발생시키는 동작을 지시하는 제7구동제어신호를 포함하는 플라즈마표시장치.
  8. 제 1 항에 있어서,
    상기 제1구동제어신호는, 상기 복수개의 서브필드들 중의 적어도 하나에 있어 상기 표시갭에서만 상기 프라이밍방전을 발생시키는 동작을 지시하는 제8구동제어신호를 포함하는 플라즈마표시장치.
  9. 제 1 항에 있어서,
    상기 제1구동제어신호는, 상기 복수개의 서브필드들 중의 적어도 하나에 있어 상기 프라이밍방전갭에서만 상기 프라이밍방전을 발생시키는 동작과 상기 복수개의 서브필드들 중의 나머지 서브필드들에서는 상기 표시갭에서만 상기 프라이밍방전을 발생시키는 동작을 지시하는 제9구동제어신호를 포함하는 플라즈마표시장치.
  10. 제 1 항에 있어서,
    상기 구동제어부는, 상기 표시갭에서의 표시방전들의 발생의 이력데이터를 검출하고 상기 이력데이터에 기초하여 상기 표시갭에서 프라이밍방전이 발생되는 지를 판단하는 이력검출부를 구비하는 플라즈마표시장치.
  11. 제 10 항에 있어서,
    상기 이력데이터는 소정의 영역 및 소정의 기간 중의 적어도 어느 하나에서의 셀들의 발광횟수를 포함하는 플라즈마표시장치.
  12. 전면기판과 상기 전면기판에 대향하는 배면기판으로 형성되고, 상기 전면기판과 상기 배면기판의 간극에 방전공간을 갖는 플라즈마 디스플레이 패널과,
    상기 전면기판은 제 1 방향으로 연신하는 복수의 주사전극과, 상기 복수의 주사전극에 평행한 복수의 유지전극과, 상기 주사전극에 평행한 복수의 프라이밍방전전극을 구비하고,
    상기 배면기판은 상기 제 1 방향과 다른 제 2 방향으로 연신하는 데이터 전극을 구비하고,
    상기 주사전극과 상기 프라이밍방전전극의 간극, 또는 상기 유지전극과 상기 프라이밍방전전극의 간극의 적어도 일측에서, 방전을 발생시키는 프라이밍방전갭을 가지고, 상기 주사전극과 상기 유지전극의 간극에서 방전을 발생시키는 표시갭을 갖는 플라즈마 디스플레이 패널의 구동방법으로서,
    (a) 1 필드를 복수의 서브필드로 분할하는 단계와,
    (b) 상기 복수의 서브필드의 임의의 서브필드에 있어서, 상기 프라이밍방전갭에서 프라이밍방전을 행하는 단계와,
    (c) 상기 복수의 서브필드 중 1 이상, 또한 전체 서브필드 미만의 서브필드에 있어서, 상기 표시갭에서 프라이밍방전을 행하는 단계를 포함하는 플라즈마 디스플레이 패널의 구동방법.
  13. 제 12 항에 있어서,
    상기 프라이밍방전갭은 상기 주사전극과 상기 프라이밍방전전극 사이의 간극이며, 플라즈마디스플레이패널의 구동방법은,
    (d) 상기 주사전극에 인가되는 주사펄스에 동기하여 상기 하나의 데이터전극에 데이터펄스를 인가함으로써, 상기 주사전극과 상기 복수개의 상기 데이터전극들 중의 하나 사이의 갭에서 방전을 발생시키는 단계; 및
    (e) 상기 주사전극과 상기 하나의 데이터전극 사이의 갭에서는 방전 후에 유지방전을 발생시키면서 상기 프라이밍방전갭에서는 적어도 제1유지방전을 발생시키는 단계를 더 포함하며,
    상기 프라이밍방전갭의 전위차는 상기 주사펄스가 인가되는 때에 제1문턱보다 크고 제2문턱보다 작으며, 상기 제1문턱은 상기 주사전극과 상기 하나의 데이터전극 사이에서 방전이 발생될 때에 상기 프라이밍방전갭에서 방전이 발생되게 하는 것이고, 상기 제2문턱은 상기 주사전극과 상기 하나의 데이터전극 사이에서 방전이 발생되지 않을 때에 상기 프라이밍방전갭에서 방전이 발생되게 하는 것인 플라즈마디스플레이패널의 구동방법.
  14. 제 13 항에 있어서,
    (f) 상기 프라이밍방전갭 및 상기 표시갭에서 데이터소거방전을 발생시키는 단계를 더 포함하며, 상기 데이터소거방전은 상기 방전공간에서의 전하들의 분포를 초기화하며,
    상기 단계 (e)는,
    (e1) 상기 프라이밍방전갭에서 적어도 상기 제1유지방전을 발생시키는 단계; 및
    (e2) 상기 표시갭에서는 다른 유지방전을 발생시키는 단계를 포함하는 플라즈마디스플레이패널의 구동방법.
  15. 제 13 항에 있어서,
    (f) 상기 프라이밍방전갭 및 상기 표시갭에서 데이터소거방전을 발생시키는 단계를 더 포함하며, 상기 데이터소거방전은 상기 방전공간에서의 전하들의 분포를 초기화하며,
    상기 단계 (e)는,
    (e3) 상기 표시갭에서 제1유지방전을 포함한 상기 유지방전을 발생시키는 단계를 포함하는 플라즈마디스플레이패널의 구동방법.
  16. 제 14 항 또는 제 15 항에 있어서,
    상기 단계 (f)는,
    (f1) 상기 프라이밍방전갭 및 상기 표시갭에서 동시에 상기 데이터소거방전을 발생시키는 단계를 포함하는 플라즈마디스플레이패널의 구동방법.
  17. 제 13 항에 있어서,
    상기 표시갭의 전위차는 상기 주사펄스가 인가될 때에 제3문턱보다 크고 제4문턱보다 작게 되도록 설정되고,
    상기 제3문턱은 상기 주사전극과 상기 하나의 데이터전극 사이에서 방전이 발생될 때에 상기 표시갭에서 방전이 발생되게 하는 것이며, 상기 제4문턱은 상기 주사전극과 상기 하나의 데이터전극 사이에서 방전이 발생되지 않을 때에 상기 표시갭에서 방전이 발생되게 하는 것인 플라즈마디스플레이패널의 구동방법.
  18. 제 12 항에 있어서,
    상기 단계 (b)는,
    (b1) 상기 복수개의 서브필드들의 각각에 있어서 상기 프라이밍방전갭에서 상기 프라이밍방전을 발생시키는 단계를 포함하는 플라즈마디스플레이패널의 구동방법.
  19. 제 12 항에 있어서,
    상기 단계 (c)는,
    (c1) 상기 복수개의 서브필드들의 각각에 있어서 상기 표시갭에서 상기 프라이밍방전을 발생시키는 단계를 포함하는 플라즈마디스플레이패널의 구동방법.
  20. 제 12 항에 있어서,
    상기 단계 (c)는,
    (c2) 상기 복수개의 서브필드들 중의 하나에 있어서 상기 표시갭에서 상기 프라이밍방전을 발생시키는 단계를 포함하는 플라즈마디스플레이패널의 구동방법.
  21. 제 12 항에 있어서,
    상기 단계 (b)는,
    (b1) 상기 복수개의 서브필드들 중의 적어도 하나에 있어서 상기 프라이밍방전갭에서 상기 프라이밍방전을 발생시키는 단계를 포함하며,
    상기 단계 (c)는,
    (c3) 상기 복수개의 서브필드들 중의 나머지 서브필드들에 있어서 상기 표시갭에서만 상기 프라이밍방전을 발생시키는 단계를 포함하는 플라즈마디스플레이패널의 구동방법.
  22. 제 12 항에 있어서,
    (g) 상기 표시갭에서의 표시방전의 발생의 이력데이터를 검출하는 단계; 및
    (h) 상기 이력데이터에 기초하여 상기 표시갭에서 상기 프라이밍방전이 발생되는 지를 판단하는 단계를 더 포함하는 플라즈마디스플레이패널의 구동방법.
  23. 제 22 항에 있어서,
    상기 이력데이터는 소정의 영역 및 소정의 기간 중의 적어도 하나에서의 셀들의 발광횟수를 포함하는 플라즈마디스플레이패널의 구동방법.
  24. 서로 대향하는 전면기판과 배면기판의 간극에 방전공간을 가지며, 상기 방전공간에 복수의 표시방전갭과 프라이밍방전갭이 형성되고, 1 필드를 복수의 서브필드로 분할하여 표시하는 플라즈마 표시장치에 있어서,
    1 필드 또는 소정의 복수 필드 중 적어도 1 이상, 또한 전체 서브필드 미만의 서브필드에는 상기 표시방전갭에서 프라이밍방전을 발생시키는 것을 특징으로 하는 플라즈마 표시장치.
  25. 전면기판; 및
    상기 전면기판과 마주하는 배면기판을 포함하며,
    복수개의 방전공간들이 상기 전면기판 및 상기 배면기판 사이에 형성되며,
    표시방전갭과 상기 표시방전갭에 대응하는 프라이밍방전갭이 상기 복수개의 방전공간들의 각각에 형성되며,
    하나의 필드는 영상데이터를 표시하기 위해 복수개의 서브필드들로 분할되고,
    복수의 서브필드 중 1 이상 또한 전체 서브필드 미만의 서브필드에 있어서, 상기 표시방전갭에서 발생되는 프라이밍방전은 상기 표시방전갭에서 발생된 표시방전들의 이력에 기초하여 제어되는 것을 특징으로 하는 플라즈마표시장치.
KR1020040038591A 2003-05-28 2004-05-28 플라즈마표시장치 및 플라즈마디스플레이패널구동방법 KR100615872B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00151225 2003-05-28
JP2003151225 2003-05-28
JPJP-P-2004-00149309 2004-05-19
JP2004149309A JP2005010762A (ja) 2003-05-28 2004-05-19 プラズマ表示装置、及び、プラズマディスプレイパネルの駆動方法

Publications (2)

Publication Number Publication Date
KR20040103452A KR20040103452A (ko) 2004-12-08
KR100615872B1 true KR100615872B1 (ko) 2006-08-25

Family

ID=33455561

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040038591A KR100615872B1 (ko) 2003-05-28 2004-05-28 플라즈마표시장치 및 플라즈마디스플레이패널구동방법

Country Status (3)

Country Link
US (1) US20040239594A1 (ko)
JP (1) JP2005010762A (ko)
KR (1) KR100615872B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4547949B2 (ja) * 2004-03-15 2010-09-22 パナソニック株式会社 プラズマディスプレイパネルの駆動方法
KR100703528B1 (ko) * 2004-12-09 2007-04-03 삼성전자주식회사 영상 인식 장치 및 방법
JP2007286192A (ja) * 2006-04-13 2007-11-01 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネルの駆動方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3938135A (en) * 1974-11-27 1976-02-10 Zenith Radio Corporation Gas discharge display device and an improved cell therefor
WO1998012728A1 (en) * 1996-09-18 1998-03-26 Technology Trade And Transfer Corporation Plasma display discharge tube and method for driving the same
JPH10247456A (ja) * 1997-03-03 1998-09-14 Fujitsu Ltd プラズマディスプレイパネル、プラズマディスプレイ装置、及びプラズマディスプレイパネルの駆動方法
JP3259681B2 (ja) * 1998-04-14 2002-02-25 日本電気株式会社 交流放電型プラズマディスプレイパネル及びその駆動方法
JP3468284B2 (ja) * 1999-06-15 2003-11-17 日本電気株式会社 プラズマディスプレイパネルの駆動方法
KR100364696B1 (ko) * 1999-10-28 2003-01-24 엘지전자 주식회사 플라즈마 디스플레이 패널의 구조와 그 구동방법
JP3560143B2 (ja) * 2000-02-28 2004-09-02 日本電気株式会社 プラズマディスプレイパネルの駆動方法及び駆動回路
FR2826166B1 (fr) * 2001-06-13 2003-08-29 Thomson Plasma Procede de pilotage d'un panneau a plasma a decharges d'entretien co-planaires entre des electrodes en triades
TW525201B (en) * 2001-12-07 2003-03-21 Au Optronics Corp Plasma display panel having priming electrode and the driving electrode thereof
JP4000115B2 (ja) * 2002-04-17 2007-10-31 三菱電機株式会社 面放電型プラズマディスプレイパネル
JP4325244B2 (ja) * 2003-03-27 2009-09-02 パナソニック株式会社 プラズマディスプレイパネル

Also Published As

Publication number Publication date
US20040239594A1 (en) 2004-12-02
KR20040103452A (ko) 2004-12-08
JP2005010762A (ja) 2005-01-13

Similar Documents

Publication Publication Date Title
US6512501B1 (en) Method and device for driving plasma display
US7075504B2 (en) Display device having unit light emission region with discharge cells and corresponding driving method
KR100585304B1 (ko) 플라즈마 디스플레이 패널 구동 방법
US6337673B1 (en) Driving plasma display device
KR100517259B1 (ko) 표시 패널 구동 방법 및 방전식 표시 장치
JP3658288B2 (ja) プラズマディスプレーパネルとその駆動方法及び装置
US20090128532A1 (en) Method for driving a plasma display panel
US7129912B2 (en) Display device, and display panel driving method
KR100366780B1 (ko) 플라즈마표시패널상에 고콘트라스트를 설정할 수 있는 방법
US6882116B2 (en) Driving method for plasma display panel
JP4385568B2 (ja) プラズマ表示装置の駆動方法
KR100607894B1 (ko) 플라즈마 표시 장치 및 상기 플라즈마 표시 장치에이용되는 구동 방법
KR100702052B1 (ko) 플라즈마 디스플레이 장치 및 그 구동방법
KR100615872B1 (ko) 플라즈마표시장치 및 플라즈마디스플레이패널구동방법
US20050057174A1 (en) Plasma display panel, and method and apparatus of driving the same
KR100592305B1 (ko) 플라즈마 디스플레이 패널구동방법
KR100378623B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100573162B1 (ko) 플라즈마 디스플레이 패널구동방법
KR100592306B1 (ko) 플라즈마 디스플레이 패널구동방법
KR100308047B1 (ko) 플라즈마 디스플레이의 격벽 형성방법
KR20020078657A (ko) 선택적 소거구동방식의 플라즈마 디스플레이 패널의구동방법
KR100421484B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100581945B1 (ko) 플라즈마 디스플레이 패널구동방법
JP2007094107A (ja) プラズマディスプレイパネルの駆動方法、プラズマディスプレイパネル及びプラズマ表示装置
JPH05307935A (ja) プラズマディスプレイ装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110720

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee