KR100615541B1 - 디스플레이 디바이스의 전력 레벨 제어 방법 및 이 방법을실행하는 장치 - Google Patents

디스플레이 디바이스의 전력 레벨 제어 방법 및 이 방법을실행하는 장치 Download PDF

Info

Publication number
KR100615541B1
KR100615541B1 KR1020027002713A KR20027002713A KR100615541B1 KR 100615541 B1 KR100615541 B1 KR 100615541B1 KR 1020027002713 A KR1020027002713 A KR 1020027002713A KR 20027002713 A KR20027002713 A KR 20027002713A KR 100615541 B1 KR100615541 B1 KR 100615541B1
Authority
KR
South Korea
Prior art keywords
power level
power
local temperature
local
maximum
Prior art date
Application number
KR1020027002713A
Other languages
English (en)
Other versions
KR20020033780A (ko
Inventor
코레아카를로스
바이트브루흐세바스티엔
쯔빙라이너
Original Assignee
톰슨 라이센싱
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 톰슨 라이센싱 filed Critical 톰슨 라이센싱
Publication of KR20020033780A publication Critical patent/KR20020033780A/ko
Application granted granted Critical
Publication of KR100615541B1 publication Critical patent/KR100615541B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2033—Display of intermediate tones by time modulation using two or more time intervals using sub-frames with splitting one or more sub-frames corresponding to the most significant bits into two or more sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2029—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having non-binary weights
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0266—Reduction of sub-frame artefacts
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G09G2330/045—Protection against panel overheating
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels

Abstract

플라즈마 디스플레이 패널(PDP: Plasma Display Panel)은 TV 기술에서 점점 더 흥미로워지고 있다. 화상 품질에 대한 하나의 중요한 기준은 피크 화이트 인핸스먼트 팩터(PWEF: Peak White Enhancement Factor)이다. 이전의 특허 출원에서, PWEF가 증가될 수 있는, 디스플레이의 전력 레벨 제어를 위한 방법이 제안되었다. 증가된 PWEF에서는, 플라즈마 셀의 국부 과열(local overheating) 문제가 발생할 수 있다. 본 발명은 이 문제를 처리하는 보호 회로를 제안한다. 국부 과열에 대해 플라즈마 디스플레이를 보호하기 위하여, 국부 전력 값 결정 단계(18), 국부 온도 추정 단계(19), 최대 국부 온도 결정 단계(20) 및 최대 전력 레벨 제한 결정 단계(21)를 수행하는 방법이 제공된다. 전력 레벨 제한은 디스플레이 디바이스 내 전력 레벨 제어 프로세스(22)에 영향을 주어, 국부 과열이 회피되며 최고 가능한 PWEF가 사용될 수 있다. 본 발명은 또한 제안된 방법을 실행하는 해당 장치에 관한 것이다.

Description

디스플레이 디바이스의 전력 레벨 제어 방법 및 이 방법을 실행하는 장치{METHOD FOR POWER LEVEL CONTROL OF A DISPLAY DEVICE AND APPARATUS FOR CARRYING OUT THE METHOD}
본 발명은 디스플레이 디바이스의 전력 레벨 제어를 위한 방법과 이 방법을 실행하는 장치에 관한 것이다.
좀더 구체적으로 본 발명은, 플라즈마 디스플레이 패널(PDP: Plasma Display Panel)과 같은 디스플레이와, 광 방출/반사/투과의 듀티 사이클 변조(펄스 폭 변조)의 원리에 기초한 모든 종류의 디스플레이에 디스플레이 되는 화상의 화상 품질을 개선시키기 위한 일종의 비디오 프로세싱에 밀접하게 관련된 것이다. 구체적 청구항은 전력 레벨 제어를 위한 패널 온도 추정의 측면에서 마련된 것이다.
이미지 품질에 있어, 피크 화이트(peak white)는 극히 중요하다. 피크 화이트 인핸스먼트 팩터(PWEF: Peak White Enhancement Factor)는, 보통 풀 화이트 레벨(full white level)이라고 하는, 균일 화이트 필드(homogeneous white field)의 루미넌스(luminance)에 대한 피크 화이트 루미넌스(peak white luminance) 사이의 비(ratio)로서 정의된다. CRT를 기반으로 하는 디스플레이(CRT based display)는 최대 5의 PWEF를 가지며, PDP의 제 1 세대는 약 2의 피크 화이트 대 최대 평균 루 미넌스 비(peak white to maximum average luminance ratio)를 가지는 것을 특징으로 하였었다. 이것은 구 CRT 기술(old CRT technology)에서 달성된 것보다 훨씬 더 열악한 것이다.
플라즈마 디스플레이 패널(PDP)은, 단지 "온(ON)" 또는 "오프(OFF)" 일 수만 있는, 방전 셀의 매트릭스 어레이를 사용한다. 또한 광 방출의 아날로그 제어에 의해 그레이 레벨(grey level)이 표현되는 CRT 또는 LCD와는 달리, PDP는 프레임당 광 펄스{서스테인 펄스(sustain pulse)}의 개수를 조절함으로써 그레이 레벨을 제어한다. 눈은 눈의 시간 응답(eye time response)에 해당하는 기간에 걸친 이러한 시간 조절(time-modulation)을 통합한다.
더 많은 서스테인 펄스는 더 높은 피크 루미넌스 값에 해당한다. 더 많은 서스테인 펄스는 또한 PDP 내에 흐르는 더 높은 전력에도 해당한다. PDP 제어는, 평균 화상 전력(average picture power)의 함수에 따라 더 많은 또는 더 적은 서스테인 펄스를 생성할 수 있는데, 즉 PDP 제어는 여러 전력 레벨을 갖는 모드 사이를 스위칭 한다. 이 문헌에서는, 주어진 모드의 전력 레벨이 100 아이어 비디오(ire video) 영역에서 활성화된 서스테인 방전의 개수로 정의된다. 전력 레벨 모드의 이용가능한 범위는 PWEF와 거의 동일한 것으로 간주된다.
출원 번호 99101977.9인 본 출원인의 이전 유럽 특허 출원은, 이용가능한 전력 레벨 모드의 개수를 그 개수 및 그 범위 면에서 증가시킴으로써 및 루미넌스 레벨 선택 제어에 히스테리시스 회로(hysteresis circuit)를 도입함으로써 PDP의 PWEF를 증가시키는 기술을 제시한다. 이 기술은 최대 5까지 PWEF 값을 달성하게 한 다.
PDP는 큰 표면을 갖는다. 5의 PWEF는, 이미지 품질로서 만족되지만, 특정 환경에서, 오래동안, 패널의 작은 표면에 전력 소모(power dissipation)를 집중시킬 수 있다는 단점을 가지고 있다. 만약 정지 비디오(still video)의 경우에 일어날 수 있는 이 상황이 오래동안 지속되면, 패널의 국부 과열(local overheating)로 인해 허용할 수 없는 값을 취할 수 있다.
전력 레벨 제어를 위하여 PDP 내에 화상 피크 레벨 검출기와 평균 화상 레벨 검출기 외에 패널 온도 검출기를 제공하는 것이 WO 99/30309에 제안되어 있다.
본 발명은 PDP와 같은 디스플레이의 전력 레벨 제어를 더 개선시키는 목적을 가지고 있다. 본 목적은 청구항 1의 조치에 따라 달성된다. 본 발명에 따라, 전력 레벨 제어를 위하여 단순한 온도 검출기 대신에 국부 온도 추정기(local temperature estimator)가 사용된다.
이것은, 단지 작은 영역만이 높은 루미넌스 값을 갖는 정지 화상의 경우에도, 더 낮은 전력 레벨 모드로 스위칭 함으로써 국부 과열에 대하여 패널을 신뢰성 있게 보호할 수 있다는 장점을 가진다.
이러한 제안은, PDP에 대해서 뿐만 아니라 큰 PWEF 팩터를 제공하는 임의의 피크 화이트 인핸스먼트 회로와 결합하여 사용될 수 있다.
환언하면, 본 발명 배후에 있는 하나의 주요 아이디어는, 디스플레이 된 비디오 화상의 함수에 따라 패널의 국부 과열을 기술하는 모델을 형성하도록 시도하 는 것과 피크 화이트 인핸스먼트 루프의 동작을 제어하는데 그 정보를 사용하도록 시도하는 것이다.
본 발명은 또한 본 발명에 따른 방법을 실행하는 유리한 장치에 관한 것이다. 이 장치는 큰 PWEF를 가지는 디스플레이를 위해 실제적으로 열적 보호 회로(thermal protection circuit)라고 하는 것을 포함하며, 다음의 성분(component)을 포함한다:
1. 국부 전력 레벨 결정 유닛.
2. 국부 온도 추정 유닛.
3. 최대 국부 온도 결정 유닛.
4. 추정된 최대 국부 온도 값의 함수에 따라, 최대 허용 전력 레벨 모드의 셀렉터(selector). 이 함수는 지각 가능한 루미넌스 변동(luminance oscillation)의 발생을 방지하기 위하여 히스테리시스(hysteresis)를 포함하여야 한다.
5. 현재 전력 레벨 값을 선택된 최대 허용 전력 레벨로 제한하는 리미터(limiter). 이 리미터는, PDP로 가는 에너지의 흐름의 결정에 해당하는 서스테인 펄스 발생과 서브-필드 구성(sub-field organisation)을 결정하기 때문에, 보호 기능을 사실상 수행한다.
청구된 전력 레벨 제어 방법 및 장치에 대한 유리한 추가 실시예가 종속항에서 명백하게 볼 수 있다.
본 발명의 예시적인 실시예가 도면에 예시되어 있으며 이하 상세한 설명에서 보다 상세하게 설명된다.
도 1은 PDP의 서브-필드 개념 설명의 예시를 도시하는 도면.
도 2는 피크 화이트 인핸스먼트를 위해 여러 전력 레벨 모드 사이의 스위칭 개념을 예시하는 두 개의 서로다른 서브-필드 구성을 도시하는 도면.
도 3은 EP 99101977.9에서 알려진 바와 같은 플라즈마 디스플레이 장치를 포함한 전력 레벨 제어 장치의 블록도.
도 4는 도 1에 도시된 장치에서 전력 레벨 선택에 사용되는 히스테리시스 곡선을 도시하는 도면.
도 5는 본 발명에 따른 플라즈마 디스플레이 장치를 포함한 전력 레벨 제어 장치의 블록도.
도 6은 국부 온도 추정을 위하여 디스플레이 패널을 픽셀 블록으로 나눈 제 1 파티션을 도시하는 도면.
도 7은, 국부 온도 추정을 위하여 디스플레이 패널을, 부분적으로 허용된 오버랩된 블록을 가진 픽셀 블록으로 나눈 제 2 파티션을 도시하는 도면.
도 8은, 국부 온도 추정을 위하여 디스플레이 패널을, 부분적으로 허용된 오버랩된 블록을 가진 픽셀 블록으로 나눈 제 3 파티션을 도시하는 도면.
도 9는 최대 전력 레벨 제한 선택에 사용되는 히스테리시스 곡선을 도시하는 도면.
본 발명의 배후 원리가 이제 일례로서 설명된다. 실제 구현시의 값은, 본 명 세서에서 도시된 값, 특히 사용된 서브-필드의 개수와 웨이트(weight) 및 실제 서스테인 펄스의 개수와 다를 수 있다는 것이 강력히 주목된다.
비디오 프로세싱의 분야에서는 루미넌스 레벨의 8비트 표현이 매우 일반적이다. 이 경우에 각 비디오 레벨은 다음의 8비트의 조합으로 표현된다:
20=1, 21=2, 22=4, 23=8, 24=16, 25=32, 26=64, 27=128
PDP 기술로 이러한 코딩 구조를 실현하기 위해, 프레임 주기는 8개의 서브-기간(sub-period)으로 분할되고, 여기서 이 서브-기간은 매우 자주 서브-필드(sub-field)로 언급되며, 각 서브-기간은 8개의 비트 중 하나에 해당한다. 비트 21=2 에 대해 광 방출의 지속 기간은 비트 20=1 등에 대한 것의 2배이다. 이들 8개의 서브-기간의 조합으로, 256개의 서로다른 그레이 레벨을 만들 수 있다. 예를 들어, 그레이 레벨 92는 그리하여 해당 디지털 코드워드(%1011100)를 가질 수 있다. PDP 기술에서, 서브-필드는 각각 동일 진폭 및 동일 지속기간을 갖는 대응 개수의 작은 펄스로 구성된다는 것을 이해할 수 있을 것이다. 움직이지 않는 관측자의 눈은 약 한 프레임 기간에 걸친 모든 서브-기간을 통합하며 올바른 그레이 레벨의 인각(impression)을 가질 것이다. 전술한 서브-필드 구성은 도 1에 도시되어 있다. 도 1은, 주소지정(주사)과 서스테인 동작 이후 플라즈마 셀에 주소지정하며 플라즈마 셀을 삭제하는 시간 기간은 명시적으로 도시되어 있지 않다는 점에서 간략하게 되어 있다는 것을 주목해야 한다. 하지만, 플라즈마 디스플레이 기술에서 각 서브 필드에는 이 시간 기간이 존재하며, 이것은 이 분야에 숙련된 사람에게는 잘 알려 져 있다. 이들 시간 기간은 필수적인 것이며 각 서브-필드에 대해 일정할 수 있다.
모든 서브-필드가 활성화될 때, 조명 상태(lighting phase)는 255개의 관련 시간 유닛의 관련 지속기간을 가진다. 255의 값은, PDP에 사용되고 있는 RGB 데이터 즉 루미넌스 레벨의 전술된 8-비트 표현을 계속 사용할 수 있기 위하여 선택된 것이다. 도 1에서 제 2 서브-필드는, 예를 들어, 2개의 관련 시간 유닛의 지속기간을 가진다. PDP 기술의 분야에서, 서브-필드의 관련 지속 기간은 종종 서브-필드의 '웨이트(weight)'라고 하며, 이 표현은 이후에도 사용될 것이다.
효과적인 피크 화이트 인핸스먼트 제어 회로는, 비디오 신호 레벨(RGB-신호, YUV-신호)의 8 비트 워드를 각 서브-필드 코드 워드로 맵핑하기 위한 많은 개수의 이산 전력 레벨 모드(discrete power level mode)를 필요로 한다. 예를 들어 본 출원인의 유럽특허 출원 99101977.9에 기술된 바와 같은 여러 전력 레벨 모드 사이에는 스위칭이 행해진다. 따라서, 본 발명의 개시를 위하여, 위 유럽특허출원은 본 출원의 내용에도 인용된다.
도 2에서는, 동적 서브-필드 구성의 원리가 어떻게 작동하는지를 간략히 보여준다. 여러 전력 레벨을 갖는 두 개의 모드가 도시되어 있다.
제 1 모드에서 서브-필드 구성은 11개의 서브 필드(SF)로 구성되어 있으며 제 2 모드에서의 서브-필드 구성은 9개의 서브-필드로 구성되어 있다. 각 서브-필드(SF)는, 각 플라즈마 셀이 각 픽셀에 대한 코드 워드에 의해 결정되도록 충전 또는 비충전되는, 주소지정 기간(sc)(주사 기간)과, 예비-충전된(pre-charged) 플라즈마 셀이 광 방출을 위하여 활성화되는 서스테인 기간(su)과, 플라즈마 셀이 방전 되는 삭제 기간(er)으로 구성되어 있다. 9개의 서브-필드의 경우에는, 주소지정(주사)하는데에 더 적은 시간이 요구되며 그리하여 서스테인 펄스에 더 많은 시간이 이용가능하게 된다(검은색 영역이 더 크다). 서브-필드의 삭제 및 주사 시간은 해당 서브-필드 웨이트에 독립적이다. 서브-필드 위치와 서브-필드 웨이트는 두 개의 도시된 경우에서 서로 다르다는 것을 도면으로부터 볼 수 있다. 예를 들어, 첫 번째 도시된 경우에는, 제 7 번째 서브-필드의 웨이트가 32이며 두 번째 경우에는 제 7 번째 서브-필드의 웨이트가 64이다. 주소지정 시간, 삭제 시간 및 서스테인 시간을 위한 도시된 관련 시간 지속기간은 단지 예시적인 것이며 특정 구현 시에 달라질 수 있다. 또한, 낮은 웨이트를 갖는 서브-필드가 시작에 위치되고 더 높은 웨이트를 갖는 서브-필드가 필드/프레임 기간의 끝에 위치되는 것이 필수적인 것은 아니다.
5의 PWEF를 갖는 PDP 디바이스를 가정해 보자. 비디오는 0에서부터 255까지 코딩된다. 전력 레벨 제어는 더 낮은 전력 레벨을 갖는 모드에서 100 아이어(ire)에 대해 최대 5*255개의 서스테인 펄스(피크 화이트)와 최소 255개의 펄스(풀 화이트)를 생성한다.
하나의 해법은 4개의 다른 주요 모드를 사용하여 기술되었다:
모드 1: 12개의 서브-필드(2*255 개의 서스테인 펄스):
1 - 2 - 4 - 8 - 16 - 32 - 32 - 32 - 32 - 32 - 32 - 32
모드 2: 11개의 서브-필드(3*255 서스테인 펄스):
1 - 2 - 4 - 8 - 16 - 32 - 32 - 40 - 40 - 40 - 40
모드 3: 10개의 서브-필드(4*255 서스테인 펄스):
1 - 2 - 4 - 8 - 16 - 32 - 48 - 48 - 48 - 48
모드 4: 9개의 서브-필드(5*255 서스테인 펄스):
1 - 2 - 4 - 8 - 16 - 32 - 64 - 64 - 64
이들 4개의 모드 각각은 약 16개의 서브-모드로 서브분할(subdivided)되며, 이 서브-모드는 동일 개수의 서브-필드를 사용하지만, 100 아이어(ire)를 서로다른 값으로 인코딩한다(동적 프리-스케일링). 67개의 전력 레벨(100 아이어에 대해 서스테인 펄스의 개수)에 해당하는 총 67개의 서브-모드가 리스트 되었는데, 이것은 255에서 1275까지 점진적으로 증가한다.
EP 99101977.9에 개시된 바와 같은 피크 화이트 인핸스먼트 회로는 도 3에 도시되어 있다.
RGB 데이터는, 평균 전력 측정 블록에서 분석되며, 이 평균 전력 측정 블록은 전 화상에 대한 계산된 평균 전력 값(AP)을 PWEF 제어 블록에 제공한다. PWEF 제어 블록은, 이전에 측정된 평균 전력 값과 저장되어 있는 히스테리시스 곡선을 고려하는, 자신의 내부 전력 레벨 모드 표를 참조하며 다른 프로세싱 블록을 위한 선택된 모드 제어 신호를 직접 생성한다. PWEF 제어 블록은 사용될 프리-스케일링 팩터(pre-scaling factor)(PS)와 서브-필드 코딩 파라미터(CD)를 선택한다. 이들은 예를 들어, 서브-필드의 개수, 서브-필드의 위치 선정, 서브-필드의 웨이트, 및 서브-필드의 타입들이다. PWEF 제어 블록은 또한 프레임 메모리에 RGB 픽셀 데이터의 기록(WR), 제 2 프레임 메모리로부터 RGB 서브-필드 데이터의 판독(RD), 및 라인의 주소지정을 위한 직렬-병렬 변환 회로(SP)를 제어한다. 마지막으로, PWEF 제어 블록은 PDP 드라이버 회로를 구동하는데 필요한 주사 펄스(SCAN pulse) 및 서스테인 펄스(SUSTAIN pulse)를 생성한다.
또한 특허 출원 EP 99101977.9에 이미 도시되어 있는 도 4는 측정된 화상 평균 전력(ap)의 함수에 따라 전력 레벨 선택(pl)의 동적 제어를 위한 가능성을 도시한다.
기대할 수 있는 바와 같이, 화상 전력 레벨이 증가할 때는, 감소하는 전력 레벨을 갖는 모드가 선택된다. 제어 함수에는 히스테리시스 루프(hysteresis loop)가 있다. 화상 평균 전력이 증가할 때는, 상위 라인(top line)의 전력 레벨을 갖는 모드가 선택된다. 화상 전력이 감소할 때는, 하위 라인(bottom line)의 전력 레벨을 갖는 모드가 선택된다. 두 라인 사이의 포인트는, 화상 평균 전력 증가 방향이 변경될 때 선택될 수 있다. 이러한 전력 레벨 제어 방법으로, PDP의 전원이 보호된다. 높은 평균 화상 전력 값을 갖는 화상의 경우에 전원의 과부하가 회피된다. 다른 한편으로 낮은 평균 화상 전력 값의 경우에는 보다 많은 서스테인 펄스가 생성되며 전원은 과부하 없이 필요한 전류를 제공할 수 있다.
도 5는 본 발명의 핵심인 PDP에 대한 열적 보호 회로를 갖는 피크 화이트 인핸스먼트 회로를 도시한다. 굵게 그려진 블록은 보호 회로를 구성하는 블록에 해당한다.
이 보호 회로는 출원 번호 99112906.5를 갖는 본 출원인의 다른 유럽 특허 출원에 기술된 회로에 기초하고 있다.
먼저, 국부 전력 측정 블록이 기술된다. 주요 아이디어는 총 디스플레이 표면을 많은 블록(Sij)으로 분할하는 것과 그후 블록 내 모든 픽셀에 대한 입력 비디오 레벨을 통합(부가)하는 것인데, 이것은 각 픽셀에 대해 3개의 컬러 성분의 비디오 레벨이 추가되어 값(Pij)을 얻는다는 것을 의미한다:
Figure 112002006086668-pct00001
여기서 k 는 Sij 에 속하는 모든 픽셀을 나타낸다.
매우 밝은 작은 스폿은, 동일한 총 전력을 가지지만 다소 더 큰 크기인 스폿보다도 열적 과열에 대해 더 불만족할 수 있다. 이 사실을 처리하기 위하여, 다음의 방정식에서와 같이 RGB 픽셀 성분을 제곱 또는 심지어 세제곱하는 것이 제안된다:
Figure 112002006086668-pct00002
Figure 112002006086668-pct00003
도 6에서는, 플라즈마 디스플레이 표면을 블록(Sij)으로 나눈 파티션의 제 1 예가 도시되어 있다. 시각화를 쉽게 하기 위하여 셀은 둥근 에지를 갖는 것으로 표시되어 있지만, 실제 구현에서는 그 셀들은 바람직하게는 직사각형이다. 도시된 예에서는, 총 40개의 셀이 있지만 실제 구현에서는 셀의 개수가 훨씬 더 많을 수 있다.
총 디스플레이 표면을 블록(Sij)으로 나눈 파티션은, 만약 블록의 오버랩이 도 7 및 도 8에 도시된 바와 같이 허용된다면 개선될 수 있다.
예를 들어 두 블록의 정확히 경계에서 밝은 스폿이 발생한다면 블록들을 오버랩 하지 않고도, 밝은 스폿이 검출되지 않을 수 있다. 셀이 실질적으로 오버랩되면, 밝은 스폿 위치에 관계없이, 임의의 밝은 스폿을 포함하는 셀이 항상 있게 된다.
그 다음으로, 블록(19)에서 국부 온도 추정이 설명된다. 만약 소모되는 전력이 평가되었다면, 그 다음 단계는 매 화상 블록마다 국부 온도 값을 할당하는 모델을 형성하는 것이다. 많은 모델, 즉 몇몇 매우 간단한 것, 몇몇 꽤 복잡한 것이 가능하다는 것과 복잡성에 있어 절충안을 찾을 필요가 있다는 것이 주목된다. 여기에서는, 심지어 가장 간단한 근사(approximation)라도 전혀 보호를 하지 않는 것보다는 더 낫다는 것을 염두에 두고 가능한 몇몇 접근법이 언급된다.
주어진 블록의 온도는, 제 1 근사에서는, 이전의 온도 추정값{T(i, j)t-1}에 현 프레임 기간의 블록 내 소모되는 전력{a·P(i, j)t}을 더한 것에서부터 프레임 시간 당 환경에 주어지는 열에 해당하는 소모항(D)을 뺀 것과 같다:
T(i, j)t = T(i,j)t-1 + a·P(i,j)t - D
이 모델은, 열 소모가 실제 온도에 비례한다는 가정을 함으로써 개선될 수 있다:
T(i, j)t = T(i,j)t-1 + a·P(i,j)t - b·T(i,j)t-1
더욱이, 인접한 블록으로의 열 발산도 고려될 수 있다:
T(i, j)t = T(i,j)t-1 + a·P(i,j)t - b·T(i,j)t-1 -
c·[T(i-1, j)t-1 - T(i,j)t-1]-
c·[T(i+1, j)t-1 - T(i,j)t-1]-
c·[T(i, j-1)t-1 - T(i,j)t-1]-
c·[T(i, j+1)t-1 - T(i,j)t-1]
새로이 추가된 항은 (인접한 블록들이 더 차가우면) 네거티브 또는 (인접한 블록이 더 뜨거우면) 포지티브일 수 있다. 마지막으로, 마지막 추가 개선을 위해, 대각선 방향의 열적 발산이 4 개의 추가 항을 더함으로써 고려될 수도 있지만, 도시된 모델의 복잡성은 모든 실제적 목적에 충분하여야 한다.
위 모델은 또한 경계 효과(border effect)를 다룬다. 경계 또는 코너에 있는 블록은, 그 블록들이 더 적은 인접한 블록을 가진다는 사실로 인해, 보다 적게 낭비할 가능성을 가진다. 경계 또는 코너에 있는 블록은, 동일 전력이 소모되는 경우에, 더 빠르게 과열될 수 있지만, 이것은 마지막으로 여기에서 제시된 모델에 의해 바르게 검출되어야 한다.
그 다음으로, 블록(20)에서 최대 국부 온도 결정이 설명된다. 원리적으로 최대 국부 온도(MT)를 찾기 위해, 현 예에서, 블록(18)에서 40개의 Pij 값(40 = 5개의 행 * 8개의 열)과 블록(19)에서 해당 40개의 Tij 값을 평가할 필요가 있으며, 그후 블록(20)에서 최대값을 찾는다. 이것은, 다수의 비디오 인테그레이터(video integrator)가 병렬로 작동하므로 프레임 당 꽤 많은 동작을 요구한다.
하지만 열적 가열은 매우 느린 프로세스이며, 그래서 다음의 근사가 사용될 수 있다.
1. 매 프레임에 대해, 단일 화상 블록에 대한 소모량이 계산되는데, 즉 매 블록에서의 전력 소모량이 매 40개 프레임의 그룹마다 단 한번만 평가된다(이 예에서).
2. 선택된 화상 블록에 대해 국부 온도는 다음 식을 사용하여 블록(19)에서 계산된다:
T(i, j)t = T(i,j)t-40 + a·P(i,j)t - b·T(i,j)t-40 -
c·[T(i-1, j)t-40 - T(i,j)t-40]-
c·[T(i+1, j)t-40 - T(i,j)t-40]-
c·[T(i, j-1)t-40 - T(i,j)t-40]-
c·[T(i, j+1)t-40 - T(i,j)t-40]
여기에서, 지수 t-40은 해당 온도 값이, 최대 40개의 프레임 전에서 이전에 계산된 구 값(old value)이라는 것을 의미한다. 물론, 전력 소모항 a·P(i,j)t 는 동일 블록에 대한 두 개의 온도 추정치 사이의 40개의 프레임으로부터 오는 모든 전력 소모를 무시하며 이것이 모델의 단점이다. 하지만 실제로 이 에러는 TV 화상에서 허용 가능하다는 것이 증명되었다. 온도 추정을 위하여 보다 더 많은 비용을 쓰는 것은, 디스플레이 되는 대부분의 화상이 정지 화상인 컴퓨터 모니터로서 사용 되는 PDP에 대해서는 합당할 수 있다.
3. 블록(20)에서 MT 값(최대 온도)을 업데이트 한다. 이것을 하기 위하여, 결정되는 MT 값에 대한 블록 번호{(i, j)t}는, 이전의 MT 값(MTt-1)이 발견되었던 블록{(i, j)maxt-1}에 해당하는지 여부를 알 필요가 있다.
만약 블록 번호가 동일하다면{(i,j)t = (i,j)maxt-1}:
그러면 MTt = Tij
만약 블록 번호가 동일하지 않다면{(i, j)t ? (i, j)maxt-1}:
만약 (Tij > MT t-1)이면
그러면 MTt = Tij
그리고 (i,j)maxt = (i,j)t
그렇지 않으면
MTt = MTt-1
전술한 알고리즘은 도 5의 블록(20)에서 수행된다. 이 근사는 40의 팩터만큼 평가 복잡성을 감소시킨다.
도 9는 최대 전력 레벨 선택 회로(21)의 함수를 도시한다. 도 9는 추정된 최대 패널 국부 온도(mt)의 함수에 따른 최대 허용 전력 레벨(plm)을 도시한다.
낮은 최대 국부 온도 값에서, 피크 화이트 레벨의 감소는 필요치 않다. 더 높은 값에 대해, 최대 피크 화이트 레벨은 점진적으로 줄어든다. 도면에서, 그 한 계에서는, PWEF는 5의 원래 값으로부터 약 2로 줄어들었다(풀 화이트는 255의 전력 레벨에 해당한다).
도시된 히스테리시스 곡선과 같은 몇몇 히스테리시스(hysteresis)는, 주로 측정 에러에서 유래하는 또는 디스플레이 된 비디오 잡음에서 유래하는 작은 진폭 변동을 피하기 위하여 내장된다.
온도 추정 모델은 소모된 전력의 변경에 느리게 반응하는 모델이다. 이것은, 패널 온도도 소모되는 전력에 느리게 반응하기 때문에 올바르다. 추정되는 패널 온도의 이러한 느린 반응으로 인해, 보호 회로가 또한 느리게 반응하여도 전술된 바와 같이 대부분의 적용에서는 충분하며, 이것은 시청자에 의해 그 작동이 인식되지 않는 추가적인 이점을 가진다.
마지막으로, 전력 레벨 제한 블록(22)의 기능이 설명된다. 이 회로는 위험한 국부 과열이 검출된 때에만 작동하는 단순한 리미터(limiter)이다. 이 리미터는 피크 화이트 인핸스먼트 회로의 함수를 변화시키지 않는다. 이 리미터는 단지 피크화이트 인핸스먼트 제어 회로에 이용가능한 전력 레벨 범위를 제한한다. 예를 들어, 만약 블록(21)으로부터 출력된 최대 전력 레벨 값이 765라면, EP 99101977.9의 첫 번째 34개의 전력 레벨 모드만이 PWEF 제어에 선택 가능하다. 나머지 전력 레벨 모드는 금지된다.
기술된 회로 및 알고리즘은 보호 기능을 수행하며, 이것은 대부분의 비디오 화상에 있어, 효과를 가지지 않으며, 정적인 밝은 스폿의 경우에만, 피크 화이트 인핸스먼트 팩터가 감쇄된다는 것을 의미한다.
위 기술된 회로 및 알고리즘은 또한 CRT를 기반으로 한 디스플레이에 사용될 수 있는데, 여기서 국부 과열은 국부적인 도밍(doming)을 문제를 일으킬 수 있다. 국부적 도밍은, 튜브 컬러 마스크의 국부적 과열로 인해 유도되는, CRT 마스크의 국부적 변형으로 인한, 화상의 컬러 왜곡이다.
보호 회로를 가지지 않고도 동적인 피크 화이트 제어를 하는 것도 가능하다. 하지만 화상 품질은, 허용가능하지 않은 국부 열적 과열을 피하기 위하여 동적인 피크 화이트 제어가 PWEF에 대해 제한된 범위를 사용할 것이기 때문에 동일하지 않을 수 있다.
전술한 바와 같이, 본 발명은 디스플레이 디바이스의 전력 레벨 제어를 위한 방법과 이 방법을 실행하는 장치에 이용된다.

Claims (8)

  1. 화상의 픽셀에 해당하는 복수의 디스플레이 소자를 구비하는 디스플레이 디바이스에서 전력 레벨 제어를 하기 위한 방법으로서, 여기서 전력 레벨 모드 선택 프로세스는 상기 디스플레이의 피크 화이트 인핸스먼트 팩터(peak white enhancement factor)를 증가시키는데 사용되고, 여기서 비디오 화상의 전력 값이 측정되며, 디스플레이 콘트라스트를 제어하기 위하여 해당 전력 레벨 모드가 선택되며, 여기서 화상이 다수의 블록(S11-S58)으로 분할되며, 여기서 각 블록(S11-S58)에는, 상기 픽셀의 컬러 성분의 비디오 레벨로부터 유도된 비디오 레벨 즉 값이 상기 화상에 대한 국부 전력 값(LP)을 결정하기 위하여 합산되는, 전력 레벨 제어 방법에 있어서,
    상기 국부 전력 값(LP)과 이전에 추정된 국부 온도 값에 기초하여 상기 디스플레이의 해당 블록에 대해 국부 온도 추정이 수행되고, 여기서 상기 추정된 국부 온도 값에는 상기 디스플레이 내의 상기 최대 국부 온도(MT)가 선택되며, 여기서 최대 전력 레벨 제한(PLM) 결정의 추가 단계가 상기 최대 국부 온도(MT)에 기초하여 수행되며, 여기서 상기 전력 레벨 제한(PLM)은, 전력 레벨 모드 선택 프로세스에서 선택 가능한 전력 레벨 모드의 범위를, 상기 전력 레벨 제한(PLM)과 같은 전력 레벨 또는 그 아래의 전력 레벨을 가지는 전력 레벨 모드로 제한하기 위하여 사용되는 것을 특징으로 하는, 전력 레벨 제어 방법.
  2. 제 1 항에 있어서, 블록(S11-S58)의 국부 온도 추정에 있어, 상기 국부 블록(S11-S58)의 전력 소모 뿐만 아니라 다수의 인접 블록(S11-S58)의 전력 소모도 고려되는, 전력 레벨 제어 방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 디스플레이에 대한 최대 국부 온도 결정 단계는 다수의 비디오 프레임에서 한번 수행되는, 전력 레벨 제어 방법.
  4. 제 3 항에 있어서, 상기 국부 전력 값 결정 단계와 국부 온도 추정 단계는 프레임 기간 내에서 전 화상의 하나 이상의 선택된 블록에 대해서만 수행되는, 전력 레벨 제어 방법.
  5. 제 3 항에 있어서, 화상은 40개의 블록으로 분할되며, 상기 최대 국부 온도 결정 단계는 40개의 프레임 기간 내에서 한번 수행되는, 전력 레벨 제어 방법.
  6. 제 1 항 또는 제 2 항에 있어서, 상기 결정된 최대 국부 온도에 해당하는 최대 허용 전력 레벨 제한값 사이의 스위칭은 만약 화상 전력이 증가하면 하강하고 만약 화상 전력이 감소하면 상승하는 화상 전력 곡선에 대한 전력 레벨 모드에 따라 제어되고, 또한 , 만약 화상 전력 값의 변화 방향이 변화하면 상승 및 하강과, 하강 및 상승 각각 사이에서의 지연에 따라 제어되는, 전력 레벨 제어 방법.
  7. 제 1 항 또는 제 2 항에 기재된 방법을 실행하는 장치로서, 전력 레벨 결정 및 선택 유닛(16, 17)과, 국부 전력 결정 유닛(18)을 포함하며, 여기서 다수의 블록(S11-S58)으로 분할되는 화상에 대해, 픽셀의 컬러 성분의 비디오 레벨로부터 유도되는 블록(S11-S58) 당 비디오 레벨 즉 값이 화상에 대해 국부 전력 값(LP)을 결정하기 위하여 합산되는, 장치에 있어서,
    상기 국부 전력 값(LP)과 이전에 추정된 국부 온도 값에 기초하여 상기 디스플레이의 블록 당 국부 온도 추정을 수행하는 국부 온도 추정기(19)와,
    상기 추정된 국부 온도로부터 최대 국부 온도를 선택하는 최대 국부 온도 셀렉터(20)와,
    최대 전력 레벨 제한을 상기 선택된 최대 국부 온도로 할당하는 최대 전력 레벨 제한 셀렉터(21)와,
    상기 전력 레벨 모드 셀렉터(21)에서 선택 가능한 전력 레벨 모드의 범위를, 상기 선택된 최대 전력 레벨 제한(PLM)과 같은 전력 레벨 또는 그 아래의 전력 레벨을 가지는 전력 레벨 모드로 제한하는 전력 레벨 리미터(22)를
    더 포함하는 것을 특징으로 하는, 장치.
  8. 제 7 항에 있어서, 플라즈마 디스플레이 디바이스 내에 통합되는, 장치.
KR1020027002713A 1999-09-30 2000-07-31 디스플레이 디바이스의 전력 레벨 제어 방법 및 이 방법을실행하는 장치 KR100615541B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP99250347 1999-09-30
EP99250347.4 1999-09-30

Publications (2)

Publication Number Publication Date
KR20020033780A KR20020033780A (ko) 2002-05-07
KR100615541B1 true KR100615541B1 (ko) 2006-08-25

Family

ID=8241159

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027002713A KR100615541B1 (ko) 1999-09-30 2000-07-31 디스플레이 디바이스의 전력 레벨 제어 방법 및 이 방법을실행하는 장치

Country Status (9)

Country Link
US (1) US7079126B1 (ko)
EP (1) EP1224655B1 (ko)
JP (1) JP2003510655A (ko)
KR (1) KR100615541B1 (ko)
CN (1) CN1313992C (ko)
AU (1) AU6568600A (ko)
DE (1) DE60026320T2 (ko)
TW (1) TW502241B (ko)
WO (1) WO2001024150A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4851663B2 (ja) * 2001-07-19 2012-01-11 パナソニック株式会社 表示パネルの輝度制御方法
KR100438910B1 (ko) * 2001-12-01 2004-07-03 엘지전자 주식회사 플라즈마 디스플레이 패널의 냉각장치와 전력 제어방법 및 장치
JP5049445B2 (ja) * 2002-03-15 2012-10-17 株式会社日立製作所 表示装置およびその駆動方法
JP2003345304A (ja) * 2002-05-24 2003-12-03 Samsung Sdi Co Ltd プラズマ表示パネルの自動電力制御方法と装置、その装置を有するプラズマ表示パネル装置及びその制御方法をコンピュータに指示する命令を収めた媒体
JP2004325568A (ja) * 2003-04-22 2004-11-18 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ装置およびパワーモジュール
JP4625642B2 (ja) * 2004-02-19 2011-02-02 日立プラズマディスプレイ株式会社 ディスプレイ装置
WO2007004155A2 (en) * 2005-07-04 2007-01-11 Koninklijke Philips Electronics N.V. Oled display with extended grey scale capability
DE102005042704A1 (de) * 2005-09-01 2007-03-08 Ingenieurbüro Kienhöfer GmbH Verfahren zum Betreiben einer Anzeigevorrichtung mit einer Mehrzahl von verschleißbehafteten Bildelementen und Anzeigevorrichtung
US8138995B2 (en) 2007-01-15 2012-03-20 Panasonic Corporation Plasma display device
WO2013124345A1 (en) * 2012-02-22 2013-08-29 Tp Vision Holding B.V. Local temperature adaptive display apparatus and method

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58167373A (ja) * 1982-03-29 1983-10-03 三菱電機株式会社 エレベ−タの移動距離検出装置
JP2795124B2 (ja) * 1993-03-03 1998-09-10 株式会社富士通ゼネラル ディスプレイパネルの中間調画像表示方法
JP3636573B2 (ja) * 1997-06-27 2005-04-06 パイオニア株式会社 輝度制御装置
JP2994630B2 (ja) * 1997-12-10 1999-12-27 松下電器産業株式会社 明るさによるサブフィールド数調整可能な表示装置
DE19756653A1 (de) * 1997-12-19 1999-06-24 Grundig Ag Vorrichtung zur Vermeidung einer Überhitzung eines Plasmadisplays
JP3238365B2 (ja) * 1998-01-07 2001-12-10 三菱電機株式会社 ディスプレイ装置
EP1026655A1 (en) * 1999-02-01 2000-08-09 Deutsche Thomson-Brandt Gmbh Method for power level control of a display device and apparatus for carrying out the method

Also Published As

Publication number Publication date
EP1224655A1 (en) 2002-07-24
KR20020033780A (ko) 2002-05-07
CN1313992C (zh) 2007-05-02
TW502241B (en) 2002-09-11
US7079126B1 (en) 2006-07-18
DE60026320D1 (de) 2006-04-27
WO2001024150A1 (en) 2001-04-05
AU6568600A (en) 2001-04-30
DE60026320T2 (de) 2006-11-02
JP2003510655A (ja) 2003-03-18
CN1373887A (zh) 2002-10-09
EP1224655B1 (en) 2006-03-01

Similar Documents

Publication Publication Date Title
KR100884442B1 (ko) 디스플레이 패널 상의 번인 효과를 보상하기 위한 방법 및장치
KR100701098B1 (ko) 디스플레이 디바이스의 출력 레벨 제어 방법 및 그 방법을실행하기 위한 장치
KR100499102B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 구동방법
JP4464633B2 (ja) プラズマディスプレイパネル駆動装置およびその方法
US20050248583A1 (en) Dither processing circuit of display apparatus
KR100615541B1 (ko) 디스플레이 디바이스의 전력 레벨 제어 방법 및 이 방법을실행하는 장치
JP2006011444A (ja) プラズマ表示装置とその画像処理方法
KR100924105B1 (ko) 비디오 화상을 처리하기 위한 방법 및 장치
US6989804B2 (en) Method and apparatus for processing video pictures, especially for improving grey scale fidelity portrayal
JP2005078098A (ja) プラズマディスプレイパネルのアドレス電力制御方法及びその装置
JP4134549B2 (ja) 画像表示装置
EP1353315A1 (en) Method and apparatus for processing video pictures to improve grey scale resolution of a display device
JP2003140597A (ja) 画像表示装置
US7796138B2 (en) Method and device for processing video data by using specific border coding
KR100487807B1 (ko) 플라즈마 디스플레이 패널의 의사윤곽 감소장치 및 방법
US20040125049A1 (en) Method and apparatus for grayscale enhancement of a display device
JPH10177366A (ja) プラズマディスプレイパネル表示装置の駆動制御装置
JP2011002835A (ja) ドライバエネルギー消費を削減する方法および装置
KR20080023933A (ko) 플라즈마 표시 장치 및 이의 구동 방법
EP1387342A2 (en) Method and apparatus for grayscale enhancement of a display device
JP2006084624A (ja) 画像表示方法
KR20060096622A (ko) 플라즈마 디스플레이 패널 구동 장치 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120727

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130723

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140722

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160719

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180718

Year of fee payment: 13