KR100609624B1 - 용량성 매트릭스를 갖는 지문 감지 디바이스 및 그와 같은 디바이스를 내장한 시스템 - Google Patents

Abstract

지문 감지 디바이스는, 각각 위에 놓인 지문 부분과 함께 캐패시턴스를 형성하기 위해 감지 전극(14)과 상기 감지 전극 및 제1 및 제2 관련 어드레스 도체들(18,20) 사이에 접속된 트랜지스터(16)를 갖는 용량성 형태의 감지 소자들(12)의 어레이를 포함한다. 상기 트랜지스터는 그의 게이트가 감지 전극에 접속되어, 트랜지스터내의 캐패시턴스 및 기생 캐패시턴스의 효과로 인해, 제1 도체(18)에 인가된 선택 신호에 의해 감지 전극 위에 놓인 지문 밸리(valley)나 리지(ridge)에 직면하여 트랜지스터가 턴 온되거나 홀드 호프(hold off)된다. 제2 도체(20)에서 발생된 트랜지스터 온/오프 전류의 고속 샘플링이 가능해지며, 개선된 잡음 제거 및 높은 신호대 잡음비가 얻어진다. 상기 제1 트랜지스터의 게이트상의 원하지 않는 전하를 제거하도록 동작하는 감지 소자내에 제2 트랜지스터(17)가 포함될 수 있다.

지문 감지 디바이스, 어드레스 도체, 감지 소자

Description

용량성 매트릭스를 갖는 지문 감지 디바이스 및 그와 같은 디바이스를 내장한 시스템{Fingerprint sensing device, with capacitive matrix and system incorporating such device}

본 발명은, 각각, 지문을 감지할 손가락이 놓이는 감지 표면으로부터 이격되어 있고 지문 부분과 중첩되어 결합하여 커패시턴스를 제공하는 감지 전극과, 상기 감지 전극과 제 1 및 제 2 어드레스 도체들 사이에 접속된 트랜지스터를 포함하는 감지 소자들의 어레이를 포함하는 지문 감지 디바이스로서, 상기 감지 소자는 선택 신호를 통해 선택되고, 상기 감지 소자의 커패시턴스에 따라 출력이 얻어지는, 상기 지문 감지 디바이스에 관한 것이다. 본 발명은 또한 그와 같은 디바이스를 내장한 지문 인식 시스템에 관한 것이다.

상기 유형의 지문 감지 디바이스는 미국 특허 제5,325,442호에 기재되어 있다, 이 디바이스에서는, 감지 소자들은 행 및 열 어레이 단위로 배열되고, 감지 소자들의 박막 트랜지스터들(TFT들) 형태의 트랜지스터들은 행 및 열 어드레스 도체의 세트들을 통해 구동 회로에 접속된다. 하나의 행내의 감지 소자들의 TFT들의 게이트들은 각각의 공통의 행 도체에 접속되고 하나의 열내의 모든 감지 소자들의 TFT들의 소스들은 각각 공통의 열 어드레스 도체에 접속된다. 각 TFT의 드레인 전극은 감지 소자의 감지 전극에 접속된다. 위에 놓인 유전체 재료와 함께 감지 전극들과 개별 지문 부분들은 캐패시터들을 구성한다. 행 어드레스 도체들은 각 행의 감지 소자들의 TFT들을 순차로 턴 온하기 위해 각각의 행 어드레스 기간 내에 각 행 도체에 게이팅(선택) 신호를 인가하는 스캔 회로에 접속된다. 캐패시터들을 충전하기 위해 게이팅 신호와 동시에 미리 결정된 전위가 열 어드레스 도체들에 인가된다. 이들 캐패시터들의 개별 캐패시턴스들은 지문의 리지(ridge)나 트로프(trough)의 존재에 의해 결정된 바와 같이, 감지 전극들로부터의 지문 부분들의 간격에 의존하고, 구동 회로에 내장된 전류 또는 충전 감지 증폭기 회로들을 이용하여, 캐패시터들의 충전 동안 열 도체들에 흐르는 충전 전류를 감지함으로써 측정된다. 행 어드레스 기간의 끝에서, TFT들은 턴 오프되고 다음 행의 감지 소자들의 TFT들을 턴 온하기 위해 다음 행 도체에 게이팅 신호가 인가된다. 각 행의 감지 소자들은 이와 같은 방법으로 차례로 어드레스되고, 지문 리지 패턴에 의해 감지 소자들의 어레이 상에 생성된 감지된 캐패시턴스의 변화는 전자 이미지 또는 지문 표면의 3차원 형태의 표시를 제공한다. 감지 소자들이 다시 어드레스되기 전에, 감지 전극과 접지 간에 접속된 각 감지 소자에 저항기를 결합시키거나, 연속적인 판독 주기로 열 도체들에 인가된 미리 결정된 전압을 변경시키거나, 연속적인 판독 사이클 간의 중간 리셋 사이클을 포함하도록 구동 회로를 정렬시킴으로써, 감지 전극 상의 충전이 제거되거나, 적어도 감소된다.

게이트들이 연속적인 행 어드레스 도체들에 각각 접속되어 있는 2개의 TFT들을 사용하는 상이한 형태의 감지 소자가 WO97/40744(PHB34068)호에 기재되어 있다. 제1 TFT는 그의 결합된 행 어드레스 도체에 인가된 게이팅 신호에 의해 동작될 때 감지 전극 및 그 위에 놓여지는 지문 부분에 의해 형성된 캐패시턴스를 감지 전극 상에 리지나 밸리가 존재하는지 여부에 따라 다르게 공급된 충전량으로 충전하기 위해 소용되도록 접속된다. 제2 TFT는 감지 전극 및 제2 어드레스 도체간에 접속되고, 캐패시턴스상에 저장된 전하를 감지 증폭기에 의해 감지되는 제2 어드레스선으로 전송하도록 제1 TFT의 동작 직후에 동작한다. 개별 단계에서의 감지 소자들의 캐패시턴스들을 리셋할 필요가 사라지기 때문에 이러한 디바이스를 이용하여 상기 어레이로부터 더 빠른 판독이 가능해진다.

그러나, 감지 동작은 캐패시턴스가 TFT를 통해 제2 어드레스 도체로 방전될 필요에 의존하고, 이를 성취하는데 필요한 시간은 제한 요인이 될 수 있다. 그러므로 이 디바이스의 동작 속도는 여전히 이상적인 것보다 느리다. 이와 같은 방전은 일반적으로 수십 마이크로초를 필요로 할 수 있고, 이를 위해 충분한 시간이 허용되지 않으면 몇몇 충전은 다음 판독에 영향을 미칠 수 있는 감지 소자의 캐패시턴스로 남을 수 있다. 더욱이, 사람의 손으로부터의 교류 잡음은 상기 캐패시턴스와 TFT를 통해 이 비교적 긴 시간의 기간 동안 집적되는 감지 증폭기에 연결되고, 이는 지문의 리지들과 밸리들에 대한 판독들 간의 구별이 감소되는 방향으로 이끌 수 있다.

본 발명의 목적은 이러한 점들에서 개선점을 제공하는 지문 감지 디바이스를 제공하는데 있다.

본 발명의 한 형태에 따르면, 서두 단락에 기재된 유형의 지문 감지 디바이스는 트랜지스터의 드레인 및 소스는 제1 및 제2 어드레스 도체들에 접속되어 있고 게이트 전극은 감지 전극에 연결되어 있는 것을 특징으로 한다. 본 발명의 감지 소자들의 동작 원리는 알려진 디바이스들의 동작 원리와는 매우 상이하다. 감지 증폭기로 감지하기 위해 제2 어드레스 도체로 방전되는 캐패시턴스에 의존하기 보다는, 트랜지스터의 온 및 오프 전류들을 샘플링함으로써 지문의 리지나 밸리의 감지가 대신 성취된다. 트랜지스터는 알려진 장치들과 같은 어드레스 도체를 통해 그의 게이트에 인가된 게이팅 선택 신호에 의하지 않고 사람의 지문의 효과에 의해 직접 턴 온된다. 트랜지스터는 감지 전극 위의 리지나 밸리의 존재에 따라 턴 온되거나 홀드 오프(hold off)된다. 제1 어드레스 도체에 인가된 선택 전위로, 트랜지스터내의 고유의 기생 게이트 소스 및 게이트 드레인 캐패시턴스의 효과는 게이트상에 전하를 연결하는 것이다. 게이트 전위의 결과의 전하는 감지 전극과 그 위에 놓여지는 지문 부분에 의해 형성된 캐패시턴스의 크기에 의존한다. 이 부분이 리지인 경우에는, 캐패시턴스는 비교적 크고 따라서 게이트 전위의 변화는 작고 트랜지스터를 턴 온하는 데 불충분한 크기이다. 상기 부분이 밸리인 경우에는, 캐패시턴스는 비교적 작고 따라서 게이트 전압의 변화는 더 커지며 트랜지스터를 턴 온하는데 충분한 크기이다. 이는 지문 부분이 감지되는 제2 어드레스선으로 흐르는 전기 전류를 발생케 한다. 이 드레인-소스 전류는 알려진 디바이스에서 전송된 전하를 감지하는 필요한 시간과 비교하여 예를 들어 1 내지 5 마이크로초내에 매우 빠르게 샘플링될 수 있다. 따라서, 상기 어레이로부터 매우 빠른 판독이 가능해 진다. 또한, 단지 짧은 집적화 시간만이 필요하기 때문에, 더 양호한 잡음 제거가 얻어진다. 리지/밸리 출력비, 즉 지문의 상부의 리지 및 밸리의 존재시에 감지 소자로부터 얻어진 출력들의 비율은 많은 차수의 크기로 될 수 있고 따라서 높은 콘트라스트비와 높은 신호대 잡음비를 제공하는 트랜지스터의 오프/온 전류비의 함수이다.

트랜지스터의 고유의 게이트/소스 및 게이트/드레인 기생 캐패시턴스들은 의도된 감지 소자 동작을 보증하고 적극 지원하도록 의도적으로 증가될 수 있다. 이 목적을 위해, 트랜지스터의 게이트는 채널 영역뿐만 아니라 소스 및 드레인 전극을 커버하는 금속 등과 같은, 도전 재료의 확장 영역으로써 형성될 수 있으며, 또한 감지 전극을 제공하도록 활용될 수 있다.

트랜지스터의 소스 및 드레인 전극에 대한 기준이 호환될 수 있다는 것이 인정된다.

알려진 디바이스들에서와 같이, 감지 소자들은 행렬 단위로 바람직하게 배열되고, 상기 행 및 열 방향으로 연장하는 제1 및 제2 어드레스 도체들의 세트에 접속되며, 한 열의 상기 감지 소자들의 상기 트랜지스터들은 상기 제1 세트의 공통의 어드레스 도체에 접속되고, 한 행의 감지 소자들의 트랜지스터들은 상기 제2 세트의 공통의 어드레스 도체에 접속된다. 이 경우, 어드레스 도체들의 세트들에 접속된 구동 회로는 행 단위로 감지 소자들을 동작하도록 제1 세트의 어드레스 도체들 각각에 순차로 선택 신호를 공급하도록 편리하게 구성될 수 있다.

감지 소자의 원하는 동작에 영향을 미칠 수 있는 사람의 손가락상에 정전기를 만들기 때문에 트랜지스터 게이트가 높거나 낮게 유동하는 가능성을 피하기 위해, 각 감지 소자는 바람직하게 제2 스위칭 디바이스를 더 포함하고, 바람직하게 제2 트랜지스터를 포함하는데, 이 제2 트랜지스터는 상기 제1 트랜지스터의 게이트에 접속되어 있으며, 미리 결정된 레벨, 바람직하게는 게이트의 전위를 가상 어스(virtual earth)에 세트하기 위해 주기적으로 동작한다. 제2 트랜지스터를 포함하는 스위칭 디바이스의 경우에, 상기 제2 트랜지스터의 드레인 및 소스 전극은 상기 제1 트랜지스터의 게이트와, 상기 제1 트랜지스터가 접속되는 제1 세트의 어드레스 도체에 접속되고, 그 게이트는 상기 제1 트랜지스터가 접속된 것과는 다른 제1 세트의 다른 어드레스 도체에 접속된다. 그러므로, 어드레스 도체 관련 감지 소자들을 선택하고 동작하도록 다른 어드레스 도체에 선택 신호가 인가될 때, 비선택 행의 제1 트랜지스터들의 게이트 전위를 세트하도록 감지 소자들의 비선택 행의 제2 트랜지스터들을 턴 온하기 위해 선택 신호가 이용된다. 대안적으로, 드레인 및 소스 전극은 제1 트랜지스터의 게이트와 제2 어드레스 도체 사이에 접속될 수 있다. 그러나, 이 경우, 제2 어드레스 도체에 임의의 전하가 전송되며, 이는 바람직스럽지 못하다. 다른 대안적인 디바이스에서, 각 감지 소자내의 제2 트랜지스터는 제1 세트의 다른 어드레스 도체와 제1 트랜지스터의 게이트 사이에 접속된 소스 및 드레인 전극들과, 제2 어드레스 도체에 접속된 게이트로 구성될 수 있다. 이러한 구성으로, 감지 소자들의 열내의 제1 트랜지스터들의 게이트들은 제2 어드레스 도체에 인가된 게이팅 신호에 의해 리셋될 수 있고, 게이트들상에 존재하는 어떤 전하가 제2 어드레스 도체를 통과하는 것이 방지된다.

바람직하게, 제2 트랜지스터의 게이트/소스 및 게이트/드레인 기생 캐패시턴스값은 제1 트랜지스터의 게이트/소스 및 게이트/드레인 기생 캐패시턴스값과 비교하여 작으며, 이는 제1 트랜지스터의 동작상의 부적당한 효과를 갖지 않도록, 예를 들어 알려진 셀프 얼라인먼트 기술을 이용하여 적절한 설계를 통해 성취될 수 있다.

감지 소자내에 제2 트랜지스터를 사용하는 대신에, 예를 들어 어레이의 감지 소자들의 행 및 열 사이의 공간에서 그리드가 연장하는 형태로, 감지 표면상에 접지된 도체들을 제공함으로써 사람의 손가락상의 정전기로 인한 문제들을 대신 피할 수 있다.

바람직한 실시예에서, 감지 소자들의 어레이의 트랜지스터들은 어드레스 도체들의 세트들과 감지 소자 전극들과 함께 예를 들어 폴리머 재료나 유리의 절연 지지물상에 지탱되는 박막 트랜지스터들(TFT들)을 포함한다. TFT는 비결정 실리콘 디바이스를 포함할 수 있다. TFT는 폴리실리콘 TFT를 포함하는 것이 바람직하다. 편리함을 위해, 구동 회로는 바람직하게 동일 지지물상에 집적되고 감지 소자 TFT들 및 어드레스 도체들의 세트들과 동시에 제작되고, 이는 폴리실리콘 기술을 이용하여 용이해진다. 예를 들어, 스마트 카드들 등의 집접화에 이상적으로 적절한 비싸지 않고 콤팩트한 감지 디바이스들을 얻을 수 있다.

대신에 반도체 웨이퍼를 이용하여 집적 회로로서 감지 디바이스가 제작될 수 있다.

본 발명의 다른 형태에 따르면, 본 발명의 한 형태에 따른 감지 디바이스와, 감지된 지문의 특성 데이터를 제공하기 위해 상기 디바이스의 감지 수단으로부터의 출력에 대응하는 수단과, 상기 특성 데이터를 하나 이상의 지문에 대해 저장된 특성 데이터와 비교하는 수단을 포함하는 지문 인식 시스템이 제공된다.

본 발명에 따른, 지문 감지 디바이스의 실시예들과 그와 같은 디바이스를 내장한 지문 인식 시스템을 첨부된 도면들을 참조하여 예로서 이제 설명한다.

도 1은 관련 어드레싱 회로와 함께 감지 소자들의 어레이를 도시하는 감지 디바이스의 일 실시예를 간략화한 도면.

도 2는 도 1의 디바이스의 어레이에서의 대표적인 감지 소자의 등가 회로도.

도 3은 감지 디바이스의 일부를 통해 그 동작 방법을 설명하는 단면도.

도 4는 그의 구성 성분들의 레이아웃을 도시하는 대표적인 감지 소자의 투시 개략도.

도 5는 상기 감지 디바이스의 동작에 사용된 구동 파형의 예를 설명하는 도면.

도 6 및 도 7은 감지 소자의 등가 회로와, 그 동작에 나타나는 관련 파형들과 함께 지문의 다른 부분들을 감지하는 그 동작 방법을 설명하는 도면.

도 8 및 도 9는 감지 소자의 2개의 대안적인 형태의 등가 회로를 도시하는 도면.

도 10은 상기 감지 디바이스를 이용하는 지문 인식 시스템을 형성하는 간단한 블록도.

도면들은 단지 개략적이며, 동일한 축척으로 그려진 것이 아님은 물론이다. 어떤 치수는 과장된 반면 어떤 것은 축소되었다. 동일 참조 번호는 도면들을 통해 동일하거나 유사한 부분들을 가리키기 위해 사용된다.

도 1을 참조하면, 지문 감지 디바이스는 지문을 스캔하기 위해 동작 가능한, 각각 c 감지 소자들을 갖는 r행들로 구성된, 규칙적으로 이격된 감지 소자(12)의 X-Y 어레이를 갖는 액티브 매트릭스 어드레스된 감지 패드(10)를 포함한다. 단지 몇몇 행들 및 열들만이 간략함을 위해 도시되어 있다. 실제로, 약 2.5cm×2.5cm의 영역을 점유하는 감지 소자들의 약 512행 및 512열이 될 수 있다.

또한, 도 2를 참조하면, 상기 어레이의 각 감지 소자(12)는 상기 소자의 동작을 감지할 책임이 있는 n형 전계효과 트랜지스터(FET)의 형태의 3대의 터미널 스위칭 디바이스(16)에 접속된 감지 전극(14)를 포함한다. 감지 소자들의 X-Y 어레이는 제1 세트의 규칙적으로 이격된 행(선택) 어드레스 도체들(18)과 제2 세트의 규칙적으로 이격된 열(감지) 어드레스 도체들(20)을 통해 어드레스되며, 개별 감지 소자들은 상기 2개의 세트들의 도체들의 각각의 교차점에 위치된다. 동일 행의 모든 감지 소자들의 FET들(16)은 각각의 인접 행 도체(18), 예를 들어 n번째 행 도체에 접속되고, 동일 열의 모든 감지 소자들의 FET(16)는 각각의 공통의 열 도체(20)에 접속되어 있다. 이 특정 실시예에서, 각 감지 소자는 다음 행 어드레스 도체(18), 즉 다음 행의 감지 소자들의 FET(16)와 결합된 (n+1)번째 행 어드레스 도체에 접속되고 주기적으로 감지 소자의 FET(16)의 게이트 전위를 재설정할 책임이 있는 제2 n형 FET(17)를 포함한다. 행 도체들(18)은 시프트 레지스터 회로를 포함하는 행 구동 회로(22)에 그들의 한 끝에서 접속되어 있고, 열 도체들(20)은 각 열 도체들에 접속된 감지 증폭기(40)를 갖는 감지 회로(24)에 그들의 한 끝에서 접속되어 있다. 감지 소자의 FET(16)의 게이트, 소스, 드레인은 감지 전극(14), 열 도체(20), 행 도체(18)에 각각 접속되어 있다.

행의 각 감지 소자의 제2 FET(17)의 게이트 단자는 다른 결합된 행 도체(18), 즉 다음 (n+1)번째 행 도체에 접속되어 있고, 이 제2 FET(17)의 소스 및 드레인 단자들은 FET(16)의 게이트 (그리고 감지 전극(14))와, 결합된 열 도체(20)에 각각 접속되어 있다. 다음 행의 감지 소자들의 각각의 제1 및 제2 FET(16,17)의 게이트들은 (n+1)번째 및 (n+2)번째 행 도체(18) 등에 각각 접속되어 있다.

감지 소자들(12)과 패드(10)의 어드레스 도체들(18,20)는 예를 들어 액티브 매트릭스 어드레스된 디스플레이 디바이스에 사용된 바와 같은 표준 박막 기술을 사용하여 제조되고, 그들의 제조 방법은 그자체로는 여기서 상세히 설명할 필요가 없다고 생각된다. 간략히, 그것은 절연 기판상의 다수의 층들의 포토리소그래픽 처리에 의한 증착 및 해상도(definition)를 포함한다. 전극들(14)과 어드레스 도체들(18,20)의 세트들은 금속으로 형성될 수 있고, FET들(16)은 예를 들어, 유리, 폴리머, 또는 수정의 적당한 절연 기판을 사용하여 비결정 실리콘이나 다결정 실리콘 박막 트랜지스터들(TFTs)로서 형성될 수 있다. 박막 디바이스 기술을 사용하는 것이 바람직한 반면, 반도체 웨이퍼 및 집적 회로 기술을 이용하여 대안적으로 감지 패드(10)가 제조될 수 있다고 인식될 것이다.

3개의 완전한 감지 전극(14)을 포함하는 패드(10)의 대표 부분을 포함한 단면도인 도 3과 그 구성 성분들의 구성을 도시하는 감지 소자의 평면도인 도 4에는 한 형태의 어레이 구조의 예가 개략적이고 간결하게 도시되어 있다. 도 3의 단면에는 보이지 않는 TFT 디바이스들(16,17)은 TFT의 게이트 절연체층을 구성하는 예를 들어 실리콘 질화물 또는 산화물인 유전체 재료의 증착층과 함께, TFT 채널을 구성하는 비결정 또는 다결정 실리콘 재료의 증착층으로부터 절연 기판(30)상에 형성되어 있다. 감지 전극들(14)은 규칙적으로 이격되고 동일 사이즈의 직각의 도전 패드를 포함하고, 그 사이에 연장하는 어드레스 도체들(18)의 세트는 증착된 금속층으로부터 명확하게 된다.

도 4에서, TFT(16,17)의 게이트, 소스, 드레인 접촉부들은 각각 G1,S1,D1과 G2,S2,D2로 나타낸다. 행 도체(18)의 전체 연장선은 TFT(17)의 게이트 접촉부(G2)를 형성한다. 예를 들어 n+형 비결정 또는 다결정 재료를 포함하는, 열 도체(20)의 전체 연장선들은 TFT(16,17)의 소스 접촉부(S1,S2)를 형성한다. 증착된 n+형 도전체의 다른 영역들은 드레인 접촉부(D1,D2)를 형성한다. 소스 및 드레인 접촉부들(D1,S1,D2,S2) 사이에 연장하는 고유 반도체 재료의 영역들은 도 4에서 점으로 표시된 윤곽으로 나타낸, 게이트 접촉부들(G1,G2) 아래에서 TFT(16,17)의 채널들을 형성한다. 소스 및 드레인 접촉부(D1,S1,D2,S2)와 고유 채널 영역들과, 열 도체(20)을 연장하여, 게이트 절연체층을 구성하는 산화물층이 있다. 행 도체(18)와 감지 전극(14)은 십자가들로 표시된, 윈도우들을 갖는, 예를 들어, 크롬 등 증착된 금속층들로부터 명확하게 되고, n번째 행 도체와 드레인 접촉부(D1)의 하부 사이와 감지 전극(14)과 드레인 접촉부(D2)의 하부 사이에 접촉을 허용하도록 하부 산화물층이 제공된다. 본 예에서, 감지 전극(14) 자체의 일부는 TFT(16)의 게이트를 형성한다. 감지 전극/게이트는 TFT(16)의 채널 영역 위에 연장하는 영역을 점유하고, TFT(16)의 기생 게이트-소스 및 게이트-드레인 캐패시턴스를 의도적으로 증가시키도록 TFT(16)의 채널 영역으로부터 이끌어지는 드레인 및 소스 접촉부들(D1,S1)의 영역들을 커버한다.

감지 디바이스의 구조를 완성하기 위해서, 예를 들어 실리콘 질화물이나 다이아몬드와 유사한 탄소로 된 하드 유전체막(32)이 기판(30)상의 구조위에 완전히 증착되어, 도 3에 도시된 바와 같이, 기판 표면과 이격되고 실질적으로 평행한 평평한 연속 감지 표면(34)을 제공한다.

감지 전극(14)의 물리적 범위는 지문 감지를 위한 원하는 해상도 특징들에 따라 선택되는 그들의 상호 간격이다. 예로서, 감지 전극들은 행 방향 및 열 방향으로 약 50 내지 100 마이크로미터의 피치를 가질 수 있다. 절연막(32)의 두께는 이 막에 사용된 재료의 상대적 유전율의 값을 고려하여 선택된다. 예를 들어, 약 4의 상대적 유전율에서, 약 0.5 마이크로미터의 두께의 막이 사용될 수 있다.

이 감지 디바이스의 동작에서, 그 지문이 스캔될 손가락은 감지 표면(34)상에 위치하게 된다. 그 때, 감지 표면(34)을 갖는 실제로, 또는 유사한 물리적 접촉부는, 손가락 표면(37) 부분의 한 리지가 그려지는 도 3에 설명된 바와 같이, 지문의 리지에서 발생한다. 지문 프로파일에서의 트로프는 약 50㎛인 상당히 큰 간격으로 감지 표면(34)으로부터 이격되어 있다. 따라서 올려진 손가락 표면은 얇은 절연막(32)의 두께에 의해 결정된 최소 간격으로 전극들(14)의 어레이로부터 이격되어 있다. 각 감지 전극(14)과 손가락 표면의 각각의 상부 부분은 접지 전위에서 유효하게 되는, 손가락 표면부로 구성된, 상부 플레이트를 가지고, 도 3에서 점으로 표시된 바와 같이, 캐패시터(35)의 대향 플레이트를 형성한다. 개재 절연막(32)과, 손가락 표면부와 감지 표면(34)과 사이에 존재하는 에어 갭은 캐패시터 유전체를 제공한다. 더 큰 캐패시턴스들은 지문 리지들이 감지 표면과 접촉하는 곳에서 발생하고, 더 작은 캐패시컨스는 지문내의 트로프들이 감지 전극(14) 위에 있는 곳에서 발생하면서, 이들 개별 캐패시터들의 캐패시턴스는 지문 표면과 감지 표면(34)간의 간격 d의 함수로서 변화된다. 따라서, 지문 리지 패턴에 의해 패드(10)의 감지 소자들(12)의 어레이를 통해 생성되는 캐패시턴스의 변화는 지문 표면의 프로파일의 전자 "이미지(image)"를 사실상 구성한다. 이들 캐패시턴스는 감지 디바이스내에서 감지되어 출력된다.

상기 어레이에서의 개별 감지 소자들(12)의 캐패시턴스를 감지하는 것은 다음과 같이 이루어진다. 각각의 감지 소자는 그 관련된 행, 선택, 및 열 감지 도체들(18,20)를 통해 어드레스된다. 행 구동기 회로(22)는 전압 펄스 형태의 선택 신호를 차례로 한번에 하나씩 각 행 어드레스 도체(18)에 제공하기 위해 배열되고 또한 1행에서 시작하는 각 행 도체는 차례로 선택 신호를 수신한다. 3개의 연속적인 행 도체들, 즉 n 내지 n+2에 인가된 구동 파형들의 타이밍 관계의 일예가 도 5에 도시되어 있다.

감지 소자가 다르게 동작하는 방식은 지문 리지나 밸리가 그의 감지 전극위에 놓여지는지 여부에 따라 상이하다. 도 6은 감지 소자 위에서 리지가 표면(34)을 접촉하고 그 동작 동안 관련 파형이 나타나는 경우의 감지 소자의 등가 회로를 설명하고 있다. 리지를 통한 측면의 전도는 도 6에서 점으로 표시된 윤곽으로 도시된 바와 같이, 감지 소자 캐패시턴스(35)의 전도 톱 플레이트를 구성한다. 이 톱 플레이트는 접지에 대한 사람의 몸의 부피 캐패시턴스가 감지 소자 캐패시턴스보다 매우 크므로 교류 접지 전위에서 유효하게 유지된다.

행 구동 회로(22)로부터 행 도체에 선택 펄스 신호를 인가하여 n번째 행 도체(18)상의 전위 Vr이 홀드 레벨 V_h로부터 선택 레벨 V_s까지 변화할 때, TFT(16)의 드레인 단자에서의 전위는 상승하고 TFT 기생 게이트-드레인 및 게이트-소스 캐패시턴스, Cgd, Cgs를 통해 게이트 전극상에 전하가 연결된다. 간단한 식으로, 게이트 전위의 변화, △V_g는 다음과 같이 표현된다.

여기서, Cp는 캐패시턴스(35)이고, △V_r=V_s-V_h이다. TFT(17)의 기생 캐패시턴스는 여기서 TFT(16)의 것보다 상당히 작다고 가정하면 무시될 수 있다. 이 시간 동안 TFT(17)는 (n+1)번째 행 도체에 인가된 유지 전위 레벨 V_h에 의해 홀드오프된다.

예로서, 만일 행 도체 전위 레벨 △V_r이 약 10V이고, 캐패시턴스(35)가 약 1pF이고 Cgd와 Cgs가 모두 약 20fF이면, △V_g는 대략 200mV와 같게 될 것이다. TFT(16)의 임계 전압 V_t는 일반적으로 약 4V이고, 결과의 게이트 전압 변화 △V_g는 너무 작아 TFT(16)를 턴 온할 수 없다. 그 때 TFT(16)를 통해 흐르는 드레인 전류 Id는 단지 매우 작은 누설 전류이며, 이는 일반적으로 10^-12A 정도가 될 것이다. 이 전류는 열 도체(20)을 통해 감지 회로(24)내의 판독 감지 증폭기(40)에 흐르며, 대략 (Id.t_o)/C_F인 출력 전압 Vo를 발생하기 위해 상기 증폭기에 의해 증폭되고, 여기서 t_o는 증폭기 인테그레이션 기간이고 C_F는 증폭기 피드백 캐패시턴스이다.

C_F가 대략 4pF과 동일하게 만들어지고 1㎲의 인테그레이션 기간이 선택되면, 8비트 판독 시스템에서 1LSB(4㎷)의 값보다 상당히 작은 약 0.25㎶의 출력 전압 Vo가 얻어진다.

감지 소자 상부의 지문 밸리의 새로운 경우를 고려할 때, 감지 소자 캐패시턴스는 상당히 작게 될 것이고(Cp가 대략 0.5·10^-15F과 대략 동일함), 기생 캐패시턴스는 지배적인 효과를 갖게 될 것이다. 이러한 상태는 중요하지 않은 캐패시턴스(35)가 생략되어 있는 도 7의 등가회로도에 설명되어 있다. TFT(16)의 게이트 및 드레인 및 소스 접촉부간의 증가된 오버랩은 이 결과를 성취하는데 도움을 준다. 그와 같은 효과는 Cgd(및 Cgs)가 K·Cp와 같게 되도록 오버랩을 증가시킴으로써 용이하게 정해지며, 여기서 K는 10보다 더 크다. 이 경우 게이트 전위 △V_g에서의 상승은, 선택 신호 펄스가 행 도체(18)에 인가될 때 △V_g·Cgd/(Cgd+Cgs)와 대략 같게 될 것이다. Cgd가 Cgs와 대략 같다고 가정하면, △V_g는 대략 △V_r/2와 대략 같게 된다.

전과 같이, △V_r이 10V와 같으면, TFT(16)의 게이트 전위는 대략 5V 상승할 것이다. 이는 TFT의 임계 전압(4V)보다 더 크며, TFT를 턴 온하기에 충분하다. 따라서, 일반적으로 수 마이크로 암페어인 상당한 전류가 열 도체(20)로 흐를 것이다. 이 전류 Id가 대략 5㎂와 같으면, 동일 인테그레이션 기간 및 피드백 캐패시턴스 값이 이전과 같다고 가정하면, 판독 증폭기로부터 얻은 출력 전압 Vo는 1.25V가 될 것이다.

물론, 상기 예에서는 Cgd와 Cgs는 대략 동일한 값을 갖는다고 가정되었다. 그들의 기생 캐패시턴스의 비는 Cgd가 더 커지도록 변화될 수 있으며, 그에 의해 TFT의 게이트상의 전위는 더 증가된다. 이는 감지 전극(14)이 여전히 TFT(16)의 드레인 접촉부(D1)를 오버랩하도록 감지 전극(14)을 재배열함으로써 성취될 수 있지만 소스 접촉부(S1)(도 4)를 충분히 오버랩하지 않는다. 감지 전극(14)의 일부를 포함하는 TFT(16)의 게이트 전극 보다는, 게이트 전극 및 감지 전극(14)이 개별적으로 전기적으로 상호접속되어 형성될 수 있다.

감지 소자(12)의 동작은 FET를 통해 열 도체로 방전되는 캐패시턴스(35)상의 전하에 의존하지 않고 WO97/40744로부터 알려진 디바이스의 경우의 도체에 접속된 판독 증폭기에 의해 감지된다고 평가될 것이다. 따라서, 본 발명의 디바이스는 그와 같은 방전은 예를 들어 수십 마이크로초의 상당히 긴 시간을 필요로 하여 판독 속도를 떨어뜨린다는 알려진 디바이스에서 발견된 문제들의 유형과, 또한 중요하게는 사람의 손으로부터의 교류 잡음이 이 상대적으로 긴 기간동안 인테그레이션되는 판독 증폭기에 연결되어 판독 전압을 틀리게 한다는 사실을 회피한다. 본 디바이스의 동작에서, TFT(16) 드레인 전류는 예를 들어 대략 1 내지 5 마이크로초로 비교적 매우 빠르게 샘플링되고, 이는 고속 판독을 제공하고 또한 짧은 인테그레이션 기간으로 인한 더 우수한 잡음 제거를 제공한다.

얻어진 리지-밸리 비율은 많은 종류의 크기인 TFT(16)의 오프/온 전류비의 함수이고, 이는 높은 콘트라스트비를 제공한다.

감지 소자의 판독 동작동안, 그의 TFT(17)는 동작하지 않는다. 접촉하는 사람의 손가락상에 정전기를 만들 가능성 때문에, TFT(16)의 게이트의 전위는 아마도 높거나 낮게 될 수 있다. 이는 TFT(16)이 밸리의 존재를 나타내는 홀드 온이 되게 하거나, 리지의 존재를 나타내는 홀드 오프가 되게 한다. 이 오동작을 방지하기 위해, TFT(17)는 0V(가상 접지)에서 TFT(16)의 게이트의 정상 상태 전위를 유지하도록 동작한다. 후속되는 (n+1)번째 도체(18)에 인가된 선택 신호 V_s는 다음 행의 감지 소자들을 선택할 목적으로 이전의 행에서의 감지 소자들의 턴 온 시켜, TFT(16)의 게이트와 감지 전극(14)을 그의 관련 열 도체(20)에 접속하고 상기 게이트 및 감지 전극상에 전하를 이동시킨다. 이러한 구성의 결과로서 감지 소자 캐패시턴스(35)상에 저장되는 임의의 전하는 상기 열내의 다음 감지 소자를 판독할 때 생성되는 열 도체(20)상의 출력 신호 전하에 부가되는 것이 분명해진다. 그러나, 이를 피하기 위해, 손가락이 상기 어레이 위에 위치될 때, 감지 디바이스가 먼저 초기 리세팅 상태를 완료하도록 배열 될 수 있다. 이는 모든 TFT(16)의 게이트 전위들을 가상 접지로 세트하도록 모든 행 도체(18)를 순간적으로 펄스를 발생하는 것을 필요로 할 것이다. 그 후, 감지 소자들이 동작될 때 TFT들(17)의 소스 및 드레인 단자들간은 0전위가 될 것이다.

감지 소자들의 TFT(17)는 도 8 및 도 9에 도시된 바와 같이 상이하게 구성될 수 있다. 도 8의 구성에서, TFT(17)의 소스 및 드레인 단자들은 열 도체(20)보다는 n번째 행 도체(18)와 TFT(16)의 게이트 사이에 접속되어, 선택 신호가 (n+1)번째 행 도체에 인가될 때 TFT가 TFT(16)의 게이트상의 전하를 n번째 행 도체에 전하도록 동작된다. 도 9의 구성에서, TFT(17)의 게이트는 열 도체(20)에 접속되어 있고, 그 소스 및 드레인 단자들은 (n+1)번째 행 도체(18)와 TFT(16)의 게이트에 접속된다. 감지 소자들의 기본 판독 동작은 이전과 동일하다. 그러나, 게이트 전위를 리셋하기 위해, 열 도체들(20)은 모든 감지 소자들의 TFT들(17)을 턴 온하도록 프레임 기간의 시작 및/또는 끝에서 높은 펄스가 발생된다. 도 8의 구성으로, TFT(16)의 게이트상의 임의의 전하가 열 도체 보다는 행 도체에 전해진다.

제2 TFT(17)의 설비는 각 감지 소자들에게 필수적이지는 않다. 사람의 손가락의 정전기로 인한 문제들은 대안적인 수단에 의해 회피될 수 있다. 예를 들어, 금속이나 ITO의 접지된 도체들은 미국 특허 출원 제5325442호에 기재된 바와 같이, 그리드의 형태나 병렬 스트립(strip)으로서 감지 소자들의 인접 행과 열사이의 스페이스 위에 있는 절연층(32)(도 3)의 외부 표면(34)에 직접 제공될 수 있다.

행 도체(18)에 인가된 단일 선택 신호는 행 도체와 관련된 감지 소자들이 판독 동작을 실행하게 한다. 각 행의 감지 소자들은 지문을 스캔하도록 행 도체들(18)의 세트에 선택 신호의 순차적인 인가에 의해 각각의 행 어드레스에 이러한 방법으로 어드레스되고, 어레이의 모든 행의 어드레싱에 뒤따르는 캐패시턴스 특성의 완성된 "이미지(image)"가 하나의 완전한 필드 기간에 만들어진다. 일반적으로, 선택 신호 Vs(도 5의 Ts)의 지속기간은 약 1 내지 5 마이크로초가 될 수 있다. 주변 구동 및 감지 회로의 특성에 따라 초당 약 50 프레임이 가능하다.

열 감지 회로(24)에서, 각 열 도체(20)는 관련 전하 증폭기(40)에 접속되고, 상기 증폭기들은 시프트 레지스터에 의해 연속하여 동작하는 스위치들의 세트에 접속되어 그 크기가 각 열 도체(20), 즉 l 내지 c 에서의 전하 흐름을 나타내는 펄스의 직렬 트레인(train)을 출력선에 제공하고, 차례로 각 행에 있어서는 감지 소자들의 l 내지 r이 연속하여 판독되어 한 필등서 지문의 리지/밸리 패턴의 전자 표시를 제공한다. 이러한 그리고 대안적인 감지 회로들의 더 자세한 내용은 전술한 WO97/40744호를 참조할 것을 권한다.

행 구동 회로(22)와 감지 회로(24)를 포함하는, 상기 디바이스의 구동 회로는 감지 소자들의 어레이를 지탱하는 동일 기판상에 집적될 수 있고 감지 소자들의 구성성분들과 함께 동시에 제조될 수 있어, 그 결과 비싸지 않고 콤팩트한 감지 디바이스를 제공한다. 그와 같은 집적화는 폴릭실리콘 박막 기술을 이용하여 편리하게 달성된다. 저온 폴리실리콘 처리 기술을 채용하면, 기판은 플라스틱 재료, 특히 플렉시블 폴리머 재료로 이루어 질 수 있다. 그와 같은 감지 디바이스는 스마트 카드에 용이하게 내장될 수 있다.

이전에 언급된 바와 같이, 감지 디바이스는 반도체, 예를 들어 실리콘, 절연 기판상의 박막 기술 보다는 기판으로서의 웨이퍼를 이용하여 집적 회로로서 제조될 수 있다.

불연속이고 전기적 도전성 패드 전극들의 매트릭스는 캐패시터들(35)의 대향 플레이트를 형성하기 위해, 절연층의 표면에 제공될 수 있고, 각각은 감지 전극(14) 위에 놓여 있고 크기 및 형태가 유사하다. 지문의 리지들은 이들 패드 전극들중 특정한 것에 접지되고, 여기서 그들은 접촉되고 그 후 캐패시터(35)의 캐패시턴스는 감지 전극들(14)의 영역과 그들의 대향 패드 전극들과 개재 절연층(32)의 두께에 의해 결정되어, 실질적을 동일하고 더욱 특색있는 캐패시턴스들이 모든 리지 접촉 장소에서 얻어진다. 다른 경우에는, 손가락의 표면 부분이 그들의 상부의 패트 전극들로부터 이격되어 있고 캐패시턴스값은 전과 같이 이 간격에 따른다.

도 10은 블록(60)으로 표시된 감지 디바이스가 내장된 지문 인식 시스템을 형성하는 개략도로 도시하고 있다. 상기 시스템은 감지된 지문의 특성 데이터를 제공하기 위해 상기 디바이스의 감지 회로로부터의 출력에 응답하는 수단과, 상기 특성 데이터를 하나 이상의 지문에 대해 저장된 특성 데이터와 비교하는 수단을 포함한다. 상기 출력은 형태상 알려진 광학 지문 감지 디바이스의 이미지 센서에 의해 제공된 비디오 출력에 필적되고, 따라서, 당업자에게 분명해지는 바와 같이, 상기 감지 디바이스 보다는 상기 시스템의 구성성분들은 광학 감지 디바이스를 이용한 시스템에 일반적으로 채용된 유형의 것일 수 있다. 표준 실행에 따라, 특성 데이터는 리지선들의 방위와 세세한 점의 관련 위치들, 즉, 리지선들의 끝부분과 분기점들에 관한 정보를 형성할 수 있다. 특성 데이터를 발생하고 비교하기 위해 감지 디바이스로부터 얻은 정보를 처리하는 것은 알려진 설계 및 기술을 따를 수 있다. 적절히 조절된 상기 디바이스(60)로부터의 출력은 세세한 점의 위치 지문 감지된 특색있는 특징을 검출하기 위해 프로그램되는 분석 회로(61)에 공급된다. 분석 회로(61)로부터의 출력은 표준 알고리즘을 통해 상기 시스템이 확인이나 단지 조회의 목적으로 사용되는지 여부에 따라 상기 데이터를 복수의 지문이나 단일 지문의 특성 데이터와 비교하고, 기억 디바이스(63)에 남겨두고, 매치(match)가 발견되었는지 여부에 따라 출력을 제공하는 컴퓨터(62)에 공급된다. 분석 회로(61)는 알려진 광학 감지 디바이스로부터 얻은 것과 유사한 이진 이미지의 성질을 띠고 있는 2개 차원의 리지 패턴을 나타내는 특정 정보를 활용하면서, 상기 디바이스(60)로부터 특정 출력 신호값을 선택하기 위해 적절한 판별력으로 활용을 위해 프로그램될 수 있다.

본 명세서의 판독에 의해, 종래기술에 숙련된 사람들에게 다른 변형예들이 분명해질 것이다. 그와 같은 변형예들은 지문 감지 디바이스의 분야에서 이미 알려져 있는 다른 특징을 포함할 수 있으며, 여기에 이미 기재되어 있는 특징들 대신에 또는 부가하여 사용될 수 있는 구성 성분들을 포함할 수 있다.

Claims (12)

1. 각각, 지문을 감지할 손가락이 놓이는 감지 표면으로부터 이격되어 있고 중첩하는 지문 부분과 조합하여 커패시턴스를 제공하는 감지 전극과, 상기 감지 전극과 제 1 및 제 2 어드레스 도체들 사이에 접속된 트랜지스터를 포함하는 감지 소자들의 어레이를 포함하는 지문 감지 디바이스로서, 상기 제 1 및 제 2 어드레스 도체들을 통해 상기 감지 소자가 선택 신호에 의해 선택되고, 상기 감지 소자의 커패시턴스에 의존하는 출력이 얻어지는, 상기 지문 감지 디바이스에 있어서,

   상기 트랜지스터의 드레인 및 소스 전극들은 상기 제 1 및 제 2 어드레스 도체들에 접속되고, 상기 트랜지스터의 게이트 전극은 상기 감지 전극에 연결되는 것을 특징으로 하는 지문 감지 디바이스.
2. 제 1 항에 있어서,

   상기 트랜지스터의 게이트는 상기 제 1 어드레스 도체에 접속된 상기 트랜지스터의 전극을 오버래핑하여 상기 게이트와 상기 전극 간의 기생 캐패시턴스를 증가시키는, 지문 감지 디바이스.
3. 제 1 항 또는 제 2 항에 있어서,

   상기 제 2 어드레스 도체는, 상기 제 1 어드레스 도체에 대한 선택 신호의 인가시 상기 트랜지스터의 소스와 드레인 사이를 흐르는 전류를 샘플링하는 감지 증폭기에 접속된 것을 특징으로 하는, 지문 감지 디바이스.
4. 제 1 항에 있어서,

   상기 감지 소자들은 행렬 형태로 배열되고, 감지 소자들의 트랜지스터들은 각각 상기 행 및 열 방향으로 연장하는 제 1 및 제 2 어드레스 도체들의 세트에 접속되며, 하나의 행의 상기 감지 소자들의 상기 트랜지스터들의 상기 드레인들은 상기 제 1 세트의 공통의 어드레스 도체에 접속되고, 하나의 열의 상기 감지 소자들의 상기 트랜지스터들의 상기 소스들은 상기 제 2 세트의 공통의 어드레스 도체에 접속되는, 지문 감지 디바이스.
5. 제 4 항에 있어서,

   상기 제 1 세트의 어드레스 도체들에 접속된 구동 회로는 상기 세트의 각 어드레스 도체에 교대로 선택 신호를 인가하여 각 행의 감지 소자들을 순차로 동작시키는, 지문 감지 디바이스.
6. 제 4 항에 있어서,

   각 감지 소자는 상기 트랜지스터의 게이트에 접속되고 상기 게이트의 전위를 소정 레벨로 설정하도록 선택적으로 작동가능한 스위칭 디바이스를 포함하는 것을 특징으로 하는 지문 감지 디바이스.
7. 제 6 항에 있어서,

   상기 스위칭 디바이스는, 추가 트랜지스터로서, 상기 추가 트랜지스터의 소스 및 드레인 전극들이 상기 트랜지스터의 게이트와, 상기 제 2 어드레스 도체 또는 상기 트랜지스터가 접속된 상기 제 1 세트의 상기 어드레스 도체 사이에 접속되고, 상기 추가 트랜지스터의 게이트가 상기 트랜지스터가 접속된 상기 제 1 세트의 상기 어드레스 도체와는 상이한 상기 제 1 세트의 어드레스 도체에 접속되는, 상기 추가 트랜지스터를 포함하는, 지문 감지 디바이스.
8. 제 6 항에 있어서,

   상기 스위칭 디바이스는, 추가 트랜지스터로서, 상기 추가 트랜지스터의 소스 및 드레인 전극들이 상기 트랜지스터의 게이트와, 상기 트랜지스터가 접속된 상기 제 1 세트의 상기 어드레스 도체와는 상이한 상기 제 1 세트의 어드레스 도체 사이에 접속되고, 상기 추가 트랜지스터의 게이트가 상기 제 2 어드레스 도체에 접속되는, 상기 추가 트랜지스터를 포함하는 것을 특징으로 하는, 지문 감지 디바이스.
9. 제 4 항에 있어서,

   접지된 도체들이, 손가락이 감지 표면상에 놓여질 때, 손가락에 접촉하기 위해 상기 감지 표면상에 제공되는 것을 특징으로 하는, 지문 감지 디바이스.
10. 제 4 항에 있어서,

    상기 감지 소자들의 상기 트랜지스터들은 공통의 절연 지지물상에 어드레스 도체들의 세트들과 함께 놓이는 박막 트랜지스터들을 포함하는 것을 특징으로 하는, 지문 감지 디바이스.
11. 제 4 항에 있어서,

    상기 감지 소자들의 어레이는 반도체 기판상에 집적 회로로서 제조되는 것을 특징으로 하는, 지문 감지 디바이스.
12. 제 1 항 또는 제 4 항에 따른 지문 감지 디바이스를 포함하는 지문 인식 시스템으로서,

    상기 감지 소자들로부터의 출력에 응답하여 감지된 지문의 특성 데이터를 제공하는 수단과, 상기 특성 데이터를 하나 이상의 지문들에 대해 저장된 특성 데이터와 비교하는 수단을 포함하는, 지문 인식 시스템.

Images