KR100605002B1 - 아날로그/디지털 변환기 - Google Patents

Abstract

본 발명은, 아날로그 신호를 이진 데이터로 변환하는 아날로그/디지털 변환기로서, 수신되는 아날로그 신호를 특정 주기로 추출하여 이산 신호를 출력하는 신호 추출부와, 상기 신호 추출부로부터 출력되는 이산 신호를 n(n은 1보다 큰 자연수)차 지연시켜 출력하는 n차 지연부와, 상기 신호 추출부로부터 출력되는 이산 신호를 n-1번까지 순차적으로 지연시켜 출력하는 다수의 지연기와, 상기 신호 추출부로부터 출력되는 이산 신호 및 상기 다수의 지연기를 통해 1번 내지 n-1번 지연된 신호를 모두 가산하는 가산기와, 상기 가산기로부터 출력되는 가산된 값을 n으로 나누어 평균값을 산출하는 평균값 산출부와, 상기 n차 지연부의 출력과 상기 평균값 산출부의 출력을 비교하여 2진 데이터를 출력하는 비교부를 포함한다.

Description

아날로그/디지털 변환기{ANALOG/DIGITAL CONVERTER}

도 1은 종래의 이산 신호를 이진 데이터로 변환하는 일 실시 예를 나타낸 개략도,

도 2는 도 1과 같은 실시 예의 입력으로 직류 바이어스된 이산 신호가 인가될 경우를 나타낸 개략도,

도 3은 본 발명에 따른 아날로그/디지털 변환기의 일 실시 예를 나타낸 블록도,

도 4는 도 3에 도시된 n차 이동 평균 필터의 일 실시 예를 나타낸 블록도.

본 발명은 아날로그/디지털 변환기(analog/digital converter)에 관한 것으로, 특히, 아날로그 신호를 이진 데이터로 변환하는 아날로그/디지털 변환기에 관한 것이다.

도 1은 종래의 이산 신호를 이진 데이터로 변환하는 일 실시 예를 나타낸 개략도로, 비교기(10)는 아날로그 신호에서 추출된 이산 신호를 입력하여, 특정 기준 레벨과 비교해서 하이 레벨(high level)과 로우 레벨(low level)로 이루어지는 이진 데이터로 변환시켜 출력한다.

그러나 이와 같은 종래의 기술에 있어서는 도 2와 같이 아날로그 신호에서 추출된 이산 신호가 직류 바이어스(DC bias)되어 인가될 경우, 그 인가되는 이산 신호는 항상 기준 레벨보다 높기 때문에, 비교기(20)는 하이 레벨만 출력하게 된다. 따라서, 비교기(20)는 이산 신호를 이진 데이터로 변환하는 기능을 수행하지 못하게 된다.

본 발명은 상술한 종래 기술의 문제점을 해결하기 위하여 안출한 것으로, 입력되는 아날로그 신호에서 추출된 이산 신호가 직류 바이어스 되었는지에 상관없이 그 이산 신호를 이진 데이터로 변환하는 아날로그/디지털 변환기를 제공하는데 그 목적이 있다.

이와 같은 목적을 달성하기 위한 본 발명은, 수신되는 아날로그 신호를 특정 주기로 추출하여 이산 신호를 출력하는 신호 추출부와, 상기 신호 추출부로부터 출력되는 이산 신호를 n(n은 1보다 큰 자연수)차 지연시켜 출력하는 n차 지연부와, 상기 신호 추출부로부터 출력되는 이산 신호를 n-1번까지 순차적으로 지연시켜 출력하는 다수의 지연기와, 상기 신호 추출부로부터 출력되는 이산 신호 및 상기 다수의 지연기를 통해 1번 내지 n-1번 지연된 신호를 모두 가산하는 가산기와, 상기 가산기로부터 출력되는 가산된 값을 n으로 나누어 평균값을 산출하는 평균값 산출부와, 상기 n차 지연부의 출력과 상기 평균값 산출부의 출력을 비교하여 2진 데이터를 출력하는 비교부를 포함한 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세히 설명하면 다음과 같다.

도 3은 본 발명에 따른 아날로그/디지털 변환기의 일 실시 예를 나타낸 블록도로, 신호 추출부(28), n차 지연부(30), n차 이동 평균 필터(32), 및 비교부(34)로 구성된다.

동 도면에 있어서, 신호 추출부(28)는 입력되는 아날로그 신호에서 특정 주기로 추출하여 이산 신호를 출력한다.

n차 지연부(30)는 신호 추출부(28)로부터 제공되는 이산 신호를 n차 지연시켜 비교부(34)로 제공한다.

n차 이동 평균 필터(32)는 신호 추출부(28)로부터 제공되는 이산 신호를 n-1 번 순차적으로 지연시켜 지연되지 않은 값과 각 지연된 값에 대한 평균값을 구하여 비교부(34)로 제공한다.

비교부(34)는 n차 지연부(30)의 출력과 n차 이동 평균 필터(32)의 출력을 비교하여 이진 데이터를 출력한다.

도 4는 도 3에 도시된 n차 이동 평균 필터(32)의 일 실시 예를 나타낸 블록도로, 제 1 내지 제 n-1 지연기(320, 322, ..., 324), 가산기(326), 및 평균값 산출부(328)로 구성된다.

동 도면에 있어서, 제 1 내지 제 n-1 지연기(320, 322, ..., 324)는 이산 신호를 순차적으로 지연시켜 가산기(326)로 제공한다.

가산기(326)는 제 1 지연기(320)로 입력되는 지연되지 않은 값과 제 1 내지 제 n-1 지연기(320, 322, ..., 324)로부터 제공되는 각 지연된 값을 모두 가산하여 평균값 산출부(328)로 제공한다.

평균값 산출부(328)는 가산기(326)로부터 제공되는 가산된 값을 n으로 나누어 비교부(34)로 제공한다.

상기 n은 2, 3, 4, ... 이다.

이상에서 본 발명에 대한 기술사상을 첨부도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시 예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한, 이 기술분야의 통상의 지식을 가진 자라면 누구나 본 발명의 기술사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.

이상에서 설명한 바와 같이 본 발명은, 입력되는 아날로그 신호에서 추출된 이산 신호가 직류 바이어스 되었는지에 상관없이 그 이산 신호를 이진 데이터로 변환한다. 따라서, 아날로그/디지털 변환기의 성능이 향상되는 효과가 있다.

Claims (1)

1. 아날로그 신호를 이진 데이터로 변환하는 아날로그/디지털 변환기에 있어서,

   수신되는 아날로그 신호를 특정 주기로 추출하여 이산 신호를 출력하는 신호 추출부와,

   상기 신호 추출부로부터 출력되는 이산 신호를 n(n은 1보다 큰 자연수)차 지연시켜 출력하는 n차 지연부와,

   상기 신호 추출부로부터 출력되는 이산 신호를 n-1번까지 순차적으로 지연시켜 출력하는 다수의 지연기와,

   상기 신호 추출부로부터 출력되는 이산 신호 및 상기 다수의 지연기를 통해 1번 내지 n-1번 지연된 신호를 모두 가산하는 가산기와,

   상기 가산기로부터 출력되는 가산된 값을 n으로 나누어 평균값을 산출하는 평균값 산출부와,

   상기 n차 지연부의 출력과 상기 평균값 산출부의 출력을 비교하여 2진 데이터를 출력하는 비교부를 포함한 것을 특징으로 하는 아날로그/디지털 변환기.

Images