KR100603878B1

KR100603878B1 - 집적 회로를 위한 파워 다운 스킴

Info

Publication number: KR100603878B1
Application number: KR1020047014201A
Authority: KR
Inventors: 케빈 장; 리퀴옹 웨이
Original assignee: 인텔 코오퍼레이션
Priority date: 2002-03-11
Filing date: 2003-02-14
Publication date: 2006-07-24
Also published as: GB2401700B; TW200400603A; AU2003216281A1; KR20040102036A; AU2003216281A8; GB0419923D0; CN100409145C; CN1647014A; GB2401700A; TWI277181B; WO2003079172A2; WO2003079172A3; US20030168914A1; US6982500B2; DE10392376T5

Abstract

일 실시예에 따라서, 집적 회로(100)가 개시되어 있다. 집적 회로는 복수의 회로 블럭들(110)을 포함한다. 각 회로 블럭은 회로 블럭에 대한 로컬 전원을 생성하는 전압 미분기(120)를 포함한다.

회로 블럭, 집적 회로, 로컬 전원, 전압 미분기

Description

집적 회로를 위한 파워 다운 스킴{A POWER-DOWN SCHEME FOR AN INTEGRATED CIRCUIT}

<저작권 공지>

본 발명은 집적 회로에 관한 것으로, 특히 집적 회로 상의 멀티 전원 전압을 생성하는 것에 관한 것이다.

최근에, 전력 소모가 고성능 컴퓨터 시스템에 있어서 주요한 관심사가 되고 있다. 따라서, 현재의 VLSI(very large scale integration) 시스템에 있어서는, 저 전력 설계가 중요해지고 있다. 집적 회로(IC)내의 전력 손실을 줄이는 가장 효과적인 방법은 IC에서 전원 전압(Vcc)을 저하시키는 것이다.

고성능과 저전력을 동시에 달성하기 위해서, 멀티-Vcc 설계, 다양한 기술들이 개발되어 왔다. 그러나, 패키징과 라우팅에서의 고비용으로 인해, 전통적인 오프-칩(off-chip) 전압 레귤레이터(regulator)들을 이용하여 멀티-Vcc 설계를 이루 는 것은 통상적으로 힘들다.

본 발명은 본 발명의 다양한 실시예들에 대한 첨부한 도면들로부터 그리고 아래에 주어진 상세한 설명으로부터 보다 완전히 이해될 것이다. 그러나, 도면들은 본 발명을 특정 실시예들에 한정시키는 것으로 받아들여져서는 안되고, 다만 설명과 이해를 위한 것일 뿐이다.

도 1은 집적 회로의 일 실시예의 블럭도.

도 2는 회로 블럭의 일 실시예의 블럭도.

도 3은 전압 미분기의 일 실시예의 도면.

온-다이(on-die) 전압 미분기들을 사용하여 집적 회로(IC) 상의 하나 이상의 회로 블럭들을 파워 다운(power down)하는 메커니즘이 기술된다. 다음의 상세한 설명에서, 다양한 상세설명이 주어진다. 그러나, 본 발명이 이들 상세한 설명없이 실시될 수 있다는 것은 당업자에게 자명할 것이다. 그 밖에, 공지된 구조들 및 디바이스들은 본 발명을 모호하게 하는 것을 피하기 위해서 상세한 설명 보다는 블럭도의 형태로 도시된다.

이 명세서에서 "일 실시예"(one embodiment) 또는 "실시예"(an embodiment)라고 하는 것은, 그 실시예와 관련하여 기술된 특정한 특징, 구조, 또는 특성이 본 발명의 적어도 하나의 실시예에 포함된다는 것을 의미한다. 이 명세서의 도처에서 "일 실시예에서"라는 구문들이 나오면, 그들 모두가 반드시 동일 실시예를 지칭하 는 것은 아니다.

도 1은 IC(100)의 일 실시예의 블럭도이다. 일 실시예에 따르면, IC(100)는 25개의 회로 블럭들(110)로 분할된다. 또 다른 실시예에서, 각 회로 블럭(110)은 전압 미분기(voltage differentiator; 120)를 포함한다. 각 전압 미분기(120)는 외부 전원(Vcc_글로벌)으로부터 로컬 전원(Vcc_로컬)을 생성한다. 일 실시예에서, 미분기(120)는 미분기(120)가 포함된 특정 회로 블럭(110)이 대기 상태(standby state)에서 동작할 때마다 Vcc_로컬을 스위치 오프(switch off)한다. 다른 수량의 회로 블럭들(110)이 IC(100) 내에서 구현될 수 있음을 당업자라면 이해할 것이다.

도 2는 회로 블럭(110)의 일 실시예의 블럭도이다. 회로 블럭(110)은 전압 미분기(120), 기능 유닛 블럭(FUB: functional unit block)(230) 및 제어 모듈(250)을 포함한다. FUB(230)는 전압 미분기(120)에 연결된다. 일 실시예에서, FUB(230)는 IC(100) 내에 다양한 컴포넌트들을 포함할 수 있는 로직 회로이다(예를 들면, 마이크로프로세서 로직, 마이크로컨트롤러 로직, 메모리 로직 등). FUB(230)는 전압 미분기(120)로부터 수신된 Vcc_로컬에 의해 전원 공급된다.

제어 모듈(250)은 전압 미분기(120) 및 FUB(230)에 연결된다. 제어 모듈은 FUB(230) 회로의 상태에 기초하여 회로 블럭(110)에 대한 동작 모드를 결정한다. 일 실시예에 따르면, 제어 모듈(250)은 대기 신호(SLP)를 전압 미분기(120)에 전송한다. SLP는 FUB(230)가 현재 동작 모드에 있는지, 대기 모드에 있는지 여부를 나타내는 데 사용된다.

FUB(230)가 동작 모드에 있으면, 제어 모듈(250)은 하이 로직 레벨(예를 들 면, 로직 1)을 전압 미분기(120)에 전송하여, Vcc_로컬이 생성되고 FUB(230)에 전송될 것임을 나타낸다. 그러나, FUB(230)가 유휴(idle) 상태라면, 제어 모듈(250)은, 로우 로직 레벨(예를 들면, 로직 0)을 전압 미분기(120)에 전송하여 FUB(230)가 파워 다운될 것임을 나타낸다. 따라서, Vcc_로컬은 생성되지 않으며, 전원이 보존된다.

도 3은 전압 미분기(120)의 일 실시예를 예시한다. 전압 미분기(120)는 레지스터들(R1 및 R2), 비교기(350), 인버터, NAND(not-and) 게이트, PMOS 트랜지스터(P), 및 커패시터를 포함한다. 레지스터들(R1 및 R2)은 비교기(350)를 위한 기준 전압(Vref)을 생성하기 위해 사용된다. 기준 전압은 수학식 Vref=R2*Vcc/(R1+R2)에 의해 특정된다. 일 실시예에서, Vref는 레지스터들(R1 및 R2)의 저항 값을 변경함으로써 각 회로 블럭(110)에서 원하는 전압으로 조정될 수 있다.

Vref는 비교기(350)의 제1 입력에서 수신된다. 비교기(350)는 그 제2 입력에서 트랜지스터(P)로부터 Vcc_로컬의 피드백을 수신한다. 비교기(350)는 Vref와 Vcc_로컬을 비교한다. Vcc_로컬이 Vref 아래로 떨어지면, 비교기(350)의 출력은 로직 0에서 활성화된다. 일 실시예에 따르면, 비교기(350)는 연산 증폭기(operational amplifier)이다. 그러나, 비교기(350)를 구현하기 위해서 다른 비교 로직 회로가 사용될 수 있다는 것을 당업자라면 이해할 것이다.

인버터는 비교기(350)의 출력에 연결되어 비교기(350)로부터 수신된 출력값을 반전한다. 인버터의 출력은 NAND 게이트의 제1 입력에 연결된다. NAND 게이트 는 그것의 제2 입력에서 SLP 신호를 수신한다. NAND 게이트의 출력 및 SLP 신호가 모두 로직 1일때마다, NAND 게이트는 로직 0으로 활성화된다. 다른 실시예들에서, 인버터는 전압 미분기(120) 내에 포함되지 않을 수도 있다. 이러한 실시예들에서는, NAND 게이트가 and-게이트로 교체될 수 있다.

트랜지스터(P)의 게이트는 NAND 게이트의 출력에 연결된다. 트랜지스터(P)의 소스는 Vcc_글로벌에 연결되고, 한편 그 드레인은 비교기(350)의 입력, 커패시터 및 FUB(230)에 연결된다. 트랜지스터(P)는, NAND 게이트가 로직 0으로 활성화될 때마다 활성된다.

FUB(230) 동작 모드(예를 들면, SLP=로직 1) 동안, 트랜지스터(P)는 Vcc_로컬이 Vref 아래로 떨어질 때마다 활성화된다. 특히, 비교기(350)는 이러한 조건을 감지(sense)하고 로직 0으로 활성화된다. 인버터는 로직 0 신호를 로직 1로 반전시킨다. 따라서, NAND 게이트는 로직 0으로 활성화되어, 트랜지스터(P)의 게이트를 활성화시킨다. 트랜지스터(P)는, 디커플(decouple) 커패시터를 충전시켜 Vcc_로컬을 증가시킨다. Vcc_로컬이 Vref보다 크면, 트랜지스터(P)는 턴 오프된다. 결과적으로, Vcc_로컬은 항상 Vref에 근접한다.

대기 모드 동안, NAND 게이트는 수신된 SLP 값이 로직 0이기 때문에 활성화되지 않는다. 따라서, 트랜지스터(P)가 턴 오프된다. Vcc_로컬은 하강할 것이고, 회로 블럭(110)에 기인하는 누설 전력은 상당히 감소된다.

온-다이 전압 미분기들의 사용은, IC 내의 각 회로 블럭에 대한 로컬 전원 전압의 생성을 가능하게 함으로써, 전력 손실을 감소시킨다. 또한, 온-다이 전압 미분기들과 결합된 파워 다운(또는 대기) 제어 메커니즘은 회로 블럭에 대한 유휴 시간 동안 누설 전력을 대폭 감소시킨다.

전술한 설명을 읽은 당업자에게는 본 발명의 많은 변경 및 수정이 자명하기 때문에, 예로서 도시되고 기술된 임의의 특정 실시예들은 결코 제한적인 것으로 생각되도록 의도된 것이 아님은 물론이다. 그러므로, 다양한 실시예들의 상세한 설명을 참조하는 것은 청구 범위의 범위를 제한하려고 의도된 것이 아니고, 청구 범위 자체가 본 발명으로 간주되는 이들 특징들을 열거할 뿐이다.

Claims

복수의 회로 블럭들을 포함하는 집적 회로에서,

각 회로 블럭은,

외부 전원을 수신하여 상기 회로 블록으로 로컬 전원을 제공하는 전압 미분기(voltage differentiator); 및

상기 전압 미분기에 연결되며, 상기 회로 블록에 대한 동작 모드를 결정하여, 만약 상기 회로 블럭이 정상 전력 모드에서 동작하고 있으면 상기 회로 블럭으로 상기 로컬 전원을 공급하고, 만약 상기 회로 블럭이 대기 모드(standby mode)에서 동작하고 있으면 상기 로컬 전원을 스위치 오프하는 제어 모듈

을 구비하는 집적 회로.
삭제
제1항에 있어서, 제1 제어 모듈은 제1 기능 유닛 블럭(FUB: functional unit block)의 상태에 기초하여 제1 회로 블럭의 동작 모드를 결정하는 집적 회로.
제1항에 있어서, 제1 제어 모듈은, 제1 회로 블럭이 상기 정상 전력 모드에서 동작할지 또는 상기 대기 모드에서 동작할지를 나타내는 제1 전압 미분기에 전송되는 대기 신호를 생성하는 집적 회로.
제1항에 있어서, 제1 전압 미분기는,

기준 전압을 생성하는 전압 기준 생성기와,

상기 전압 기준 생성기에 연결되며, 상기 기준 전압을 상기 로컬 전원 전압과 비교하는 비교기

를 포함하는 집적 회로.
제5항에 있어서, 상기 제1 전압 미분기는,

상기 비교기의 출력에 연결된 인버터와,

상기 인버터의 출력에 연결된 제1 입력과 상기 대기 신호를 수신하기 위해 상기 제어 모듈에 연결된 제2 입력을 갖는 NAND 게이트와,

상기 NAND 게이트의 출력에 연결된 게이트와 상기 FUB 및 상기 비교기에 연결된 드레인을 갖는 PMOS 트랜지스터와,

상기 PMOS 트랜지스터의 상기 드레인에 연결된 커패시터

를 더 포함하는 집적 회로.
제5항에 있어서, 상기 비교기는 연산 증폭기를 포함하는 집적 회로.
제5항에 있어서, 상기 전압 기준 생성기는,

글로벌 전압 전원 및 상기 비교기에 연결된 제1 레지스터와,

상기 제1 레지스터, 상기 비교기 및 접지에 연결된 제2 레지스터

를 포함하는 집적 회로.
제3항에 있어서, 상기 제1 회로 블럭은 상기 기능 유닛 블럭(FUB)이 비활성화될 때마다 상기 대기 모드에서 동작하는 집적 회로.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제