JP3509270B2 - 集積回路に内部電圧を与えるための回路、およびその方法 - Google Patents
集積回路に内部電圧を与えるための回路、およびその方法Info
- Publication number
- JP3509270B2 JP3509270B2 JP08384495A JP8384495A JP3509270B2 JP 3509270 B2 JP3509270 B2 JP 3509270B2 JP 08384495 A JP08384495 A JP 08384495A JP 8384495 A JP8384495 A JP 8384495A JP 3509270 B2 JP3509270 B2 JP 3509270B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- circuit
- internal
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Electrical Variables (AREA)
- Power Sources (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【関連出願】この出願は同日に出願され、この出願の譲
受人であるロックウェル・インターナショナル・コーポ
レイション（Rockwell International Corp.）に譲渡さ
れた、同日出願の「調整電圧アップコンバータならびに
電圧を調整および昇圧変換する方法」および「電源電圧
のレベルを検出するための回路および電源弁別の方法」
と題された特許出願に関連する。関連出願の開示は引用
によりここに援用する。
受人であるロックウェル・インターナショナル・コーポ
レイション（Rockwell International Corp.）に譲渡さ
れた、同日出願の「調整電圧アップコンバータならびに
電圧を調整および昇圧変換する方法」および「電源電圧
のレベルを検出するための回路および電源弁別の方法」
と題された特許出願に関連する。関連出願の開示は引用
によりここに援用する。
【０００２】
【発明の分野】この発明は電源適応基準生成を有する電
子システムに関し、より特定的には、パーソナルコンピ
ュータの電源からＰＣＭＣＩＡカードのような外部装置
を調整し、かつそのような外部装置に電力を供給するこ
とに関する。
子システムに関し、より特定的には、パーソナルコンピ
ュータの電源からＰＣＭＣＩＡカードのような外部装置
を調整し、かつそのような外部装置に電力を供給するこ
とに関する。
【０００３】
【発明の背景】５ボルト電源によって動作することが電
子システムの標準であったので、システムの電子コンポ
ーネントは単一の５ボルト電源によって動作し、その電
源のすべての要件を満たす必要があった。これらの要件
は論理レベルおよびタイミング仕様をインタフェースす
ることを含み、他の内部回路のような他の装置にも当て
はまる。ますます多くの電子システム、特にアナログＩ
Ｃが、最近承認されたＪＥＤＥＣ規格８−１Ａに合う
３．３ボルト電源に移行している。この規格はまた３．
３ボルトコンパチブル論理レベルを規定し、このレベル
は５ボルト電源を使用するレベルとは異なっている。い
ずれの電源規格にも合うことが可能な電子コンポーネン
トを有することが所望されるが、３ボルト電源による動
作のためにコンポーネントおよびそのフロントエンド構
造を再設計することにより、遅延および不確実さが生じ
るだろう。
子システムの標準であったので、システムの電子コンポ
ーネントは単一の５ボルト電源によって動作し、その電
源のすべての要件を満たす必要があった。これらの要件
は論理レベルおよびタイミング仕様をインタフェースす
ることを含み、他の内部回路のような他の装置にも当て
はまる。ますます多くの電子システム、特にアナログＩ
Ｃが、最近承認されたＪＥＤＥＣ規格８−１Ａに合う
３．３ボルト電源に移行している。この規格はまた３．
３ボルトコンパチブル論理レベルを規定し、このレベル
は５ボルト電源を使用するレベルとは異なっている。い
ずれの電源規格にも合うことが可能な電子コンポーネン
トを有することが所望されるが、３ボルト電源による動
作のためにコンポーネントおよびそのフロントエンド構
造を再設計することにより、遅延および不確実さが生じ
るだろう。
【０００４】この問題をさらに複雑にするのは、多くの
システムアプリケーションにおいて、電源が５ボルトに
なるか３．３ボルトになるかは予めわからないことであ
る。この問題の１つの例はＰＣＭＣＩＡコンパチブルカ
ードであり、このカードは３．３ボルトで機能すること
になっているが、ラップトップコンピュータのような５
ボルトシステムに差込まれ得る。ＰＣＭＣＩＡカードに
よる検出および適応はしたがって電源投入プロセスの一
体的な要素になっている。電源投入に先立つ手順がなけ
れば、ＰＣＭＣＩＡカードは互換性のない電源およびシ
ステム構成の下で動作することになるかもしれない。
システムアプリケーションにおいて、電源が５ボルトに
なるか３．３ボルトになるかは予めわからないことであ
る。この問題の１つの例はＰＣＭＣＩＡコンパチブルカ
ードであり、このカードは３．３ボルトで機能すること
になっているが、ラップトップコンピュータのような５
ボルトシステムに差込まれ得る。ＰＣＭＣＩＡカードに
よる検出および適応はしたがって電源投入プロセスの一
体的な要素になっている。電源投入に先立つ手順がなけ
れば、ＰＣＭＣＩＡカードは互換性のない電源およびシ
ステム構成の下で動作することになるかもしれない。
【０００５】従来、５ボルトレベルで動作する［ＰＣＭ
ＣＩＡ回路または］集積アナログ（「ＩＡ」）回路に
３．３ボルト電源を与えるために、電圧調整器および電
圧倍加器がＩＡ回路とともに実現される。電圧調整器お
よび電圧倍加器はシステムの電源が５ボルトであるか
３．３ボルトであるかにかかわらず５ボルトのＤＣ電圧
を発生する。この方法によりノートブックコンピュータ
のためのＰＣＭＣＩＡカードのようなシステムの５ボル
トコンポーネントが５ボルト電源および３．３ボルト電
源の双方で機能できるようになり、現存のコンポーネン
トを再設計する必要性を伴なうことはない。
ＣＩＡ回路または］集積アナログ（「ＩＡ」）回路に
３．３ボルト電源を与えるために、電圧調整器および電
圧倍加器がＩＡ回路とともに実現される。電圧調整器お
よび電圧倍加器はシステムの電源が５ボルトであるか
３．３ボルトであるかにかかわらず５ボルトのＤＣ電圧
を発生する。この方法によりノートブックコンピュータ
のためのＰＣＭＣＩＡカードのようなシステムの５ボル
トコンポーネントが５ボルト電源および３．３ボルト電
源の双方で機能できるようになり、現存のコンポーネン
トを再設計する必要性を伴なうことはない。
【０００６】しかしながら、この従来の方法はシステム
が電圧調整器および電圧倍加器のために正確な基準電圧
を発生し、その後に発生される電圧ができるだけ５ボル
トに近くなるようにすることを必要とする。大半のＩＡ
回路はオンチップバンドギャップ基準電圧を有するが、
このバンドギャップ基準電圧は多くの場合５ボルトの安
定電源の下でしか動作可能ではない。電圧調整器および
電圧倍加器もまた正確な基準電圧がバンドギャップ電圧
を生じさせるための約５ボルトのＤＣ電圧を発生するこ
とを必要とするので、電圧調整器および電圧倍加器はシ
ステムパワーアップ過渡期の間このバンドギャップ基準
電圧をそれらの基準電圧として使用できない。したがっ
て、システムからの電源が３．３ボルトであるか５ボル
トであるかにかかわらず、電圧調整器および電圧倍加器
のための正確な基準電圧を発生し、バンドギャップ基準
電圧を起動するように５ボルトＤＣ電圧を発生すること
が望ましい。パワーアップ過渡期が落ちついた後電圧調
整器および電圧倍加器が安定すれば、バンドギャップ基
準電圧を単独で使用することも望ましい。
が電圧調整器および電圧倍加器のために正確な基準電圧
を発生し、その後に発生される電圧ができるだけ５ボル
トに近くなるようにすることを必要とする。大半のＩＡ
回路はオンチップバンドギャップ基準電圧を有するが、
このバンドギャップ基準電圧は多くの場合５ボルトの安
定電源の下でしか動作可能ではない。電圧調整器および
電圧倍加器もまた正確な基準電圧がバンドギャップ電圧
を生じさせるための約５ボルトのＤＣ電圧を発生するこ
とを必要とするので、電圧調整器および電圧倍加器はシ
ステムパワーアップ過渡期の間このバンドギャップ基準
電圧をそれらの基準電圧として使用できない。したがっ
て、システムからの電源が３．３ボルトであるか５ボル
トであるかにかかわらず、電圧調整器および電圧倍加器
のための正確な基準電圧を発生し、バンドギャップ基準
電圧を起動するように５ボルトＤＣ電圧を発生すること
が望ましい。パワーアップ過渡期が落ちついた後電圧調
整器および電圧倍加器が安定すれば、バンドギャップ基
準電圧を単独で使用することも望ましい。
【０００７】さらに、システムからの電源が既に５ボル
トであれば、電圧調整器および電圧倍加器ループをバイ
パスすることによって直接それを利用することが望まし
い。この目的はシステム電源が５ボルトであるか３．３
ボルトであるかを検出するメカニズムを必要とする。検
出が完了すると、その情報はシステムがそれ自身のイン
タフェースおよび他の内部回路をそれに応じて再構成す
るのを助けることができる。
トであれば、電圧調整器および電圧倍加器ループをバイ
パスすることによって直接それを利用することが望まし
い。この目的はシステム電源が５ボルトであるか３．３
ボルトであるかを検出するメカニズムを必要とする。検
出が完了すると、その情報はシステムがそれ自身のイン
タフェースおよび他の内部回路をそれに応じて再構成す
るのを助けることができる。
【０００８】電圧調整器および電圧倍加器に関しては、
ＣＭＯＳ処理許容量を上回ることなく、ＩＡ回路用にシ
ステム電源電圧を変換するための効率的なＤＣ−ＤＣア
ップコンバータを有することもまた望ましい。
ＣＭＯＳ処理許容量を上回ることなく、ＩＡ回路用にシ
ステム電源電圧を変換するための効率的なＤＣ−ＤＣア
ップコンバータを有することもまた望ましい。
【０００９】
【発明の概要】したがって、この発明の目的は電圧調整
器および電圧倍加器のための、システムパワーアップ過
渡期の間に有効な正確な基準発生器を得ることである。
器および電圧倍加器のための、システムパワーアップ過
渡期の間に有効な正確な基準発生器を得ることである。
【００１０】この発明の他の目的は電源電圧が３．３ボ
ルトであるか５ボルトであるかにかかわらず、ＣＭＯＳ
処理許容量を上回ることなく効率的な電圧調整器および
電圧倍加器を得ることである。
ルトであるか５ボルトであるかにかかわらず、ＣＭＯＳ
処理許容量を上回ることなく効率的な電圧調整器および
電圧倍加器を得ることである。
【００１１】この発明の他の目的は、電源電圧を検出
し、電源電圧が５ボルトである場合、または電源電圧が
ＩＡ回路の要件に一致している場合に、電圧調整器およ
び電圧倍加器をバイパスすることができるようにするこ
とである。
し、電源電圧が５ボルトである場合、または電源電圧が
ＩＡ回路の要件に一致している場合に、電圧調整器およ
び電圧倍加器をバイパスすることができるようにするこ
とである。
【００１２】この発明の他の目的はシステムが「待機」
モードにある場合にも、システムを再構成するためにシ
ステム電源の状態に関する情報を使用することができる
ようにすることである。
モードにある場合にも、システムを再構成するためにシ
ステム電源の状態に関する情報を使用することができる
ようにすることである。
【００１３】２つのレベルのうちの一方を有するシステ
ム電源電圧をパワーアップ時にシステムに接続されたＩ
Ａ回路が使用するための電圧に変換するための回路が開
示される。この回路は電源電圧が始めにパワーアップさ
れたときに調整器が電源電圧を調整するのに必要な基準
電圧を発生する。調整された電源電圧はＩＡ回路のバン
ドギャップ電圧を活性化するのに十分な電圧レベルまで
倍加される。活性化されたバンドギャップ電圧はこうし
てオンに切換えられ、より正確な基準電圧を調整器に供
給し、ダイオード接続されたトランジスタが非活性化さ
れて電力を保存できるようにする。この回路はまた、電
源電圧がＩＡ回路に必要な電圧と同じレベルの場合に
は、電源電圧を直接ＩＡ回路に接続するためのバイパス
経路を与える。
ム電源電圧をパワーアップ時にシステムに接続されたＩ
Ａ回路が使用するための電圧に変換するための回路が開
示される。この回路は電源電圧が始めにパワーアップさ
れたときに調整器が電源電圧を調整するのに必要な基準
電圧を発生する。調整された電源電圧はＩＡ回路のバン
ドギャップ電圧を活性化するのに十分な電圧レベルまで
倍加される。活性化されたバンドギャップ電圧はこうし
てオンに切換えられ、より正確な基準電圧を調整器に供
給し、ダイオード接続されたトランジスタが非活性化さ
れて電力を保存できるようにする。この回路はまた、電
源電圧がＩＡ回路に必要な電圧と同じレベルの場合に
は、電源電圧を直接ＩＡ回路に接続するためのバイパス
経路を与える。
【００１４】この発明の付加的な目的、特徴および利点
は以下の説明から当業者に明らかになるであろう。
は以下の説明から当業者に明らかになるであろう。
【００１５】
【好ましい実施例の説明】図１はこの発明に従う電源適
応ＩＡ電圧発生回路の機能ブロック図である。図１を参
照して、ＩＡのためのモデムＶＣＣ１００はノートブッ
クコンピュータのようなシステムによって供給される
３．３ボルトまたは５ボルトのいずれであってもよい。
モデムＶＣＣ１００は、ｐチャネルトランジスタ１１
５，増幅器１２０ならびに抵抗器Ｒ１およびＲ２によっ
て形成される電圧調整器に与えられる。電圧倍加器１３
５はノード１１６で電圧調整器の出力に結合される。電
圧倍加器１３５の動作はクロック１３０によって駆動さ
れる。現在クロック速度は１２５ＫＨｚに設定されてい
る。電圧倍加器１３５の出力ノード１３６はスイッチ１
５０を介してＩＡ ＶＣＣノード１５１に接続される。
モデムＶＣＣ１００はパーソナルコンピュータのような
システムによって供給される３．３Ｖまたは５Ｖを表わ
し、一方ＩＡ ＶＣＣ１５１はＰＣＭＣＩＡカードのよ
うなＩＡ回路を動作させる５ボルトＶＣＣを表わすこと
は当業者によって理解されるはずである。
応ＩＡ電圧発生回路の機能ブロック図である。図１を参
照して、ＩＡのためのモデムＶＣＣ１００はノートブッ
クコンピュータのようなシステムによって供給される
３．３ボルトまたは５ボルトのいずれであってもよい。
モデムＶＣＣ１００は、ｐチャネルトランジスタ１１
５，増幅器１２０ならびに抵抗器Ｒ１およびＲ２によっ
て形成される電圧調整器に与えられる。電圧倍加器１３
５はノード１１６で電圧調整器の出力に結合される。電
圧倍加器１３５の動作はクロック１３０によって駆動さ
れる。現在クロック速度は１２５ＫＨｚに設定されてい
る。電圧倍加器１３５の出力ノード１３６はスイッチ１
５０を介してＩＡ ＶＣＣノード１５１に接続される。
モデムＶＣＣ１００はパーソナルコンピュータのような
システムによって供給される３．３Ｖまたは５Ｖを表わ
し、一方ＩＡ ＶＣＣ１５１はＰＣＭＣＩＡカードのよ
うなＩＡ回路を動作させる５ボルトＶＣＣを表わすこと
は当業者によって理解されるはずである。
【００１６】バイパス経路１０５はモデムＶＣＣ１００
とスイッチ１５０との間を接続する。スイッチ１５０の
出力はＩＡ回路のための５ボルトでＩＡ ＶＣＣ１５１
に与えられる。電源適応（「ＳＡ」）ＶＣＣ検出回路１
４０はバイパス経路１０５に接続され、スイッチ１５０
が切換えを制御するための制御信号１４１（５ボルトま
たは３ボルト）を発生する。基準発生回路１６１は３つ
のモード、ダイオード基準１６０、ＩＡバンドギャップ
基準１７０、およびスリープモード基準１８０を有す
る。スタートアップタイマ１９０は３つの基準電圧間の
必要な切換えを容易にする。バンドギャップ基準１７０
はまたＩＡ回路にとってのＩＡ基準１７１としても使用
され得る。ダイオード接続されたＮチャネルトランジス
タ１１０はモデムＶＣＣ１００とノード１３６との間に
接続され、モデムＶＣＣ１００が始めにパワーアップさ
れたときにノード１３６で初期電圧降下を与える。
とスイッチ１５０との間を接続する。スイッチ１５０の
出力はＩＡ回路のための５ボルトでＩＡ ＶＣＣ１５１
に与えられる。電源適応（「ＳＡ」）ＶＣＣ検出回路１
４０はバイパス経路１０５に接続され、スイッチ１５０
が切換えを制御するための制御信号１４１（５ボルトま
たは３ボルト）を発生する。基準発生回路１６１は３つ
のモード、ダイオード基準１６０、ＩＡバンドギャップ
基準１７０、およびスリープモード基準１８０を有す
る。スタートアップタイマ１９０は３つの基準電圧間の
必要な切換えを容易にする。バンドギャップ基準１７０
はまたＩＡ回路にとってのＩＡ基準１７１としても使用
され得る。ダイオード接続されたＮチャネルトランジス
タ１１０はモデムＶＣＣ１００とノード１３６との間に
接続され、モデムＶＣＣ１００が始めにパワーアップさ
れたときにノード１３６で初期電圧降下を与える。
【００１７】この発明のＩＡ電圧発生回路の動作は以下
のとおりである。モデムＶＣＣ１００がその最終の３．
３ボルトまたは５ボルト目標レベルに向けて始めにパワ
ーアップされたとき、現在順方向バイアスダイオード接
続ＰＮＰトランジスタ（図２で説明する）である、ダイ
オード基準電圧１６０は必要な基準電圧を電圧調整器の
増幅器１２０に与える。このようにノード１１６は、モ
デムＶＣＣ１００が３．３ボルト電源であるか５ボルト
電源であるかにかかわらず、約２．７５ボルトで調整さ
れる。
のとおりである。モデムＶＣＣ１００がその最終の３．
３ボルトまたは５ボルト目標レベルに向けて始めにパワ
ーアップされたとき、現在順方向バイアスダイオード接
続ＰＮＰトランジスタ（図２で説明する）である、ダイ
オード基準電圧１６０は必要な基準電圧を電圧調整器の
増幅器１２０に与える。このようにノード１１６は、モ
デムＶＣＣ１００が３．３ボルト電源であるか５ボルト
電源であるかにかかわらず、約２．７５ボルトで調整さ
れる。
【００１８】ノード１１６の電圧は電圧倍加器１３５に
よってノード１３６の約５ボルトまで乗算される。これ
はＩＡバンドギャップ電圧１７０が所定時間の遅延後調
整器の増幅器１２０にとってより正確な電圧基準として
使用され得るようにＩＡ装置のバンドギャップ電圧を活
性化するのに十分であり、モデムＶＣＣ１００が安定す
るのに十分である。図３にタイミング図が示され、この
図ではダイオード基準１６０が電源投入リセット（ＰＯ
Ｒ）時に調整器への入力としてまず使用され、ＩＡバン
ドギャップ基準１７０は現在実施されているように１８
０ｍｓの遅延後に使用される。
よってノード１３６の約５ボルトまで乗算される。これ
はＩＡバンドギャップ電圧１７０が所定時間の遅延後調
整器の増幅器１２０にとってより正確な電圧基準として
使用され得るようにＩＡ装置のバンドギャップ電圧を活
性化するのに十分であり、モデムＶＣＣ１００が安定す
るのに十分である。図３にタイミング図が示され、この
図ではダイオード基準１６０が電源投入リセット（ＰＯ
Ｒ）時に調整器への入力としてまず使用され、ＩＡバン
ドギャップ基準１７０は現在実施されているように１８
０ｍｓの遅延後に使用される。
【００１９】図１を参照して、スイッチ１５０は、モデ
ムＶＣＣ１００がＳＡ ＶＣＣ検出器１４０によって検
出される５ボルトである場合に、バイパス１０５を介し
てＩＡ ＶＣＣ１５１をモデムＶＣＣ１００に切換える
ために使用される。この特徴は、５ボルトモデムＶＣＣ
が検出されると、それは調整器および倍加器回路を動作
させる冗長性を伴わずにその５ボルトをＩＡ ＶＣＣ１
５１に容易に供給することができるので有利である。
ムＶＣＣ１００がＳＡ ＶＣＣ検出器１４０によって検
出される５ボルトである場合に、バイパス１０５を介し
てＩＡ ＶＣＣ１５１をモデムＶＣＣ１００に切換える
ために使用される。この特徴は、５ボルトモデムＶＣＣ
が検出されると、それは調整器および倍加器回路を動作
させる冗長性を伴わずにその５ボルトをＩＡ ＶＣＣ１
５１に容易に供給することができるので有利である。
【００２０】当業者が理解するように、ＩＡバンドギャ
ップ電圧１７０は一般に順方向バイアスダイオード１６
０より基準電圧として正確であるので、一旦ＩＡバンド
ギャップ電圧１７０が活性化されると、ダイオード基準
電圧１６０は非活性化されて電力消費を低減することが
できる。
ップ電圧１７０は一般に順方向バイアスダイオード１６
０より基準電圧として正確であるので、一旦ＩＡバンド
ギャップ電圧１７０が活性化されると、ダイオード基準
電圧１６０は非活性化されて電力消費を低減することが
できる。
【００２１】「スリープ」モード基準電圧１８０は、Ｉ
Ａ回路がスリープモードから活性化しているとき、つま
り、ＩＡ回路が長時間の間システムによって使用されて
いない場合に、調整器の増幅器１２０のための基準電圧
を発生する。ＩＡ回路がスリープモードになると、その
バンドギャップ電圧基準もスリープモードになり電力を
節約する。その結果スリープモードから覚めるときには
電圧調整器のための基準電圧が必要とされる。しかしな
がら、スリープモードはモデムＶＣＣ１００によって供
給された電圧レベルがスリープモードの前に既に知られ
ており検出されているのでパワーアップ状態とは異なっ
ている。このように、スリープモード基準電圧１８０は
電源電圧のレベルに関する情報を保存し、ＩＡ回路がス
リープモードから目覚めるときにモデムＶＣＣ１００を
決定する際に再び遅延を経験する必要がないようにす
る。スリープモード１８０の動作ならびにダイオードお
よびバンドギャップ基準１６０、１７０については図２
に関連して説明する。
Ａ回路がスリープモードから活性化しているとき、つま
り、ＩＡ回路が長時間の間システムによって使用されて
いない場合に、調整器の増幅器１２０のための基準電圧
を発生する。ＩＡ回路がスリープモードになると、その
バンドギャップ電圧基準もスリープモードになり電力を
節約する。その結果スリープモードから覚めるときには
電圧調整器のための基準電圧が必要とされる。しかしな
がら、スリープモードはモデムＶＣＣ１００によって供
給された電圧レベルがスリープモードの前に既に知られ
ており検出されているのでパワーアップ状態とは異なっ
ている。このように、スリープモード基準電圧１８０は
電源電圧のレベルに関する情報を保存し、ＩＡ回路がス
リープモードから目覚めるときにモデムＶＣＣ１００を
決定する際に再び遅延を経験する必要がないようにす
る。スリープモード１８０の動作ならびにダイオードお
よびバンドギャップ基準１６０、１７０については図２
に関連して説明する。
【００２２】図２はダイオード基準１６０、バンドギャ
ップ基準１７０およびスリープモード基準１８０のため
の基準発生器１６１（図１）の回路図をさらに示す。図
２を参照して、ｎチャネルトランジスタ２１０、２２０
および２４１は３つのモードの基準電圧、ダイオード基
準電圧２００、バンドギャップ基準電圧ノード２４０、
およびスリープモード基準電圧ノード２５４の間の切換
えを制御する。トランジスタ２１０はＣＴＲＬ３Ｖ ２
４２によってオン状態にされる。ダイオード接続された
ＰＮＰトランジスタ２００、抵抗器２３１、およびｐチ
ャネルトランジスタ２３０は、基準が図１のダイオード
基準電圧１６０によって発生された場合の接続を形成す
る。
ップ基準１７０およびスリープモード基準１８０のため
の基準発生器１６１（図１）の回路図をさらに示す。図
２を参照して、ｎチャネルトランジスタ２１０、２２０
および２４１は３つのモードの基準電圧、ダイオード基
準電圧２００、バンドギャップ基準電圧ノード２４０、
およびスリープモード基準電圧ノード２５４の間の切換
えを制御する。トランジスタ２１０はＣＴＲＬ３Ｖ ２
４２によってオン状態にされる。ダイオード接続された
ＰＮＰトランジスタ２００、抵抗器２３１、およびｐチ
ャネルトランジスタ２３０は、基準が図１のダイオード
基準電圧１６０によって発生された場合の接続を形成す
る。
【００２３】バンドギャップ基準電圧１７０（図１）
は、トランジスタ２２０および２４１がどちらもオンで
あり、トランジスタ２１０がオフである場合にノード２
０で利用可能である。スリープモードはトランジスタ２
４１がオフでありノード２５４からのノード２４０の電
圧を遮断する場合に活性化可能である。また、トランジ
スタ２５５、２５６および２５７はスリープモードが活
性化されるとオンになる。スリープモードの間にも、ト
ランジスタ２５８および２５９はオフになり、ｄ．ｃ．
経路を遮断して電力を節約する。
は、トランジスタ２２０および２４１がどちらもオンで
あり、トランジスタ２１０がオフである場合にノード２
０で利用可能である。スリープモードはトランジスタ２
４１がオフでありノード２５４からのノード２４０の電
圧を遮断する場合に活性化可能である。また、トランジ
スタ２５５、２５６および２５７はスリープモードが活
性化されるとオンになる。スリープモードの間にも、ト
ランジスタ２５８および２５９はオフになり、ｄ．ｃ．
経路を遮断して電力を節約する。
【００２４】スリープモードから出ると、タイマ２５は
トランジスタ２５７をオフすることによってトランジス
タ２５７でスイッチを開き、ノード２５４の電圧レベル
が昇圧されてノード２５４が安定するようにする。タイ
マ２５ならびにトランジスタ２５５および２５６はその
後オフ状態にされ、トランジスタ２４１はオンして通常
動作に戻る。
トランジスタ２５７をオフすることによってトランジス
タ２５７でスイッチを開き、ノード２５４の電圧レベル
が昇圧されてノード２５４が安定するようにする。タイ
マ２５ならびにトランジスタ２５５および２５６はその
後オフ状態にされ、トランジスタ２４１はオンして通常
動作に戻る。
【００２５】パワーアップ時に、トランジスタ２００、
２１０、２３０および抵抗器２３１はオンしノード２０
で基準電圧を与える。このノード２０の電圧は図１でＶ
ｒｅｆとして調整器１２０のための基準電圧として使用
され得る。図１のノード１５１の電源（ＩＡＶｃｃ）が
約５ボルトに安定した後、ノード２４０の電圧レベルは
１．２５ボルトに達する。このとき、トランジスタ２１
０および２３０はオフし、トランジスタ２２０および２
４１はオンしてノード２４０の１．２５ボルトをノード
２２０に与え、それがノード２０で調整器（１２０、図
１）入力として使用され得るようにする。この通常動作
の間、トランジスタ２５１および２５５はオフ状態であ
る。
２１０、２３０および抵抗器２３１はオンしノード２０
で基準電圧を与える。このノード２０の電圧は図１でＶ
ｒｅｆとして調整器１２０のための基準電圧として使用
され得る。図１のノード１５１の電源（ＩＡＶｃｃ）が
約５ボルトに安定した後、ノード２４０の電圧レベルは
１．２５ボルトに達する。このとき、トランジスタ２１
０および２３０はオフし、トランジスタ２２０および２
４１はオンしてノード２４０の１．２５ボルトをノード
２２０に与え、それがノード２０で調整器（１２０、図
１）入力として使用され得るようにする。この通常動作
の間、トランジスタ２５１および２５５はオフ状態であ
る。
【００２６】このシステムがスリープモードの場合、ト
ランジスタ２５５、２５６および２５７はオンであり、
トランジスタ２４１、２５８および２５９はオフであ
る。上述のように、トランジスタ２５８および２５９は
スリープモードの間オフしてｄ．ｃ．経路を遮断し電力
を保存する。
ランジスタ２５５、２５６および２５７はオンであり、
トランジスタ２４１、２５８および２５９はオフであ
る。上述のように、トランジスタ２５８および２５９は
スリープモードの間オフしてｄ．ｃ．経路を遮断し電力
を保存する。
【００２７】スリープモードの間、抵抗器２５１および
２５２によって形成される抵抗分圧器は調整器入力とし
て使用される約１．２５ボルトをノード１２０に与え
る。しかしながら、この電圧レベルは電源電圧が既に
３．３ボルトで検出されている場合にはスリープモード
の間保存される。電源電圧が５ボルトで検出されていれ
ば、何も情報を保持する必要はない。なぜなら、システ
ムは５ボルト状態で目覚めると容易に電源電圧を使用で
きるからである。この場合、電圧調整器および乗算器は
検出された５ボルト状態に対するスリープモードの間不
能化され得る。
２５２によって形成される抵抗分圧器は調整器入力とし
て使用される約１．２５ボルトをノード１２０に与え
る。しかしながら、この電圧レベルは電源電圧が既に
３．３ボルトで検出されている場合にはスリープモード
の間保存される。電源電圧が５ボルトで検出されていれ
ば、何も情報を保持する必要はない。なぜなら、システ
ムは５ボルト状態で目覚めると容易に電源電圧を使用で
きるからである。この場合、電圧調整器および乗算器は
検出された５ボルト状態に対するスリープモードの間不
能化され得る。
【００２８】スリープモードから出ると、タイマ２５は
ノード２４０の電圧レベルが約１．２５ボルトになるま
でトランジスタ２５５および２５６のターンオフを遅延
する。トランジスタ２５８および２５９もオン状態であ
る。トランジスタ２５７もオフされ、スリープモードか
ら出ようとしているシステムにより大きなブーストを与
える。ノード２４０の電圧が安定すると、タイマ２５は
トランジスタ２５５および２５６をオフし続け、トラン
ジスタ２４１をオンし続ける。
ノード２４０の電圧レベルが約１．２５ボルトになるま
でトランジスタ２５５および２５６のターンオフを遅延
する。トランジスタ２５８および２５９もオン状態であ
る。トランジスタ２５７もオフされ、スリープモードか
ら出ようとしているシステムにより大きなブーストを与
える。ノード２４０の電圧が安定すると、タイマ２５は
トランジスタ２５５および２５６をオフし続け、トラン
ジスタ２４１をオンし続ける。
【００２９】トランジスタ２４１がオンの場合、通常モ
ードが続く。このとき、ノード２４０の電圧レベル、つ
まり約１．２５ボルトはノード２０に必要な電圧を与え
る。
ードが続く。このとき、ノード２４０の電圧レベル、つ
まり約１．２５ボルトはノード２０に必要な電圧を与え
る。
【００３０】図３は電源適応ＩＡ電圧発生のためのタイ
ミング図を示す。なお、ダイオード基準は調整器への入
力としてまず３００で使用される。所定遅延後、バンド
ギャップ基準電圧が活性化され、３１０で調整器への入
力として使用され得る。現在８０ｍｓに設定されている
さらなる時間遅延後、ＤＥＴＣＫがハイの状態で、モデ
ムＶＣＣの有効検出が行なわれる。
ミング図を示す。なお、ダイオード基準は調整器への入
力としてまず３００で使用される。所定遅延後、バンド
ギャップ基準電圧が活性化され、３１０で調整器への入
力として使用され得る。現在８０ｍｓに設定されている
さらなる時間遅延後、ＤＥＴＣＫがハイの状態で、モデ
ムＶＣＣの有効検出が行なわれる。
【００３１】図４はこの発明に組込まれた効率的でかつ
よく調整されたＤＣ−ＤＣ電源コンバータを示す。図４
を参照して、電源電圧４００はノード４２０でダイオー
ド接続ｎチャネルトランジスタ４０１にかかる電圧降下
を発生するためにまず使用され、スタートアップ状態を
与える。電源電圧４００は次にトランジスタ４０４およ
び増幅器４０２によって形成される調整器４０３によっ
て調整される。一旦電源電圧がノード４１０（Ｖｃｃ）
で調整されると、電圧倍加器４４０はそれを倍にし、ノ
ード４１０のＶｃｃの２倍に等しいＩＡ回路のための電
源をノード４２０で発生する。このように、ＩＡ電源電
圧は電圧降下４０１および倍加器４４０を使用すること
によって、電源電圧４００の実数倍にすることが可能で
ある。図４に示されるスイッチはノード４１０からノー
ド４２０へ電圧を倍にするために必要とされる位相１お
よび２を与えるように作用する。当業者であればこの発
明をフルに利用する他の切換メカニズムが実現され得る
ることを理解するであろう。
よく調整されたＤＣ−ＤＣ電源コンバータを示す。図４
を参照して、電源電圧４００はノード４２０でダイオー
ド接続ｎチャネルトランジスタ４０１にかかる電圧降下
を発生するためにまず使用され、スタートアップ状態を
与える。電源電圧４００は次にトランジスタ４０４およ
び増幅器４０２によって形成される調整器４０３によっ
て調整される。一旦電源電圧がノード４１０（Ｖｃｃ）
で調整されると、電圧倍加器４４０はそれを倍にし、ノ
ード４１０のＶｃｃの２倍に等しいＩＡ回路のための電
源をノード４２０で発生する。このように、ＩＡ電源電
圧は電圧降下４０１および倍加器４４０を使用すること
によって、電源電圧４００の実数倍にすることが可能で
ある。図４に示されるスイッチはノード４１０からノー
ド４２０へ電圧を倍にするために必要とされる位相１お
よび２を与えるように作用する。当業者であればこの発
明をフルに利用する他の切換メカニズムが実現され得る
ることを理解するであろう。
【００３２】図５を参照して、この発明に組込まれた新
規の電源適応Ｖｃｃ検出回路１４０（図１）の回路図が
示される。コンパレータ５１０への反転入力は基準発生
器５００であり、これは温度調整された電源集中基準発
生器から生じる。コンパレータ５１０への非反転入力は
Ｖｃｃ５０１のための抵抗分圧器であり、３．３ボルト
か５ボルトのいずれかである。コンパレータ５１０の出
力はラッチ５２０に与えられ、ラッチ５２０はタイマ５
３０からのＤＥＴＣＫ５３２によってクロックされる。
ＤＥＴＣＫ５３２はまた電源投入の間他のコンポーネン
トをリセットするためにも使用される。タイマ５３０は
システム電源電圧がまずオンした場合に電源投入リセッ
ト（ＰＯＲ）５３１によってリセットされる。
規の電源適応Ｖｃｃ検出回路１４０（図１）の回路図が
示される。コンパレータ５１０への反転入力は基準発生
器５００であり、これは温度調整された電源集中基準発
生器から生じる。コンパレータ５１０への非反転入力は
Ｖｃｃ５０１のための抵抗分圧器であり、３．３ボルト
か５ボルトのいずれかである。コンパレータ５１０の出
力はラッチ５２０に与えられ、ラッチ５２０はタイマ５
３０からのＤＥＴＣＫ５３２によってクロックされる。
ＤＥＴＣＫ５３２はまた電源投入の間他のコンポーネン
トをリセットするためにも使用される。タイマ５３０は
システム電源電圧がまずオンした場合に電源投入リセッ
ト（ＰＯＲ）５３１によってリセットされる。
【００３３】電源投入リセット（ＰＯＲ）の最初の印加
の間、タイマ５３０は所定時間の間ＤＥＴＣＫ５３２を
ローに保持し、すべての装置が電源投入時に確実にリセ
ット状態に保持されるようにする。コンパレータ５１０
はその後分圧されたＶｃｃ５０１をＶｒｅｆ５００によ
って発生された電圧と比較する。もしＶｃｃ５０１が５
ボルトであれば、コンパレータ５１０の出力はハイであ
り、「１」がラッチされる。もしＶｃｃ５０１が３．３
ボルトであれば、「０」がラッチされる。時間遅延の終
わりには、ＤＥＴＯＵＴ５２１はＶｃｃ５１０の有効表
示であり、ＤＥＴＣＫ５３２はハイになり、すべての他
の装置が構成がＶｃｃ５０１と一致した状態でリセット
から出ることを可能にする。
の間、タイマ５３０は所定時間の間ＤＥＴＣＫ５３２を
ローに保持し、すべての装置が電源投入時に確実にリセ
ット状態に保持されるようにする。コンパレータ５１０
はその後分圧されたＶｃｃ５０１をＶｒｅｆ５００によ
って発生された電圧と比較する。もしＶｃｃ５０１が５
ボルトであれば、コンパレータ５１０の出力はハイであ
り、「１」がラッチされる。もしＶｃｃ５０１が３．３
ボルトであれば、「０」がラッチされる。時間遅延の終
わりには、ＤＥＴＯＵＴ５２１はＶｃｃ５１０の有効表
示であり、ＤＥＴＣＫ５３２はハイになり、すべての他
の装置が構成がＶｃｃ５０１と一致した状態でリセット
から出ることを可能にする。
【００３４】当業者はこの発明に従うＤＥＴＣＫ５３２
を使用する利点を理解するであろう。電源弁別回路がそ
の検出を行なっている間他の装置もリセット状態である
ので、Ｖｃｃ５０１上にはほとんどノイズがなくコンパ
レータ５１０は正確に比較することができる。また、完
全なシステムが動作を開始するときは、それは確実にシ
ステムで使用される電源電圧にとって既に正しく構成さ
れている。図６はタイミング関係を示す。
を使用する利点を理解するであろう。電源弁別回路がそ
の検出を行なっている間他の装置もリセット状態である
ので、Ｖｃｃ５０１上にはほとんどノイズがなくコンパ
レータ５１０は正確に比較することができる。また、完
全なシステムが動作を開始するときは、それは確実にシ
ステムで使用される電源電圧にとって既に正しく構成さ
れている。図６はタイミング関係を示す。
【００３５】図７は図１に示される電圧調整器のための
基準発生回路の別の実施例を示す。この基準電圧発生回
路はシステム電源電圧の全電圧範囲にわたって、つまり
３ボルトから約５．２５ボルトの範囲で動作可能なバン
ドギャップ基準電圧を与えることができる。示されるレ
ベルシフトを含むバイアススキームは３．０ボルト以下
となり得る低電圧動作に必要である。現在、バイアスス
キームはＶｇｓ（ｐ−チャネル）＋Ｖ（ダイオード）＋
３Ｖｄｓａｔｓ、または約２．５−プラスボルトもの低
い電圧まで作用する。
基準発生回路の別の実施例を示す。この基準電圧発生回
路はシステム電源電圧の全電圧範囲にわたって、つまり
３ボルトから約５．２５ボルトの範囲で動作可能なバン
ドギャップ基準電圧を与えることができる。示されるレ
ベルシフトを含むバイアススキームは３．０ボルト以下
となり得る低電圧動作に必要である。現在、バイアスス
キームはＶｇｓ（ｐ−チャネル）＋Ｖ（ダイオード）＋
３Ｖｄｓａｔｓ、または約２．５−プラスボルトもの低
い電圧まで作用する。
【００３６】図７を参照して、約１．２ボルトのノード
７００のバンドギャップＶｒｅｆを発生するために、ｐ
チャネルトランジスタ７１０はｐチャネルトランジスタ
７１５、７１９によってバイアスされる。ｐチャネルト
ランジスタ７１１はトランジスタ７１６、７１８によっ
てバイアスされる。ｎチャネルトランジスタ７１３はｎ
チャネルトランジスタ７１７およびノード７２０によっ
てバイアスされる。ノード７２０はトランジスタ７２
７、７２８によって連続的にノードＰの電圧をレベルシ
フトすることによって引出されることに注目されたい。
正味の結果は電流経路１、２おび３が同一の電流を経験
し、Ｖｒｅｆはトランジスタ７１０、７１１、７１３の
ダイオード電圧プラス（ｉ×Ｒ）に等しくなる。
７００のバンドギャップＶｒｅｆを発生するために、ｐ
チャネルトランジスタ７１０はｐチャネルトランジスタ
７１５、７１９によってバイアスされる。ｐチャネルト
ランジスタ７１１はトランジスタ７１６、７１８によっ
てバイアスされる。ｎチャネルトランジスタ７１３はｎ
チャネルトランジスタ７１７およびノード７２０によっ
てバイアスされる。ノード７２０はトランジスタ７２
７、７２８によって連続的にノードＰの電圧をレベルシ
フトすることによって引出されることに注目されたい。
正味の結果は電流経路１、２おび３が同一の電流を経験
し、Ｖｒｅｆはトランジスタ７１０、７１１、７１３の
ダイオード電圧プラス（ｉ×Ｒ）に等しくなる。
【図１】この発明に従う電源適応電圧発生回路の機能ブ
ロック図である。
ロック図である。
【図２】この発明に組込まれた、ダイオード基準、バン
ドギャップ基準およびスリープモード基準のための基準
発生器の回路図である。
ドギャップ基準およびスリープモード基準のための基準
発生器の回路図である。
【図３】電源適応内部電圧発生回路のタイミング図であ
る。
る。
【図４】この発明に組込まれた新規のＤＣ−ＤＣ電源電
圧コンバータを示す図である。
圧コンバータを示す図である。
【図５】この発明に組込まれた新規の電源適応Ｖｃｃ検
出回路のブロック図である。
出回路のブロック図である。
【図６】電源適応検出回路のタイミング図である。
【図７】図１に示された電圧調整器のための基準発生回
路の別の実施例の回路図である。
路の別の実施例の回路図である。
１００ モデムＶｃｃ
１０５ バイパス経路
１１５ ｐチャネルトランジスタ
１２０ 増幅器
１３５ 電圧倍加器
１５０ スイッチ
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 エドワード・マックロビー
アメリカ合衆国、92630 カリフォルニ
ア州、レイク・フォレスト、ベルシャ
ー・ウェイ、26401
(72)発明者 ラジフ・グプタ
アメリカ合衆国、92621 カリフォルニ
ア州、ブレア、ムーアパーク・ドライ
ブ、1776
(72)発明者 ラオウフ・ワイ・ハリム
アメリカ合衆国、92677 カリフォルニ
ア州、ラグナ・ニゲール、コロナド・ポ
イント、25
(56)参考文献 特開 昭59−110225（ＪＰ，Ａ)
特開 昭59−112640（ＪＰ，Ａ)
特開 昭59−121854（ＪＰ，Ａ)
特開 平５−54700（ＪＰ，Ａ)
特開 平５−274876（ＪＰ，Ａ)
特開 平５−336736（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G05F 1/445,1/56
G05F 1/613,1/618
H02M 3/00 - 3/44
G11C 11/34
G11C 17/00
Claims (10)
- 【請求項１】 システムのパワーアップの間に電源電圧
から集積回路に内部電圧を与えて、前記集積回路の内部
バンドギャップ電圧を活性化するための回路であって、
前記電源電圧は２つのレベルの一方を有し、前記内部バ
ンドギャップ電圧は実質的に前記内部電圧で動作可能で
あり、 前記システムのパワーアップ時に第１の基準電圧を発生
するための基準発生器手段と、 前記第１の基準電圧を使用することによって前記電源電
圧を第１の所定電圧に調整するための電圧調整器手段
と、 前記第１の所定電圧を実質的に前記内部電圧まで乗算し
て前記内部バンドギャップ電圧を活性化するための電圧
乗算器手段と、さらに前記電源電圧および前記基準発生
器手段に結合され、前記基準発生器手段を不能化し、か
つ前記システムのパワーアップ後所定遅延後に前記内部
バンドギャップ電圧を第２の基準電圧として前記電圧調
整器手段に与えるための第１の切換手段とを含み、 前記基準発生器手段は前記内部バンドギャップ電圧が基
準電圧として活性化された場合に非活性化される、集積
回路に内部電圧を与えるための回路。 - 【請求項２】 前記基準発生器手段は、 パワーアップ時に前記第１の基準電圧を発生するように
順方向バイアスされたダイオード接続されたトランジス
タを含む、請求項１に記載の回路。 - 【請求項３】 前記電源電圧を直接前記集積回路に供給
するためバイパス手段をさらに含み、前記バイパス手段
は前記電源電圧が前記内部電圧と同じレベルの場合に動
作し、 前記電源電圧が前記２つのレベルの一方にあるかどうか
を判定するための検出手段を含み、前記検出手段は前記
電源電圧が前記内部電圧と同じレベルの場合に前記バイ
パス手段を活性化し、前記検出手段は前記バンドギャッ
プ電圧を参照し、 前記電源電圧が前記内部電圧と同じレベルにあるかどう
かに従って前記バイパス手段と前記電圧乗算器手段との
１つから電圧を選択するための第２の切換手段をさらに
含む、請求項２に記載の回路。 - 【請求項４】 前記第１の切換手段に結合され、前記回
路がスリープモードにある場合に前記電圧調整器手段の
ための第３の基準電圧を発生するためのスリープモード
手段をさらに含み、前記第１の切換手段は前記バンドギ
ャップ電圧が前記スリープモードの間に非活性化された
場合に前記スリープモードを活性化する、請求項３に記
載の回路。 - 【請求項５】 システムの周辺装置にシステムのパワー
アップ時に該システムの電源電圧によって内部電圧を供
給するための回路であって、前記電源電圧は前記第１お
よび第２のレベルの一方であり、 前記周辺装置に結合され、前記システムのパワーアップ
時に第１の基準電圧を発生するための第１の基準発生器
手段と、 前記第１の基準発生器手段に結合され、前記第１の基準
電圧を使用することによって所定の電圧レベルで前記シ
ステムから前記電源電圧を受取り、かつそれを調整する
ための電圧調整器手段と、 前記電圧調整器手段に結合され、前記所定電圧レベルを
実質的に前記第１のレベルまで上昇させるための乗算器
手段と、 パワーアップ後所定遅延後に前記所定電圧が実質的に前
記第１のレベルに到達したときに活性化され、バンドギ
ャップ基準電圧を前記電圧調整器手段に与えるためのバ
ンドギャップ基準発生器手段とを含み、前記遅延により
該システムからの前記電源電圧は安定することが可能で
あり、前記回路はさらに前記第１の基準発生器手段に結
合された切換手段を含み、前記バンドギャップ基準発生
器手段および前記調整器手段により前記バンドギャップ
電圧は第２の基準電圧として前記調整器手段に与えら
れ、その後前記所定電圧レベルで前記システムからの前
記電源電圧を調整し、前記切換手段はまた前記バンドギ
ャップ基準発生器手段がパワーアップ後に活性化された
場合に前記第１の基準発生器手段を不能化する、内部電
圧をシステムの周辺装置に供給するための回路。 - 【請求項６】 該システムに結合され、前記第１の基準
発生器手段および前記バンドギャップ基準発生器手段か
らの前記第１および第２の基準電圧を使用してパワーア
ップ時に前記電源電圧の電圧レベルを検出するための検
出手段をさらに含み、前記検出手段は前記電源電圧が前
記内部電圧と同じレベルの場合に所定信号を発生し、 該システムと前記周辺装置との間に結合されたバイパス
手段を含み、前記バイパス手段は前記検出手段からの前
記所定信号によって活性化され、前記電源電圧を前記内
部電圧として前記周辺装置に直接与える、請求項５に記
載の回路。 - 【請求項７】 前記電圧調整器手段に結合され、該シス
テムが所定時間の間アイドル状態であった後該システム
が動作を抑制された状態から復帰するときに前記電圧調
整器手段に第３の基準電圧を与えるための待機モード基
準手段をさらに含み、前記待機モード基準手段は前記電
源電圧の状態を保存して前記周辺装置が構成された状態
のままであることを可能にする、請求項６に記載の回
路。 - 【請求項８】 前記第１の基準発生器手段はパワーアッ
プ時に前記第１の基準電圧を発生する順方向バイアスさ
れたダイオード接続されたトランジスタを含む、請求項
６に記載の回路。 - 【請求項９】 システムの電源電圧から該システムのパ
ワーアップ時に集積回路に内部電圧を与えるための方法
であって、前記電源電圧は２つのレベルの一方であり、 実質的に前記内部電圧でのみ動作するバンドギャップ電
圧を与えるステップと、 パワーアップ時に第１の基準電圧を与えるステップと、 パワーアップ時に調整するための基準として前記第１の
基準電圧を電圧調整器に供給するステップとを含み、 前記電圧調整器は前記電源電圧を第１の所定電圧で調整
し、 前記第１の所定電圧の電圧レベルを電圧乗算器を使って
実質的に前記内部電圧のレベルまで上昇させるステップ
と、 該システムのパワーアップ後所定時間遅延後に前記電圧
乗算器からの実質的に前記内部電圧のレベルで前記バン
ドギャップ電圧を活性化するステップと、さらに該シス
テムからの前記電源電圧が該システムのパワーアップか
ら前記所定時間遅延後に安定した後、基準として前記バ
ンドギャップ電圧を前記電圧調整器に供給するステップ
とを含む、集積回路に内部電圧を与えるための方法。 - 【請求項１０】 前記第１の基準電圧を供給するステッ
プは順方向バイアスされたダイオード接続されたトラン
ジスタを活性化してパワーアップ時に前記第１の基準電
圧を発生するステップを含む、請求項９に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/226,126 US5530398A (en) | 1994-04-11 | 1994-04-11 | Accurate reference generation technique valid during system power-up transients |
| US226126 | 1994-04-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07295664A JPH07295664A (ja) | 1995-11-10 |
| JP3509270B2 true JP3509270B2 (ja) | 2004-03-22 |
Family
ID=22847664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08384495A Expired - Fee Related JP3509270B2 (ja) | 1994-04-11 | 1995-04-10 | 集積回路に内部電圧を与えるための回路、およびその方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5530398A (ja) |
| EP (1) | EP0676857B1 (ja) |
| JP (1) | JP3509270B2 (ja) |
| DE (1) | DE69524985T2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5689179A (en) * | 1996-01-24 | 1997-11-18 | Compaq Computer Corporation | Variable voltage regulator system |
| US5852376A (en) * | 1996-08-23 | 1998-12-22 | Ramtron International Corporation | Bandgap reference based power-on detect circuit including a supression circuit |
| US6094155A (en) * | 1997-08-29 | 2000-07-25 | Burr-Brown Corporation | Dual reference voltage buffer and method for updating CDAC bit capacitors |
| US6333671B1 (en) | 1999-11-03 | 2001-12-25 | International Business Machines Corporation | Sleep mode VDD detune for power reduction |
| JP3338814B2 (ja) | 1999-11-22 | 2002-10-28 | エヌイーシーマイクロシステム株式会社 | バンドギャップレファレンス回路 |
| US6259304B1 (en) * | 1999-12-28 | 2001-07-10 | Kinpo Electronics, Inc. | Real-time standby voltage adjustment circuit |
| DE10106390A1 (de) * | 2001-02-12 | 2002-09-12 | Infineon Technologies Ag | Ladungspumpenanordnung zur Messung, Steuerung oder Regelung der Ausgangssignale einer Ladungspumpe |
| US6559629B1 (en) | 2001-07-09 | 2003-05-06 | Cygnal Integrated Products, Inc. | Supply voltage monitor using bandgap device without feedback |
| ITMI20021901A1 (it) * | 2002-09-06 | 2004-03-07 | Atmel Corp | Sistema di controllo di inserzione di potenza per un convertitore in riduzione di tensione |
| US6924990B2 (en) * | 2003-05-02 | 2005-08-02 | Potentia Semiconductor, Inc. | Power supply arrangements |
| US7148742B2 (en) * | 2004-07-07 | 2006-12-12 | Micron Technology, Inc. | Power supply voltage detection circuitry and methods for use of the same |
| US7765418B2 (en) * | 2007-03-15 | 2010-07-27 | Qimonda North America Corp. | Multi-mode voltage supply circuit |
| US8289798B2 (en) * | 2010-03-17 | 2012-10-16 | International Business Machines Corporation | Voltage regulator bypass in memory device |
| DE102012007899B4 (de) | 2012-04-23 | 2017-09-07 | Tdk-Micronas Gmbh | Spannungsregler |
| US11296599B1 (en) * | 2021-04-20 | 2022-04-05 | Apple Inc. | Analog supply generation using low-voltage digital supply |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5698012A (en) * | 1980-01-09 | 1981-08-07 | Sony Tektronix Corp | Amplitude limiting circuit |
| US4585955B1 (en) * | 1982-12-15 | 2000-11-21 | Tokyo Shibaura Electric Co | Internally regulated power voltage circuit for mis semiconductor integrated circuit |
| US4730122A (en) * | 1986-09-18 | 1988-03-08 | International Business Machines Corporation | Power supply adapter systems |
| US5184031A (en) * | 1990-02-08 | 1993-02-02 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit |
| JPH03290895A (ja) * | 1990-04-06 | 1991-12-20 | Sony Corp | 半導体集積回路装置 |
| EP0470498A3 (en) * | 1990-07-31 | 1993-06-09 | Texas Instruments Incorporated | Improvements in or relating to integrated circuits |
| JP2642512B2 (ja) * | 1990-11-16 | 1997-08-20 | シャープ株式会社 | 半導体集積回路 |
| JP2848500B2 (ja) * | 1991-04-04 | 1999-01-20 | 三菱電機株式会社 | インタフェースシステム |
| JP2727809B2 (ja) * | 1991-08-26 | 1998-03-18 | 日本電気株式会社 | 半導体集積回路 |
| JPH06103748A (ja) * | 1992-09-16 | 1994-04-15 | Mitsubishi Electric Corp | Ｉｃメモリカードの電源制御回路 |
-
1994
- 1994-04-11 US US08/226,126 patent/US5530398A/en not_active Expired - Lifetime
-
1995
- 1995-03-31 EP EP95104837A patent/EP0676857B1/en not_active Expired - Lifetime
- 1995-03-31 DE DE69524985T patent/DE69524985T2/de not_active Expired - Lifetime
- 1995-04-10 JP JP08384495A patent/JP3509270B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0676857B1 (en) | 2002-01-16 |
| DE69524985T2 (de) | 2002-08-29 |
| EP0676857A2 (en) | 1995-10-11 |
| JPH07295664A (ja) | 1995-11-10 |
| US5530398A (en) | 1996-06-25 |
| EP0676857A3 (en) | 1996-08-28 |
| DE69524985D1 (de) | 2002-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3509270B2 (ja) | 集積回路に内部電圧を与えるための回路、およびその方法 | |
| JP3962225B2 (ja) | 自己リフレッシュ・オンチップ電圧生成器 | |
| US5532576A (en) | Efficient, well regulated, DC-DC power supply up-converter for CMOS integrated circuits | |
| KR100909576B1 (ko) | 내장형 공급 스위칭을 가진 스위칭 전원 제어기 | |
| US7106034B2 (en) | Voltage regulator circuit with a low quiescent current | |
| JP2604530B2 (ja) | 基板電圧及び昇圧電圧を発生する電圧発生回路 | |
| US20020093854A1 (en) | Method and circuit for regulating the output voltage from a charge pump circuit, and memory device using same | |
| US20070120544A1 (en) | Single-pin tracking/soft-start function with timer control | |
| US6713996B2 (en) | Ultra low power tracked low voltage reference source | |
| JP2000236657A (ja) | 昇圧回路 | |
| US7034587B2 (en) | Conditioned and robust ultra-low power power-on reset sequencer for integrated circuits | |
| WO2007041500A2 (en) | Mcu with power saving mode | |
| US6911807B2 (en) | Method and circuit for limiting a pumped voltage | |
| JP2006512632A (ja) | 電圧ダウンコンバータのためのパワーオン管理 | |
| US5514951A (en) | Supply-discriminating supply-adaptive electronic system | |
| US6498467B1 (en) | Ultra-low-power mode for a voltage regulator | |
| US6300810B1 (en) | Voltage down converter with switched hysteresis | |
| US7157894B2 (en) | Low power start-up circuit for current mirror based reference generators | |
| EP1026691A2 (en) | Dynamic regulation scheme for high speed charge pumps | |
| US20230221744A1 (en) | Charge pump based low dropout regulator | |
| JPH07122992B2 (ja) | 半導体集積回路 | |
| JP2000339068A (ja) | 全ての出力をモニタリングすることなしに主ａｔｘ出力をアクセスする方法 | |
| US20240275282A1 (en) | Circuit and method for start-up of reference circuits in devices with a plurality of supply voltages | |
| JP2005092401A (ja) | 電源回路 | |
| JP2002218739A (ja) | 電源回路及びそれを用いた半導体カード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031209 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031222 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |