CN100409145C - 管芯上集成电路 - Google Patents

管芯上集成电路 Download PDF

Info

Publication number
CN100409145C
CN100409145C CNB038083051A CN03808305A CN100409145C CN 100409145 C CN100409145 C CN 100409145C CN B038083051 A CNB038083051 A CN B038083051A CN 03808305 A CN03808305 A CN 03808305A CN 100409145 C CN100409145 C CN 100409145C
Authority
CN
China
Prior art keywords
voltage
coupled
circuit
comparer
differentiator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB038083051A
Other languages
English (en)
Other versions
CN1647014A (zh
Inventor
K·张
L·伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1647014A publication Critical patent/CN1647014A/zh
Application granted granted Critical
Publication of CN100409145C publication Critical patent/CN100409145C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

根据一个实施例，揭示了一种集成电路。该集成电路包括多个电路块。每个电路块都包括电压微分器，它生成用于该电路块的局部电源。

Description

管芯上集成电路
版权通告
这里包含的是受版权保护的资料。版权所有人不反对任何人对专利和商标局的专利文件或记录的专利揭示内容的复制，但保留另外的所有版权。
发明领域
本发明涉及集成电路，尤其涉及在集成电路上产生多种电源电压。
背景
近来，对于高性能计算机系统来说，功耗已变成重要的问题。结果，对现代超大规模集成(VLSI)系统来说，低功率设计已变得非常重要。降低集成电路(IC)中的功耗的最有效方式是降低IC处的电源电压(Vcc)。
为了同时实现高性能和低功率，开发了各种技术，多Vcc设计。但是，由于较高的封装和布线成本，通常很难使用常规片外(off-chip)稳压器形成多Vcc设计。
附图概述
通过以下给出的详细描述和本发明各种实施例的附图将更完整地理解本发明。但是，不应用附图将本发明限制成具体实施例，其仅用于说明和理解。
图1是集成电路的一个实施例的框图；
图2是电路块的一个实施例的框图；以及
图3示出电压微分器的一个实施例。
具体实施方式
描述使用管芯上(on-die)的电压微分器将集成电路(IC)上的一个或多个电路块下电(power-down)的结构。在以下的描述中，阐述大量细节。但是，本技术领域内的熟练技术人员显而易见的是，可以不用这些具体细节而实施本发明。在其它情况中，公知的结构和装置以框图形式而非详细地示出，以避免模糊本发明。
说明书中对“一个实施例”或“一实施例”的参考表示联系实施例描述的特定特点、结构或特性包含在本发明的至少一个实施例中。说明书中各处中短语“在一个实施例中”的出现不必都涉及同一实施例。
图1是IC 100的一个实施例的框图。根据一个实施例，IC 100被分成25个电路块110。在进一步的实施例中，每个电路块110包括电压微分器120。每个电压微分器120都从外部电源(Vcc_global)生成局部电源(Vcc_local)。在一个实施例中，只要包含微分器120的具体电路块110在待机状态下工作，微分器120就切断Vcc_local。本技术领域内的普通技术人员将理解，IC 100内可采用其它数量的电路块110。
图2是电路块110的一个实施例的框图。电路块110包括电压微分器120、功能单元块(FUB)230和控制模块250。FUB230耦合到电压微分器120。在一个实施例中，FUB230是逻辑电路，它具有IC 100内的各种元件(例如，微处理器逻辑、微控制器逻辑、存储器逻辑等等)。FUB230由从电压微分器120接收的Vcc_local供电。
控制模块250耦合到电压微分器120和FUB230。控制模块根据FUB230电路的状态确定电路块110的工作模式。根据一个实施例，控制模块250将待机信号(SLP)发送到电压微分器120。SLP用于表示FUB230当前处于工作模式还是待机模式。
如果FUB230处于工作模式，则控制模块250将高逻辑电平(例如，逻辑1)发送到电压微分器120，表示将生成Vcc_local并将其传送到FUB230。但是，如果FUB230空闲，则控制模块250将低逻辑电平(例如，逻辑0)发送到电压微分器120，表示将把FUB230下电。因此，不生成Vcc_local，并保存电能。
图3示出电压微分器120的一个实施例。电压微分器120包括电阻R1和R2、比较器350、倒相器、与非(NAND)门电路、PMOS晶体管(P)和电容器。电阻R1和R2用于生成用于比较器350的基准电压(VREF)。基准电压由等式VREF＝R2*Vcc/(R1+R2)表示。在一个实施例中，VREF可通过改变电阻R1和R2的阻值在每个电路块110处被调整为所需电压。
在比较器350的一个输入处接收VREF。比较器350在其第二输入处接收来自晶体管P的Vcc_local的反馈。比较器350比较VREF和Vcc_local。如果Vcc_local落到VREF之下，则比较器350的输出被激活到逻辑0。根据一个实施例，比较器350是运算放大器。但是，本技术领域内的普通技术人员之一将理解，其它比较逻辑电路也可用于实现比较器350。
倒相器耦合到比较器350的输出并颠倒从比较器350接收的输出值。倒相器的输出耦合到NAND门电路的一个输入。NAND门电路在其第二输入处接收SLP信号。只要NAND门电路的输入和SLP信号都是逻辑1，则NAND门电路被激活到逻辑0。在其它实施例中，倒相器可不包括在电压微分器120内。在这种实施例中，NAND门电路可由与门电路(and-gate)代替。
晶体管P的栅极耦合到NAND门电路的输出。晶体管P的源极耦合到Vcc_global，而漏极耦合到比较器350的输入、电容器和FUB230。只要NAND门电路被激活到逻辑0，就激活晶体管P。
在FUB230工作模式(例如，SLP＝逻辑1)期间，只要Vcc_local落到VREF之下，就激活晶体管P。具体地，比较器350检测到这种情况并被激活到逻辑0。倒相器将逻辑0信号转换为逻辑1。因此，NAND门电路被激活到逻辑0，激活晶体管P的栅极。晶体管P给去耦电容器充电，增加Vcc_local。如果Vcc_local大于VREF，则晶体管P被切断。结果，Vcc_local总是接近于VREF。
在待机模式期间，由于接收到的SLP值是逻辑0，NAND门电路被去激活。因此，晶体管P被切断。Vcc_local将下降并明显减少给电路块110的泄漏功率。
管芯上的电压微分器的使用使得在IC内产生用于每个电路块的局部电源电压，其降低功率耗散。此外，与管芯上的电压微分器组合的下电(或待机)控制机构显著减少空闲时间内电路块的泄漏功率。
在阅读以上描述之后，本发明的许多变换和修改将无疑变成是本技术领域内的普通技术人员显见的，可以理解，所示和通过说明描述的任何特定实施例决非旨在被理解成限制。因此，各种实施例的详细参考不旨在限制权利要求书的范围，其中仅叙述被认为是本发明的那些特点。

Claims (19)

1. 一种集成电路，其特征在于，包括多个电路块，每个电路块都具有：
电压微分器，用于接收外部电源并提供用于电路块的局部电源；以及
控制模块，耦合于所述电压微分器，用于确定所述电路块的工作模式，并且如果所述电路块工作于正常功率模式则向所述电路块提供所述局部电源，而如果所述电路块工作于待机模式则切断所述局部电源。
2. 如权利要求1所述的集成电路，其特征在于，每个电路块还包括功能单元块，耦合于所述控制模块和所述电压微分器，用于接收所述局部电源。
3. 如权利要求2所述的集成电路，其特征在于，所述控制模块根据所述功能单元块的状态确定电路块的工作模式。
4. 如权利要求1所述的集成电路，其特征在于，所述控制模块生成待机信号，它被发送到所述电压微分器以表示电路块工作于正常功率模式还是待机模式。
5. 如权利要求2所述的集成电路，其特征在于，所述电压微分器包括：
电压基准发生器，它生成基准电压；以及
比较器，它耦合到所述电压基准发生器以比较基准电压和局部电源电压。
6. 如权利要求5所述的集成电路，其特征在于，所述电压微分器进一步包括：
倒相器，它耦合到比较器的输出；
NAND门电路，其第一输入耦合到倒相器的输出而第二输入耦合到控制模块用于接收待机信号；
PMOS晶体管，其栅极耦合到NAND门电路的输出而漏极耦合到功能单元块和比较器；以及
电容器，它耦合到PMOS晶体管的漏极。
7. 如权利要求5所述的集成电路，其特征在于，所述比较器包括运算放大器。
8. 如权利要求5所述的集成电路，其特征在于，所述电压基准发生器包括：
第一电阻，它耦合到全局电压电源和所述比较器；以及
第二电阻，它耦合到所述第一电阻、所述比较器和地。
9. 如权利要求3所述的集成电路，其特征在于，只要所述功能单元块处于非活动状态，电路块就工作于待机模式。
10. 一种集成电路内的电路块，其特征在于，该电路块包括：
电压微分器，用于接收外部电源并提供用于电路块的局部电源；
功能单元块，它耦合到所述电压微分器；以及
控制模块，它耦合到所述电压微分器和功能单元块并确定电路块的工作模式，并且如果所述电路块工作于正常功率模式则向所述电路块提供所述局部电源，而如果所述电路块工作于待机模式则切断所述局部电源。
11. 如权利要求10所述的电路块，其特征在于，所述控制模块生成待机信号，它被发送到电压微分器并表示所述电路块工作于正常功率模式还是待机模式。
12. 如权利要求10所述的电路块，其特征在于，所述电压微分器包括：
电压基准发生器，它生成基准电压；以及
比较器，它耦合到电压基准发生器并将基准电压和局部电源电压进行比较。
13. 如权利要求12所述的电路块，其特征在于，电压微分器进一步包括：
倒相器，它耦合到比较器的输出；
NAND门电路，其第一输入耦合到倒相器的输出而第二输入耦合到控制模块用于接收待机信号；
PMOS晶体管，其栅极耦合到NAND门电路的输出而漏极耦合到功能单元块和比较器；以及
电容器，它耦合到PMOS晶体管的漏极。
14. 如权利要求12所述的电路块，其特征在于，比较器包括运算放大器。
15. 如权利要求12所述的电路块，其特征在于，电压基准发生器包括：
第一电阻，它耦合到全局电压电源和比较器；以及
第二电阻，它耦合到第一电阻、比较器和地。
16. 一种电压微分器，其特征在于，包括：
电压基准发生器，它从全局电源生成基准电压；
比较器，它耦合到电压基准发生器并将基准电压与电压微分器处生成的局部电源电压进行比较；
用于组合待机信号和所述比较器的输出并产生所述局部电源电压的电路，
其中由耦合到所述电压微分器的控制模块确定所述电压微分器的工作模式，使得如果所述电压微分器工作于正常功率模式则提供所述局部电源，而如果所述电压微分器工作于待机模式则切断所述局部电源。
17. 如权利要求16所述的电压微分器，其特征在于，所述电路包括：
倒相器，它耦合到比较器的输出；
NAND门电路，其第一输入耦合到倒相器的输出而第二输入用于接收所述待机信号；
PMOS晶体管，其栅极耦合到NAND门电路的输出而漏极耦合到比较器并产生所述局部电源电压；以及
电容器，它耦合到PMOS晶体管的漏极。
18. 如权利要求16所述的电压微分器，其特征在于，所述比较器包括运算放大器。
19. 如权利要求16所述的电压微分器，其特征在于，所述电压基准发生器包括：
第一电阻，它耦合到全局电压电源和比较器；以及
第二电阻，它耦合到第一电阻、比较器和地。
CNB038083051A 2002-03-11 2003-02-14 管芯上集成电路 Expired - Fee Related CN100409145C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/095,864 2002-03-11
US10/095,864 US6982500B2 (en) 2002-03-11 2002-03-11 Power-down scheme for an on-die voltage differentiator design

Publications (2)

Publication Number Publication Date
CN1647014A CN1647014A (zh) 2005-07-27
CN100409145C true CN100409145C (zh) 2008-08-06

Family

ID=27788268

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038083051A Expired - Fee Related CN100409145C (zh) 2002-03-11 2003-02-14 管芯上集成电路

Country Status (8)

Country Link
US (1) US6982500B2 (zh)
KR (1) KR100603878B1 (zh)
CN (1) CN100409145C (zh)
AU (1) AU2003216281A1 (zh)
DE (1) DE10392376T5 (zh)
GB (1) GB2401700B (zh)
TW (1) TWI277181B (zh)
WO (1) WO2003079172A2 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7228457B2 (en) 2004-03-16 2007-06-05 Arm Limited Performing diagnostic operations upon a data processing apparatus with power down support
US7511388B2 (en) * 2006-06-06 2009-03-31 Silicon Laboratories, Inc. System and method of detection of power loss in powered ethernet devices
CN102448214A (zh) * 2010-10-13 2012-05-09 飞虹高科股份有限公司 电能管理电路及其控制电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5272677A (en) * 1991-10-09 1993-12-21 Nec Corporation Semiconductor memory device equipped with step-down power voltage supply system for sense amplifier circuit arrays
US6078539A (en) * 1999-02-04 2000-06-20 Saifun Semiconductors Ltd. Method and device for initiating a memory array during power up
US20010054760A1 (en) * 2000-06-22 2001-12-27 Takayasu Ito Semiconductor integrated circuit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2991270B2 (ja) * 1993-04-26 1999-12-20 キヤノン株式会社 カラーフィルターの製造方法
US5686887A (en) * 1994-12-07 1997-11-11 Schoeferisch Aeusserung Anstalt Electronic locating device
US5744944A (en) * 1995-12-13 1998-04-28 Sgs-Thomson Microelectronics, Inc. Programmable bandwidth voltage regulator
TW382670B (en) * 1996-11-21 2000-02-21 Hitachi Ltd Low power processor
US6308312B1 (en) * 1997-12-19 2001-10-23 Texas Instruments Incorporated System and method for controlling leakage current in an integrated circuit using current limiting devices
TW453032B (en) * 1998-09-09 2001-09-01 Hitachi Ltd Semiconductor integrated circuit apparatus
KR20010011895A (ko) * 1999-07-31 2001-02-15 윤종용 가정용 전자제품의 초절전 대기전원장치 및 이를 이용한 가정용 전자제품의 전원공급장치
ATE401597T1 (de) 2000-01-24 2008-08-15 Broadcom Corp System und verfahren zur kompensation von durch versorgungsspannung induzierten signalverzögerungsfehlanpassungen

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5272677A (en) * 1991-10-09 1993-12-21 Nec Corporation Semiconductor memory device equipped with step-down power voltage supply system for sense amplifier circuit arrays
US6078539A (en) * 1999-02-04 2000-06-20 Saifun Semiconductors Ltd. Method and device for initiating a memory array during power up
US20010054760A1 (en) * 2000-06-22 2001-12-27 Takayasu Ito Semiconductor integrated circuit

Also Published As

Publication number Publication date
GB2401700B (en) 2006-05-31
TW200400603A (en) 2004-01-01
AU2003216281A1 (en) 2003-09-29
KR20040102036A (ko) 2004-12-03
AU2003216281A8 (en) 2003-09-29
GB0419923D0 (en) 2004-10-13
CN1647014A (zh) 2005-07-27
GB2401700A (en) 2004-11-17
TWI277181B (en) 2007-03-21
WO2003079172A2 (en) 2003-09-25
KR100603878B1 (ko) 2006-07-24
WO2003079172A3 (en) 2004-08-05
US20030168914A1 (en) 2003-09-11
US6982500B2 (en) 2006-01-03
DE10392376T5 (de) 2005-04-07

Similar Documents

Publication Publication Date Title
US7652504B2 (en) Low latency, power-down safe level shifter
KR100631953B1 (ko) 메모리 장치
TW200522082A (en) Power-up circuit in semiconductor memory device
US6016072A (en) Regulator system for an on-chip supply voltage generator
CN100419911C (zh) 半导体存储器件的激活电路
CN100409145C (zh) 管芯上集成电路
CN107294516B (zh) 一种无静态功耗的上电复位电路
US7290154B2 (en) Probabilistic and introverted switching to conserve energy in a digital system
KR100633826B1 (ko) 온-다이 전압 미분기 설계를 위한 동적인 전압 스케일링스킴
KR100230372B1 (ko) 반도체 메모리 장치의 내부 전압 변환기
EP3852271A1 (en) Io analog rail control circuit for power ramps
KR100260396B1 (ko) 전력 소모가 적은 반도체 장치의 출력 버퍼
CN107731257B (zh) 一种数据恢复电路及具备数据恢复功能的装置
KR100806605B1 (ko) 반도체메모리장치의 내부전원전압발생회로
KR100728555B1 (ko) 반도체 집적 회로의 파워 업 신호 공급 장치
CN109088630B (zh) 包括功率门控电路的半导体装置
KR100265609B1 (ko) 주기변환형 고전압 발생장치
Rajani et al. Novel stable sram for ultra low power deep submicron cache memories
KR100706831B1 (ko) 반도체 메모리 장치의 내부 전원 싱크 회로
KR101423867B1 (ko) L2 이상의 레벨 캐쉬 캐시를 관리하는 장치 및 방법
KR100224763B1 (ko) 반도체 메모리 장치의 전원전압 공급회로
Sharma et al. Low Power Subthreshold Voltage Level Shifter Design Using SVL Technique.
CN116414207A (zh) 数据保持电路和方法
Hsieh et al. In-situ self-aware adaptive power control system with multi-mode power gating network
Sutaone et al. Rhythmic codebook of 300mV precharge, 1ns, low power SRAM in vector quantizers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080806

Termination date: 20180214