KR100600685B1 - Physical quantity sensor - Google Patents

Physical quantity sensor Download PDF

Info

Publication number
KR100600685B1
KR100600685B1 KR1020050010650A KR20050010650A KR100600685B1 KR 100600685 B1 KR100600685 B1 KR 100600685B1 KR 1020050010650 A KR1020050010650 A KR 1020050010650A KR 20050010650 A KR20050010650 A KR 20050010650A KR 100600685 B1 KR100600685 B1 KR 100600685B1
Authority
KR
South Korea
Prior art keywords
opening
insulating film
layer
substrate
conductive
Prior art date
Application number
KR1020050010650A
Other languages
Korean (ko)
Other versions
KR20060041754A (en
Inventor
도시오 오하시
Original Assignee
야마하 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마하 가부시키가이샤 filed Critical 야마하 가부시키가이샤
Publication of KR20060041754A publication Critical patent/KR20060041754A/en
Application granted granted Critical
Publication of KR100600685B1 publication Critical patent/KR100600685B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/84Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01PMEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/125Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by capacitive pick-up
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01PMEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802Details
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01PMEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/12Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by alteration of electrical resistance
    • G01P15/123Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by alteration of electrical resistance by piezo-resistive elements, e.g. semiconductor strain gauges
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01PMEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/18Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration in two or more dimensions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/30Piezoelectric or electrostrictive devices with mechanical input and electrical output, e.g. functioning as generators or sensors

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Pressure Sensors (AREA)

Abstract

물리량 센서는 각각 저항과 단자를 실현하는 제1 및 제2 반도체층, 및 기판의 주요면을 일부 노출시키는 절연막의 개구에 관련한 도전성 가중부를 갖는 복수의 압전 센서를 이용하여 구성된다. 두 반도체층은 절연막 상의 개구 주변으로부터 개구의 내측으로 연장되어 있어 도전성 가중부를 부유 상태로 3차원 지지하므로, 3차원 변위를 실현할 수 있다. 용량 전극층은 도전성 가중부와 함께 용량을 형성하도록 기판의 주요면상에서 개구의 저부에 배열되어 있다. 도전성 가중부의 변위는 저항 변형과 용량 변형에 기초하여 검출된다. 따라서, 축소된 칩 크기로 가속도, 진동, 경사도 등의 물리량을 검출할 수가 있다.The physical quantity sensor is configured using a plurality of piezoelectric sensors each having a first and second semiconductor layer for realizing a resistance and a terminal, and a conductive weighting portion associated with an opening in the insulating film for partially exposing the main surface of the substrate. Since the two semiconductor layers extend from the periphery of the opening on the insulating film to the inside of the opening and support the conductive weight portion in a floating state three-dimensionally, three-dimensional displacement can be realized. The capacitive electrode layer is arranged at the bottom of the opening on the main surface of the substrate to form a capacitance with the conductive weighting portion. The displacement of the conductive weighting portion is detected based on the resistance strain and the capacitance strain. Therefore, it is possible to detect physical quantities such as acceleration, vibration, and inclination with the reduced chip size.

도전성 가중부, 용량 전극층, 저항 변형, 용량 변형, 압전 센서, Conductive weighting part, capacitive electrode layer, resistance strain, capacitance strain, piezoelectric sensor,

Description

물리량 센서{PHYSICAL QUANTITY SENSOR}Physical quantity sensor {PHYSICAL QUANTITY SENSOR}

도 1은 본 발명의 바람직한 실시예에 따른 물리량 센서가 설치된 IC 장치를 나타내는 사시도.1 is a perspective view showing an IC device provided with a physical quantity sensor according to a preferred embodiment of the present invention.

도 2는 물리량 센서의 실제 동작을 시뮬레이팅하는 등가 회로를 나타내는 회로도.2 is a circuit diagram illustrating an equivalent circuit that simulates the actual operation of a physical quantity sensor.

도 3은 도 1에 도시된 IC 장치의 제조 방법에서 절연막의 형성에 관한 제1 단계를 나타내는 단면도.3 is a cross-sectional view showing a first step relating to the formation of an insulating film in the method of manufacturing the IC device shown in FIG. 1;

도 4는 도 1에 도시된 IC 장치의 제조 방법에서 폴리실리콘 피착에 관한 제2 단계를 나타내는 단면도.4 is a cross-sectional view showing a second step relating to polysilicon deposition in the method of manufacturing the IC device shown in FIG. 1;

도 5는 도 1에 도시된 IC 장치의 제조 방법에서 패터닝 및 피착에 관한 제3 단계를 나타내는 단면도.FIG. 5 is a sectional view showing a third step relating to patterning and deposition in the method of manufacturing the IC device shown in FIG. 1; FIG.

도 6은 도 1에 도시된 IC 장치의 제조 방법에서 패시베이션 및 개구 형성에 관한 제4 단계를 나타내는 단면도.FIG. 6 is a sectional view showing a fourth step relating to passivation and opening formation in the method of manufacturing the IC device shown in FIG. 1; FIG.

도 7은 도 3에 도시된 제1 단계에 관하여 트랜지스터 관련 영역을 나타내는 단면도.FIG. 7 is a cross-sectional view showing a transistor related region with respect to the first step shown in FIG. 3; FIG.

도 8은 도 4에 도시된 제2 단계에 관하여 트랜지스터 관련 영역을 나타내는 단면도.8 is a cross-sectional view showing a transistor related region with respect to the second step shown in FIG.

도 9는 도 5에 도시된 제3 단계 및 도 6에 도시된 제4 단계에 관하여 트랜지스터 관련 영역을 나타내는 단면도.9 is a cross-sectional view showing a transistor related region with respect to the third step shown in FIG. 5 and the fourth step shown in FIG.

도 10은 제조 방법의 변형예에서 절연막 형성과 폴리실리콘 피착에 관한 트랜지스터 관련 영역을 나타내는 단면도.Fig. 10 is a cross-sectional view showing a transistor related region related to insulating film formation and polysilicon deposition in a modification of the manufacturing method.

도 11은 제조 방법의 변형예에서 폴리실리콘 패터닝 및 접속홀 형성에 관한 트랜지스터 관련 영역을 나타내는 단면도.Fig. 11 is a cross-sectional view showing a transistor related region relating to polysilicon patterning and connection hole formation in a modification of the manufacturing method.

도 12는 제조 방법의 변형예에서 텅스텐 피착 및 패터닝에 관한 트랜지스터 관련 영역을 나타내는 단면도.12 is a cross-sectional view showing a transistor related region relating to tungsten deposition and patterning in a modification of the manufacturing method.

도 13은 본 발명의 제2 실시예에 따른 물리량 센서를 나타내는 사시도.13 is a perspective view showing a physical quantity sensor according to a second embodiment of the present invention.

도 14는 압전 센서에 이용되는 기판의 주요면에 배열되는 회로 구성 소자의 레이아웃을 나타내는 평면도.Fig. 14 is a plan view showing the layout of circuit components arranged on the main surface of the substrate used for the piezoelectric sensor.

도 15는 본 발명의 제3 실시예에 따라서 물리량 센서와 자기 센서들이 동일 기판 상에 배열된 베어링 센서를 도시한 사시도.Fig. 15 is a perspective view showing a bearing sensor in which physical quantity sensors and magnetic sensors are arranged on the same substrate according to the third embodiment of the present invention.

도 16은 도 5에 도시한 제3 단계와 유사하고 도 15에 도시한 베어링 센서에 관한 제조 단계 -자기 센서는 물리량 센서와 함께 동시에 형성됨- 를 도시한 단면도. FIG. 16 is a cross-sectional view similar to the third step shown in FIG. 5 and showing the manufacturing step for the bearing sensor shown in FIG. 15, wherein the magnetic sensor is formed simultaneously with the physical quantity sensor;

도 17은 도 6에 도시한 제4 단계와 유사하고 도 15에 도시한 베어링 센서에 관한 제조 단계 -자기 센서는 물리량 센서와 함께 동시에 형성됨- 를 도시한 단면도.FIG. 17 is a cross-sectional view similar to the fourth step shown in FIG. 6 and showing a manufacturing step for the bearing sensor shown in FIG. 15, wherein the magnetic sensor is formed simultaneously with the physical quantity sensor;

<도면의 주요 부분에 대한 간단한 설명><Brief description of the main parts of the drawing>

10 : 반도체 기판10: semiconductor substrate

12, 14, 18, 20 : 절연막12, 14, 18, 20: insulating film

16, 22X : 용량 전극층16, 22X: capacitive electrode layer

20a : 개구20a: opening

20b : 접속홀20b: connection hole

22 : 폴리실리콘층22: polysilicon layer

22A :압전 센서22A: Piezoelectric Sensor

22a, 22b, 22c : 반도체층22a, 22b, 22c: semiconductor layer

24W : 가중층24W: weight layer

22P, 22Q 및 22R : 저항층22P, 22Q and 22R: Resistive Layer

26 : 층간 절연막26: interlayer insulation film

본 발명은 2차원 방식이나 3차원 방식으로 가속도, 진동, 및 경사도 등의 물리량을 검출하는 물리량 센서에 관한 것으로, 특히 반도체 제조 프로세스에 따라서 제조될 수 있는 정전 용량형 압전 센서에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a physical quantity sensor that detects physical quantities such as acceleration, vibration, and inclination in a two-dimensional or three-dimensional manner, and more particularly, to a capacitive piezoelectric sensor that can be manufactured according to a semiconductor manufacturing process.

본 출원은 일본 특허 출원 번호 제2004-31620호를 우선권 주장하고 있으며, 이의 내용은 본 발명에 참조되고 있다.This application claims priority to Japanese Patent Application No. 2004-31620, the contents of which are referred to in the present invention.

종래, 3차원 방식으로 가속도를 검출하는 능력을 갖는 여러 유형의 압전 센 서가 개발되었으며, 일본 특허 출원 공개 번호 제S62-174978호에서 도 14에서 도시된 바와 같은 압전 센서의 일 예가 개시되어 있다.Conventionally, various types of piezoelectric sensors having the ability to detect acceleration in a three-dimensional manner have been developed, and an example of a piezoelectric sensor as shown in FIG. 14 is disclosed in Japanese Patent Application Laid-open No. S62-174978.

도 14에 도시된 압전 센서에서는, X축 검출기(2X), Y축 검출기(3Y), 및 Z축 검출기(4Z)가 기판(1)의 주요면 상에 배열되고, 이 위에 또한 검출기(2X, 3Y 및 4Z)에 의해 형성된 방향 정보를 처리하는 주변 회로(5)가 배열되어 있다. 여기에서, X축 방향과 Y축 방향 둘 다는 단측면과 장측면으로 이루어지는 장방형의 형상을 갖는 기판(1)의 주요면과 평행하게 놓이며, 여기에서 X축 방향은 기판(1)의 단측면과 평행하게 놓이고, Y축 방향은 기판(1)의 장측면과 평행하게 놓인다. Z축 방향은 기판(1)의 주요면에 대해 수직으로 놓이며, 이것은 또한 X축과 Y축에 각각 수직으로 놓인다. In the piezoelectric sensor shown in FIG. 14, the X-axis detector 2X, the Y-axis detector 3Y, and the Z-axis detector 4Z are arranged on the main surface of the substrate 1, and also above the detector 2X, Peripheral circuits 5 for processing the direction information formed by 3Y and 4Z are arranged. Here, both the X-axis direction and the Y-axis direction lie parallel to the main surface of the substrate 1 having a rectangular shape consisting of short side surfaces and long side surfaces, where the X axis direction is the short side surface of the substrate 1. And the Y-axis direction lies parallel to the long side of the substrate (1). The Z axis direction lies perpendicular to the main plane of the substrate 1, which also lies perpendicular to the X and Y axes, respectively.

X축 검출기는 세 개의 가동 부재(2a 내지 2c)를 가지며, 이들 각각은 캔틸레버(cantilever)식으로 지지되며 서로 길이가 다르게 되어 있고, 가동 부재(2a 내지 2c)의 선단부 각각은 그 가중 기능을 실현하기 위해서 폭이 확장되어 있다. 가동 부재(2a 내지 2c)는 각각 여기에 X축 방향으로 인가되는 가속도에 응답하여 변위되는데, 더 긴 것의 변위가 증가되게 된다. Y축 검출기(3Y)는 세 개의 가동 부재(3a 내지 3c)를 가지며, 이들 각각은 캔틸레버식으로 지지되며 서로 길이가 다르고, 가동 부재(3a 내지 3c)의 선단부 각각은 그 가중 기능을 실현하기 위해서 폭이 확장되어 있다. 가동 부재(3a 내지 3c)는 각각 여기에 Y축 방향으로 인가되는 가속도에 응답하여 변위되게 되는데, 더 긴 것의 변위가 증가하게 된다. 유사하게, Z축 검출기(4Z)도 세 개의 가동 부재(4a 내지 4c)를 가지며, 이들 각각은 캔틸레버식으 로 지지되며, 서로 길이가 다르게 되어 있고, 가동 부재(4a 내지 4c)의 선단부는 각각 그 가중 기능을 실현하기 위해서 폭이 확장되어 있다. 가동 부재(4a 내지 4c)는 각각 여기에 Z축 방향으로 인가되는 가속도에 응답하여 변위되게 되고, 이 때 가장 긴 것의 변위가 증가되게 된다.The X-axis detector has three movable members 2a to 2c, each of which is cantilevered and of different lengths, and each of the leading ends of the movable members 2a to 2c realize its weighting function. In order to do that, the width is extended. The movable members 2a to 2c are respectively displaced in response to the acceleration applied in the X-axis direction, whereby the displacement of the longer one is increased. The Y-axis detector 3Y has three movable members 3a to 3c, each of which is cantilevered and different in length from each other, and each of the distal ends of the movable members 3a to 3c has a weighting function to realize its weighting function. The width is extended. The movable members 3a to 3c are each displaced in response to the acceleration applied in the Y-axis direction, and the displacement of the longer one is increased. Similarly, the Z-axis detector 4Z also has three movable members 4a to 4c, each of which is cantilevered, different in length from each other, and the tips of the movable members 4a to 4c are respectively The width is extended to realize the weighting function. The movable members 4a to 4c are each displaced in response to an acceleration applied thereto in the Z-axis direction, at which time the displacement of the longest one is increased.

모든 가동 부재(2a-2c, 3a-3c, 및 4a-4c)는 기판(1)에 이용되는 실리콘 재료를 에칭하여 제조되고, 여기에서 각 가동 부재의 기저부는 확산 저항으로 실현되는 압저항(piezoresistance)을 갖는다. 따라서, 각 가동 부재는 그 변위를 압저항을 이용하여 전기 신호로 변환할 수 있다.All the movable members 2a-2c, 3a-3c, and 4a-4c are manufactured by etching the silicon material used for the substrate 1, where the base of each movable member is piezoresistance realized by diffusion resistance. Has Therefore, each movable member can convert the displacement into an electrical signal using a piezoresistor.

상술한 바와 같이, 종래 알려진 압전 센서는 X축 방향의 가속도의 검출에 특히 이용되는 가동 부재(2a-2c)를 갖는 X축 검출기(2X), Y축 방향의 가속도의 검출에 특히 이용되는 가동 부재(3a-3c)를 갖는 Y축 검출기(3Y), Z축 방향의 가속도의 검출에 특히 이용되는 가동 부재(4a-4c)를 갖는 Z축 검출기(4Z)가 기판(1)의 주요면 상에 배열되도록 설계된다. 이것은 검출기(2X, 3Y, 및 4Z)가 점유하는 총면적을 증가시키고, 이로 인해 전체 칩의 크기를 증가시키게 된다.As described above, the conventionally known piezoelectric sensor has an X-axis detector 2X having movable members 2a-2c, which are particularly used for the detection of acceleration in the X-axis direction, and a movable member, which is particularly used for detection of the acceleration in the Y-axis direction. A Y-axis detector 3Y having (3a-3c) and a Z-axis detector 4Z having movable members 4a-4c, which are particularly used for detecting acceleration in the Z-axis direction, are provided on the main surface of the substrate 1. Designed to be arranged. This increases the total area occupied by the detectors 2X, 3Y, and 4Z, thereby increasing the size of the entire chip.

본 발명의 목적은 2차원 방식이나 3차원 방식으로 가속도, 진동 및 경사도 등의 물리량을 검출할 수 있는 소형 물리량 센서(예를 들어, 정전 용량 유형 압전 센서)를 제공하는 것이다.An object of the present invention is to provide a small physical quantity sensor (for example, a capacitive type piezoelectric sensor) capable of detecting physical quantities such as acceleration, vibration, and inclination in a two-dimensional or three-dimensional manner.

본 발명의 제1 태양에서, 물리량 센서는 기판과; 상기 기판의 주요면을 부분 노출시키도록 형성된 개구를 갖는 절연막과; 각각 두 개의 단자를 갖는 복수의 압 전 센서 - 각 압전 센서는 그 감지부가 상기 개구의 주변의 다른 위치에서 상기 절연막 상에 부착된 상기 두 개의 단자에 의해 지지되면서 상기 개구에 배열되도록 구성되고, 각 압전 센서는 상기 절연막의 상기 개구 주변으로부터 상기 개구 내측으로 연장되어 있는 코일형 권선 패턴을 갖는 제1 반도체층, 상기 절연막의 상기 개구 주변으로부터 상기 개구 내측으로 연장된 코일형 권선 패턴을 갖는 제2 반도체층, 및 상기 개구에서 상기 제1 및 제2 반도체층의 내측 단부를 상호 연결하는 도전성 가중부를 포함하고, 이로써 상기 절연막 상에 부착된 상기 제1 및 제2 반도체층의 외측 단부가 상기 두 단자를 형성하는 데에 이용되고, 상기 도전성 가중부가 상기 개구에서 부유 상태로 제1 및 제2 반도체층에 의해 지지되어 3차원 변위를 실현함 - 와; 상기 기판의 주요면 상에서 상기 개구의 저부에 배열되어 상기 도전성 가중부와의 사이에 용량을 만드는 용량 전극층을 포함하고, 이로 인해 상기 도전성 가중부의 변위가 상기 제1 및 제2 반도체의 저항의 변형과 상기 용량의 변형에 기초하여 검출되게 된다. In a first aspect of the invention, a physical quantity sensor comprises a substrate; An insulating film having an opening formed to partially expose a main surface of the substrate; A plurality of piezoelectric sensors each having two terminals, each piezoelectric sensor being configured such that its sensing portion is arranged in the opening while being supported by the two terminals attached on the insulating film at different positions around the opening; The piezoelectric sensor includes a first semiconductor layer having a coiled winding pattern extending from the periphery of the opening to the inside of the opening, and a second semiconductor having a coiled winding pattern extending from the periphery of the insulating film to the inside of the opening. A layer and a conductive weighting portion interconnecting the inner ends of the first and second semiconductor layers in the opening, whereby the outer ends of the first and second semiconductor layers attached on the insulating film are connected to the two terminals. Used to form the conductive weighting portion supported by the first and second semiconductor layers in a floating state in the opening Realizing three-dimensional displacements; And a capacitive electrode layer arranged at the bottom of the opening on the main surface of the substrate to form a capacitance between the conductive weights, whereby the displacement of the conductive weights is dependent upon deformation of the resistance of the first and second semiconductors. It is to be detected based on the deformation of the dose.

상기 설명에서, 기판의 주요면이 상측으로 향해 있는 상태에서, 압전 센서의 도전성 가중부는 코일 형상을 갖는 제1 및 제2 반도체층에 의해 지지되어 있어 3차원 변위를 실현할 수 있다. 즉, 압전 센서의 도전성 가중부는 기판의 주요면과 평행하게 인가되는 '수평' 가속도에 응답하여 변위되게 되고, 또한 기판의 주요면에 수직인 수직 방향으로 인가되는 '수직' 가속도에 응답하여 변위되게 된다. 도전성 가중부의 변위는 (압전 효과로 인한) 제1 및 제2 반도체층의 저항 변형 및 용량 변형에 기초하여 검출될 수 있다. 따라서, 용량 변형은 수평 가속도에 응답해서 발 생하는 것이 아니고 수직 가속도에 응답해서 발생하므로, 용량 변형과 관련하여 수평 방향이나 수직 방향으로 인가되는 가속도의 방향을 구별할 수 있게 된다. 이것은 하나의 압전 센서를 이용하여 가속도와 같은 물리량의 2차원 검출을 실현하는 것을 가능하게 하므로, 물리량 센서의 전체 칩 크기를 줄일 수가 있다.In the above description, in the state where the main surface of the substrate is facing upward, the conductive weighting portion of the piezoelectric sensor is supported by the first and second semiconductor layers having a coil shape, thereby realizing three-dimensional displacement. That is, the conductive weight of the piezoelectric sensor is displaced in response to the 'horizontal' acceleration applied in parallel with the main surface of the substrate, and is also displaced in response to the 'vertical' acceleration applied in the vertical direction perpendicular to the main surface of the substrate. do. The displacement of the conductive weighting portion can be detected based on the resistance strain and the capacitance strain of the first and second semiconductor layers (due to the piezoelectric effect). Therefore, since the capacitive deformation does not occur in response to the horizontal acceleration but occurs in response to the vertical acceleration, it is possible to distinguish the direction of the acceleration applied in the horizontal direction or the vertical direction with respect to the capacitive deformation. This makes it possible to realize two-dimensional detection of a physical quantity such as acceleration by using one piezoelectric sensor, thereby reducing the total chip size of the physical quantity sensor.

부가하여, 제1 및 제2 반도체층에 관련하여 제2 용량을 만드는 제2 용량 전극층을 더 제공할 수 있으며, 이 때 도전성 가중부의 변위가 제2 용량의 변형에 관련하여 검출되게 된다. 즉, 가속도가 기판의 주요면 상에서 X축 방향이나 Y축 방향으로 기판에 인가되면, 용량의 변형에 관련하여 가속도의 방향을 구별하는 것이 가능하므로, 3차원의 물리량 검출을 실현할 수가 있다.In addition, it is further possible to provide a second capacitance electrode layer which makes a second capacitance in relation to the first and second semiconductor layers, wherein the displacement of the conductive weighting portion is detected in relation to the deformation of the second capacitance. That is, when acceleration is applied to the substrate in the X-axis direction or Y-axis direction on the main surface of the substrate, it is possible to distinguish the direction of acceleration in relation to the deformation of the capacitance, so that three-dimensional physical quantity detection can be realized.

본 발명의 제2 태양에서, 물리량 센서는 기판과; 상기 기판의 주요면을 부분 노출시키도록 형성된 개구를 갖는 절연막과; 두 개의 단자와 감지부를 각각 갖는 복수의 압전 센서 - 상기 감지부는 상기 절연막의 개구 주변의 다른 위치에 고정된 두 단자에 의해 상기 개구에서 부유 상태로 지지되고, 각 압전 센서는 상기 절연막의 상기 개구의 주변으로부터 상기 개구 내측으로 서로 평행하게 연장된 제1 및 제2 반도체층, 및 상기 개구에서 상기 제1 및 제2 반도체층의 내측 단부를 상호 연결하는 도전성 가중부를 포함하고, 이로써 상기 제1 및 상기 제2 반도체층의 외측 단부가 상기 두 개의 단자를 형성하도록 상기 절연막 상에 고정되고, 상기 도전성 가중부가 상기 제1 및 제2 반도체층에 의해 지지되어 3차원 변위를 실현함 - 와; 상기 기판의 주요면 상에서 상기 개구의 저부에 배열되어 상기 도전성 가중부와의 사이에 용량을 형성하는 용량 전극층을 포함하고, 이로 인해 상기 도전성 가중부의 변위가 상기 제1 및 제2 반도체층의 저항의 변형과 상기 용량의 변형에 기초하여 검출되게 된다.In a second aspect of the invention, a physical quantity sensor comprises a substrate; An insulating film having an opening formed to partially expose a main surface of the substrate; A plurality of piezoelectric sensors each having two terminals and a sensing unit, wherein the sensing unit is supported in a floating state in the opening by two terminals fixed at different positions around the opening of the insulating film, each piezoelectric sensor being connected to the opening of the insulating film First and second semiconductor layers extending parallel to each other from the periphery to the inside of the opening, and conductive weights interconnecting the inner ends of the first and second semiconductor layers at the opening, thereby providing the first and the An outer end of the second semiconductor layer is fixed on the insulating film to form the two terminals, and the conductive weighting portion is supported by the first and second semiconductor layers to realize a three-dimensional displacement; A capacitor electrode layer arranged at a bottom of the opening on the main surface of the substrate to form a capacitance between the conductive weighting portion, whereby the displacement of the conductive weighting portion is dependent upon the resistance of the first and second semiconductor layers. Detected based on the deformation and deformation of the dose.

상기 설명에서, 기판의 주요면이 상측으로 향해 있는 상태에서는, 압전 센서의 도전성 가중부가 제1 및 제2 반도체층에 의해 지지되고, 이 층은 서로 평행하게 연장되어 있어, 이것으로 3차원 변위를 실현할 수 있다. 제1 및 제2 반도체층이 수평으로 지지되는 기판의 주요면 상에서 Y축 방향으로 연장되고, 기판이 X축 방향과 평행하게 놓이는 회전축에 대해 회전되고 이에 따라 경사질 때, 도전성 가중부는 기판의 주요면에 수직인 방향으로만 변위되게 된다. 기판이 Y축 방향과 평행하게 놓이는 다른 회전축에 대해 회전되고 이에 따라 경사질 때, 도전성 가중부는 X축 방향 및 기판의 주요면에 수직인 방향으로 양방향 변위되게 된다. 상술한 도전성 가중부의 변위는 제1 및 제2 반도체층의 저항 변형과 용량 변형에 기초하여 검출되게 된다. 기판이 X축 방향과 평행하게 놓이는 회전축에 대해 경사질 때 발생하는 저항 변형 및 용량 변형과 비교해 보면, 기판이 Y축 방향과 평행하게 놓이는 회전축에 대해 경사질 때 발생하는 저항 변형 및 용량 변형이 더 작다. 이 동작 원리는 저항 변형과 용량 변형에 기초하여 경사각 및 경사 방향을 검출하는 것을 가능하게 한다. 따라서, 이차원 방식으로 경사도 같은 물리량을 검출할 수가 있고, 이에 의해 전체 칩 크기를 줄일 수가 있다.In the above description, in the state where the main surface of the substrate is facing upward, the conductive weighting portion of the piezoelectric sensor is supported by the first and second semiconductor layers, and the layers extend in parallel to each other, thereby providing three-dimensional displacement. It can be realized. When the first and second semiconductor layers extend in the Y-axis direction on the main surface of the substrate supported horizontally, and the substrate is rotated about an axis of rotation that lies parallel to the X-axis direction and is thus inclined, the conductive weighting portion of the substrate Displaced only in the direction perpendicular to the plane. When the substrate is rotated about and inclined with respect to another axis of rotation lying parallel to the Y axis direction, the conductive weights are bidirectionally displaced in the X axis direction and in a direction perpendicular to the main surface of the substrate. The above-described displacement of the conductive weight portion is detected based on the resistance strain and the capacitance strain of the first and second semiconductor layers. Compared to the resistive and capacitive deformations that occur when the substrate is inclined with respect to the axis of rotation lying parallel to the X axis direction, the resistive and capacitive deformations that occur when the substrate is inclined with respect to the axis of rotation lying parallel to the Y axis direction are more small. This operating principle makes it possible to detect the inclination angle and the inclination direction based on the resistance deformation and the capacitance deformation. Therefore, it is possible to detect physical quantities such as inclinations in a two-dimensional manner, thereby reducing the overall chip size.

본 발명의 제3 태양에서, 물리량 센서는 기판과; 상기 기판의 주요면을 부분 노출시키도록 형성된 개구를 갖는 절연막과; 감지부 및 두 개의 단자를 각각 갖는 복수의 압전 센서 - 상기 감지부는 상기 개구와 관련하여 캔틸레버식으로 지지되 고, 각 압전 센서는 상기 절연막의 상기 개구의 주변으로부터 상기 개구 내측으로 서로 평행하게 연장되는 제1 및 제2 반도체층, 및 상기 개구에서 상기 제1 및 제2 반도체층의 내측 단부를 상호 연결하는 도전성 가중부를 포함하고, 이로써 상기 제1 및 제2 반도체층의 외측 단부가 상기 두 개의 단자를 형성하도록 상기 절연막 상에 고정되고, 상기 도전성 가중부가 상기 제1 및 제2 반도체층에 의해 지지되어 3차원 변위를 실현함 - 와; 상기 기판의 주요면 상에서 상기 개구의 저부에 배열되어 상기 도전성 가중부와의 사이에 각각 용량을 형성하는 복수의 용량 전극층을 포함하고, 이로 인해 상기 도전성 가중부의 변위가 상기 제1 및 제2 반도체층의 저항의 변형과 상기 용량의 변형에 기초하여 검출되게 된다.In a third aspect of the invention, a physical quantity sensor comprises a substrate; An insulating film having an opening formed to partially expose a main surface of the substrate; A plurality of piezoelectric sensors each having a sensing portion and two terminals, the sensing portions being cantilevered in relation to the opening, each piezoelectric sensor extending in parallel to each other from the periphery of the opening of the insulating film to the inside of the opening; First and second semiconductor layers, and conductive weights interconnecting inner ends of the first and second semiconductor layers at the openings, whereby outer ends of the first and second semiconductor layers are connected to the two terminals. A conductive weighting portion supported by the first and second semiconductor layers to form a three-dimensional displacement; A plurality of capacitive electrode layers arranged at the bottom of the opening on the main surface of the substrate to form capacitances with the conductive weights, respectively, so that the displacement of the conductive weights is caused by the first and second semiconductor layers. It is detected based on the deformation of the resistance and the deformation of the capacitance.

상기 설명에서, 복수의 압전 센서는 각각 개구 위에서 캔틸레버식으로 지지되며, 이들은 X축 방향과 Y축 방향 각각에서 절연막 상의 여러 위치로부터 개구 내측으로 연장되어 있다. 각각 경사도를 검출할 수 있는 복수의 압전 센서를 조합하여, 물리량을 이차원 방식으로 정밀하게 검출할 수가 있다. 복수의 압전 센서의 감지부가 단일의 개구에 모두 배열되어 있기 때문에, 전체 칩 크기를 줄일 수가 있다.In the above description, a plurality of piezoelectric sensors are each cantileveredly supported above the openings, and they extend inwardly from the various positions on the insulating film in the X-axis direction and the Y-axis direction, respectively. By combining a plurality of piezoelectric sensors each capable of detecting the inclination, it is possible to accurately detect the physical quantity in a two-dimensional manner. Since the sensing portions of the plurality of piezoelectric sensors are all arranged in a single opening, the overall chip size can be reduced.

상술한 바와 같이, 본 발명은 전체 칩 크기를 축소하여 가속도, 진동 및 경사도와 같은 물리량을 2차원 방식이나 3차원 방식으로 검출할 수 있는 소형 물리량 센서를 실현한다. 이 물리량 센서는 기본적으로 반도체층으로 구성되는 용량 유형 압전 센서를 이용하여 구성되므로, 반도체 제조 프로세스로 용이하게 제조될 수 있다. 따라서, 물리량 센서는 주변 회로나 신호 처리 회로에 함께 용이하게 집적화 될 수 있다.As described above, the present invention realizes a compact physical quantity sensor that can reduce physical chip size to detect physical quantities such as acceleration, vibration, and inclination in a two-dimensional or three-dimensional manner. Since this physical quantity sensor is constructed using a capacitive type piezoelectric sensor basically composed of a semiconductor layer, it can be easily manufactured by a semiconductor manufacturing process. Therefore, the physical quantity sensor can be easily integrated together in the peripheral circuit or the signal processing circuit.

본 발명의 이들 및 다른 목적, 태양 및 실시예는 첨부 도면을 참조하여 더욱 상세히 설명될 것이다.These and other objects, aspects, and embodiments of the invention will be described in more detail with reference to the accompanying drawings.

본 발명은 첨부 도면을 참조하여 이하 예시를 들어 더욱 상세히 설명한다.The present invention will be explained in more detail by way of examples below with reference to the accompanying drawings.

도 1은 본 발명의 바람직한 실시예에 따른 물리량 센서가 설치된 IC 장치를 도시한다. 1 illustrates an IC device in which a physical quantity sensor according to a preferred embodiment of the present invention is installed.

도 1에서, 단결정 실리콘으로 구성된 반도체 기판(10)의 주요면은 실리콘 산화물로 구성되는 절연막(12)으로 커버되고, 그 위에 실리콘 산화물로 구성된 절연막(14)이 추가로 형성되어 있다.In Fig. 1, the main surface of the semiconductor substrate 10 made of single crystal silicon is covered with an insulating film 12 made of silicon oxide, and an insulating film 14 made of silicon oxide is further formed thereon.

금속이나 반도체로 구성되는 용량 전극층(16)은 절연막(14) 상에 형성되어 있다. 용량 전극층(16)은 실리콘 질화물로 구성되는 절연막으로 커버될 수 있다. 실리콘 산화물로 구성되는 절연막(20)은 절연막(14) 상에 형성된다. 절연막(20)은 압전 센서(22A)의 감지부가 용량 전극층(16) 위에 배열되도록 하는 "장방형" 개구(20a)를 갖는다. 절연막(20)은 용량 전극층(16)의 단자(T3)를 커버하도록 형성되어 있으며, 여기에서 단자(T3)는 접촉자(K3)를 노출하기 위한 접속홀(20b)을 갖는다. 접촉자(K3)는 접속홀(20b)을 통해 배선층(도시 안됨)과 접속되어 있다.The capacitor electrode layer 16 made of metal or semiconductor is formed on the insulating film 14. The capacitive electrode layer 16 may be covered with an insulating film made of silicon nitride. An insulating film 20 made of silicon oxide is formed on the insulating film 14. The insulating film 20 has a " rectangular " opening 20a that allows the sensing portion of the piezoelectric sensor 22A to be arranged over the capacitive electrode layer 16. As shown in FIG. The insulating film 20 is formed to cover the terminal T 3 of the capacitor electrode layer 16, where the terminal T 3 has a connection hole 20b for exposing the contactor K 3 . The contactor K 3 is connected to a wiring layer (not shown) through the connection hole 20b.

압전 센서(22A)는 그 대향 측에서 돌출되어 절연막(20)의 대향 측에 각각 고정되는 단자(T1 및 T2)를 가지며, 이 때 그 감지부는 단자(T1 및 T2 )에 의해 지지되 어 개구(20a)에 배열되어 있다. 압전 센서(22A)는 절연막(20) 상의 개구(20a)의 일 측면에서 코일형 권선 패턴이 내측으로 연장되어 있는 제1 반도체층(22a), 절연막(20) 상의 개구(20a)의 다른 측면에서 코일형 권선 패턴이 내측으로 연장되어 있는 제2 반도체층(22b), 및 반도체층(22a 및 22b)의 내측 단부와 연속하여 형성되며 그 위에 가중층(weight layer)(24W)이 설치된 제3 반도체층(22c)을 포함하고, 여기에서 단자(T1 및 T2)는 반도체층(22a 및 22b)의 외측 단부를 절연막(20) 상에 고정하여 형성되게 된다. 감지부는 3차원 방식으로 제3 반도체층(22c)을 제1 및 제2 반도체층(22a 및 22b)에 의해 지지하여 실현되게 된다. 모든 반도체층(22a 내지 22c)은 도핑된 폴리실리콘 등으로 구성되며, 가중층(24W)은, 예를 들어 텅스텐이나 텅스텐 규화물로 구성된다. 텅스텐은 비교적 작은 패턴으로 충분한 관성 질량을 생성하는 고농도이다. 용량(또는 정전 용량)은 반도체층(22a 내지 22c)과 용량 전극층(16) 사이에서 실현된다.The piezoelectric sensor 22A has terminals T 1 and T 2 which protrude from opposite sides thereof and are fixed to opposite sides of the insulating film 20, wherein the sensing section is supported by the terminals T 1 and T 2 . And arranged in the opening 20a. The piezoelectric sensor 22A has a first semiconductor layer 22a in which a coiled winding pattern extends inwardly at one side of the opening 20a on the insulating film 20, and at the other side of the opening 20a on the insulating film 20. A third semiconductor layer 22b having a coiled winding pattern extending inwardly, and a third semiconductor formed continuously with the inner ends of the semiconductor layers 22a and 22b and having a weight layer 24W disposed thereon. Layer 22c, wherein the terminals T 1 and T 2 are formed by fixing the outer ends of the semiconductor layers 22a and 22b on the insulating film 20. The sensing unit is realized by supporting the third semiconductor layer 22c by the first and second semiconductor layers 22a and 22b in a three-dimensional manner. All of the semiconductor layers 22a to 22c are made of doped polysilicon or the like, and the weighting layer 24W is made of, for example, tungsten or tungsten silicide. Tungsten is a high concentration that produces sufficient inertial mass in a relatively small pattern. The capacitance (or capacitance) is realized between the semiconductor layers 22a to 22c and the capacitor electrode layer 16.

제2 반도체층(22b)의 우측에는, 용량 전극층(22X)이 개구(20a)의 미리 지정된 측면(A1)과 평행하게 연장되도록 배열된다. 용량 전극층(22X)은 절연막(20) 상에 고정되는 단자(T4)를 갖는다. 용량이 제2 반도체층(22b)과 용량 전극층(22X) 사이에서 실현된다. 용량 전극층(22X)은 캔틸레버식으로 형성되지만, 개구(20a)의 측벽이나 절연막(20) 상에 연장되는 고정 전극층으로 형성될 수 있다.On the right side of the second semiconductor layer 22b, the capacitor electrode layer 22X is arranged to extend in parallel with the predetermined side surface A 1 of the opening 20a. The capacitor electrode layer 22X has a terminal T 4 fixed on the insulating film 20. The capacitance is realized between the second semiconductor layer 22b and the capacitor electrode layer 22X. The capacitor electrode layer 22X is formed in a cantilever manner, but may be formed as a fixed electrode layer extending on the sidewall of the opening 20a or the insulating film 20.

도핑된 폴리실리콘으로 각각 구성되는 저항층(22P, 22Q 및 22R)은 절연막(20) 상에 평행하게 배열되고, 이 때 이들은 압전 센서(22A)와 함께 브리지 회로로 이용된다. 저항층(22P, 22Q, 및 22R)은 일부의 프로세스를 공유하여 압전 센서(22A)와 함께 공통으로 형성될 수 있다. 예를 들어, 도핑된 폴리실리콘층을 피착하여 압전 센서(22A)의 형성에 적합한 불순물 농도를 실현하고, 다음에 이온 주입을 실행하여 도핑된 폴리실리콘층에서 저항층(22P, 22Q, 및 22R)의 형성에 이용되는 미리 정해진 부분에서의 불순물 농도를 조절한다. Resistive layers 22P, 22Q, and 22R, each composed of doped polysilicon, are arranged in parallel on the insulating film 20, where they are used as a bridge circuit together with the piezoelectric sensor 22A. The resistive layers 22P, 22Q, and 22R may share some processes and be formed in common with the piezoelectric sensor 22A. For example, a doped polysilicon layer is deposited to realize an impurity concentration suitable for forming the piezoelectric sensor 22A, and then ion implantation is performed to form the resistive layers 22P, 22Q, and 22R in the doped polysilicon layer. The impurity concentration in the predetermined portion used for the formation of is adjusted.

실리콘 산화물로 구성되는 층간 절연막(26)은 절연막(20) 상의 저항층(22P, 22Q, 22R), 압전 센서(22A)의 단자(T1 및 T2), 및 용량 전극층(22X)의 단자(T4 )를 커버하도록 형성된다. 층간 절연막(26)은 절연막(20)의 개구(20a)와 일치하는 개구를 갖는다. 따라서, 압전 센서(22A)의 감지부와 용량 전극층(22X)의 비임부(beam portion)가 중공(the air within the hollow) 내에서 부유 상태(floated)로 되고, 이 중공은 용량 전극층(16) 위에서 개구(20a)와 층간 절연막(26)의 개구로 형성되는 것이다. The interlayer insulating film 26 made of silicon oxide includes resistive layers 22P, 22Q, and 22R on the insulating film 20, terminals T 1 and T 2 of the piezoelectric sensor 22A, and terminals of the capacitor electrode layer 22X ( T 4 ). The interlayer insulating film 26 has an opening that coincides with the opening 20a of the insulating film 20. Accordingly, the sensing portion of the piezoelectric sensor 22A and the beam portion of the capacitive electrode layer 22X become floated in the air within the hollow, which hollow is the capacitive electrode layer 16. The opening 20a and the interlayer insulating film 26 are formed from above.

배선층(28A 및 28X)은 층간 절연막(26) 상에 형성된다. 배선층(28A)은 접속홀을 통해 압전 센서(22A)의 단자(T1)의 접촉자(K1)와 접속된다. 유사하게, 압전 센서(22A)의 단자(T2)의 접촉자(K2)도 배선층(도시 안됨)과 접속된다. 배선층(28X)은 층간 절연막(26)의 접속홀을 거쳐 용량 전극층(22X)의 단자(T4)의 접촉자(K4)와 접속된다. The wiring layers 28A and 28X are formed on the interlayer insulating film 26. The wiring layer 28A is connected to the contactor K 1 of the terminal T 1 of the piezoelectric sensor 22A through the connection hole. Similarly, the contactor K 2 of the terminal T 2 of the piezoelectric sensor 22A is also connected to a wiring layer (not shown). The wiring layer 28X is connected to the contactor K 4 of the terminal T 4 of the capacitor electrode layer 22X via a connection hole of the interlayer insulating film 26.

배선층(28P, 28Q, 및 28R)은 층간 절연막(26) 상에 형성된다. 이들은 각각 층간 절연막(26)의 접속홀을 거쳐 저항층(22P, 22Q 및 22R)의 일 단부 상에 형성되 는 접촉자(K5, K6 및 K7)와 접속된다. 유사하게, 다른 배선층(도시 안됨)은 각각 층간 절연막(26)의 접속홀을 거쳐 저항층(22P, 22Q 및 22R)의 다른 단부 상에 형성되는 접촉자(K8, K9 및 K10)와 접속된다. The wiring layers 28P, 28Q, and 28R are formed on the interlayer insulating film 26. These are connected to the contacts K 5 , K 6, and K 7 formed on one end of the resistive layers 22P, 22Q, and 22R, respectively, through the connection holes of the interlayer insulating film 26. Similarly, other wiring layers (not shown) are connected with the contacts K 8 , K 9 and K 10 formed on the other ends of the resistive layers 22P, 22Q and 22R, respectively, through the connection holes of the interlayer insulating film 26. do.

실리콘 질화물로 구성되는 패시베이션 절연막(도 6과 관련하여 이하 설명됨)이 층간 절연막(26) 상의 배선층(28A, 28X, 28P, 28Q 및 28R)을 커버하도록 형성된다. 이 패시베이션 절연막은 압전 센서(22A)의 감지부와 용량 전극층(22X)의 비임부가 개구(20a) 위에서 노출되게 하는 개구를 갖는다. A passivation insulating film (described below in connection with FIG. 6) made of silicon nitride is formed to cover the wiring layers 28A, 28X, 28P, 28Q and 28R on the interlayer insulating film 26. This passivation insulating film has an opening through which the sensing portion of the piezoelectric sensor 22A and the beam portion of the capacitor electrode layer 22X are exposed over the opening 20a.

기판(10)의 주요면이 상측으로 향해 있는 상태에서, 단자(T1 및 T2) 및 제3 반도체층(22c)은 기판(10)의 주요면 위에서 서로 수직으로 교차하는 X축 방향과 Y축 방향 중에서 Y축 방향(용량 전극층(22X)의 연장 방향과 일치함)으로 선형 배열되어 있다. 여기에서, 제3 반도체층(22c)은 기판(10)의 주요면뿐만 아니라 X축 방향 및 Y축 방향 둘다와 수직으로 교차하는 Z축 방향의 가속도(또는 진동)에 응답하여 변위되게 된다. 제3 반도체층(22c)은 또한 X축 방향과 Y축 방향 각각의 가속도(또는 진동)에 응답하여 변위되게 된다. 제3 반도체층(22c)의 변위는 제1 및 제2 반도체층(22a 및 22b)의 저항 변형, 용량 전극층(16)의 용량 변형, 및 용량 전극층(22X)의 용량 변형에 기초하여 3차원 방식으로 검출될 수 있다. 즉, 제3 반도체층(22c)의 변위를 검출하여 가속도(또는 진동)를 3차원 방식으로 검출할 수가 있다.With the main surface of the substrate 10 facing upwards, the terminals T 1 and T 2 and the third semiconductor layer 22c cross each other vertically on the main surface of the substrate 10 and Y It is linearly arranged in the axial direction in the Y-axis direction (consistent with the extension direction of the capacitor electrode layer 22X). Here, the third semiconductor layer 22c is displaced in response to acceleration (or vibration) in the Z-axis direction perpendicular to both the X-axis direction and the Y-axis direction as well as the main surface of the substrate 10. The third semiconductor layer 22c is also displaced in response to acceleration (or vibration) in each of the X-axis direction and the Y-axis direction. The displacement of the third semiconductor layer 22c is based on the resistance strain of the first and second semiconductor layers 22a and 22b, the capacitance strain of the capacitor electrode layer 16, and the capacitance strain of the capacitor electrode layer 22X. Can be detected. That is, the acceleration (or vibration) can be detected in a three-dimensional manner by detecting the displacement of the third semiconductor layer 22c.

도 2는 도 1에 도시된 물리량 센서 'PS'의 실제 동작을 시뮬레이팅하는 등가 회로를 나타내고, 여기에서 저항층(22P, 22Q 및 22R) 및 압전 센서(22A)가 함께 브 리지 회로로 접속되어 있다. 파워 단자(P1)는 저항층(22P 및 22Q)의 일 단부와 접속되고, 파워 단자(P2)는 저항층(22P)의 일 단부 및 압전 센서(22A)의 일 단부와 접속되어 있다. 출력 단자(Q1)는 저항층(22Q)의 다른 단부 및 압전 센서(22A)의 다른 단부와 접속되고, 출력 단자(Q2)는 저항층(22P 및 22R)의 다른 단부와 접속되어 있다. 상술한 브리지 회로를 이용하게 되면, 압전 센서(22A)의 제1 및 제2 반도체층(22a 및 22b)의 저항 변형에 응답하여, 출력 단자(Q1 및 Q2)를 거쳐 전기 신호를 추출할 수 있다.FIG. 2 shows an equivalent circuit that simulates the actual operation of the physical quantity sensor 'PS' shown in FIG. 1, wherein the resistive layers 22P, 22Q and 22R and the piezoelectric sensor 22A are connected together in a bridge circuit. have. The power terminal P 1 is connected to one end of the resistive layers 22P and 22Q, and the power terminal P 2 is connected to one end of the resistive layer 22P and one end of the piezoelectric sensor 22A. The output terminal Q 1 is connected to the other end of the resistive layer 22Q and the other end of the piezoelectric sensor 22A, and the output terminal Q 2 is connected to the other end of the resistive layers 22P and 22R. By using the above-described bridge circuit, in response to resistance deformation of the first and second semiconductor layers 22a and 22b of the piezoelectric sensor 22A, an electrical signal can be extracted through the output terminals Q 1 and Q 2 . Can be.

물리 센서(PS)는 압전 센서(22A)에 부가하여 용량(Cz 및 Cx)를 포함한다. 용량 Cz는 용량 전극층(16)과 반도체층(22a 내지 22c) 사이에 형성되고, 이것은 Z축 방향으로 반도체층(22a 내지 22c)의 변위에 응답하여 변형된다. 용량(Cx)은 용량 전극층(22X)과 반도체층(22b) 사이에 형성되고, X축 방향에서 반도체층(22b)의 변위에 응답하여 변형된다. 따라서, 용량(Cz 및 Cx)의 용량 변형과 관련하여 가속도가 물리량 센서(PS)에 인가되는 방향을 구별할 수가 있게 된다.The physical sensor PS includes capacitances Cz and Cx in addition to the piezoelectric sensor 22A. The capacitor Cz is formed between the capacitor electrode layer 16 and the semiconductor layers 22a to 22c, which is deformed in response to the displacement of the semiconductor layers 22a to 22c in the Z-axis direction. The capacitor Cx is formed between the capacitor electrode layer 22X and the semiconductor layer 22b and deforms in response to the displacement of the semiconductor layer 22b in the X-axis direction. Therefore, the direction in which the acceleration is applied to the physical quantity sensor PS can be distinguished with respect to the capacitance deformation of the capacitances Cz and Cx.

용량 전극층(16)은 용량 전극층(16)과 반도체층(22c) 사이에서만 용량(Cz)을 형성하도록 그 크기를 축소시키는 식으로 물리량 센서(PS)를 변형하는 것이 가능하다. 용량 전극층(22X)이 개구(20a)의 일 측면(A1)에 대향하는 다른 측면(A2)과 평행하게 형성되며 용량 전극층(22X)과 반도체층(22a) 사이에 용량(Cx)을 형성하도록 연장되는 식으로 물리량 센서(PS)를 변형하는 것도 가능하다. 용량(Cx)에 부가하 거나 이 대신에, Y축 방향으로의 변위를 검출하기 위한 용량을 구성할 수 있다.It is possible to deform the physical quantity sensor PS by reducing the size of the capacitive electrode layer 16 so as to form the capacitance Cz only between the capacitive electrode layer 16 and the semiconductor layer 22c. The capacitor electrode layer 22X is formed in parallel with the other side A 2 opposite to one side A 1 of the opening 20a and forms a capacitor Cx between the capacitor electrode layer 22X and the semiconductor layer 22a. It is also possible to modify the physical quantity sensor PS in such a way as to extend. In addition to or instead of the capacitance Cx, a capacitance for detecting displacement in the Y-axis direction can be configured.

도 3 내지 도 9는 도 1에 도시된 물리량 센서를 갖는 IC 장치를 제조하는 단계를 나타내고, 도 3 내지 도 6는 도 1의 선 A-A'를 따르는 단면도이고, 도 7 내지 도 9는 도 3 내지 도 6에서의 트랜지스터 관련 영역에 관한 단면도이고, 여기에서 도 1에 도시된 것과 동일한 부분은 동일한 참조 부호로 나타내므로, 이에 대한 상세한 설명은 생략한다.3 to 9 show steps of manufacturing an IC device having the physical quantity sensor shown in FIG. 1, FIGS. 3 to 6 are cross-sectional views along the line A-A 'of FIG. 1, and FIGS. 7 to 9 are FIGS. 3 to 6 are cross-sectional views of the transistor related region, and the same parts as those shown in FIG. 1 are denoted by the same reference numerals, and thus detailed description thereof will be omitted.

도 3 및 도 7에 도시된 제1 단계에서, 실리콘 산화물로 구성된 필드 절연막(12)은 선택적 산화 프로세스에 따라서 반도체 기판(10)의 주요면 상에 형성된다. 도 7에 도시된 바와 같이, MOSFET(즉, 금속 산화물 반도체 전계 효과 트랜지스터) TR(간단히 트랜지스터 TR로 언급)은 공지의 프로세스에 따라서 기판(10)의 표면 상에서 전계 절연막(12)의 소자 홀(12a)에 형성된다. 트랜지스터 TR에서, 참조 부호 F는 게이트 절연막을, 참조 부호 G는 게이트 전극층을, 참조 부호 S1 및 S2는 사이드 스페이서를, 참조 부호 S는 소스 영역을; 참조 부호 D는 드레인 영역을 나타낸다. 부수하여, 소위 얕은 트렌치 분리(shallow trench isolation; STI) 방법에 따라서 전계 절연막(12)을 형성하는 것이 가능하며, 이 전계 절연막(12)은 얕은 트렌치로서 형성되며 화학적 기상 증착(CVD)법에 의해 형성되는 실리콘 산화물로 구성되는 절연막으로 구성된다. 기판(10)에의 영향을 고려하여 비교적 큰 패턴을 이용하여 용량 전극층(16) 아래 전체에 비교적 큰 얕은 트렌치를 형성하는 것이 바람직하다.In the first step shown in Figs. 3 and 7, a field insulating film 12 made of silicon oxide is formed on the main surface of the semiconductor substrate 10 in accordance with a selective oxidation process. As shown in FIG. 7, a MOSFET (i.e., a metal oxide semiconductor field effect transistor) TR (simply referred to as transistor TR) is an element hole 12a of the electric field insulating film 12 on the surface of the substrate 10 according to a known process. Is formed. In the transistor TR, reference numeral F denotes a gate insulating film, reference numeral G denotes a gate electrode layer, reference numerals S 1 and S 2 denote side spacers, reference numeral S denotes a source region; Reference numeral D denotes a drain region. Incidentally, it is possible to form the electric field insulating film 12 according to the so-called shallow trench isolation (STI) method, which is formed as a shallow trench and is formed by a chemical vapor deposition (CVD) method. It consists of an insulating film which consists of silicon oxide formed. In consideration of the influence on the substrate 10, it is preferable to form a relatively large shallow trench under the capacitor electrode layer 16 using a relatively large pattern.

다음에, 실리콘 산화물이나 도핑된 실리콘 산화물(PSG(즉, 인규산 유리), BSG(즉, 붕규산 유리), 및 BPSG(즉, 붕인규산 유리) 등)으로 구성된 절연막(14)이 트랜지스터 TR 및 전계 절연막(12)을 커버하기 위해서 CVD 방법에 따라 형성된다. 절연막(14)은 패드막으로 이용되며, 이의 두께는 20nm 내지 500nm의 범위에 있으며, 바람직하게는 100nm로 설정된다.Next, an insulating film 14 composed of silicon oxide or doped silicon oxide (PSG (i.e., phosphoric silicate glass), BSG (i.e., borosilicate glass), BPSG (i.e., borosilicate glass), etc.) is provided with a transistor TR and an electric field. In order to cover the insulating film 12, it is formed by the CVD method. The insulating film 14 is used as a pad film, the thickness of which is in the range of 20 nm to 500 nm, preferably set to 100 nm.

다음에, 용량 전극층(16)이 절연막(14) 상에 형성된다. 즉, 도핑된 폴리실리콘, 금속 또는 금속 규화물 등의 미리 정해진 전극 재료가 기판(10)의 표면 상에 부착되고, 다음에 포토리소그래피 및 드라이 에칭에 의해 패터닝되게 된다. 전극 재료로, 도핑된 폴리실리콘, 금속 및 금속 규화물 중에서 선택된 둘 이상의 소자를 이용하는 적층 재료를 이용하는 것이 가능하다. 금속으로는, 알루미늄 및 알루미늄 합금을 이용하는 것이 가능하다. 다르게, 금 및 은, 텅스텐 등의 희귀 금속, 및 몰리브뎀 및 티타늄 등의 고용융점 금속을 이용하는 것이 가능하다. 폴리실리콘은 CVD 방법에 의해 접착되게 되고, 금속이나 규화물은 스퍼터링에 의해 접착될 수 있다.Next, the capacitor electrode layer 16 is formed on the insulating film 14. That is, a predetermined electrode material such as doped polysilicon, metal or metal silicide is deposited on the surface of the substrate 10 and then patterned by photolithography and dry etching. As electrode material, it is possible to use a laminate material using two or more elements selected from doped polysilicon, metal and metal silicide. As the metal, it is possible to use aluminum and an aluminum alloy. Alternatively, it is possible to use rare metals such as gold and silver, tungsten, and high melting point metals such as molybdem and titanium. The polysilicon is bonded by the CVD method, and the metal or silicide may be bonded by sputtering.

다음에, 실리콘 질화물로 구성되는 절연막(18)은 절연막(14) 상의 용량 전극층(16)을 커버하기 위해서 CVD 방법에 의해 형성된다. 절연막(18)은 도 6에 도시된 다른 단계에서 에칭 스토퍼막으로 이용되고, 이 두께는 50㎚ 내지 350㎚의 범위에 있으며, 바람직하게는 140㎚로 설정된다. 부수하여, 용량 전극층이 폴리실리콘층으로 구성될 때 절연막(18)을 생략하는 것이 가능하다.Next, an insulating film 18 made of silicon nitride is formed by the CVD method to cover the capacitive electrode layer 16 on the insulating film 14. The insulating film 18 is used as an etching stopper film in another step shown in FIG. 6, and the thickness is in the range of 50 nm to 350 nm, preferably set to 140 nm. Incidentally, it is possible to omit the insulating film 18 when the capacitor electrode layer is made of a polysilicon layer.

도 4 및 도 8에 도시된 제2 단계에서, 실리콘 산화물이나 도핑된 실리콘 산 화물(PSG, BSG 및 BPSG)로 구성되는 절연막(20)이 CVD 방법에 따라서 절연막(18) 상에 형성된다. 여기에서, BPSG 및 PSG는 고속 에칭률을 갖기 때문에 에칭이 용이하게 행해질 수 있게 한다. 절연막(20)은 도 1에 도시된 개구(20a)의 형성을 돕는 희생막으로 작용하며, 이의 두께는 100㎚ 내지 1000㎚의 범위에 있으며, 바람직하게는 500㎚ 내지 800㎚의 범위에, 더욱 바람직하게는 650㎚로 설정된다. 절연막(20)은 반드시 CVD 방법에 의해 형성될 필요는 없으며, 즉 스핀 코트 방법, 즉 SOG(스핀 온 글래스)에 의해 형성될 수 있는 실리콘 산화물막으로 구성될 수 있다. SOG는 BPSG와 비교하여 더 큰 에칭률을 가지고 있어 용이하게 제거될 수 있는 희생막으로 적당하다. SOG는 필요에 따라 어닐링되게 되고(350°내지 800°의 범위의 고온에서), 이에 의해 에칭률을 조정할 수가 있다. In the second step shown in FIGS. 4 and 8, an insulating film 20 composed of silicon oxide or doped silicon oxides (PSG, BSG and BPSG) is formed on the insulating film 18 according to the CVD method. Here, BPSG and PSG have a high etching rate, so that etching can be easily performed. The insulating film 20 serves as a sacrificial film to assist in the formation of the opening 20a shown in FIG. 1, and the thickness thereof is in the range of 100 nm to 1000 nm, preferably in the range of 500 nm to 800 nm. Preferably it is set to 650 nm. The insulating film 20 does not necessarily need to be formed by the CVD method, that is, it may be composed of a silicon oxide film that can be formed by a spin coat method, that is, SOG (spin on glass). SOG has a larger etching rate compared to BPSG and is suitable as a sacrificial film that can be easily removed. SOG is annealed as needed (at a high temperature in the range of 350 ° to 800 °), whereby the etching rate can be adjusted.

절연막(14, 18 및 20)이 도 8에서 도시된 바와 같이, 함께 적층될 때, 접속홀(20S 및 20D)은 포토리소그래피 및 드라이 에칭에 따라서 트랜지스터 TR의 소스 영역(S) 및 드레인 영역(D)에 대응하여 형성되게 된다. 다음에, 도핑된 폴리실리콘으로 구성되는 폴리실리콘층(22)은 절연막(20) 상의 접속홀(20S 및 20D)을 커버하기 위해 CVD법으로 형성된다. 폴리실리콘층(22)은 물리량 센서의 구성 요소로 동작하는 반도체층(22a-22c), 용량 전극층(22X) 및 저항층(22P, 22Q 및 22R)의 형성에 이용되고, 또한 트랜지스터 TR을 포함하는 트랜지스터 관련 영역에서 소스 전극 영역(22S), 드레인 전극 영역(22D), 및 배선층(22K)(도 9 참조)의 형성에 이용되며, 이 두께는 100㎚ 내지 2000㎚의 범위이며, 바람직하게는 500㎚로 설정된다.When the insulating films 14, 18, and 20 are stacked together, as shown in Fig. 8, the connection holes 20 S and 20 D form the source region S and the drain region of the transistor TR in accordance with photolithography and dry etching. It is formed corresponding to (D). Next, a polysilicon layer 22 composed of doped polysilicon is formed by CVD to cover the connection holes 20 S and 20 D on the insulating film 20. The polysilicon layer 22 is used in the formation of the semiconductor layers 22a-22c, the capacitor electrode layers 22X, and the resistive layers 22P, 22Q, and 22R, which operate as components of the physical quantity sensor, and also includes the transistor TR. It is used to form the source electrode region 22S, the drain electrode region 22D, and the wiring layer 22K (see Fig. 9) in the transistor related region, and the thickness is in the range of 100 nm to 2000 nm, preferably 500 It is set to nm.

도 5 및 도 9에 도시된 제3 단계에서, 폴리실리콘층(22)이 포토리소그래피 및 드라이 에칭에 의해 패터닝되므로, 반도체층(22a-22c), 용량 전극층(22X), 저항층(22P, 22Q, 및 22R), 소스 전극층(22S), 드레인 전극층(22D) 및 배선층(22K)을 형성할 수 있다. 텅스텐이 절연막(20) 상의 상기한 층(22a-22c, 22X, 22P-22R, 22S, 22D 및 22K)을 커버하는 가중 실현 금속으로 이용되고, 이는 스퍼터링 또는 CVD(두꺼운 막의 형성에 바람직함)을 거쳐 텅스텐층을 형성하고, 이는 다음에 포토리소그래피 및 드라이 에칭으로 패터닝되게 되어 가중층(24W), 소스 전극층(24S), 드레인 전극층(24D), 및 배선층(24K)을 형성한다. 여기에서, 가중층(24W)은 반도체층(22c) 상에 형성되고, 소스 전극층(24S)은 소스 전극층(22S) 상에 형성되고, 드레인 전극층(24D)은 드레인 전극층(22D) 상에 형성된다. 텅스텐층의 두께는 500㎚ 내지 1000㎚의 범위에 있으며, 바람직하게는 500㎚로 설정된다.In the third step shown in Figs. 5 and 9, since the polysilicon layer 22 is patterned by photolithography and dry etching, the semiconductor layers 22a-22c, the capacitive electrode layer 22X, and the resistive layers 22P and 22Q. And 22R, the source electrode layer 22S, the drain electrode layer 22D, and the wiring layer 22K can be formed. Tungsten is used as the weight realization metal covering the above-described layers 22a-22c, 22X, 22P-22R, 22S, 22D and 22K on the insulating film 20, which is used for sputtering or CVD (preferably for the formation of thick films). The tungsten layer is then formed, which is then patterned by photolithography and dry etching to form the weighting layer 24W, the source electrode layer 24S, the drain electrode layer 24D, and the wiring layer 24K. Here, the weighting layer 24W is formed on the semiconductor layer 22c, the source electrode layer 24S is formed on the source electrode layer 22S, and the drain electrode layer 24D is formed on the drain electrode layer 22D. . The thickness of the tungsten layer is in the range of 500 nm to 1000 nm, and is preferably set to 500 nm.

상기 설명에서, 폴리실리콘층(22)은 패터닝되고, 다음에 텅스텐층이 패터닝되게 된다. 물론, 이들 층 간에 패터닝 순서가 바뀌는 것도 가능하다. 즉, 텅스텐층이 폴리실리콘층(22) 상에 형성된 다음에 패터닝되고, 그 후에 폴리실리콘층(22)이 패터닝될 수 있다. 가중층(24W)의 형성에 이용되는 가중 실현 금속으로, (텅스텐 이외의) 다른 금속, 즉 중금속(예를 들어, Ta, Hf, Ir, Pt, 및 Au), Si에 적합한 비교적 중금속(예를 들어, Zr, Nb, Mo 및 Pd) 및 Si보다 더 무거운 저저항 금속(예를 들어, Ti, Cr, Ni, Co 및 Cu)을 이용하는 것도 가능하다.In the above description, the polysilicon layer 22 is patterned, and then the tungsten layer is patterned. Of course, it is also possible to change the patterning order between these layers. That is, a tungsten layer may be formed on the polysilicon layer 22 and then patterned, after which the polysilicon layer 22 may be patterned. A weight realization metal used to form the weighting layer 24W, which is a relatively heavy metal suitable for other metals (other than tungsten), i.e. heavy metals (e.g., Ta, Hf, Ir, Pt, and Au), Si For example, it is also possible to use low resistance metals (eg Ti, Cr, Ni, Co and Cu) that are heavier than Zr, Nb, Mo and Pd) and Si.

도 6 및 도 9에 도시된 제4 단계에서, 실리콘 산화물로 구성된 절연막(26)이 절연막(20) 상에서, 상술한 층, 반도체층(22a-22c), 용량 전극층(22X), 저항층 (22P-22R), 소스 전극층(22S 및 24S), 드레인 전극층(22D 및 24D), 배선층(22K 및 24K), 및 가중층(24W)을 커버하도록 형성되어 있다. 스핀-온 글래스 또는 수소 실세스퀴옥산(hydrogen silsesquioxane)이 막을 형성하기 위해 회전 어플리케이션을 거친 다음에, 양호한 평탄성을 갖는 절연막(26)을 형성하기 위해 열 처리를 거치는 것이 바람직하다. 절연막(26)은 다음의 단계에서 절연막(20)과 함께 에칭되게 되고, 따라서 절연막(26)은 에칭률이 절연막(20)의 것과 거의 일치하는 미리 정해진 재료로 구성되는 것이 바람직하다. 물론, 절연막(20)의 에칭률을 절연막(26)의 에칭률보다 약간 낮게 감소시키는 것도 가능하다. 이로 인해 양호한 에칭 실행 형상을 실현할 수 있으므로 세정 및 건조시 워터마크가 남지 않게 한다. 다음에, 실리콘 질화물로 구성되는 패시베이션 절연막(29)이 절연막(26) 상에서 CVD 방법에 의해 형성된다.In the fourth step shown in Figs. 6 and 9, an insulating film 26 made of silicon oxide is formed on the insulating film 20, the above-described layer, semiconductor layers 22a-22c, capacitor electrode layer 22X, and resistive layer 22P. -22R), the source electrode layers 22S and 24S, the drain electrode layers 22D and 24D, the wiring layers 22K and 24K, and the weighting layer 24W. It is preferable that spin-on glass or hydrogen silsesquioxane undergo a rotational application to form a film, followed by heat treatment to form an insulating film 26 with good flatness. The insulating film 26 is etched together with the insulating film 20 in the next step, and therefore the insulating film 26 is preferably made of a predetermined material whose etching rate is almost the same as that of the insulating film 20. Of course, it is also possible to reduce the etching rate of the insulating film 20 to be slightly lower than the etching rate of the insulating film 26. This makes it possible to realize a good etching execution shape so that no watermark remains during cleaning and drying. Next, a passivation insulating film 29 made of silicon nitride is formed on the insulating film 26 by the CVD method.

다음에, 구멍을 갖는 레지스트층이 절연막(29) 상에 포토리소그래피에 의해 형성되고, 다음에 레지스트층을 마스크로 이용하여 드라이 에칭을 실행하여 절연막(29)의 미리 정해진 부분을 선택적으로 제거하고, 이로써 개구(29a)를 형성하게 된다. 그 후, (이전에 드라이 에칭에 이용되었던) 레지스트층 및 개구(29a)를 갖는 절연막(29)을 마스크로 이용하여 등방성 웨트 에칭을 실행하여 절연막(26)에 대해 개구(26a)를 그리고 절연막(20)에 대해 개구(20a)를 형성한다. 개구(26a)는 개구(29a)에 연속하여 형성되고, 개구(20a)는 개구(26a)에 연속하여 형성된다. 결과적으로, 도 6에 도시된 바와 같이, 반도체층(22a 및 22b)의 코일형 부분 및 (가중층(24W)을 갖는) 반도체층(22c)과 용량 전극층(22X)의 비임부는 개구(20a 및 26a)에 의해 실현되는 전체 중공의 공간에서 부유 상태가 되며 개구(29a)에 노출되게 된다. 등방성 웨트 에칭(isotropic wet etching)의 완료 후에, 레지스트층은 공지의 방법으로 제거된다. 예를 들어, 등방성 웨트 에칭에는 버퍼된 플루오르화 수소산을 이용하는 것이 가능하다. 부수하여, 등방성 웨트 에칭을 등방성 드라이 에칭으로 대체할 수 있다. 이 경우, 절연막(20)은 BPSG로 구성되고 절연막(26)은 400℃에서 경화되는 SOG로 구성되고, 이 때 절연막(20 및 26)의 적층물은 반응성 이온 에칭(RIE) 또는 화학적 드라이 에칭(CDE)를 거친다. 여기에서, RIE는 CF4+O2 가스를 이용하고, CDE는 CHF3 가스를 이용한다.Next, a resist layer having holes is formed by photolithography on the insulating film 29, and then dry etching is performed using the resist layer as a mask to selectively remove a predetermined portion of the insulating film 29, This forms the opening 29a. Thereafter, an isotropic wet etching is performed using the insulating film 29 having the resist layer and the opening 29a (previously used for dry etching) as a mask to draw the opening 26a with respect to the insulating film 26, and the insulating film ( The opening 20a is formed with respect to 20). The opening 26a is formed continuously to the opening 29a, and the opening 20a is formed continuously to the opening 26a. As a result, as shown in FIG. 6, the coiled portions of the semiconductor layers 22a and 22b and the beam portions of the semiconductor layer 22c (with the weighting layer 24W) and the capacitive electrode layer 22X are the openings 20a. And a floating state in the entire hollow space realized by 26a) and is exposed to the opening 29a. After completion of the isotropic wet etching, the resist layer is removed by a known method. For example, it is possible to use buffered hydrofluoric acid for isotropic wet etching. Incidentally, isotropic wet etching can be replaced with isotropic dry etching. In this case, the insulating film 20 is made of BPSG and the insulating film 26 is made of SOG which is cured at 400 ° C. At this time, the laminate of the insulating films 20 and 26 is formed by reactive ion etching (RIE) or chemical dry etching ( CDE). Here, RIE uses a CF 4 + O 2 gas and CDE uses a CHF 3 gas.

레지스트층은 드라이 에칭 바로 후에 제거될 수 있다. 여기에서, 등방성 웨트 에칭은 개구(29a)를 마스크로 갖는 절연막(29)만을 이용하여 행해진다. The resist layer may be removed immediately after dry etching. Here, isotropic wet etching is performed using only the insulating film 29 which has the opening 29a as a mask.

다음에, 도 2 내지 도 9를 참조하여 상술한 제조 방법의 변형예를 도 10 내지 도 12를 참조하여 설명하며, 도 2 내지 도 9에 도시된 것과 동일한 부분은 동일한 참조 부호로 나타내었으므로, 이에 대한 설명은 생략한다. 변형예는 소스 전극층(24S) 및 드레인 전극층(24D)을 동시에 형성하는 것에 특성이 있으며, 이 층들은 트랜지스터 TR의 가중층(24W)뿐만 아니라, 접촉층으로도 작용한다.Next, modifications of the manufacturing method described above with reference to FIGS. 2 to 9 will be described with reference to FIGS. 10 to 12, and the same parts as those shown in FIGS. 2 to 9 are denoted by the same reference numerals. Description thereof will be omitted. The modification is characterized in that the source electrode layer 24S and the drain electrode layer 24D are formed at the same time, and these layers serve as the contact layer as well as the weighting layer 24W of the transistor TR.

도 4에 도시된 제2 단계와 유사한 도 10에 도시된 변형예에서는, 도 3에 도시된 제1 단계의 완료 후에, 실리콘 산화물이나 도핑된 실리콘 산화물(PSG, BSG 및 BPSG)로 구성된 절연막(20)이 절연막(18) 상에 형성되고, 도핑된 폴리실리콘으로 구성된 폴리실리콘층(22)이 절연막(20) 상에 형성된다.In a variant shown in FIG. 10 similar to the second step shown in FIG. 4, after completion of the first step shown in FIG. 3, an insulating film 20 composed of silicon oxide or doped silicon oxides (PSG, BSG and BPSG) ) Is formed on the insulating film 18, and a polysilicon layer 22 made of doped polysilicon is formed on the insulating film 20.

도 5에 도시된 제3 단계와 유사한 도 11에 도시된 변형예에서, 폴리실리콘층(22)은 배선층(22K)을 형성하기 위해서 포토리소그래피 및 드라이 에칭에 의해 패터닝 처리되고, 이 때 도 5에 도시된 바와 같이, 반도체층(22a-22c), 용량 전극층(22X), 및 저항층(22P-22R)은 기판(10) 위의 절연막(20) 상에 형성되어 있다.In a variant shown in FIG. 11 similar to the third step shown in FIG. 5, the polysilicon layer 22 is patterned by photolithography and dry etching to form the wiring layer 22K, wherein in FIG. As shown, the semiconductor layers 22a-22c, the capacitor electrode layers 22X, and the resistive layers 22P-22R are formed on the insulating film 20 on the substrate 10.

다음에, 레지스트층(21)이 절연막(20) 상의 배선층(22K), 반도체층(22a-22c), 용량 전극층(22X), 및 저항층(22P-22R)을 커버하도록 포토리소그래피로 형성된다. 레지스트층(21)은 소스 접속홀(20S) 및 드레인 접속홀(20D)과 일치하는 홀을 갖는다. 이 때, 레지스트층(21)을 마스크로 이용하여 드라이 에칭을 실행하여 소스 접속홀(20S) 및 드레인 접속홀(20D)을 절연막(14, 18 및 20)의 적층물의 소스 영역(S) 및 드레인 영역(D)과 일치하게 형성할 수 있다. 그 후, 레지스트층(21)을 제거한다.Next, a resist layer 21 is formed by photolithography so as to cover the wiring layer 22K, the semiconductor layers 22a-22c, the capacitor electrode layer 22X, and the resistive layer 22P-22R on the insulating film 20. The resist layer 21 has a hole corresponding to the source connection hole 20 S and the drain connection hole 20 D. At this time, by using the resist layer 21 is running dry etching using as a mask the source connection hole (20 S) and a drain connected to the hole (20, D) a laminate of a source region (S) of the insulating film (14, 18 and 20) And the drain region D. Thereafter, the resist layer 21 is removed.

도 12에 도시된 변형예에서, 가중 실현 금속층으로 작용하는 텅스텐층(24)이 접속홀(20S 및 20D), 배선층(22K), 반도체층(20a-20c), 용량 전극층(22X), 및 저항층(22P-22R)을 커버하도록 스퍼터링이나 CVD로 형성된다. 다르게, 텅스텐층(24)의 형성 이전에 Ti 층 및 TiN 층의 적층물에 대응하는 장벽 금속층을 형성할 수 있는데, 따라서 텅스텐층이 장벽 금속층 위에 형성되게 된다.The in variation, the tungsten layer 24, a connection hole (20 S and 20 D) acting in the weighted achieve metal layers shown in Figure 12, the wiring layer (22K), the semiconductor layer (20a-20c), the capacity electrode layer (22X), And sputtering or CVD to cover the resistive layers 22P-22R. Alternatively, a barrier metal layer corresponding to the stack of Ti and TiN layers may be formed prior to the formation of the tungsten layer 24, such that the tungsten layer is formed over the barrier metal layer.

다음에, 배선층(22K) 및 반도체층(22c)에 대응하는 패턴을 갖는 제1 및 제2 레지스트층이 포토리소그래피에 의해 텅스텐층(24) 상에 형성된다.Next, first and second resist layers having a pattern corresponding to the wiring layer 22K and the semiconductor layer 22c are formed on the tungsten layer 24 by photolithography.

다음에, 텅스텐층(24) 상에서 제1 및 제2 레지스트층을 마스크로 이용하여 드라이 에칭을 실행하고, 따라서 텅스텐층은 "에칭 백"을 거치게 되는데, 여기서 장벽 금속층은 소스 전극층(24S), 드레인 전극층(24D), 배선층(24K), 및 배선층(24W)을 형성하기 위해서, 필요에 따라 에칭백을 거치게 된다. 소스 전극층(24S) 및 드레인 전극층(24D)은 각각 접속홀(20S 및 20D)을 거쳐 소스 영역(S) 및 드레인 영역(D)과 접속된다(도 11 참조). 여기에서, 배선층(24K) 및 가중층(24W)은 배선층(22K) 및 반도체층(22c) 상에 각각 형성된다.Next, dry etching is performed on the tungsten layer 24 using the first and second resist layers as masks, so that the tungsten layer is subjected to an "etch back", where the barrier metal layer is the source electrode layer 24S, the drain. In order to form the electrode layer 24D, the wiring layer 24K, and the wiring layer 24W, an etching back is performed as needed. A source electrode (24S) and drain electrode (24D) is connected to the source region (S) and a drain region (D) through the connection hole (20 S and 20 D), respectively (see Fig. 11). Here, the wiring layer 24K and the weight layer 24W are formed on the wiring layer 22K and the semiconductor layer 22c, respectively.

그 후, 도 6 및 도 9에 도시된 제4 단계와 유사하게, 절연막(26 및 29)이 형성되고, 개구(29a, 26a, 및 20a)가 형성된다.Then, similar to the fourth step shown in Figs. 6 and 9, insulating films 26 and 29 are formed, and openings 29a, 26a, and 20a are formed.

도 3 내지 도 12를 참조하여 상술한 상기 제조 방법에 따르면, 반도체 제조 프로세스에 따라서 물리량 센서 및 그 주변 회로를 포함하는 IC 장치(도 1 참조)를 용이하게 제조할 수 있다. 도 10 내지 도 12에 도시된 변형예에 따르면, 전극층(또는 접촉층; 24S 및 24D)은 저저항을 갖는 W 플러그를 이용하여 형성되므로, 트랜지스터 특성을 더욱 개선할 수가 있다.According to the manufacturing method described above with reference to FIGS. 3 to 12, an IC device (see FIG. 1) including a physical quantity sensor and a peripheral circuit thereof can be easily manufactured according to a semiconductor manufacturing process. According to the modification shown in Figs. 10 to 12, the electrode layers (or contact layers) 24S and 24D are formed using W plugs having low resistance, so that the transistor characteristics can be further improved.

도 13은 본 발명의 제2 실시예에 따른 물리량 센서를 나타내며, 이는 기판의 경사도의 검출에 적합하도록 설계되어 있다.13 shows a physical quantity sensor according to a second embodiment of the present invention, which is designed to be suitable for the detection of the inclination of the substrate.

실리콘 산화물로 구성되는 절연막(30)은 전계 절연막(절연막(12)에 대응함) 및 패드 절연막(절연막(14)에 대응함)을 거쳐 반도체 기판(도 1에 도시된 반도체 기판(10)과 유사함)의 주요면 상에 형성되고, 이것은 6개의 압전 센서(XL, XM, XS , YL, YM 및 YS)가 그 내에 배열되게 하는 장방형 개구(30a)를 갖는다. The insulating film 30 made of silicon oxide passes through an electric field insulating film (corresponding to the insulating film 12) and a pad insulating film (corresponding to the insulating film 14) and a semiconductor substrate (similar to the semiconductor substrate 10 shown in FIG. 1). It is formed on the main surface of, which has a rectangular opening 30a which allows six piezoelectric sensors X L , X M , X S , Y L , Y M and Y S to be arranged therein.

6개의 용량 전극층(CL, CM, CS, DL, DM 및 DS )는 네 측면(A11, A12, A13 및 A14)으로 형성되는 개구(30a)의 저부에서 절연막(30) 바로 아래의 패드 절연막 상에 배열된다. 용량 전극층(16)과 유사하게, 용량 전극층(CL, CM, CS, DL , DM 및 DS)은 각각 도핑된 폴리실리콘 또는 금속으로 구성되고, 이들은 실리콘 질화물로 구성되는 절연막(절연막(18)에 대응함)으로 커버될 수 있다. 용량 전극층(CL, CM, CS , DL, DM 및 DS)은 각각 XL, XM, XS, YL, YM 및 YS에 대향하여 배열되어 있으며, 여기서 이들은 각각 XL, XM, XS, YL, YM 및 YS와 일치하여 장방형 패턴으로 형성되어 있다.Six capacitive electrode layers C L , C M , C S , D L , D M and D S are insulated from the bottom of the opening 30a formed by four sides A 11 , A 12 , A 13 and A 14 . (30) is arranged on the pad insulating film immediately below. Similar to the capacitive electrode layer 16, the capacitive electrode layers C L , C M , C S , D L , D M, and D S are each composed of doped polysilicon or metal, and these are formed of an insulating film composed of silicon nitride ( Corresponding to the insulating film 18). The capacitive electrode layers C L , C M , C S , D L , D M and D S are arranged opposite to X L , X M , X S , Y L , Y M and Y S , respectively It is formed in a rectangular pattern consistent with X L , X M , X S , Y L , Y M and Y S.

용량 전극층(CL)은 절연막(30) 바로 아래의 패드 절연막 상의 개구(30a)의 측면(A11)으로부터 외부로 연장되는 단자(Tc)를 가지고, 단자(Tc)는 절연막(30) 바로 아래의 패드 절연막 상에 접촉자(Kc)를 갖는다. 단자(Tc)의 접촉자(Kc)는 절연막(30)에 형성된 접속홀을 거쳐 배선층(도시 안됨)과 접속된다. 용량 전극층(CL)과 유사하게, 다른 용량 전극층(CM, CS, DL, DM 및 DS)도 접촉자를 갖는 단자를 가지며, 이들은 각각 배선층(도시 안됨)과 접속된다.The capacitor electrode layer C L has a terminal Tc extending outward from the side surface A 11 of the opening 30a on the pad insulating film directly under the insulating film 30, and the terminal Tc is directly under the insulating film 30. It has a contactor Kc on the pad insulating film. The contactor Kc of the terminal Tc is connected to a wiring layer (not shown) via a connection hole formed in the insulating film 30. Similar to the capacitive electrode layer C L , the other capacitive electrode layers C M , C S , D L , D M and D S also have terminals with contacts, which are each connected with a wiring layer (not shown).

압전 센서(XL, XM 및 XS)는 각각 캔틸레버식으로 형성되며, 이들은 개구(30a)의 측면(A13)(측면(A12)에 대향함)에 관련하여 배열되며 측면(A13)에 인접하는 측면(A11)과 평행하게 절연막(30)으로부터 개구(30a) 내측으로 연장되어 있다. 압전 센 서(XL)는 절연막(30)으로부터 개구(30a) 내측으로 연장되는 제1 반도체층(32)과 제2 반도체층(34), 및 개구(30a)에서 반도체층(32 및 34)의 선단부에 연속하여 형성되며 그 위에 가중층(38)이 고정되어 있는 제3 반도체층(36)을 포함한다. 반도체층(32 및 34)의 다른 단부는 절연막(30) 상에 고정되어 단자(T11 및 T12)를 형성한다. 따라서, 물리량 센서의 감지부는 반도체층(32 및 34)이 반도체층(36)을 지지하여 3차원 변위를 실현하도록 구성된다. 모든 반도체층(32, 34, 및 36)은 도핑된 폴리실리콘으로 구성되며, 가중층(38)은 텅스텐으로 구성된다. 용량 전극층(CL)과 반도체층(36)은 정전 용량(또는 용량)을 형성한다. 반도체층(36)의 변위는 압저항 효과로 인한 반도체층(32 및 34)의 저항 변형 및 용량 전극층(CL)의 용량 변형에 기초하여 검출된다.Piezoelectric sensors (X L, X M and X S) is formed in a respective cantilever, which is arranged with respect to (the opposite to the side surface (A 12)) side (A 13) of the opening (30a) side (A 13 ) opening (30a) from the side surface (a 11) parallel to the insulating layer 30 and adjacent to and extends inwardly. The piezoelectric sensor X L includes the first semiconductor layer 32 and the second semiconductor layer 34 extending from the insulating film 30 into the opening 30a, and the semiconductor layers 32 and 34 in the opening 30a. And a third semiconductor layer 36 which is formed continuously at the distal end portion and has a weighting layer 38 fixed thereon. The other ends of the semiconductor layers 32 and 34 are fixed on the insulating film 30 to form terminals T 11 and T 12 . Thus, the sensing portion of the physical quantity sensor is configured such that the semiconductor layers 32 and 34 support the semiconductor layer 36 to realize three-dimensional displacement. All semiconductor layers 32, 34, and 36 are made of doped polysilicon, and weighting layer 38 is made of tungsten. The capacitive electrode layer C L and the semiconductor layer 36 form a capacitance (or capacitance). The displacement of the semiconductor layer 36 is detected based on the resistance deformation of the semiconductor layers 32 and 34 and the capacitance deformation of the capacitor electrode layer C L due to the piezoresistive effect.

압전 센서(XM 및 XS)는 압전 센서(XL)의 구성과 유사한 구성을 가지지만, 이들은 평면도에서 개구(30a)와 중첩하는 비임부의 길이가 압전 센서(XL)와 다르다. 즉, 압전 센서(XL, XM, 및 XS)는 평면도에서 개구(30a)와 중첩하는 비임 길이가 XL이 가장 긴 비임 길이를, XM이 중간 비임 길이를, XS이 짧은 비임 길이를 가져 서로 다르게 되어 있다. 압전 센서(XM)는 반도체층(36)을 갖는 압전 센서 XL와 유사하게, 그 비임부의 선단부에 형성되며 위에 가중층을 갖고 있는 "가중" 반도체층을 갖는다. 압전 센서(XM)의 가중 반도체층과 용량 전극층(CM) 사이에 정전 용량(또는 용 량)이 형성된다. 유사하게, 압전 센서(XS)는 그 비임부의 선단부에 형성되며 위에 가중층을 갖는 "가중" 반도체층을 갖는다. 압전 센서(XS)의 가중 반도체층과 용량 전극층(CS) 사이에 정전 용량(또는 용량)이 형성된다. 압전 센서(XM 및 XS) 각각에서, 가중 반도체층의 변위가 비임부를 형성하는 두 반도체층(압전 센서(XL)의 반도체층(32 및 34)와 유사함)의 저항 변형 및 대응하는 용량 전극층(즉, CM 및 CS)의 용량 변형에 기초하여 검출되게 된다.Piezoelectric sensors (X M X and S), only have a configuration similar to that of the piezoelectric sensor (X L), which the length of non-pregnant women, which overlaps the opening (30a) in plan view different from the piezoelectric sensor (X L). That is, the piezoelectric sensors X L , X M , and X S have a beam length that overlaps the opening 30a in plan view with X L being the longest beam length, X M being the intermediate beam length, and X S being the shortest beam. They are different in length. The piezoelectric sensor X M has a "weighted" semiconductor layer formed at the tip of the beam portion and having a weighting layer thereon, similar to the piezoelectric sensor X L having the semiconductor layer 36. An electrostatic capacity (or capacity) is formed between the weighted semiconductor layer and the capacitive electrode layer C M of the piezoelectric sensor X M. Similarly, the piezoelectric sensor X S has a "weighted" semiconductor layer formed at the tip of its beam and having a weighting layer thereon. A capacitance (or capacitance) is formed between the weighted semiconductor layer and the capacitor electrode layer C S of the piezoelectric sensor X S. In each of the piezoelectric sensors X M and X S , the resistance deformation and the correspondence of the two semiconductor layers (similar to the semiconductor layers 32 and 34 of the piezoelectric sensor X L ) in which the displacement of the weighted semiconductor layer forms a beam portion Is detected based on the capacitance deformation of the capacitive electrode layers (i.e., C M and C S ).

모든 압전 센서(YL, YM 및 YS)는 캔틸레버식으로 형성되고, 이들은 개구(30a)의 측면(A11)에 대향하는 측면(A14)과 관련하여, 측면(A14)에 인접하는 측면(A12)과 평행하게 절연막(30)으로부터 개구(30a) 내측으로 연장되어 있다. 압전 센서(YL, YM, 및 YS)는 압전 센서(XL, XM, 및 XS)와 유사하게 구성되고, 평면도에서 개구(30a)와 중첩하는 비임 길이가 각각 압전 센서 XL, XM, 및 XS의 비임 길이와 동일하다. With respect to all the piezoelectric sensors (Y L, Y M, and Y S) is formed in a cantilever manner, which side opposite to the side surface (A 11) of the opening (30a) (A 14), adjacent to a side (A 14) It extends inwardly from the insulating film 30 to the opening 30a in parallel with the side surface A 12 . Piezoelectric sensors (Y L, Y M, and Y S) is a piezoelectric sensor (X L, X M, and X S) and is configured similarly, each of the beam length which overlaps the opening (30a) in plan view the piezoelectric sensor X L Is equal to the beam length of X M , and X S.

압전 센서(YL, YM 및 YS)는 그 비임부의 선단부에 가중 반도체층(압전 센서(XL)의 반도체층(36)과 유사함)을 가지고, 이 가중 반도체층과 용량 전극층(DL, D M 및 DS) 사이에 각각 용량이 형성되어 있다. 각 압전 센서(YL, YM 및 Y S)에서, 가중 반도체층의 변위는 비임부를 실현하는 두 반도체층(반도체층(32 및 34)과 유사함)의 저항 변형 및 대응하는 용량 전극층(즉, DL, DM, 및 DS)의 용량 변형에 기초하여 검출된다. The piezoelectric sensors Y L , Y M and Y S have a weighted semiconductor layer (similar to the semiconductor layer 36 of the piezoelectric sensor X L ) at the tip of the beam portion, and the weighted semiconductor layer and the capacitive electrode layer ( Capacity is formed between D L , D M and D S ), respectively. In each piezoelectric sensor Y L , Y M and Y S , the displacement of the weighted semiconductor layer is the resistance deformation of the two semiconductor layers (similar to the semiconductor layers 32 and 34) that realize the beams and the corresponding capacitive electrode layer ( That is, it is detected based on the dose variation of D L , D M , and D S ).

용량 전극층(CL, CM, CS, DL, DM 및 DS)은 각각 압전 센서(XL, XM, XS, YL, YM 및 YS)와 대응하여 서로 독립적으로 배열된다. 용량 전극층(CL, DL)은 압전 센서(XL 및 YL)와 접속하여 함께 상호 접속되고, 용량 전극층(CM 및 DM)은 압전 센서(XM 및 YM)과 접속하여 함께 상호 접속되며, 용량 전극층(CS 및 DS)은 압전 센서(X S 및 YS)와 접속하여 함께 상호 접속되도록 본 발명을 변형할 수 있다.The capacitive electrode layers C L , C M , C S , D L , D M and D S respectively correspond to piezoelectric sensors X L , X M , X S , Y L , Y M and Y S independently of one another. Are arranged. The capacitive electrode layers C L and D L are connected together by connecting with the piezoelectric sensors X L and Y L , and the capacitive electrode layers C M and D M are connected together with the piezoelectric sensors X M and Y M. The present invention can be modified so that the capacitive electrode layers C S and D S are interconnected and connected with the piezoelectric sensors X S and Y S to be interconnected together.

기판(10)의 주요면이 수평으로 지지되어 있는 상태에서는, 압전 센서(XL, XM 및 XS)가 기판(10)의 주요면과 평행하게 X축 방향에 수직인 Y축 방향으로 연장되어 있다고 가정한다. 이 경우, 기판(10)을 X축 방향과 평행하게 놓이는 회전축에 대해 회전시켜 기판(10)이 점선 화살표(Y')로 도시된 바와 같이 경사지게 할 수 있으며, 기판(10)을 Y축 방향과 평행하게 놓이는 회전축에 대해 회전시켜 기판(10)이 점선 화살표(X')로 도시된 바와 같이 경사지게 할 수 있다. 그 후에, 점선 화살표(Y')로 도시된 바와 같이 경사진 기판(10)의 경사를 "X축 경사"로 언급하고, 점선 화살표(X')로 도시된 바와 같이 경사진 기판(10)의 경사를 "Y축 경사"로 언급한다.In the state where the main surface of the substrate 10 is horizontally supported, the piezoelectric sensors X L , X M and X S extend in the Y axis direction perpendicular to the X axis direction parallel to the main surface of the substrate 10. It is assumed that In this case, the substrate 10 may be rotated about an axis of rotation lying parallel to the X-axis direction so that the substrate 10 may be inclined as shown by the dotted line arrow Y ', and the substrate 10 may be inclined with the Y-axis direction. The substrate 10 may be inclined as shown by the dashed arrow X 'by rotating about the axis of rotation lying in parallel. Thereafter, the inclination of the inclined substrate 10 as shown by the dotted arrow Y 'is referred to as "X-axis inclination", and the inclination of the inclined substrate 10 as shown by the dotted arrow X' is shown. Slope is referred to as "Y axis slope".

표 1은 X축 경사와 Y축 경사 각각에 관한 압전 센서(XL, XM 및 XS)의 저항 및 용량의 크기를 나타낸다. 압전 센서(XL)에 대해서는, 예를 들어 "R"은 반도체층(32 및 34)의 저항의 합을 나타내고, "C"는 반도체층(36)과 용량 전극층(CL) 간에 형성 된 용량을 나타낸다. 세 개의 경사각, 즉 0°, 45° 및 90°는 표 1에서 X축 경사와 Y축 경사 각각에 관련하여 나열되어 있으며, 여기에서 "경사각 0°"는 기판(10)의 주요면의 수평 상태를 나타낸다.Table 1 shows the magnitudes of the resistances and capacitances of the piezoelectric sensors X L , X M and X S with respect to the X and Y axis inclinations, respectively. For the piezoelectric sensor X L , for example, "R" represents the sum of the resistances of the semiconductor layers 32 and 34, and "C" represents the capacitance formed between the semiconductor layer 36 and the capacitor electrode layer C L. Indicates. Three angles of inclination, 0 °, 45 ° and 90 °, are listed in Table 1 with respect to the X and Y axis inclinations, where "0 ° inclination" is the horizontal state of the major surface of the substrate 10. Indicates.

센서sensor 경사각Tilt angle X축 경사X-axis slope Y축 경사Y axis slope RR CC RR CC XL X L 0 ° MAXMAX ShortShort MAXMAX ShortShort 45°45 ° MIDMID MIDMID SmallerSmaller SmallerSmaller 90°90 ° MINMIN MINMIN SmallerSmaller SmallerSmaller XM X M 0 ° MIDMID MAXMAX MIDMID MIDMID 45°45 ° MINMIN MIDMID SmallerSmaller SmallerSmaller 90°90 ° -- -- XS X S 0 ° MINMIN MIDMID MINMIN MINMIN 45°45 ° -- MINMIN -- 90°90 ° -- -- --

표 1에서, "MAX", "MID", 및 "MIN"은 "최대", "중간", 및 "최소"를 각각 나타낸다. 부호 "-"는 경사각의 증가에 상관 없이 저항이나 용량에 대해 변경이 없다는 것을 나타낸다. "Short"는 압전 센서의 비임부의 선단부에서의 가중 반도체층(예를 들어, 36)이 용량 전극층(예를 들어, CL)과 접촉하게 되는 단락 회로 상태를 나타낸다. "Smaller"는 Y축 경사시 발생하는 저항 변형이나 용량 변형이 X축 경사시 발생하는 것보다 작다는 것을 나타낸다. 부수하여, 물리량 센서의 전체 용량은 기판의 하측면에 관한 방향, 즉 Z축의 부 방향으로 적용되는 변위에 응답하여 증가하게 되는 반면, 기판의 상측면에 관한 방향, 즉 Z축의 정 방향으로 적용되는 변위에 응답해서는 감소한다. 따라서, 본 실시예의 물리량 센서로 X축 경사, Y축 경사 및 Z축 경사를 포함하는 3차원 변위를 검출할 수가 있는 것이다.In Table 1, "MAX", "MID", and "MIN" represent "maximum", "medium", and "minimum", respectively. The sign "-" indicates that there is no change in resistance or capacity regardless of the increase in the inclination angle. &Quot; Short " indicates a short circuit condition where the weighted semiconductor layer (e.g. 36) at the tip of the beam portion of the piezoelectric sensor is in contact with the capacitive electrode layer (e.g. C L ). "Smaller" indicates that the resistance strain or the capacity strain occurring at the Y-axis tilt is smaller than that occurring at the X-axis tilt. Incidentally, the total capacitance of the physical quantity sensor is increased in response to the displacement applied in the direction with respect to the lower side of the substrate, that is, in the negative direction of the Z axis, while the positive capacity of the physical quantity sensor is applied in the direction with respect to the upper side of the substrate, that is, in the positive direction of the Z axis. It decreases in response to the displacement. Therefore, the three-dimensional displacement including the X-axis inclination, the Y-axis inclination and the Z-axis inclination can be detected by the physical quantity sensor of the present embodiment.

표 1은 평면도에서 개구(30a)와 중첩하는 비임부의 길이가 감소함에 따라 압 전 센서의 저항 변형이 감소하는 것을 나타내고 있으며, 여기에서 압전 센서(XM)의 저항 변형은 압전 센서(XL)의 것보다 작으며, 압전 센서(XS)의 저항 변형은 압전 센서(XM)의 것보다 작다. 예를 들어, 압전 센서(XL)에 대해서, 저항 및 용량은 둘다 X축 경사 45°에서 "MID"로 나타내는 반면, Y축 경사 45°에서는 저항 및 용량이 둘 다 X축 경사 45°에서 보다 더 작다. 이것은 X축 경사에서 반도체층(36)이 기판(10)의 주요면에 수직인 미리 정해진 방향으로만 변위되는 반면, Y축 경사에서는 반도체층(36)이 기판(10)의 주요면에 수직인 미리 정해진 방향 및 X축 방향으로 인가된 방향으로 양방향 변위되기 때문이다. 따라서, 압전 센서(XL, XM 및 XS )의 저항 변형 및 용량 변형을 나타내는 전기 신호의 조합에 기초하여 경사각 및 경사 방향을 검출하는 것이 가능하게 되고, 이때 전기 신호는, 예를 들어 더하기를 거치게 된다.Table 1 shows that the resistance deformation of the piezoelectric sensor decreases as the length of the beam portion overlapping the opening 30a in the plan view decreases, where the resistance deformation of the piezoelectric sensor X M is a piezoelectric sensor X L. ), And the resistance deformation of the piezoelectric sensor X S is smaller than that of the piezoelectric sensor X M. For example, for the piezoelectric sensor X L , both resistance and capacity are represented as “MID” at 45 ° of X axis inclination, while resistance and capacity are both higher at 45 ° of X axis incline at 45 ° of Y axis. Smaller This is because the semiconductor layer 36 is displaced only in a predetermined direction perpendicular to the main surface of the substrate 10 at the X-axis inclination, whereas at the Y-axis tilt, the semiconductor layer 36 is perpendicular to the main surface of the substrate 10. This is because they are bidirectionally displaced in a predetermined direction and a direction applied in the X-axis direction. Therefore, it becomes possible to detect the inclination angle and the inclination direction based on the combination of the electrical signals representing the resistance deformation and the capacitance deformation of the piezoelectric sensors X L , X M and X S , wherein the electrical signal is, for example, plus Will go through.

부수하여, "XL", "XM", 및 "XS"를 "Y L", "YM", 및 "YS"로 대체하고, "X축 경사"를 "Y축 경사"로 대체하고, "Y축 경사"를 "X축 경사"로 대체하고, 이로써 "Smaller"가 X축 경사에서 발생하는 저항 변형이나 용량 변형이 Y축 경사에서 발생하는 것보다 더 작다는 것을 나타내게 함으로써, 압전 센서(YL, YM 및 YS)에 관한 유사한 표를 표 1의 내용을 일부 재기입하는 것으로 용이하게 형성할 수가 있다. 이런 표를 참조하여, 압전 센서(YL, YM 및 YS) 각각에 관련하여 Y축 경사와 X축 경사에 응답하여 저항 변형 및 용량 변형을 얻을 수가 있다. 압전 센서(XL, XM 및 XS)와 유사하게, 압전 센서(YL, YM 및 YS)의 저항 변형과 용량 변형을 나타내는 전기 신호의 조합에 기초하여 경사각과 경사 방향을 검출하는 것이 가능하고, 여기에서 전기 신호는, 예를 들어 더하기를 거친다. 부가하여, 물리량 센서에 적용되는 가속도에 응답하여 신호의 변형을 검출할 수 있다. 예를 들어, 일정하게 가속되는 이동시 일정하게 유지되는 물리량 센서의 출력의 시간에 따른 변형에 기초하여 연산 회로(기판 상에 배열되거나 기판 외부에 배열됨)에 의해 가속도나 감속도를 연산할 수가 있다. Incidentally, replace "X L ", "X M ", and "X S " with "Y L ", "Y M ", and "Y S ", and replace "X-axis slope" with "Y-axis slope" By replacing "Y-axis inclination" with "X-axis inclination", thereby causing "Smaller" to indicate that the resistive or capacitive deformation occurring at the X-axis inclination is smaller than that occurring at the Y-axis inclination, Similar tables for the piezoelectric sensors Y L , Y M and Y S can be easily formed by partially rewriting the contents of Table 1. With reference to this table, the resistance strain and the capacitance strain can be obtained in response to the Y-axis inclination and the X-axis inclination with respect to each of the piezoelectric sensors Y L , Y M, and Y S. Similar to piezoelectric sensors X L , X M and X S , the tilt angle and the tilt direction are detected based on a combination of electrical signals representing the resistance deformation and the capacitance deformation of piezoelectric sensors Y L , Y M and Y S. It is possible, where the electrical signal is, for example, added. In addition, the deformation of the signal can be detected in response to the acceleration applied to the physical quantity sensor. For example, the acceleration or deceleration may be calculated by a calculation circuit (arranged on or outside the substrate) based on the time-dependent deformation of the output of the physical quantity sensor that is kept constant during constant accelerated movement. .

도 13에서, 동일한 기판 상에 배열되는 압전 센서(XL, XM 및 XS) 및 압전 센서(YL, YM 및 YS)를 이용하는 물리량 센서는 이에 인가되는 X축 경사와 Y축 경사를 정밀하게 검출할 수가 있다. 이 물리량 센서는 도 3 내지 도 12를 참조하여 기재한 상술한 반도체 제조 프로세스에 따라서 용이하게 제조될 수 있다.In Fig. 13, the physical quantity sensors using the piezoelectric sensors X L , X M and X S and the piezoelectric sensors Y L , Y M and Y S arranged on the same substrate have an X-axis tilt and a Y-axis tilt applied thereto. Can be detected accurately. This physical quantity sensor can be easily manufactured according to the above-described semiconductor manufacturing process described with reference to FIGS. 3 to 12.

두 물리량 센서는 반도체층(예를 들어, 16 또는 36) 상에 가중층(예를 들어, 24W 또는 38)을 적층하여 실현되는 도전성 가중부를 갖는다. 물론, 가중층 상에 반도체층을 적층하여 도전성 가중부를 실현하는 것도 가능하다. 다르게, 가중 기능을 갖도록 반도체층의 두께를 증가시켜, 가중층을 생략할 수도 있다. 부가하여, 가중 기능을 갖는 도전층(예를 들어, 텅스텐층)을 처리하여 두 개의 반도체층(예를 들어, 22a 및 22b, 또는 32 및 34)을 형성하는 것도 가능하다.Both physical quantity sensors have conductive weights realized by stacking weighting layers (e.g., 24W or 38) on a semiconductor layer (e.g., 16 or 36). Of course, it is also possible to implement a conductive weighting portion by laminating a semiconductor layer on the weighting layer. Alternatively, the weight layer may be omitted by increasing the thickness of the semiconductor layer to have a weighting function. In addition, it is also possible to process two conductive layers (e.g., 22a and 22b, or 32 and 34) by treating a conductive layer (e.g., tungsten layer) having a weighting function.

다음으로, 물리량 센서와 자기 센서들을 조합하여 구성된 베어링(bearing) 센서를 도시한, 도 15 내지 도 17을 참조하여 본 발명의 제3 실시예를 설명하는데, 이 도면들에서 도 1, 도 5, 및 도 6에 도시한 것과 동일한 부분은 동일 참조 번호에 의해 표시된다. 자기 센서로서는, 거대 자기 저항 효과 소자(ginat magnetoresistive elements)(또는 GMR 소자) 등의 자기 저항 효과 소자를 쓰는 것이 가능하다. 특정하게는, 도 15에 도시한 대로, X 축 자기 센서(100X)와 Y축 자기 센서(100Y)가 동일 기판(10) 상에서 (도 1에 도시한 물리량 센서에 유사한) 물리량 센서의 주변부에 있는 다른 위치들에 배열되는데, 여기서, 각각의 자기 센서는 그 감지 방향이 서로 교차하는 두개 또는 그 이상의 GMA 소자들을 포함하여서, 외부로부터 자신 쪽으로 가해지는 자계에 응답한 GMA 소자들의 저항 변동에 기초하여 베어링이 결정된다. Next, a third embodiment of the present invention will be described with reference to FIGS. 15 to 17, which show a bearing sensor constructed by combining a physical quantity sensor and a magnetic sensor, in which the figures 1, 5, And the same parts as shown in Fig. 6 are denoted by the same reference numerals. As the magnetic sensor, it is possible to use a magnetoresistive element such as a giant magnetoresistive element (or a GMR element). Specifically, as shown in FIG. 15, the X-axis magnetic sensor 100X and the Y-axis magnetic sensor 100Y are on the periphery of the physical quantity sensor (similar to the physical quantity sensor shown in FIG. 1) on the same substrate 10. Arranged in different positions, where each magnetic sensor comprises two or more GMA elements whose sensing directions cross each other, bearing based on a variation in resistance of the GMA elements in response to a magnetic field applied from the outside towards them This is determined.

도 15에 도시된 베어링 센서에 관한 제조 방법은 물리량 센서에 관한 앞서 언급한 제조 방법과 유사하다. 따라서, (자기 센서들 100X 및 100Y를 대표하는) 자기 센서(100)에 관한 기술적 특징을 이하에 설명한다. The manufacturing method for the bearing sensor shown in FIG. 15 is similar to the manufacturing method mentioned above for the physical quantity sensor. Therefore, the technical features regarding the magnetic sensor 100 (representing magnetic sensors 100X and 100Y) are described below.

도 15의 도해는 물리량 센서를 포함하는 IC 디바이스의 제조 방법에 관해서 도 5의 도해를 부분적으로 변경함으로써 그려졌는데, 여기서, 영구 자석들과 GMR 소자들('22G'를 보라)로 구성된 자기 센서(100)는 동일 기판(10) 상에 물리량 센서의 앞서의 소자들과 함께 추가로 형성된다. 자기 센서(100)가 형성되고 이후 패시베이션 막(29)의 형성 후에 패터닝을 겪게 된다. The diagram of FIG. 15 is drawn by partially changing the diagram of FIG. 5 with respect to a method of manufacturing an IC device including a physical quantity sensor, wherein a magnetic sensor composed of permanent magnets and GMR elements (see '22G') ( 100 is further formed on the same substrate 10 together with the preceding elements of the physical quantity sensor. The magnetic sensor 100 is formed and then undergoes patterning after the formation of the passivation film 29.

GMR 소자는 PtMn, CoFe, Cu, CoFe, NiFe, 및 CoZrNb 로 구성되는데, 이들은 상부로부터 하부에 이르기까지 함께 순차적으로 적층된다. 또한, GMR 소자는 자유층, 스페이서층, 및 고정층으로 구성된 스핀-밸브 박막(spin-valve film)에 의해 구성되는데, 여기서 영구 자석은 단축 이방성(uniaxial anisotropy)을 유지하기 위해 바이어스 자계를 자유층에 가한다. The GMR element consists of PtMn, CoFe, Cu, CoFe, NiFe, and CoZrNb, which are sequentially stacked together from top to bottom. In addition, the GMR element is composed of a spin-valve film composed of a free layer, a spacer layer, and a fixed layer, where the permanent magnet has a bias field in the free layer to maintain uniaxial anisotropy. Add.

그런 후에, SiN 또는 SiON 으로 구성된 제2 패시베이션 막(31)과 폴리이미드로 구성된 보호막(32)이 도 16에 도시한 대로 순차적으로 형성된다. Thereafter, the second passivation film 31 made of SiN or SiON and the protective film 32 made of polyimide are sequentially formed as shown in FIG.

도 17에 도시한 대로, 개구부가 물리량 센서에 대해서 제2 패시베이션막(31)과 보호막(32)을 관통하며 형성되어, 앞서 언급한 용량 전극 층들과 가중층이 공동 내에서 노출되도록 한다. As shown in FIG. 17, an opening is formed through the second passivation film 31 and the protective film 32 with respect to the physical quantity sensor, so that the aforementioned capacitive electrode layers and the weighting layer are exposed in the cavity.

본 실시예의 베어링 센서는 두개의 자기 센서들(예로, '100X' 및 '100Y')이 물리량 센서의 인접 측면들을 따라서 서로 근접하여 배열되도록 디자인된다. 물론, 물리량 센서의 네 측면들을 따라 네개의 자기 센서 -브리지 회로를 형성하도록 함께 접속됨- 를 배열하는 것도 가능하다. The bearing sensor of this embodiment is designed such that two magnetic sensors (eg, '100X' and '100Y') are arranged in close proximity to each other along adjacent sides of the physical quantity sensor. Of course, it is also possible to arrange four magnetic sensors, connected together to form a bridge circuit, along four sides of the physical quantity sensor.

베어링 센서가 기울여졌을때, 물리량 센서의 출력을 사용하여 자기 센서의 출력을 보상하는 것이 가능하다. 따라서, 베어링을 정확하게 결정하는 것이 가능하다. 또한, 본 실시예는 경사 및 베어링 모두에 관한 감지 능력을 요구하는 응용예들에 대해 양호하게는 적용된다. When the bearing sensor is tilted, it is possible to use the output of the physical quantity sensor to compensate the output of the magnetic sensor. Thus, it is possible to accurately determine the bearing. In addition, this embodiment is preferably applied for applications that require sensing capability with respect to both inclination and bearing.

본 발명은 그 사상이나 핵심 특성에서 벗어남이 없이 여러 형태로 구현될 수 있으므로, 본 실시예들은 설명적인 것이고 제한적인 것은 아닌 데, 이는 본 발명의 범주가 상술한 설명에 의해서가 아니라 이후의 특허청구범위에 의해 한정되는 것이기 때문이다. 특허청구범위의 범위 내에 있는 모든 변경 또는 이런 범위의 균등물은 특허청구범위에 의해 포괄되도록 의도되었다. Since the present invention can be embodied in various forms without departing from the spirit or core characteristics thereof, the present embodiments are descriptive and not restrictive, which is not to be construed as the scope of the present invention by the foregoing claims. This is because it is limited by the range. All changes that come within the scope of the claims or their equivalents are intended to be covered by the claims.

본 발명은 전체 칩 크기를 축소하여 가속도, 진동 및 경사도와 같은 물리량을 2차원 방식이나 3차원 방식으로 검출할 수 있는 소형 물리량 센서를 실현한다. 이 물리량 센서는 기본적으로 반도체층으로 구성되는 용량 유형 압전 센서를 이용하여 구성되므로, 반도체 제조 프로세스로 용이하게 제조될 수 있다. 따라서, 물리량 센서는 주변 회로나 신호 처리 회로에 함께 용이하게 집적화될 수 있다.The present invention realizes a compact physical quantity sensor that can reduce physical chip size to detect physical quantities such as acceleration, vibration, and inclination in a two-dimensional or three-dimensional manner. Since this physical quantity sensor is constructed using a capacitive type piezoelectric sensor basically composed of a semiconductor layer, it can be easily manufactured by a semiconductor manufacturing process. Therefore, the physical quantity sensor can be easily integrated together in the peripheral circuit or the signal processing circuit.

Claims (5)

물리량 센서로서, As a physical quantity sensor, 기판과, Substrate, 기판의 주요면을 부분 노출시키도록 형성된 개구를 갖는 절연막과, An insulating film having an opening formed to partially expose a main surface of the substrate; 두 개의 단자를 각각 갖는 복수의 압전 센서 - 각각의 압전 센서는 그 감지부가 상기 개구 주변의 다른 위치들에서 상기 절연막 상에 부착된 상기 두 개의 단자에 의해 지지되면서 상기 개구에 배열되도록 구성되고, 각각의 압전 센서는 상기 절연막의 상기 개구 주변으로부터 상기 개구 내측으로 연장된 코일형 권선 패턴을 갖는 제1 반도체층, 상기 절연막의 상기 개구 주변으로부터 상기 개구 내측으로 연장된 코일형 권선 패턴을 갖는 제2 반도체층, 및 상기 개구에 있는 상기 제1 및 제2 반도체층의 내측 단부들을 상호 접속하는 도전성 가중부를 포함하고, 이로써 상기 절연막 상에 부착된 상기 제1 및 제2 반도체층의 외측 단부들이 상기 두 개의 단자를 형성하는 데에 이용되고, 상기 도전성 가중부가 상기 제1 및 제2 반도체층에 의해 상기 개구에서 부유 상태(floating manner)로 지지되어 3차원 변위를 실현함 - 와, A plurality of piezoelectric sensors each having two terminals, each piezoelectric sensor being configured such that the sensing portion is arranged in the opening while being supported by the two terminals attached on the insulating film at different positions around the opening; The piezoelectric sensor of has a first semiconductor layer having a coiled winding pattern extending into the opening from the periphery of the opening and a second semiconductor having a coiled winding pattern extending into the opening from the periphery of the opening of the insulating film. A layer and a conductive weighting portion interconnecting the inner ends of the first and second semiconductor layers in the opening, whereby the outer ends of the first and second semiconductor layers attached on the insulating film are separated from each other. Used to form a terminal, and wherein the conductive weighting portion is negative in the opening by the first and second semiconductor layers. And, - state also realize three-dimensional displacement is supported by a (floating manner) 상기 기판의 주요면 상에서 상기 개구의 저부에 배열되어 자신과 상기 도전성 가중부와의 사이에 용량을 확립하는 용량 전극층을 포함하고,A capacitive electrode layer arranged at the bottom of the opening on the main surface of the substrate and establishing a capacitance between itself and the conductive weighting portion, 상기 도전성 가중부의 변위가 상기 제1 및 제2 반도체층의 저항의 변동량과 상기 용량의 변동량에 기초하여 검출되는 물리량 센서.The physical quantity sensor of which the displacement of the said conductive weight part is detected based on the variation amount of the resistance of the said 1st and 2nd semiconductor layer, and the variation amount of the said capacitance. 제1항에 있어서, 일 단부가 상기 절연막에 고정되며 상기 제1 및 제2 반도체층에 대하여 제2 용량을 확립하는 제2 용량 전극층을 더 포함하고, 상기 도전성 가중부의 변위는 상기 제2 용량의 변동량에 근거하여 검출되는 물리량 센서.The semiconductor device of claim 1, further comprising a second capacitance electrode layer having one end fixed to the insulating layer and establishing a second capacitance with respect to the first and second semiconductor layers, wherein the displacement of the conductive weighting portion is equal to the second capacitance. Physical quantity sensor detected based on the variation amount. 제1항에 있어서, 상기 제1 및 제2 반도체층의 외측 단부들은 상기 절연막의 상기 개구에서의 대향 위치들에서 부착되는 물리량 센서.The physical quantity sensor of claim 1, wherein outer ends of the first and second semiconductor layers are attached at opposing positions in the opening of the insulating film. 물리량 센서로서, As a physical quantity sensor, 기판과, Substrate, 상기 기판의 주요면을 부분 노출시키도록 형성된 개구를 갖는 절연막과,An insulating film having an opening formed to partially expose a main surface of the substrate; 두 개의 단자와 감지부를 각각 갖는 복수의 압전 센서 - 상기 감지부는 상기 절연막의 상기 개구 주변의 다른 위치들에 부착된 상기 두 개의 단자에 의해 개구에서 부유 상태로 지지되고, 각각의 압전 센서는 상기 절연막의 상기 개구의 주변으로부터 상기 개구 내측으로 서로 평행하게 연장된 제1 및 제2 반도체층, 및 상기개구에 있는 상기 제1 및 제2 반도체층의 내측 단부들을 상호 접속하는 도전성 가중부를 포함하고, 이로써 상기 제1 및 제2 반도체층의 외측 단부들이 상기 두 개의 단자를 형성하도록 상기 절연막 상에 부착되고, 상기 도전성 가중부가 상기 제1 및 제2 반도체층에 의해 지지되어 3차원 변위를 실현함 - 와, A plurality of piezoelectric sensors each having two terminals and a sensing unit, wherein the sensing unit is supported in a floating state in an opening by the two terminals attached to different positions around the opening of the insulating film, each piezoelectric sensor being insulated from the insulating film First and second semiconductor layers extending parallel to each other from the periphery of the opening inward to the opening, and conductive weights interconnecting the inner ends of the first and second semiconductor layers in the opening, thereby Outer ends of the first and second semiconductor layers are attached on the insulating film to form the two terminals, the conductive weights are supported by the first and second semiconductor layers to realize a three-dimensional displacement; and , 상기 기판의 주요면 상에서 상기 개구의 저부에 배열되어 자신과 상기 도전 성 가중부와의 사이에 용량을 확립하는 용량 전극층을 포함하고,A capacitive electrode layer arranged at the bottom of the opening on the main surface of the substrate to establish a capacitance between itself and the conductive weighting portion, 상기 도전성 가중부의 변위가 상기 제1 및 제2 반도체층의 저항의 변동량과 상기 용량의 변동량에 기초하여 검출되는 물리량 센서.The physical quantity sensor of which the displacement of the said conductive weight part is detected based on the variation amount of the resistance of the said 1st and 2nd semiconductor layer, and the variation amount of the said capacitance. 물리량 센서로서, As a physical quantity sensor, 기판과, Substrate, 상기 기판의 주요면을 부분 노출시키도록 형성된 개구를 갖는 절연막과, An insulating film having an opening formed to partially expose a main surface of the substrate; 감지부 및 두 개의 단자를 각각 갖는 복수의 압전 센서 - 상기 감지부는 상기 개구와 관련하여 캔틸레버식으로 지지되고, 각각의 압전 센서는 상기 절연막의 상기 개구의 주변으로부터 상기 개구 내측으로 서로 평행하게 연장되는 제1 및 제2 반도체층, 및 상기 개구에 있는 상기 제1 및 제2 반도체층의 내측 단부들을 상호 접속하는 도전성 가중부를 포함하고, 이로써 상기 제1 및 제2 반도체층의 외측 단부들이 상기 두 개의 단자를 형성하도록 상기 절연막 상에 부착되고, 상기 도전성 가중부가 상기 제1 및 제2 반도체층에 의해 지지되어 3차원 변위를 실현함 - 와, A plurality of piezoelectric sensors each having a sensing section and two terminals, the sensing sections being cantilevered in relation to the opening, each piezoelectric sensor extending in parallel to each other inwardly from the periphery of the opening of the insulating film; First and second semiconductor layers, and conductive weights interconnecting the inner ends of the first and second semiconductor layers in the opening, whereby the outer ends of the first and second semiconductor layers are connected to the two; Attached to the insulating film to form a terminal, the conductive weighting portion being supported by the first and second semiconductor layers to realize a three-dimensional displacement; 상기 기판의 주요면 상에서 상기 개구의 저부에 배열되어 자신과 도전성 가중부와의 사이에 각각 용량을 확립하는 복수의 용량 전극층을 포함하고,A plurality of capacitive electrode layers arranged at the bottom of the opening on the main surface of the substrate and respectively establishing capacitance between itself and the conductive weighting portion, 상기 도전성 가중부의 변위가 상기 제1 및 제2 반도체층의 저항의 변동량과 상기 용량의 변동량에 기초하여 검출되는 물리량 센서.The physical quantity sensor of which the displacement of the said conductive weight part is detected based on the variation amount of the resistance of the said 1st and 2nd semiconductor layer, and the variation amount of the said capacitance.
KR1020050010650A 2004-02-09 2005-02-04 Physical quantity sensor KR100600685B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00031620 2004-02-09
JP2004031620A JP2005221450A (en) 2004-02-09 2004-02-09 Physical quantity sensor

Publications (2)

Publication Number Publication Date
KR20060041754A KR20060041754A (en) 2006-05-12
KR100600685B1 true KR100600685B1 (en) 2006-07-19

Family

ID=34908310

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050010650A KR100600685B1 (en) 2004-02-09 2005-02-04 Physical quantity sensor

Country Status (5)

Country Link
US (1) US7132722B2 (en)
JP (1) JP2005221450A (en)
KR (1) KR100600685B1 (en)
CN (2) CN100424891C (en)
TW (1) TWI248686B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100880044B1 (en) 2006-12-04 2009-01-22 한국전자통신연구원 Method of fabricating multi function micro electro mechanical system sensor

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005221450A (en) * 2004-02-09 2005-08-18 Yamaha Corp Physical quantity sensor
US7406870B2 (en) * 2005-01-06 2008-08-05 Ricoh Company, Ltd. Semiconductor sensor
JP4276645B2 (en) * 2005-08-05 2009-06-10 株式会社東海理化電機製作所 Sensor device
US7425485B2 (en) * 2005-09-30 2008-09-16 Freescale Semiconductor, Inc. Method for forming microelectronic assembly
JP2007187509A (en) * 2006-01-12 2007-07-26 Denso Corp Physical quantity sensor of capacitance type
DE102006011370A1 (en) * 2006-03-09 2007-09-20 Eppendorf Ag Device for mixing, in particular, laboratory vessel contents with a sensor
US7750627B2 (en) * 2006-10-24 2010-07-06 Headway Technologies, Inc. Magnetic film sensor having a magnetic film for generating a magnetostriction and a depressed insulating layer
WO2008069284A1 (en) * 2006-12-04 2008-06-12 Canon Kabushiki Kaisha Sensor and method of manufacturing the same
JP5376790B2 (en) * 2006-12-04 2013-12-25 キヤノン株式会社 Sensor and manufacturing method thereof
WO2008078770A1 (en) * 2006-12-27 2008-07-03 Dai Nippon Printing Co., Ltd. Mechanical quantity sensor and method for manufacturing the same
US7628071B2 (en) * 2007-06-20 2009-12-08 Headway Techologies, Inc. Sensing unit and method of making same
US7698941B2 (en) * 2007-06-20 2010-04-20 Headway Technologies, Inc. Sensing unit and method of making same
JP4924238B2 (en) * 2007-06-26 2012-04-25 大日本印刷株式会社 Manufacturing method of angular velocity sensor
JP2009008438A (en) * 2007-06-26 2009-01-15 Dainippon Printing Co Ltd Angular velocity sensor and its manufacturing method
CN101769784B (en) * 2008-12-27 2012-06-20 鸿富锦精密工业(深圳)有限公司 Sensor assembly
JP4752922B2 (en) 2009-01-30 2011-08-17 ソニー株式会社 Image display device and electronic device
US8384214B2 (en) * 2009-10-13 2013-02-26 United Microelectronics Corp. Semiconductor structure, pad structure and protection structure
JP5527019B2 (en) * 2010-05-28 2014-06-18 セイコーエプソン株式会社 Physical quantity sensor and electronic equipment
JP2012008022A (en) * 2010-06-25 2012-01-12 Panasonic Electric Works Co Ltd Acceleration sensor
KR101494370B1 (en) 2013-07-31 2015-02-23 앰코 테크놀로지 코리아 주식회사 Tilt sensor package and method thereof
CN110726498B (en) * 2015-04-30 2021-12-31 意法半导体股份有限公司 Integrated piezoelectric sensor for detecting in-plane forces such as shock, acceleration, rotational force, and the like
JP6943563B2 (en) * 2016-11-30 2021-10-06 株式会社ジャパンディスプレイ Display device with input function
CH713460A2 (en) * 2017-02-15 2018-08-15 Digi Sens Ag Swing string sensor and swinging string for a swinging string sensor.
JP2019039804A (en) * 2017-08-25 2019-03-14 セイコーエプソン株式会社 Mems device, electronic apparatus, and movable body
JP2019215269A (en) * 2018-06-13 2019-12-19 セイコーエプソン株式会社 Physical quantity sensor, compound sensor, inertial measurement unit, movable body position measuring device, portable electronic apparatus, electronic apparatus, movable body, travel support system, and display
CN111044757A (en) * 2019-12-25 2020-04-21 北京航天控制仪器研究所 Three-layer bonded capacitive micro-accelerometer structure electrode leading-out method
JP7268630B2 (en) * 2020-03-30 2023-05-08 三菱電機株式会社 Semiconductor pressure sensor and its manufacturing method
CN113495190A (en) * 2020-04-01 2021-10-12 株式会社东芝 Resistance mapping device, resistance measurement method, program, and recording medium
TWI782507B (en) * 2021-04-28 2022-11-01 富力特科技股份有限公司 A cassette feeding robot arm and sensor with a thin and brittle substrate rubbing vibration sensor

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0821722B2 (en) 1985-10-08 1996-03-04 日本電装株式会社 Semiconductor vibration / acceleration detector
JPH0623782B2 (en) * 1988-11-15 1994-03-30 株式会社日立製作所 Capacitance type acceleration sensor and semiconductor pressure sensor
US4991283A (en) * 1989-11-27 1991-02-12 Johnson Gary W Sensor elements in multilayer ceramic tape structures
DE4022464C2 (en) * 1990-07-14 2000-12-28 Bosch Gmbh Robert Acceleration sensor
US5417111A (en) * 1990-08-17 1995-05-23 Analog Devices, Inc. Monolithic chip containing integrated circuitry and suspended microstructure
JPH06151890A (en) * 1992-11-13 1994-05-31 Oki Electric Ind Co Ltd Manufacture of acceleration sensor
JP3385688B2 (en) * 1993-12-13 2003-03-10 株式会社デンソー Semiconductor yaw rate sensor and method of manufacturing the same
JPH07260824A (en) * 1994-03-25 1995-10-13 Omron Corp Semiconductor sensor of physical quantity
JPH07325104A (en) * 1994-06-01 1995-12-12 Zexel Corp Acceleration sensor
JP3506794B2 (en) * 1995-02-23 2004-03-15 株式会社東海理化電機製作所 Acceleration sensor and method of manufacturing the same
US6263735B1 (en) * 1997-09-10 2001-07-24 Matsushita Electric Industrial Co., Ltd. Acceleration sensor
JPH11101816A (en) * 1997-09-29 1999-04-13 Mazda Motor Corp Angular acceleration sensor and method for detecting angular acceleration
DE19821527A1 (en) * 1998-05-13 1999-12-02 Siemens Ag Oscillation circuit for monolithic integration in electronic circuit
JP2001264122A (en) * 2000-03-22 2001-09-26 Toyota Central Res & Dev Lab Inc Microscopic physical quantity recorder
JP2003166998A (en) * 2001-12-03 2003-06-13 Matsushita Electric Works Ltd Semiconductor acceleration sensor
JP2002289876A (en) * 2001-12-25 2002-10-04 Denso Corp Semiconductor dynamic quantity sensor and manufacturing method therefor
JP2005221450A (en) * 2004-02-09 2005-08-18 Yamaha Corp Physical quantity sensor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100880044B1 (en) 2006-12-04 2009-01-22 한국전자통신연구원 Method of fabricating multi function micro electro mechanical system sensor

Also Published As

Publication number Publication date
CN1655367A (en) 2005-08-17
KR20060041754A (en) 2006-05-12
TWI248686B (en) 2006-02-01
JP2005221450A (en) 2005-08-18
CN100424891C (en) 2008-10-08
US20050194651A1 (en) 2005-09-08
CN2826697Y (en) 2006-10-11
US7132722B2 (en) 2006-11-07
TW200531289A (en) 2005-09-16

Similar Documents

Publication Publication Date Title
KR100600685B1 (en) Physical quantity sensor
US8362578B2 (en) Triple-axis MEMS accelerometer
US5504356A (en) Semiconductor accelerometer
US20050268717A1 (en) Acceleration sensor and manufacturing method thereof
JPH09503344A (en) Micromechanical device and manufacturing method thereof
US8487389B2 (en) Uniaxial acceleration sensor
US20030057447A1 (en) Acceleration sensor
US6763719B2 (en) Acceleration sensor
US8640543B2 (en) Micro-electro-mechanical system device, out-of-plane sensor and method for making micro-electro-mechanical system device
JP4867792B2 (en) Wafer level package structure and sensor device
JP3938199B1 (en) Wafer level package structure and sensor device
JP2006275765A (en) Magnetic sensor
US7838320B2 (en) Semiconductor physical quantity sensor and method for manufacturing the same
JP3938201B1 (en) Sensor device and manufacturing method thereof
JPH06163934A (en) Semiconductor acceleration sensor and fabrication thereof
TWI765232B (en) Acceleration sensing structure and accelerometer
JP2009047650A (en) Sensor device and its manufacturing method
JPH06196721A (en) Semiconductor accelerometer and manufacture thereof
JP3938200B1 (en) Sensor device and manufacturing method thereof
JP4000167B2 (en) Manufacturing method of sensor device
JP4000170B2 (en) Chip size package
JPH06204502A (en) Semiconductor acceleration sensor and manufacture thereof
JPH04192370A (en) Semiconductor acceleration sensor
JPH10132850A (en) Semiconductor acceleration sensor
WO2001075457A1 (en) Acceleration sensor

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120620

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130603

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee