KR100589091B1 - 무선 장치 - Google Patents

무선 장치 Download PDF

Info

Publication number
KR100589091B1
KR100589091B1 KR1020027013188A KR20027013188A KR100589091B1 KR 100589091 B1 KR100589091 B1 KR 100589091B1 KR 1020027013188 A KR1020027013188 A KR 1020027013188A KR 20027013188 A KR20027013188 A KR 20027013188A KR 100589091 B1 KR100589091 B1 KR 100589091B1
Authority
KR
South Korea
Prior art keywords
offset
output
offset compensation
compensation amount
signal
Prior art date
Application number
KR1020027013188A
Other languages
English (en)
Other versions
KR20020086751A (ko
Inventor
요시하루 도이
다께오 미야따
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20020086751A publication Critical patent/KR20020086751A/ko
Application granted granted Critical
Publication of KR100589091B1 publication Critical patent/KR100589091B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/155—Ground-based stations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/08—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station
    • H04B7/0837—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station using pre-detection combining
    • H04B7/0842—Weighted combining
    • H04B7/0848—Joint weighting
    • H04B7/0851—Joint weighting using training sequences or error signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/01—Reducing phase shift
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0053—Closed loops
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0063—Elements of loops
    • H04L2027/0065—Frequency error detectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Radio Transmission System (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

어레이 안테나(#1∼#4)로부터의 수신 신호 벡터 (X(t))는 주파수 오프셋 수정부(6)에 의해 주파수 오프셋이 수정된 후, 적응 어레이 처리가 행해진다. 적응 어레이의 출력 신호 (y(t))와, 참조 신호 구간에서는 메모리(30)에 유지된 참조 신호(d(t)) 또는 참조 신호가 존재하지 않은 구간에서는 강제 위상 동기 처리부(20)로부터 출력되는 복제 신호(d'(t))에 기초하여, 오차 신호(e(t))가 참조되어 오차 신호로부터 오프셋 추출부(l00)에 의해 주파수 오프셋량(Δθ)이 추출된다.
어레이 안테나, 단말기, 주파수 오프셋

Description

무선 장치{RADIO}
본 발명은 휴대 전화 등의 무선 통신에 있어서, 기지국에 이용되는 무선 장치의 구성에 관한 것으로, 보다 특정적으로는 기지국에서의 무선 장치의 주파수 오프셋의 보상 제어의 구성에 관한 것이다.
최근, 급속히 발달하고 있는 휴대형 전화기와 같은 이동 통신 시스템에 있어서, 주파수의 유효 이용을 도모하기 위해 여러가지의 전송 채널 할당 방법이 제안되고 있고, 그 일부는 실용화되고 있다.
도 12는 주파수 분할 다중 접속(Frequency Division Multiple Access: FDMA), 시분할 다중 접속(Time Division Multiple Access : TDMA) 및 공간 분할 다중 접속(Spatial Division Multiple Access: SDMA)의 각종 통신 시스템에서의 채널의 배치도이다.
또, SDMA 방식은 또한 PDMA 방식(Path Division Multiple Access)이라고도 불린다.
우선, 도 12를 참조하면, FDMA, TDMA 및 SDMA에 대하여 간단히 설명한다. 도 12의 (a)는 FDMA를 나타내는 도면으로, 서로 다른 주파수 f1∼f4의 전파로 사용자 1∼4의 아날로그 신호가 주파수 분할되어 전송되고, 각 사용자 1∼4의 신호는 주파수 필터에 의해 분리된다.
도 12의 (b)에 도시한 TDMA에서는, 각 사용자의 디지탈화된 신호가 서로 다른 주파수 f1∼f4의 전파로, 또한 일정한 시간(타임 슬롯)마다 시분할되어 전송되고, 각 사용자의 신호는 주파수 필터와 기지국 및 각 사용자 이동 단말기 장치 간의 시간 동기에 의해 분리된다.
한편, 최근에는 휴대형 전화기의 보급에 의해 전파의 주파수 이용 효율을 높이기 위해서, SDMA 방식이 제안되고 있다. 이 SDMA 방식은 도 12의 (c)에 도시한 바와 같이, 동일한 주파수에서의 하나의 타임 슬롯을 공간적으로 분할하여 복수의 사용자의 데이터를 전송하는 것이다. 이 SDMA에서는 각 사용자의 신호는 주파수 필터와 기지국 및 각 사용자 이동 단말기 장치 간의 시간 동기와 적응 어레이 등의 상호 간섭 제거 장치를 이용하여 분리된다.
도 13은 종래의 SDMA용 기지국의 송수신 시스템(2000)의 구성을 도시하는 개략 블록도이다.
도 13에 도시한 구성에 있어서는 사용자 PS1과 PS2를 식별하기 위해서, 4개의 안테나 #1∼#4가 설치되어 있다.
수신 동작에 있어서는, 안테나의 출력은 RF 회로(2101)에 주어지고, RF 회로(2101)에 있어서, 수신 증폭기로 증폭되어 국부 발진 신호에 의해서 주파수 변환된 후, 필터에 의해 불필요한 주파수 신호가 제거되고, A/D 변환되어 디지털 신호로서 디지털 시그널 프로세서(2102)에 주어진다.
디지털 시그널 프로세서(2102)에는 채널 할당 기준 계산기(2103)와, 채널 할 당 장치(2104)와, 적응 어레이(2100)가 설치되어 있다. 채널 할당 기준 계산기(2103)는 2명의 사용자로부터의 신호가 적응 어레이에 의해 분리 가능한지를 사전에 계산한다. 그 계산 결과에 따라서, 채널 할당 장치(2104)는 주파수와 시간을 선택하는 사용자 정보를 포함하는 채널 할당 정보를 적응 어레이(2100)에 제공한다. 적응 어레이(2100)는 채널 할당 정보에 기초하여, 4개의 안테나 #1∼#4로부터의 신호에 대하여, 실시간으로 웨이티드 연산을 행하는 것으로, 특정한 사용자의 신호만을 분리한다.
[적응 어레이 안테나의 구성]
도 14는 적응 어레이(2100) 중, 1명의 사용자에게 대응하는 송수신부(2100a)의 구성을 도시하는 블록도이다. 도 14에 도시한 예에 있어서는, 복수의 사용자 신호를 포함하는 입력 신호로부터 희망하는 사용자의 신호를 추출하기 위해서, n개의 입력 포트(2020-1∼2020-n)가 설치되어 있다.
각 입력 포트(2020-1∼2020-n)에 입력된 신호가, 스위치 회로(2010-1∼2010-n)를 통해, 웨이트 벡터 제어부(2011)와 승산기(2012-1∼2012-n)에 주어진다.
웨이트 벡터 제어부(2011)는 입력 신호와 사전에 메모리(2014)에 기억되어 있는 특정한 사용자의 신호에 대응한 트레이닝 신호와 가산기(2013)의 출력을 이용하여, 웨이트 벡터 W1i∼Wni를 계산한다. 여기서, 첨자 i는, i번째의 사용자와의 사이의 송수신에 이용되는 웨이트 벡터인 것을 나타낸다.
승산기(2012-1∼2012-n)는 각 입력 포트(2020-1∼2020-n)로부터의 입력 신호 와 웨이트 벡터 W1i∼Wni를 각각 승산하여, 가산기(2013)에 제공한다. 가산기(2013)는 승산기(2012-1∼2012-n)의 출력 신호를 가산하여 수신 신호 SRX(t)로서 출력하고, 이 수신 신호 SRX(t)는 웨이트 벡터 제어부(2011)에도 주어진다.
또한, 송수신부(2100a)는 적응 어레이 무선 기지국으로부터의 출력 신호 STX(t)를 받아, 웨이트 벡터 제어부(2011)에 의해 주어지는 웨이트 벡터 W1i∼Wni 와 각각 승산하여 출력하는 승산기(2015-1∼2015-n)를 포함한다. 승산기(2015-1∼2015-n)의 출력은 각각 스위치 회로(2010-1∼2010-n)에 주어진다. 즉, 스위치 회로(2010-1∼2010-n)는 신호를 수신할 때는 입력 포트(2020-1∼2020-n)로부터 주어진 신호를, 신호 수신부(1R)에 제공하고, 신호를 송신할 때에는, 신호 송신부(1T)로부터의 신호를 입출력 포트(2020-1∼2020-n)에 제공한다.
[적응 어레이의 동작 원리]
다음에, 도 14에 도시한 송수신부(2100a)의 동작 원리에 대하여 간단히 설명한다. 이하에서는, 설명을 간단히 하기 위해서, 안테나 소자수를 4개로 하고, 동시에 통신하는 사용자 수 PS를 2명으로 한다. 이 때, 각 안테나로부터 수신부(1R)에 대하여 주어지는 신호는, 이하와 같은 식으로 표현된다.
Figure 112002032441460-pct00001
Figure 112002032441460-pct00002
Figure 112002032441460-pct00003
Figure 112002032441460-pct00004
여기서, 신호 RXj(t)는 j번째(j=1, 2, 3, 4)의 안테나의 수신 신호를 나타내고, 신호 Srxi(t)는 i번째(i=1, 2)의 사용자가 송신한 신호를 나타낸다.
또한, 계수 hji는 j번째의 안테나에 수신된 i번째의 사용자로부터의 신호의 복소 계수를 나타내고, nj(t)는 j번째의 수신 신호에 포함되는 잡음을 나타낸다.
위의 수학식 1∼수학식 4를 벡터 형식으로 표기하면, 이하와 같이 된다.
Figure 112002032441460-pct00005
Figure 112002032441460-pct00006
Figure 112002032441460-pct00007
Figure 112002032441460-pct00008
또, 수학식 6∼수학식 8에 있어서, […]T는, […]의 전치를 나타낸다.
여기서, X(t)는 입력 신호 벡터, Hi는 i번째의 사용자의 수신 신호 계수 벡터, N(t)는 잡음 벡터를 각각 나타내고 있다.
적응 어레이 안테나는, 도 14에 도시한 바와 같이, 각각의 안테나로부터의 입력 신호에 가중 계수 W1i∼Wni를 곱하여 합성한 신호를 수신 신호 SRX(t)로서 출력한다. 또, 여기서는 안테나의 개수 n은 4이다.
그런데, 이상과 같은 준비 하에서, 예를 들면, 1번째의 사용자가 송신한 신호 Srx1(t)를 추출하는 경우의 적응 어레이의 동작은 이하와 같아진다.
적응 어레이(2100)의 출력 신호 y1(t)는 입력 신호 벡터 X(t)와 웨이트 벡터 W1의 벡터의 승산에 의해, 이하와 같은 식으로 나타낼 수 있다.
Figure 112002032441460-pct00009
Figure 112002032441460-pct00010
즉, 웨이트 벡터 W1은 j번째의 입력 신호 RXj(t)에 서로 곱해지는 가중 계수 wj1(j=1, 2, 3, 4)을 요소로 하는 벡터이다.
여기서 수학식 9와 같이 나타낸 y1(t)에 대하여, 수학식 5에 의해 표현된 입력 신호 벡터 X(t)를 대입하면, 이하와 같이 된다.
Figure 112002032441460-pct00011
여기서, 적응 어레이(2100)가 이상적으로 동작한 경우, 주지의 방법에 의해 웨이트 벡터 W1은 다음의 연립 방정식을 만족시키도록 웨이트 벡터 제어부(2011)에 의해 순차 제어된다.
Figure 112002032441460-pct00012
Figure 112002032441460-pct00013
수학식 12 및 수학식 13을 만족하도록 웨이트 벡터 W1이 완전하게 제어되면, 적응 어레이(2100)로부터의 출력 신호 y1(t)는, 결국 이하의 식과 같이 표현된다.
Figure 112002032441460-pct00014
Figure 112002032441460-pct00015
즉, 출력 신호 y1(t)에는 2명의 사용자 중 제1번째의 사용자가 송신한 신호 Srx1(t)가 얻어지게 된다.
한편, 도 14에 있어서, 적응 어레이(2100)에 대한 입력 신호 STX(t)는 적응 어레이(2100) 중의 송신부(1T)에 제공되며, 승산기(2015-1, 2015-2, 2015-3, …, 2015-n)의 한쪽 입력에 주어진다. 이들의 승산기의 다른 쪽 입력에는 각각, 웨이트 벡터 제어부(2011)에 의해 이상 설명한 바와 같이 하여 수신 신호에 기초하여 산출된 웨이트 벡터 W1i, W2i, W3i, …, Wni가 카피되어 인가된다.
이들의 승산기에 의해서 웨이티드된 입력 신호는 대응하는 스위치(2010-1, 2010-2, 2010-3, …, 2010-n)을 통해 대응하는 안테나 #1, #2, #3, …, #n으로 보내져 송신된다.
여기서, 사용자 PS1, PS2의 식별은 이하에 설명한 바와 같이 행해진다. 즉, 휴대 전화기의 전파 신호는 프레임 구성을 취해 전달된다. 휴대 전화기의 전파 신호는, 크게는 무선 기지국에 있어서 기지의 신호 계열로 이루어지는 프리앰블과, 무선 기지국에 있어서 미지의 신호 계열로 이루어지는 데이터(음성 등)로 구성되어 있다.
프리앰블의 신호 계열은 해당 사용자가 무선 기지국에 있어서 통화해야 할 원하는 사용자인지를 분별하기 위한 정보의 신호열을 포함하고 있다. 적응 어레이 무선 기지국(1)의 웨이트 벡터 제어부(2011)는 메모리(2014)로부터 추출한 사용자 A에 대응한 트레이닝 신호와, 수신한 신호 계열을 대비하여, 사용자 PS1에 대응하 는 신호 계열을 포함하고 있다고 생각되는 신호를 추출하도록 웨이트 벡터 제어(가중 계수의 결정)를 행한다.
그런데, 일반적으로, 휴대 전화 등에 있어서 송수신에 이용되는 변조 방식으로서는, PSK 변조를 기조로 하는 변조 방식의 QPSK 변조 등이 이용된다.
PSK 변조에서는, 반송파에 동기한 신호를 수신 신호에 적산함에 따른 검파를 행하는 동기 검파가 일반적으로 행해진다.
동기 검파에 있어서는, 변조파 중심 주파수에 동기한 복소 공액 반송파를 국부 발진기에 의해 생성한다. 그러나, 동기 검파를 행하는 경우, 통상 송신측과 수신측의 발진기에는 주파수 오프셋으로 불리는 주파수 오차가 존재한다. 이 오차에 의해서, 수신기측에서는 수신 신호를 IQ 평면 상에 나타낸 경우, 수신 신호점의 위치가 회전한다. 이 때문에, 주파수 오프셋을 보상하지 않으면 동기 검파를 행하는 것이 곤란하다.
이러한 주파수 오프셋은, 상술한 바와 같은 송수신 기간의 국부 발진 주파수의 정밀도뿐만 아니라, 설정 오차, 온도 변동, 경시 변화 등에 의해 발생하고, 수신기에 입력되는 신호에 캐리어 주파수 성분이 잔류함으로써, 수신 특성이 급격히 열화한다는 문제가 생긴다.
이러한 캐리어(반송파) 주파수 오프셋을 억제하는 방법으로는, 통신 시스템에 있어서, 소위 「자동 주파수 조정 기능(AFC)」을 설치하는 것이 알려져 있다. 그러나, 이러한 종래 행해지고 있는 자동 주파수 조정 기능에서는 광대역 변조, 고속 페이징, 버스트 신호 전송, 멀티 패스 지연 왜곡, 동일 주파수 간섭 등의 전송 조건이 되는 이동체 통신 하에서는 충분한 동작을 기대할 수 없는 우려가 있다.
<발명의 개시>
본 발명의 목적은, 공간 다중 분할 방식에 의해 동일 셀 내에서 동일 채널을 복수의 사용자에게 할당하여, 채널의 이용 효율을 예로 들어, 단말기와 기지국 사이의 캐리어 주파수 오프셋을 보상하는 것이 가능한 기지국에 이용되는 무선 장치를 제공하는 것이다.
본 발명은 요약하면, 무선 장치로서, 복수의 안테나를 포함하는 어레이 안테나와, 복수의 안테나로부터의 신호를 받아 소정의 단말기로부터의 신호를 추출하기 위한 적응 어레이 처리부를 포함하고, 적응 어레이 처리부는 주어진 오프셋 보상량에 따라서, 수신 신호의 주파수 오프셋을 보상하기 위한 주파수 오프셋 보상부를 포함하고, 적응 어레이 처리부의 출력을 받아, 소정의 타이밍에서 주파수 오프셋을 추출하기 위한 오프셋량 검지부와, 오프셋량 검지부의 검지 결과에 기초하여, 오프셋 보상량을 갱신하는 오프셋 보상량 연산부를 더 포함한다.
바람직하게는, 무선 장치는, 수신 신호는, 복수의 슬롯으로 분할되어 전송되고, 각 슬롯은 사전에 정해진 참조 신호를 포함하는 제1 부분 신호와, 전송되는 데이터를 포함하는 제2 부분 신호를 포함하고, 오프셋량 검지부는 참조 신호를 유지하기 위한 제1 기억부와, 적응 어레이 처리부로부터의 출력의 위상을 소정의 위상에 강제적으로 동기시키는 강제 위상 동기부와, 제1 부분 신호가 적응 어레이 처리부로부터 출력되는 기간은 제1 기억부에 유지된 참조 신호와 전 적응 어레이 처리부로부터의 출력과의 차를 출력하고, 제2 부분 신호가 적응 어레이 처리부로부터 출력되는 기간은 강제 위상 동기부의 출력과 전 적응 어레이 처리부로부터의 출력과의 차를 출력하는 오차 신호 생성부와, 오차 신호 생성부의 출력에 기초하여 주파수 오프셋을 추출하기 위한 오프셋 추출부를 포함한다.
더 바람직하게는, 무선 장치는 오프셋 보상량 연산부는 오프셋 보상량을 수시 저장하기 위한 제2 기억부와, 소정의 계수를 μ로 할 때, 제2 기억부 중에 저장된 오프셋 보상량 θ과 오프셋 추출부의 출력 Δθ에 기초하여, 오프셋 보상량의 갱신값 θ'를, θ'=θ+μ×Δθ로서 산출하는 산출부를 포함한다.
혹은 더 바람직하게는 무선 장치는 오프셋 보상량 연산부는 오프셋 보상량을 수시 저장하기 위한 제2 기억부와, 오프셋 보상량의 갱신값 θ'를, 갱신이 진행함에 따라서 갱신에 대응하여 변경되는 양을 감소시키도록 하여, 제2 기억부 중에 저장된 오프셋 보상량 θ와 오프셋 추출부의 출력 Δθ에 기초하여 산출하는 산출부를 포함한다.
혹은, 더 바람직하게는 무선 장치는 오프셋 보상량 연산부는 오프셋 보상량을 수시 저장하기 위한 제2 기억부와, 오프셋 보상량의 갱신값 θ'를, 갱신에 대응하여 변경되는 양을 오차 신호 생성부의 출력의 절대치의 크기에 따라 증가시키도록 하여, 제2 기억부 중에 저장된 오프셋 보상량 θ와 오프셋 추출부의 출력 Δθ에 기초하여 산출하는 산출부를 포함한다.
혹은, 더 바람직하게는 무선 장치는 오프셋 보상량 연산부는 오프셋 보상량을 수시 저장하기 위한 제2 기억부와, 소정의 계수를 μ로 할 때, 제2 기억부 중에 저장된 오프셋 보상량 θ과 오프셋 추출부의 출력 Δθ에 기초하여 오프셋 보상량 의 갱신값 θ'를, i) 제1 부분 신호가 적응 어레이 처리부로부터 출력되는 기간은 갱신에 대응하여 변경되는 양을 오차 신호 생성부의 출력의 절대치의 크기에 따라 증가시키도록 하고, 제2 기억부 중에 저장된 오프셋 보상량 θ와 오프셋 추출부의 출력 Δθ에 기초하여 산출하고, ii) 제2 부분 신호가 적응 어레이 처리부로부터 출력되는 기간은 θ'=θ+μ×Δθ로서 산출하는 산출부를 포함한다.
바람직하게는, 수신 신호는 복수의 슬롯으로 분할되어 전송되고, 각 슬롯은 사전에 정해진 참조 신호를 포함하는 제1 부분 신호와, 전송되는 데이터를 포함하는 제2 부분 신호를 포함하고, 오프셋량 검지부는 적응 어레이 처리부로부터의 출력의 위상을 소정의 위상에 강제적으로 동기시키는 강제 위상 동기부와, 제2 부분 신호가 적응 어레이 처리부로부터 출력되는 기간에 있어서, 강제 위상 동기부의 출력과 전 적응 어레이 처리부로부터의 출력과의 차를 출력하는 오차 신호 생성부와, 오차 신호 생성부의 출력에 기초하여 주파수 오프셋을 추출하기 위한 오프셋 추출부를 포함한다.
따라서, 본원 발명에 따르면, 적응 어레이 처리를 이용하여 어레이 안테나를 제어함으로써, 동일 채널에 복수의 사용자를 할당하여 채널 이용 효율을 높이면서 주파수 오프셋을 보상함으로써 수신 특성의 열화를 억제하는 것이 가능해진다.
도 1은 실시 형태 1의 SDMA 기지국(1000)의 구성을 도시하는 개략 블록도.
도 2는 단말기와 SDMA 기지국(1000) 사이에서 수수되는 신호의 구성을 설명하기 위한 개념도.
도 3은 도 1에 도시한 SDMA 기지국(1000)의 동작을 설명하기 위한 흐름도.
도 4는 실시 형태 2의 SDMA 기지국(1200)의 구성을 설명하기 위한 개략 블록도.
도 5는 실시 형태 2의 SDMA 기지국(1200)의 동작을 설명하기 위한 흐름도.
도 6은 본 발명의 실시 형태 3의 SDMA 기지국(1400)의 구성을 설명하기 위한 개략 블록도.
도 7은 실시 형태 3의 SDMA 기지국의 동작을 설명하기 위한 흐름도.
도 8은 실시 형태 4의 SDMA 기지국(1600)의 구성을 설명하기 위한 개략 블록도.
도 9는 실시 형태 4의 SDMA 기지국(1600)의 동작을 설명하기 위한 흐름도.
도 10은 실시 형태 5의 SDMA 기지국(1800)의 구성을 설명하기 위한 개략 블록도.
도 11은 실시 형태 5의 SDMA 기지국(1800)의 동작을 설명하기 위한 흐름도.
도 12는 주파수 분할 다중 접속, 시분할 다중 접속 및 공간 분할 다중 접속의 각종 통신 시스템에서의 채널의 배치도.
도 13은 종래의 SDMA용 기지국의 송수신 시스템(2000)의 구성을 도시하는 개략 블록도.
도 14는 적응 어레이(2100) 중, 1명의 사용자에 대응하는 송수신부(2100a)의 구성을 도시하는 블록도.
<발명을 실시하기 위한 최량의 형태>
[실시 형태 1]
[SDMA 기지국(1000)의 구성]
도 1은 본 발명의 실시 형태 1의 SDMA 기지국(1000)의 구성을 도시하는 개략 블록도이다.
도 1을 참조하면, SDMA 기지국(1000)은 복수개의 안테나 #1∼#4로 구성되는 어레이 안테나로부터의 신호를 각각 받아 다운 컨버트하는 RF 회로(2-1∼2-4)와, RF 회로(2-1∼2-4)로부터의 신호를 각각 받아 디지털 신호로 변환하여 수신 신호 벡터 X(t)로서 출력하기 위한 아날로그 디지털 변환기(4-1∼4-4)를 구비한다.
도 1에 있어서는, 설명을 간단히 하기 위해서 어레이 안테나를 구성하는 안테나는 4개인 것으로 하고 있지만, 보다 일반적으로는, 안테나의 개수는 n개(n은 n≥2의 자연수)로 해도 된다.
또한, 수신 신호 벡터 X(t)는 4개의 안테나의 각각으로부터의 신호를 요소로 하는 벡터이다.
SDMA 기지국(1000)은, 또한 아날로그 디지털 변환기(4-1∼4-4)로부터의 신호 X(t)를 받아, 이 신호 X(t)와 후에 설명한 바와 같이 하여 도출되는 주파수 오프셋 수정치 θ(t)와 복소 승산을 행함으로써, 주파수 오프셋을 수정한 신호 X'(t)로서 출력하는 주파수 오프셋 수정부(6)와, 주파수 오프셋 수정부(6)로부터 출력된 신호 X'(t)를 각각 받아, 웨이트 벡터 W(t)의 요소와 각각 승산하기 위한 승산기(12-1∼12-4)와, 승산기(12-1∼12-4)의 출력을 받아 가산하여 수신 신호 y(t)로서 출력하는 가산기(14)와, 가산기(14)의 출력을 받아, 신호 y(t)의 위상을 IQ 평면 상의 소정의 위상점에 강제적으로 동기시키기 위한 강제 위상 동기 처리부(20)를 포함한다.
여기서, 예를 들면 신호 y(t)는 복수의 단말기 중 원하는 단말기로부터의 신호를 추출한 신호로, 예를 들면 QPSK 변조된 신호인 것으로 한다. 따라서, 강제 위상 동기 처리부(20)는 QPSK 변조된 신호의 IQ 평면 상의 소정의 위상에 대응하는 신호점에 강제적으로 동기시키는 처리를 행하게 된다.
이하에서는, 강제 위상 동기 처리부(20)로부터 출력되는 신호를 복제 신호 d'(t)라고 부른다.
SDMA 기지국(1000)은 또한, 1 슬롯의 신호 중에 포함되는 심볼(예를 들면, 120 심볼) 중 프리앰블에 포함되는 참조 신호를 사전에 유지하여 신호 d(t)로서 출력하는 메모리(30)와, 수신 신호가 1 슬롯의 신호 중 참조 신호가 존재하는 구간을 수신 중인지 참조 신호가 없는 구간(데이터부)을 수신 중인지의 여부를 검출하는 타이밍 제어부(40)와, 강제 위상 동기 처리부로부터의 복제 신호 d'(t)와 메모리(30)로부터의 참조 신호 d(t)를 받아, 타이밍 제어부(40)에 의해 제어되어, 어느 한쪽을 출력하는 스위치 회로(50)와, 스위치 회로(50)로부터의 출력과 가산기(14)로부터의 출력의 부호를 반전시킨 후에 가산하기 위한 가산기(70)와, 가산기(70)로부터의 출력을 받아, 주지의 적응 어레이 처리에 의해, 웨이트 벡터 W(t)를 산출하기 위한 웨이트 계산 회로(10)를 구비한다.
SDMA 기지국(1000)은, 또한 가산기(70)로부터 출력되는 오차 신호 e(t)의 부호를 반전시킨 신호와, 스위치 회로(50)로부터 출력되는 참조 신호 d(t) 또는 복제 신호 d'(t)를 가산하는 가산기(80)와, 스위치 회로(50)로부터의 출력을 받아 복소 공액의 신호 d*(t) 복소 공액 처리부(60) 상, 복소 공액 처리부(60)의 출력과 가산기(80)의 출력을 승산하기 위한 승산기(90)와, 승산기(90)의 출력을 받아 그 허수부를 추출함으로써, 주파수 오프셋 Δθ를 추출하는 오프셋 추출부(100)와, 오프셋 보상치를 구하기 위한 스텝 계수 μ를 유지하는 스텝 계수 유지부(120)와, 스텝 계수 유지부(120)로부터 출력되는 스텝 계수 μ와 주파수 오프셋량 Δθ를 승산하는 승산기(110)와, 오프셋 보상량의 갱신값을 기억하기 위한 메모리(140)와, 메모리(140)에 기억되어 있는 전회 처리에서의 오프셋 보상치와 승산기(110)로부터의 출력과 따라서, 오프셋 보상량 θ(t)를 산출하기 위한 오프셋 보상치 산출부(130)를 구비한다.
오프셋 보상치 산출부(130)로부터의 출력에 따라서, 주파수 오프셋 수정부(6)가, 아날로그 디지털 변환기(4-1∼4-4)로부터의 출력에 대하여 주파수 오프셋의 수정을 행한다.
도 2는 본 발명에 있어서, 단말기와 SDMA 기지국(1000) 사이에서 수수되는 신호의 구성을 설명하기 위한 개념도이다.
1 프레임의 신호는 8 슬롯으로 분할되고, 전반의 4 슬롯이 예를 들면 수신용이고 후반의 4 슬롯이 예를 들면 송신용이다.
각 슬롯은 120, 심볼로 구성되면, 도 2에 도시한 예에서는, 하나의 수신용 및 하나의 송신용의 슬롯을 1조로 하여 4 사용자에 대하여 1 프레임의 신호가 할당 되어 있다.
도 3은 도 1에 도시한 SDMA 기지국(1000)의 동작을 설명하기 위한 흐름도이다.
우선, 도 3에서 행해지는 처리를 개략적으로 설명하면, 도 1에서 설명한 바와 같이, 어레이 안테나 #1∼#4로부터의 신호 X(t)는 주파수 오프셋 보상치 θ(t)와 복소 승산된 후, 적응 어레이 처리가 행해진다.
적응 어레이로부터 출력되는 출력 신호 y(t), 참조 신호 d(t)로부터의 오차 e(t)가 구해지고, 또한 이 오차 e(t)에 기초하여 적응 어레이 학습을 웨이트 계산 회로(10)가 행함으로써, 각 안테나에 각각 대응하는 수신 웨이트를 요소로 하는 웨이트 벡터 W(t)가 산출된다.
이 때, 적응 어레이의 출력 신호 y(t)와 그 참조 신호 d(t)로부터, IQ 평면 상에서의 캐리어 주파수 성분의 원주 방향의 오차, 즉 주파수 오프셋치 Δθ(t)가 추출되어, 오프셋 보상치θ(t)가 산출된다.
이 때, 수신 신호의 슬롯에 있어서, 참조 신호가 있는 구간에서는, 주파수 오프셋의 갱신 처리는, 참조 신호 d(t)와 수신 신호 벡터 X(t)로부터 적응 어레이 학습에 의해 웨이트 벡터 W(t)를 갱신할 때에 오프셋 보상치 θ(t)도 순차 갱신 처리를 행한다.
참조 신호가 없는 구간(데이터부)에 있어서는, 적응 어레이 출력 y(t)를 기준 신호점에 강제 위상 동기시킨 복제 d'(t)와 적응 어레이 출력의 오차에 기초하여, 적응 학습에 의한 웨이트 벡터 W(t) 및 주파수 오프셋 보상치 θ(t)의 순차 갱 신이 행해진다.
상술한 바와 같이, 실시 형태 1의 SDMA 기지국(1000)에 있어서는, 1 슬롯 중에 포함되는 모든 심볼에 대하여 어레이 학습 및 오프셋 갱신 처리를 행한다. 즉, 수신 신호의 오프셋 수정, 어레이 처리, 오프셋 보상치 갱신의 처리를 심볼마다 순차 행한다. 후술한 바와 같이, 오프셋 갱신 시에 사용하는 스텝 계수 μ의 값은, 예를 들면 적용하는 환경 하에 따라서 실험에 의해 사전에 정해두는 것으로 한다.
또한, 처리 루프의 초기치로서 오프셋 보상치 θ(1)은 0으로 세트해두는 것으로 한다.
예를 들면, PHS 시스템에 적용하는 경우, 기지의 신호 구간인 1∼12 심볼까지는 메모리(30) 내부의 참조 신호 d(t)를 이용하여 오프셋 보상치의 갱신 처리를 행한다. 이것에 대하여, 13 심볼 이후의 참조 신호가 없는 구간에서는, 어레이 출력 y(t)를 π/4QPSK의 기준 신호점에 강제 위상 동기시킨 신호를 참조 신호의 복제 d'(t)로서 오프셋 보상치의 갱신 처리에 이용한다.
또, 이하의 설명에 있어서 「t」는, 시간을 나타내는 변수이고, 예를 들면 오프셋 보상치 θ(t)의 t는 기준 시점으로부터의 시간 경과를 나타내고, 예를 들면 심볼수에 상당하는 양을 나타낸다.
도 3을 참조하면, 수신 처리가 개시되면(단계 S100), 심볼수를 카운트하기 위한 변수 i의 값이 1로 초기화된다(단계 S102).
계속해서, 변수 i의 값이 12를 넘었는지의 여부의 판단이 행해져서(단계 S104), 변수 i가 12 이하인 경우에는, 우선 주파수 오프셋 수정부(6)에 있어서, 이 하의 식에 따라서 안테나 수신 신호 벡터 X(i)가 주파수 오프셋 보상치θ(i)에 기초하여 보정된다(단계 S106).
X'(i)=X(i)e-j×Q(i)×i=X(i)×(cos(i×Q(i))+jsin(i×Q(i)))*
여기서, j는 허수 단위를 나타내며, Z*는 복소수 Z의 복소 공액을 나타낸다.
계속해서, 웨이트 계산기(10)는 가산기(70)로부터 출력되는 참조 신호 d(i)와 오프셋 보상 후의 수신 신호 벡터 X'(i)로부터 얻어지는 적응 어레이 출력 y(t)를 이용하여 웨이트 벡터 W(i)의 계산 및 갱신을 행한다(단계 S108).
한편, 스위치 회로(50)로부터 출력되는 참조 신호 d(i)와 가산기(70)로부터 출력되는 오차 신호 e(i)로부터 이하의 연산에 상당하는 처리를 가산기(80), 복소 공액 처리부(60), 승산기(90) 및 오프셋 추출부(100)가 행함으로써, 주파수 오프셋 값이 산출된다.
e(i)=d(i)-y(i)
Δθ=Im[(d(i)-e(i))×d*(i)]
또, 상기 식 중 Im[…]은 […]의 허수부를 나타낸다.
또한, 이와 같이 하여 얻어진 주파수 오프셋치에 기초하여, 스텝 계수 유지부(120), 승산기(110) 및 오프셋 보상치 산출부(130)가 행하는 처리에 의해, 이하의 식에 기초하여 주파수 오프셋 보상치가 갱신된다(단계 S110).
θ(i+1)=θ(i)+μ×Δθ
단계 S110의 처리가 종료하면, 변수 i의 값이 인크리먼트되어, 처리는 단계 S104로 복귀한다.
단계 S104에 있어서, 변수 i의 값이 12를 넘는다고 판단된 경우, 처리는 단계 S112로 이행한다. 단계 S112에 있어서는, 주파수 오프셋 수정부(6)에 있어서, 단계 S106과 마찬가지로 하여, 수신 신호 벡터 X(i)의 위상이 보정되어 수신 신호 벡터 X'(i)가 생성된다.
계속해서, 가산기(14)로부터 출력되는 적응 어레이 출력 y(t)와 신호 y(i)를 강제 위상 동기한 복제 신호 d'(i)로부터 가산기(70)에 의해 얻어지는 오차 신호 e(i)에 기초하여, 웨이트 계산 회로(10)는 웨이트 벡터 W(i)를 갱신 처리한다(단계 S114).
계속해서, 강제 위상 동기 처리부(20)에 있어서, 적응 어레이 출력 y(i)를 강제 위상 동기함으로써 생성한 복제 신호 d'(i)가 스위치 회로(50)를 통해 출력되어, 가산기(70)로부터는 오차 신호 e'(i)가 출력된다. 이 신호 e'(i)와 부호를 반전시킨 신호와, 복제 신호 d'(i)를 가산기(80)에 있어서 가산한 결과와 복소 공액 처리부(60)로부터 출력된 신호 d*(i)를 승산기(90)에 있어서 승산한 결과에 기초하여, 오프셋 추출부(100)에서, 이하의 식에 기초하여 주파수 오프셋 Δθ가 산출된다.
e'(i)=d'(i)-y(i)
Δθ=Im[(d'(i)-e'(i))×d'*(i)]
또한, 이 주파수 오프셋 양 Δθ에 기초하여, 이하의 식에 의해 오프셋 보상 치 산출부(130)에 의해 오프셋 보상량이 갱신되어 메모리(140)에 기억됨과 함께, 주파수 오프셋 수정부(6)에 주어진다.
θ(i+1)=θ(i)+μ×Δθ
계속해서, 변수 i가 전 심볼(예를 들면, 120)보다도 큰지의 판단이 행해져(단계 S118), 변수 i가 전 심볼수 이하인 경우에는 처리는 단계 S112로 복귀하고 변수 i가 모든 심볼수를 초과한 경우에는 처리는 단계 S120으로 이행한다.
계속해서, 최종적인 주파수 오프셋치를 다음 프레임의 초기치용으로 메모리(140)에 보존한다. 이에 따라, 다음 프레임에 대한 오프셋 보상량의 초기치 θ(1)은 이하와 같이 설정되게 된다(단계 S120).
θ(1)=(최종 학습 시의 θ 값)
이상의 처리에 의해, 1 슬롯분의 처리가 종료한다(단계 S122).
이상과 같은 처리를 행함으로써, 수신 신호의 주파수 오프셋이 보상됨으로써, 적응 어레이를 이용한 무선 장치에서 안정적인 수신 특성을 얻는 것이 가능해진다.
[실시 형태 2]
도 4는 본 발명의 실시 형태 2의 SDMA 기지국(1200)의 구성을 설명하기 위한 개략 블록도이고, 실시 형태 1의 도 1과 대비되는 도면이다.
실시 형태 2의 SDMA 기지국(1200)의 구성이, 실시 형태 1의 SDMA 기지국(1000)의 구성과 다른 점은 이하와 같다.
강제 위상 동기 처리부(20)로부터의 출력에 기초하여, 부호 처리를 행하는 차동 복호 처리부(200)(이것은 도 1에서는 도시 생략되어 있다)로부터의 출력에 따라서, 복호 데이터에 수신 에러가 있는지를 검출하는 복조 에러 데이터 체크부(210)와, 복조 데이터 에러 체크부로부터의 에러의 검출 결과가 주어지면, 이것에 따라서, 에러 조건을 판정하는 에러 조건 판정 처리부(220)와, 이러한 에러 판정이 행해진 횟수 T를 기억하기 위한 메모리(230)를 더 구비하는 구성으로 되어 있다.
또한, SDMA 기지국(1200)에 있어서는, 스텝 계수 유지부(120)를 대신하여, 스텝 계수 제어부(122)가 설치되고, 에러 조건 판정 처리부(220)로부터 주어지는 에러 횟수 T에 따라서, 이하에 나타내는 식에 기초하여, 오프셋 보상치를 구할 때에 이용되는 스텝 계수를 변화시킨다.
μ'(t)=μ'(0)×λT
여기서, λ는 0<λ<1을 만족하는 상수이고, 이하 망각 계수라고 부른다. 또한, μ'(0)은 초기치이다.
이상과 같은 구성으로 함으로써, 스텝 계수 μ의 값은 학습 구간이 진행함에 따라서 점차 작아진다.
참된 주파수 오프셋치는 단시간에서 변화하는 것이 아니기 때문에, 오프셋치가 수속 단계로 옮겨진 경우, 어느 정도 정확한 값이 구해진다고 생각된다.
여기서, 노이즈나 에러에 의해 큰 오차가 돌발적으로 나타난 경우, 지금까지와 마찬가지의 학습을 행하고 있으면, 오프셋치는 그 오차에 기초하여 참된 값으로 부터 멀어지게 된다. 즉, 수속 후에도 오프셋치는 외란 등의 영향으로 변동폭을 갖고 추이하게 된다.
상술한 바와 같이, 에러 조건 판정 처리부(220)가, 발생된 에러가 돌발적인 노이즈 등에 기초한 것인지를 지금까지의 학습 이력 등을 참조하여 판정함으로써, 오프셋치가 수속 단계에 들어 갔다고 생각한 후에는, 오프셋 보상치의 갱신폭인 스텝 계수를 작게해 간다. 이에 의해, 돌발적인 노이즈 등에 의한 에러에 의해서, 오프셋 보상치가 크게 변동하는 것을 방지하여, 보다 정확한 오프셋치 추정을 행하는 것이 가능해진다.
도 5는 도 4에 도시한 실시 형태 2의 SDMA 기지국(1200)의 동작을 설명하기 위한 흐름도이고, 도 3와 대비되는 도면이다.
도 5를 참조하면, 수신 처리가 개시되면(단계 S100), 심볼수를 카운트하기 위한 변수 i의 값이 1로 초기화된다(단계 S102).
계속해서, 변수 i의 값이 12를 넘었는지의 여부의 판단이 행해져서(단계 S104), 변수 i가 12 이하인 경우에는, 우선 주파수 오프셋 수정부(6)에서, 안테나 수신 신호 벡터 X(i)가 주파수 오프셋 보상치 θ(i)에 기초하여 보정된다(단계 S106).
계속해서, 웨이트 계산기(10)는 가산기(70)로부터 출력되는 참조 신호 d(i)와 오프셋 보상 후의 수신 신호 벡터 X'(i)로부터 얻어지는 적응 어레이 출력 y(t)를 이용하여 웨이트 벡터 W(i)의 계산 및 갱신을 행한다(단계 S108).
한편, 스위치 회로(50)로부터 출력되는 참조 신호 d(i)와 가산기(70)로부터 출력되는 오차 신호 e(i)로부터 이하의 연산에 상당하는 처리를 가산기(80), 복소 공액 처리부(60), 승산기(90) 및 오프셋 추출부(100)가 행함으로써, 주파수 오프셋치가 산출된다.
e(i)=d(i)-y(i)
Δθ=Im[(d(i)-e(i))×d*(i)]
또, 상기 식 중 Im[…]은 […]의 허수부를 나타낸다.
또한, 이와 같이 하여 얻어진 주파수 오프셋치에 기초하여, 스텝 계수 유지부(120), 승산기(110) 및 오프셋 보상치 산출부(130)이 행하는 처리에 의해, 이하의 식에 기초하여 주파수 오프셋 보상치가 갱신된다(단계 S109).
μ'(i)=μ'(0)×λT
θ(i+1)=θ(i)+μ'(i)×Δθ
단계 S109의 처리가 종료하면, 변수 i의 값이 인크리먼트되어, 처리는 단계 S104로 복귀한다.
단계 S104에 있어서, 변수 i의 값이 12를 넘는다고 판단된 경우, 처리는 단계 S112로 이행한다. 단계 S112에 있어서는, 주파수 오프셋 수정부(6)에서, 단계 S106과 마찬가지로 하여, 수신 신호 벡터 X(i)의 위상이 보정되어, 수신 신호 벡터 X'(i)가 생성된다.
계속해서, 가산기(14)로부터 출력되는 적응 어레이 출력 y(t)와 신호 y(i)를 강제 위상 동기한 복제 신호 d'(i)로부터 가산기(70)에 의해 얻어지는 오차 신호 e(i)에 기초하여, 웨이트 계산 회로(10)는 웨이트 벡터 W(i)를 갱신 처리한다(단계 S114).
계속해서, 강제 위상 동기 처리부(20)에서, 적응 어레이 출력 y(i)를 강제 위상 동기함으로써 생성한 복제 신호 d'(i)가 스위치 회로(50)를 통해 출력되어, 가산기(70)로부터는 오차 신호 e'(i)가 출력된다. 이 신호 e'(i)와 부호를 반전시킨 신호와, 복제 신호 d'(i)를 가산기(80)에서 가산한 결과와 복소 공액 처리부(60)로부터 출력된 신호 d*(i)를 승산기(90)에서 승산한 결과에 기초하여, 오프셋 추출부(100)에서, 이하의 식에 기초하여 주파수 오프셋 Δθ가 산출된다.
e'(i)=d'(i)-y(i)
Δθ=Im[(d'(i)-e'(i))×d'*(i)]
또한, 이 주파수 오프셋 양 Δθ에 기초하여, 이하의 식에 의해 오프셋 보상치 산출부(130)에 의해 오프셋 보상량이 갱신되어, 메모리(140)에 기억됨과 함께, 주파수 오프셋 수정부(6)에 주어진다(단계 S115).
μ'(i)=μ'(0)×λT
θ(i+1)=θ(i)+μ'(i)×Δθ
계속해서, 변수 i가 모든 심볼(예를 들면, 120)보다도 큰지의 판단이 행해져서(단계 S118), 변수 i가 전 심볼수 이하인 경우에는 처리는 단계 S112로 복귀하고, 변수 i가 전 심볼수를 초과한 경우에는 처리는 단계 S119로 이행한다.
복조 데이터에 수신 에러가 있으면 연속 수신 에러가 없는 프레임수 T를 0으 로 하고, 수신 에러가 없으면 연속 수신 에러가 없는 프레임 수 T를 1인크리먼트하여, 메모리(230)에 저장한다(단계 S119).
계속해서, 최종적인 주파수 오프셋치를 다음 프레임의 초기치용으로 메모리(140)에 보존한다. 이에 따라, 다음 프레임에 대한 오프셋 보상량의 초기치 θ(1)은 이하와 같이 설정되게 된다(단계 S120).
θ(1)=(최종 학습 시의 θ의 값)
이상의 처리에 의해, 1 슬롯분의 처리가 종료한다(단계 S122).
이상과 같은 처리를 행함으로써, 수신 신호의 주파수 오프셋이 보상됨으로써, 적응 어레이를 이용한 무선 장치에서 안정적인 수신 특성을 얻는 것이 가능해진다.
또한, 상술한 대로 외부로부터의 돌발적인 변동에 영향을 받지 않고, 주파수 오프셋량을 보다 안정적으로 보상하는 것이 가능해진다.
[실시 형태 2의 변형예 1]
실시 형태 2에 있어서는, 학습 구간이 진행함에 따라서 스텝 계수 μ의 값을 서서히 작게 해가는 처리를 행하였다. 이 때, μ의 값은 수신을 개시하고나서 연속적으로 수신 에러가 검출되지 않은 프레임 수 T에 기초하여 변화하는 구성으로 되어 있었지만, 예를 들면 연속 수신 에러가 없는 심볼수, 또는 수신 개시로부터의 총 프레임 수에 따라서 스텝 계수 μ의 값을 작게 하는 것도 가능하다.
[실시 형태 2의 변형예 2]
또한, 오프셋 추정 처리 자체를 1회의 통화 처리 중에서 수신 개시의 제1 프 레임에서만 행하고, 그 이후의 프레임에 대해서는 행하지 않는 처리로 하는 것도 가능하다. 수신 에러가 일어난 경우에는 재차 오프셋 추정을 행한다.
[실시 형태 2의 변형예 3]
혹은, 오프셋 보상량 갱신 처리를 매 프레임마다 행하는 것은 아니고, 예를 들면 10 프레임에 1회의 비율로 행하는 것으로 하는 구성도 가능하다.
[실시 형태 2의 변형예 4]
또한, 에러 발생 시에는 스텝 계수 μ'(t)나 오프셋 보상량 θ(t)을 초기치로 복귀하는 처리를 행하는 것으로 하는 것도 가능하다.
이상 설명한 바와 같은 오프셋 보상 처리를 행하면서, 어떤 조건이 성립한 경우에는 오프셋 갱신(스텝 계수 μ의 값)을 당초의 수치로 복귀된(혹은 서서히 μ'(t)의 값을 크게 한다) 것으로, 오프셋치의 보상 처리를 신속하게 완료시킨다.
상술한 임의의 조건이란, 예를 들면 연속 100 프레임 계속해서 에러가 발생한 경우나 20% 이상의 에러율이 검출된 경우나, 간섭 회피 기동이 발생한 경우 등이다.
실시 형태 2에 있어서, T의 값이 연속 수신 에러가 없는 프레임 수로 설정되어 있는 경우에는, 에러가 발생한 경우, T의 값이 0이 되기 때문에, μ'(t)는 초기치 μ'(0)으로 되돌아가게 된다.
[실시 형태 2의 변형예 5]
또한, 스텝 계수 μ(t)의 최소치도 사전에 설정해 두는 구성으로 할 수도 있다.
즉, 스텝 계수 μ'(t)의 값이 지나치게 작아지면, 오프셋 보상치의 갱신 자체도 효과가 없어지게 된다.
따라서, 사전에 μ'(t)의 최소값을 설정해 두는 것으로 한다. 예를 들면, T의 최대치를 1000으로 제한하는 등의 가능성이 생각된다.
여기서, μ'(t)의 최소치는, 연산 정밀도나 CNR 등에 기초하여 설정하는 것으로 한다.
이상과 같은 구성으로 하는 것으로, 실시 형태보다도 더 안정된 오프셋치 보상이 가능해진다.
[실시 형태 3]
도 6은 본 발명의 실시 형태 3의 SDMA 기지국(1400)의 구성을 설명하기 위한 개략 블록도이다.
도 1에 도시한 실시 형태 1의 SDMA 기지국(1000)의 구성과 다른 점은, 스텝 계수 유지부(120)를 대신하여, 타이밍 제어부(40)에 의해 제어되는 스텝 계수 제어부(124)가 설치되는 구성으로 되어 있는 점이다.
그 밖의 구성은, 도 1에 도시한 실시 형태 1의 SDMA 기지국(1000)의 구성과 마찬가지이기 때문에, 동일 부분에는 동일 부호를 붙여서 그 설명은 반복하지 않는다.
스텝 계수 제어부(124)는 참조 신호가 존재하는 구간에서는, 스텝 계수 μ'(t)의 값을 0으로 하고, 참조 신호가 존재하는 기간에서는 소정의 값 μ로 설정한다.
이상과 같은 처리를 행하는 것은 이하와 같은 이유에 의한다.
즉, 어레이 학습의 초기 단계(초기 심볼 단계)에서는, 웨이트 계산 회로(10)로부터 출력되는 웨이트 벡터치는 올바른 값으로 수속하지 않을 가능성이 있다. 이러한 경우, 참조 신호와 어레이 출력의 오차가 큰 값을 나타내고, 오프셋치도 대폭적인 갱신이 되게 된다.
이러한 웨이트 벡터가 수속하지 않은 단계에서는, 오프셋치의 고정밀도의 판정이 곤란하게 될 가능성이 있다.
따라서, 보다 고정밀도의 오프셋치 추정을 행하기 위해서, 적응 어레이의 학습(웨이트치 혹은 오차)이 수속하지 않은 단계에서는, 오프셋치의 갱신을 정지하는 처리를 행한다.
도 7은 도 6에 도시한 실시 형태 3의 SDMA 기지국의 동작을 설명하기 위한 흐름도이다.
도 7에 도시한 처리는 참조 신호를 포함하는 수신 신호 y(t)가 가산기(14)로부터 출력되고 있는 기간, 즉 변수 i가 12 이하인 동안에는 오프셋 보상량의 갱신을 행하지 않기 때문에 단계 S110에 상당하는 처리가 생략되어 있는 점을 제외하고, 실시 형태 1의 도 3에 도시한 처리와 마찬가지이기 때문에, 그 설명은 반복하지 않는다.
이러한 처리에 의해, 오프셋치의 고정밀도의 판정을 행하고, 안정적인 오프셋 보상 처리를 행하는 것이 가능하게 된다.
[실시 형태 4]
도 8은 본 발명의 실시 형태 4의 SDMA 기지국(1600)의 구성을 설명하기 위한 개략 블록도이다.
도 1에 도시한 실시 형태 1의 SDMA 기지국(1000)의 구성과 다른 점은 이하와 같다.
즉, 도 8을 참조하면, 실시 형태 4의 SDMA 기지국(1600)에 있어서는, 가산기(70)로부터 출력되는 오차 신호 e(t)에 기초하여, 어레이 처리가 수속하고 있는지의 여부를 판정하는 어레이 처리 수속도 판정부(160)와, 이 어레이 처리 수속도 판정부(160)의 판정 결과에 기초하여 제어되어, 스텝 계수 μ'(t)의 값을 변경하는 스텝 계수 제어부(126)가 스텝 계수 유지부(120)를 대신하여 설치되어 있다.
그 밖의 구성은 도 1에 도시한 SDMA 기지국(1000)의 구성과 마찬가지이기 때문에, 동일 부분에는 동일 부호를 붙여서 그 설명은 반복하지 않는다.
스텝 계수 제어부(126)는, 이하의 식에 기초하여, 스텝 계수 μ'(t)의 값을 변경한다.
μ'(t)=μ'(0)×(α/|e(i)|)
여기서, α는 일정수이기 때문에, 오차가 큰 경우에는 오프셋 갱신 속도(스텝 계수)의 값이 작아져서, 오차가 작을 때는 오프셋 갱신 속도가 커진다.
도 9는 도 8에 도시한 실시 형태 4의 SDMA 기지국(1600)의 동작을 설명하기 위한 흐름도이다.
도 9에 도시한 처리는, 단계 S110에 상당하는 단계 S111 및 단계 S116에 상 당하는 단계 S117에서, 오프셋 보상량의 갱신을 행할 때의 스텝 계수가 상술한 바와 같이 변경되어 있는 점을 제외하고, 실시 형태 1의 도 3에 도시한 처리와 마찬가지이기 때문에, 그 설명은 반복하지 않는다.
또, 스텝 계수 μ'(t)의 변경 방법으로는, 그 외에 이하와 같은 식에 기초하는 변경도 생각된다.
μ'(t)=μ'(0)×(α/|log|e(i)||)
이상과 같은 처리에 의해, 어레이 학습의 초기 단계 등에 있어서, 웨이트 벡터치가 올바른 값으로 수속하지 않은 기간 중에는, 오프셋 보상치의 갱신이 억제되어, 오프셋치의 수속까지의 시간을 빨리하는 것이 가능하다. 또, 오차 e(i)가 일정치보다 작고, 웨이트의 정밀도가 높다고 추정되는 경우에는, μ'(t)를 크게 변경하지 않고 일정치로 제한한다.
[실시 형태 4의 변형예]
또, 어레이 학습 시의 수신 응답 벡터치의 추이에 기초하여 오프셋 갱신 속도를 제어하는 것도 가능하다.
즉, 갱신 처리에 있어서 전회의 프레임 시와 현 단계에서의 프레임 시의 수신 응답 벡터의 사이의 추이(상관치)를 계산하고, 이것이 1에 가까운 경우에는 오프셋 갱신 속도를 크게 하는 처리를 행할 수 있다. 한편, 작을 때에는 오프셋 갱신 속도를 작게 한다.
즉, 이하의 식에 기초하여, 오프셋치가 갱신된다.
μ'(t)=μ'(0)×(β×COR)
여기서, COR은 전 프레임 시와 현 프레임 시의 수신 응답 벡터치의 상관치를 나타내고, β는 일정한 계수이다.
[실시 형태 5]
도 10은 본 발명의 실시 형태 5의 SDMA 기지국(1800)의 구성을 설명하기 위한 개략 블록도이다.
실시 형태 5의 SDMA 기지국(1800)의 구성이 도 1에 도시한 실시 형태 1의 SDMA 기지국(1000)의 구성과 다른 점은 이하와 같다.
즉, 실시 형태 5의 SDMA 기지국(1800)은 가산기(70)로부터 출력되는 오차 신호 e(t)에 따라 적응 어레이 처리가 수속 단계에 들어가 있는지를 검출하기 위한 어레이 처리 수속도 판정부(160)와, 어레이 처리 수속도 판정부(160)의 판정 결과와, 타이밍 제어부(40)로부터의 타이밍 신호에 의해 제어되어, 스텝 계수 μ'(t)의 값을 변경하는 스텝 계수 제어부(128)가 스텝 계수 유지부(120)를 대신하여 설치되는 구성으로 되어 있다.
그 밖의 점은, 도 1에 도시한 실시 형태 1의 SDMA 기지국(1000)의 구성과 마찬가지이기 때문에, 동일 부분에는 동일 부호를 붙여서 그 설명은 반복하지 않는다.
즉, 실시 형태 5의 SDMA 기지국(1800)의 구성 중 스텝 계수 제어부(128)는, 이하와 같은 처리를 행한다.
우선, 타이밍 제어부(40)로부터의 제어에 의해, 참조 신호가 있는 구간에서는, 스텝 계수 제어부(128)는 스텝 계수 μ'(t)를 실시 형태 4와 마찬가지로 이하 의 식에 따라 변화시킨다.
μ'(t)=μ'(0)×(α/|e(i)|)
(또는, μ'(t)=μ'(0)×(α/|log|e(i)||))
또한, 참조 신호가 없는 구간으로 된 경우에는 스텝 계수 제어부(128)는 스텝 계수 μ'(t)를 초기치μ'(0)으로 한다.
이상과 같은 처리를 행함으로써, 어레이 처리의 수속이 빠른 경우, 즉 오차 신호 e(i)가 참조 신호가 있는 구간에서 일정치 이하가 되어, 어레이 처리가 수속되었다고 추측할 수 있는 경우에는 그 시점으로부터 오프셋 갱신 속도가 서서히 커진다. 또, 크게 지나치지 않도록 일정한 임계치 제한을 두는 것으로 한다.
이에 덧붙여 참조 신호가 없는, 구간에 도달하면, 오프셋 갱신 속도를 초기 설정 치의 값에 복원함으로써, 오프셋 갱신값이 일정치가 된다. 이에 따라, 갱신 속도에 제한을 두게 된다.
도 11은 도 10에 도시한 실시 형태 5의 SDMA 기지국(1800)의 동작을 설명하기 위한 흐름도이다.
도 11에 도시한 처리는, 단계 S110에 상당하는 단계 S111에서, 오프셋 보상량의 갱신을 행할 때의 스텝 계수가, 상술한 바와 같이 변경되어 있는 점을 제외하고, 실시 형태 1의 도 3에 도시한 처리와 마찬가지이기 때문에, 그 설명은 반복하지 않는다.
따라서, 실시 형태 3의 경우보다도 보다 많은 오프셋 갱신 기회가 주어지기 때문에 수속이 빠르게 된다. 이에 덧붙여서, 실시 형태 4에서는 에러가 작아지면 오프셋 갱신 속도가 너무 커져서, 변수의 발산 오버 플로우 등이 발생할 가능성이 있지만, 이것을 회피하는 것이 가능하다는 이점이 있다.
이상의 처리에 의해, 어레이 처리를 수속하고나서 오프셋 갱신을 행하게 되기 때문에, 오프셋 추정 정밀도가 향상되어, 오프셋 보상치의 수속을 빠르게 할 수 있다.
금회 개시된 실시 형태는 모든 점에서 예시이고 제한적인 것은 아니라고 생각되어야 한다. 본 발명의 범위는 상기한 설명이 아니라 특허 청구의 범위에 의해 정의되며, 특허 청구의 범위와 균등의 의미 및 범위 내에서의 모든 변경이 포함되는 것으로 의도되어야 한다.

Claims (10)

  1. 삭제
  2. 복수의 안테나(#1∼#4)를 포함하는 어레이 안테나와,
    상기 복수의 안테나로부터의 신호를 받아서 소정의 단말기로부터의 신호를 추출하기 위한 적응 어레이 처리 수단 - 상기 적응 어레이 처리 수단은 주어진 오프셋 보상량에 따라 수신 신호의 주파수 오프셋을 보상하기 위한 주파수 오프셋 보상 수단(6)을 포함함 - 과,
    상기 적응 어레이 처리 수단의 출력을 받아서 소정의 타이밍에서 주파수 오프셋을 추출하기 위한 오프셋량 검지 수단과,
    상기 오프셋량 검지 수단의 검지 결과에 기초하여 상기 오프셋 보상량을 갱신하는 오프셋 보상량 연산 수단을 포함하며,
    상기 수신 신호는 복수의 슬롯으로 분할되어 전송되고,
    상기 각 슬롯은,
    사전에 정해진 참조 신호를 포함하는 제1 부분 신호와,
    전송되는 데이터를 포함하는 제2 부분 신호를 포함하고,
    상기 오프셋량 검지 수단은,
    상기 참조 신호를 유지하기 위한 제1 기억 수단(30)과,
    상기 적응 어레이 처리 수단으로부터의 출력의 위상을 소정의 위상에 강제적으로 동기시키는 강제 위상 동기 수단(20)과,
    상기 제1 부분 신호가 상기 적응 어레이 처리 수단으로부터 출력되는 기간은 상기 제1 기억 수단에 유지된 참조 신호와 상기 적응 어레이 처리 수단으로부터의 출력과의 차를 출력하고, 상기 제2 부분 신호가 상기 적응 어레이 처리 수단으로부터의 출력되는 기간은 상기 강제 위상 동기 수단의 출력과 상기 적응 어레이 처리 수단으로부터의 출력과의 차를 출력하는 오차 신호 생성 수단(50, 70)과,
    상기 오차 신호 생성 수단의 출력에 기초하여, 상기 주파수 오프셋을 추출하기 위한 오프셋 추출 수단(60, 80, 90, 100)을 포함하는 무선 장치.
  3. 제2항에 있어서,
    상기 오프셋 보상량 연산 수단은,
    상기 오프셋 보상량을 수시 저장하기 위한 제2 기억 수단(140)과,
    소정의 계수를 μ로 할 때, 상기 제2 기억 수단 중에 저장된 오프셋 보상량 θ와 상기 오프셋 추출 수단의 출력 Δθ에 기초하여, 상기 오프셋 보상량의 갱신값 θ'를,
    θ'= θ+μ×Δθ
    로서 산출하는 산출 수단(130)을 포함하는 무선 장치.
  4. 제2항에 있어서,
    상기 오프셋 보상량 연산 수단은,
    상기 오프셋 보상량을 수시 저장하기 위한 제2 기억 수단과,
    상기 오프셋 보상량의 갱신값 θ'를 갱신이 진행함에 따라서 갱신에 대응하여 변경되는 양을 감소시키도록 하여, 상기 제2 기억 수단 중에 저장된 오프셋 보상량 θ과 상기 오프셋 추출 수단의 출력 Δθ에 기초하여 산출하는 산출 수단을 포함하는 무선 장치.
  5. 제4항에 있어서,
    상기 오프셋 보상량 연산 수단은,
    수신 에러를 검출하기 위한 에러 검출 수단(220)을 더 포함하고,
    상기 산출 수단은,
    1 미만의 소정의 플러스 계수를 λ, 계수 μ의 초기치를 μ0으로 할 때, 수신 에러가 검출되지 않은 갱신 기회의 횟수에 대응하는 값을 T로 하고, 상기 기억 수단 중에 저장된 오프셋 보상량 θ와 상기 오프셋 추출 수단의 출력 Δθ에 기초하여, 상기 오프셋 보상량의 갱신값 θ'를,
    θ'= θ+(μ0×λT)×Δθ
    로서 산출하는 무선 장치.
  6. 제4항에 있어서,
    상기 산출 수단은 상기 오프셋 보상량의 갱신 처리를 복수 프레임마다 행하 는 무선 장치.
  7. 제2항에 있어서,
    상기 오프셋 보상량 연산 수단은,
    상기 오프셋 보상량을 수시 저장하기 위한 제2 기억 수단(140)과,
    상기 오프셋 보상량의 갱신값 θ'를, 갱신에 대응하여 변경되는 양을 상기 오차 신호 생성 수단의 출력의 절대치의 크기에 따라 증가시키도록 하여, 상기 제2 기억 수단 중에 저장된 오프셋 보상량 θ와 상기 오프셋 추출 수단의 출력 Δθ에 기초하여 산출하는 산출 수단을 포함하는 무선 장치.
  8. 제2항에 있어서,
    상기 오프셋 보상량 연산 수단은,
    상기 오프셋 보상량을 수시로 저장하기 위한 제2 기억 수단(140)과,
    소정의 계수를 μ로 할 때, 상기 제2 기억 수단 중에 저장된 오프셋 보상량 θ와 상기 오프셋 추출 수단의 출력 Δθ에 기초하여, 상기 오프셋 보상량의 갱신값 θ'를,
    i) 상기 제1 부분 신호가 상기 적응 어레이 처리 수단으로부터 출력되는 기간은, 갱신에 대응하여 변경되는 양을 상기 오차 신호 생성 수단의 출력의 절대치의 크기에 따라서 증가시키도록 하여, 상기 제2 기억 수단 중에 저장된 오프셋 보상량 θ과 상기 오프셋 추출 수단의 출력 Δθ에 기초하여 산출하고,
    ii) 상기 제2 부분 신호가 상기 적응 어레이 처리 수단으로부터 출력되는 기간은,
    θ'= θ+μ×Δθ
    으로서 산출하는 산출 수단(130)을 포함하는 무선 장치.
  9. 복수의 안테나(#1∼#4)를 포함하는 어레이 안테나와,
    상기 복수의 안테나로부터의 신호를 받아서 소정의 단말기로부터의 신호를 추출하기 위한 적응 어레이 처리 수단 - 상기 적응 어레이 처리 수단은 주어진 오프셋 보상량에 따라 수신 신호의 주파수 오프셋을 보상하기 위한 주파수 오프셋 보상 수단(6)을 포함함 - 과,
    상기 적응 어레이 처리 수단의 출력을 받아서 소정의 타이밍에서 주파수 오프셋을 추출하기 위한 오프셋량 검지 수단과,
    상기 오프셋량 검지 수단의 검지 결과에 기초하여 상기 오프셋 보상량을 갱신하는 오프셋 보상량 연산 수단을 포함하며,
    상기 수신 신호는 복수의 슬롯으로 분할되어 전송되고,
    상기 각 슬롯은,
    사전에 정해진 참조 신호를 포함하는 제1 부분 신호와,
    전송되는 데이터를 포함하는 제2 부분 신호를 포함하고,
    상기 오프셋량 검지 수단은,
    상기 적응 어레이 처리 수단으로부터의 출력의 위상을 소정의 위상에 강제적으로 동기시키는 강제 위상 동기 수단(20)과,
    상기 제2 부분 신호가 상기 적응 어레이 처리 수단으로부터 출력되는 기간에서, 상기 강제 위상 동기 수단의 출력과 상기 적응 어레이 처리 수단으로부터의 출력과의 차를 출력하는 오차 신호 생성 수단(70)과,
    상기 오차 신호 생성 수단의 출력에 기초하여 상기 주파수 오프셋을 추출하기 위한 오프셋 추출 수단(100)을 포함하는 무선 장치.
  10. 제9항에 있어서,
    상기 오프셋 보상량 연산 수단은,
    상기 오프셋 보상량을 수시 저장하기 위한 제2 기억 수단(140)과,
    소정의 계수를 μ로 할 때, 상기 제2 기억 수단 중에 저장된 오프셋 보상량 θ과 상기 오프셋 추출 수단의 출력 Δθ에 기초하여, 상기 오프셋 보상량의 갱신값 θ'를,
    θ'= θ+μ×Δθ
    로서 산출하는 산출 수단을 포함하는 무선 장치.
KR1020027013188A 2000-04-03 2001-03-30 무선 장치 KR100589091B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00100565 2000-04-03
JP2000100565A JP3505468B2 (ja) 2000-04-03 2000-04-03 無線装置

Publications (2)

Publication Number Publication Date
KR20020086751A KR20020086751A (ko) 2002-11-18
KR100589091B1 true KR100589091B1 (ko) 2006-06-13

Family

ID=18614745

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027013188A KR100589091B1 (ko) 2000-04-03 2001-03-30 무선 장치

Country Status (8)

Country Link
US (1) US7020492B2 (ko)
EP (1) EP1274180A4 (ko)
JP (1) JP3505468B2 (ko)
KR (1) KR100589091B1 (ko)
CN (1) CN1194481C (ko)
AU (2) AU2001244693B2 (ko)
HK (1) HK1055648A1 (ko)
WO (1) WO2001076101A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7269202B2 (en) * 2000-12-27 2007-09-11 Sanyo Electric Co., Ltd. Radio apparatus, swap detecting method and swap detecting program
WO2003013156A2 (en) * 2001-07-27 2003-02-13 Li Shidong Method for constructing mobile wireless antenna systems
AU2002349638A1 (en) * 2001-11-20 2003-06-10 Sanyo Electric Co., Ltd. Radio reception apparatus, symbol timing control method, and symbol timing control program
JP4289855B2 (ja) * 2002-09-20 2009-07-01 京セラ株式会社 無線基地装置、参照信号割当方法および参照信号割当プログラム
JP3973543B2 (ja) 2002-11-20 2007-09-12 三洋電機株式会社 受信方法と装置
US7020107B2 (en) * 2003-01-21 2006-03-28 Arraycomm, Llc Methods for reliable user switchback on a PHS spatial division multiple access channel
US7428273B2 (en) * 2003-09-18 2008-09-23 Promptu Systems Corporation Method and apparatus for efficient preamble detection in digital data receivers
JP4183592B2 (ja) 2003-09-26 2008-11-19 三洋電機株式会社 受信方法および装置
JP4190406B2 (ja) 2003-12-25 2008-12-03 三洋電機株式会社 周波数オフセット推定方法およびそれを利用した周波数オフセット補正装置
WO2006063619A1 (en) * 2004-12-15 2006-06-22 Freescale Semiconductor, Inc Frequency generation in a wireless communication unit
JP4958565B2 (ja) * 2006-01-06 2012-06-20 パナソニック株式会社 無線通信装置
JP4854315B2 (ja) 2006-01-27 2012-01-18 三洋電機株式会社 受信方法および装置
US7446728B2 (en) * 2006-02-13 2008-11-04 Shidong Li Method and apparatus for constructing general wireless antenna systems
US8213541B2 (en) 2006-09-12 2012-07-03 Hera Wireless S.A. Receiving method for receiving signals by a plurality of antennas, and a receiving apparatus and a radio apparatus using the same
CN1964341B (zh) * 2006-11-14 2011-04-27 北京邮电大学 多入多出-正交频分复用系统的接收端的频偏估计方法
US7809043B2 (en) * 2006-11-30 2010-10-05 Broadcom Corporation Method and system for a flexible automatic frequency control (AFC) design supporting transmit diversity
US7873125B2 (en) * 2006-11-30 2011-01-18 Broadcom Corporation Method and system for sliding window phase estimator for WCDMA automatic frequency correction
JP4894562B2 (ja) * 2007-03-06 2012-03-14 住友電気工業株式会社 通信装置及びウェイト更新方法
JP5621181B2 (ja) * 2008-03-28 2014-11-05 ヤマハ株式会社 磁気データ処理装置、磁気データ処理方法および磁気データ処理プログラム
CN101494491B (zh) * 2009-03-04 2013-04-17 北京邮电大学 一种多天线系统中的接收信号处理方法和装置
CN107947844B (zh) * 2017-11-27 2020-10-30 中国舰船研究设计中心 阵列天线的宽带信号生成方法及生成装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5321850A (en) * 1991-10-09 1994-06-14 Telefonaktiebolaget L M Ericsson Diversity radio receiver automatic frequency control
JP3171041B2 (ja) * 1993-12-28 2001-05-28 三菱電機株式会社 ダイバーシチ受信機
JP3103014B2 (ja) * 1994-12-22 2000-10-23 三菱電機株式会社 受信機
US5684836A (en) 1994-12-22 1997-11-04 Mitsubishi Denki Kabushiki Kaisha Receiver with automatic frequency control
US5654982A (en) * 1995-06-29 1997-08-05 Motorola, Inc. Apparatus and method for determining carrier frequency offset and timing frequency offset for data transmission and reception
US6038272A (en) 1996-09-06 2000-03-14 Lucent Technologies Inc. Joint timing, frequency and weight acquisition for an adaptive array
US6275543B1 (en) * 1996-10-11 2001-08-14 Arraycomm, Inc. Method for reference signal generation in the presence of frequency offsets in a communications station with spatial processing
US5930243A (en) * 1996-10-11 1999-07-27 Arraycomm, Inc. Method and apparatus for estimating parameters of a communication system using antenna arrays and spatial processing
EP0959568A4 (en) 1997-03-04 2007-09-26 Mitsubishi Electric Corp RECEIVER WITH FREQUENCY TRANSITION CORRECTION FUNCTION
US5933112A (en) * 1997-05-30 1999-08-03 Matsushita Electric Industrial Co., Ltd. Antenna array receiver and a method of correcting a phase shift amount of a receiving signal
JPH1146113A (ja) * 1997-05-30 1999-02-16 Matsushita Electric Ind Co Ltd アレーアンテナ受信装置及び受信信号の位相回転量補正方法
JP3587985B2 (ja) 1998-02-19 2004-11-10 三菱電機株式会社 アダプティブアンテナ
US6393073B1 (en) * 1999-06-28 2002-05-21 Raytheon Company Method of frequency offset estimation and correction for adaptive antennas

Also Published As

Publication number Publication date
JP2001285161A (ja) 2001-10-12
US20030139202A1 (en) 2003-07-24
AU2001244693B2 (en) 2004-03-18
WO2001076101A1 (fr) 2001-10-11
JP3505468B2 (ja) 2004-03-08
HK1055648A1 (en) 2004-01-16
CN1432225A (zh) 2003-07-23
EP1274180A1 (en) 2003-01-08
CN1194481C (zh) 2005-03-23
EP1274180A4 (en) 2009-06-24
AU4469301A (en) 2001-10-15
KR20020086751A (ko) 2002-11-18
US7020492B2 (en) 2006-03-28

Similar Documents

Publication Publication Date Title
KR100589091B1 (ko) 무선 장치
US7551700B2 (en) Receiving method and receiver
US7643587B2 (en) Frequency offset estimating method and frequency offset correcting apparatus utilizing said method
US5757844A (en) Spread spectrum receiver
US7502431B2 (en) Method and apparatus for estimating response characteristic, and receiving method and receiver utilizing the same
US7269202B2 (en) Radio apparatus, swap detecting method and swap detecting program
KR0160187B1 (ko) Cdma방식수신장치
JPH0884096A (ja) Ｃｄｍａ方式受信装置
JP4187763B2 (ja) 受信方法およびそれを利用した受信装置、受信装置を搭載した無線移動局、受信装置を搭載した無線装置
JP2004214804A (ja) 受信応答特性保持方法およびそれを利用した無線装置
JP4187762B2 (ja) 受信方法およびそれを利用した受信装置、受信装置を搭載した無線移動局、受信装置を搭載した無線装置
JP4148955B2 (ja) 受信方法およびそれを利用した受信装置、無線移動局、無線装置
JP2005341406A (ja) 送信方法および受信方法ならびにそれらを利用した無線装置
JP3773847B2 (ja) 無線装置およびスワップ検出方法
JP2001285164A (ja) 無線受信装置および応答ベクトル推定方法
JP4187761B2 (ja) 受信方法およびそれを利用した受信装置、無線移動局、無線装置
JP2007053787A (ja) 受信方法およびそれを利用した受信装置、無線移動局、無線装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090525

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee