KR100588833B1 - 반도체 기판의 제조방법 및 반도체 기판 - Google Patents

반도체 기판의 제조방법 및 반도체 기판 Download PDF

Info

Publication number
KR100588833B1
KR100588833B1 KR1020020055256A KR20020055256A KR100588833B1 KR 100588833 B1 KR100588833 B1 KR 100588833B1 KR 1020020055256 A KR1020020055256 A KR 1020020055256A KR 20020055256 A KR20020055256 A KR 20020055256A KR 100588833 B1 KR100588833 B1 KR 100588833B1
Authority
KR
South Korea
Prior art keywords
insulating film
film
coating
substrate
semiconductor substrate
Prior art date
Application number
KR1020020055256A
Other languages
English (en)
Other versions
KR20020075355A (ko
Inventor
에가미미키
무라구치료
Original Assignee
쇼꾸바이 카세이 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼꾸바이 카세이 고교 가부시키가이샤 filed Critical 쇼꾸바이 카세이 고교 가부시키가이샤
Publication of KR20020075355A publication Critical patent/KR20020075355A/ko
Application granted granted Critical
Publication of KR100588833B1 publication Critical patent/KR100588833B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1204—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material inorganic material, e.g. non-oxide and non-metallic such as sulfides, nitrides based compounds
    • C23C18/1208—Oxides, e.g. ceramics
    • C23C18/1212—Zeolites, glasses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3125—Layers comprising organo-silicon compounds layers comprising silazane compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1204—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material inorganic material, e.g. non-oxide and non-metallic such as sulfides, nitrides based compounds
    • C23C18/122—Inorganic polymers, e.g. silanes, polysilazanes, polysiloxanes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02343—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Metallurgy (AREA)
  • Thermal Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Paints Or Removers (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Weting (AREA)

Abstract

볼록부·부풀어오름, 돌기(범프) 등이 없고 이를 위해 절연막에 크랭크가 들어가는 것도 이물질의 원인이 되는 것도 없는 내약품성 등이 우수한 반도체 기판을 반도체 기판 제조 능력향상을 시켜 제조할 수 있는 것으로 제조 신뢰성이 우수한 반도체 기판의 제조방법을 제공하는 것이다. 이를 위해 (a) 회전하고 있는 스핀 코터의 디스크 위에 절연막 형성용 코팅액을 스핀 코팅법으로 도포시켜 코팅 필름을 형성하는 공정 ; 및 (b) 기판을 회전시키면서 기판의 외주연 말단부와 중심을 잇는 선 상의 임의의 점에서부터 외주연 말단부를 향해 이동되는 노즐로부터 용매를 토출시켜 코팅 필름 주변부에 형성된 볼록부를 제거하는 공정으로 이루어진 반도체 기판의 제조방법을 제공한다.
Figure 112002029848344-pat00001
반도체 기판, 제조방법, 절연막, 코팅액

Description

반도체 기판의 제조방법 및 반도체 기판{Process for producing semiconductor substrates and semiconductor substrates}
도 1은 주변 말단부에 형성된 볼록부의 개략 단면도이다.
도 2는 본 발명의 사용된 스핀 코터(coater)의 모식도를 나타낸 것이다.
도 3은 기판 위의 코팅 필름 주변부를 확대한 모식도이다.
도 4는 본 발명에 관한 반도체 기판의 개략 단면도를 나타낸 것이다.
도 5는 본 발명에 관한 반도체 기판의 개략 단면도를 나타낸 것이다.
도 6은 본 발명에 관한 반도체 기판의 개략 단면도를 나타낸 것이다.
도 7은 종래의 방법으로 토출 노즐을 이동시킬 때의 범프 형성 모식도를 나타낸 것이다.
도 8은 다층 배선 회로부 기판의 개략 단면도를 나타낸 것이다.
도 9는 반도체 기판의 개략 단면도를 나타낸 것이다.
도 10은 범프가 형성된 절연막의 적층을 나타낸 개략도이다.
(도면 부호의 설명)
1. 기판 2. 코팅액 산포용 노즐
3. 에지 세정용 용제 토출부 노즐 4. 에지 세정용 용제 토출구
6. 배액용 배관
11. 기판 12. 절연막
13. 회로 14. 평탄화막
16. 절연막
31. 기판 32. 제 1 절연막
33. 제 1 배선층 34. 층간 절연막
35. 실리카 절연막 36. 제 2 절연막
본 발명은 반도체 기판 및 상기 반도체 기판의 제조방법에 관한 것이다. 더욱 상세하게는, 반도체 기판 위에 절연막의 두께가 균일하고, 제조 신뢰성이 우수한 반도체 기판 및 반도체 기판의 제조방법에 관한 것이다.
컴퓨터 각종 전자 기기에는 각종 집적회로가 사용되고 있다. 이것의 소형화, 고성능화에 수반하여 회로의 고정밀화, 고성능화가 요구되는 제조 신뢰성의 향상이 요구되고 있다. 이것을 위해서도 구체적으로 반도체 기판에 있어서 예시한 것과 종래 반도체 집적회로의 집적도를 높이기 위해 예를 들면 도 8에 나타난 다층 배선회로가 사용되고 있다.
이와 같은 반도체 기판의 제조공정에 관해 설명하면, 실리콘 등의 기판(31) 위에 제 1 절연막(32)과 산화막이 형성된 후, 제 1 절연막 표면에 알루미늄막 등으로 된 제 1 배선층(33)이 형성된다. 이어서 그 위에 CVD 법 또는 플라즈마 CVD법에 의해, 실리카막, 질화규소막 등의 층간 절연막(34)이 피착된다. 이 층간 절연막(34) 위에 이 층간 절연막(34)을 평탄화하기 위해서 실리카 절연막(평탄화 막)(35)이 형성되고, 이 실리카 절연막(35) 위에 필요에 따라 또한 제 2 절연막(36)이 피착된 후, 제 2 절연층(도시되지 않음)이 형성되고 필요에 따라 더욱이 제 2 배선층이 표면에 층간 절연막, 평탄화막, 절연막이 형성된다. 이와 같은 다층 배선 구조의 고도 집적회로로써 사용되고 있는 것이다.
한편, 도 9에 예시한 것과 같은 반도체 기판도 알려져 있다. 기판(31) 위에 제 1 절연막(32)으로써 산화막, (필요에 따라) 층간 절연막(34), 절연막(35)이 순차적으로 적층되고, 그 적층막(절연막) 중에 회로(33)가 형성된다. 더욱이 절연막(5) 및 회로 위에 제 2 절연막(36)이 형성된다. 이와 같은 구성을 제 1 배선층이라 칭한다.
더욱이 제 2 절연막(36)의 위에 제 1 절연층과 동일한 구성의 제 2 절연층(도시하지 않음)이 형성되어 있다. 제 1 배선층과 제 2 배선층은 스루홀(접속강)(도시하지 않음)을 통해 접속되어 진다. 이와 같은 것으로 제 3 배선층,,,,,제 n 배선층이 형성되어 진다.
이와 같이 다층 배선 구조를 구성하는 층간 절연막에는 상하 층간(기판과 그 위의 배선층간, 또는 위아래의 배선층간)의 절연성을 확보하는 목적뿐만 아니라, 오목 볼록부인 기판 또는 배선층을 평탄화하는 것을 목적으로 하고 있다.
이와 같이 층간 절연막의 형성 방법으로는 (1) SiH4 등의 화합물 가스를 사용하는 화학 기상 성장(CVD)법에 의한 기판 표면 위에 SiO2 막을 형성하는 방법, (2) 테트라에톡시실란(TEOS)을 플라즈마 증착시켜 SiO2 막을 형성하는 방법, (3) 실록산계 절연막 형성용 코팅액인 실란산계 절연막 형성용 코팅액을 기판 표면에 스핀 코팅법으로 도포시켜 SiO2 막을 형성하는 방법 등이다.
이와 같은 방법에서 (3)의 층간 절연막 형성방법은 처리 능력이 크고 또한 평편한 막을 형성하는 것으로 바람직하다. 그러나 코팅액의 스핀 코팅 후에 원심력으로 실리콘웨이퍼의 주변부에 코팅액이 다가오면 코팅 필름의 부풀어오름으로써 도 1에 나타난 것과 같은 볼록부가 형성되는 것이다. 도 1에는 주변 말단부에 형성된 볼록부의 개략 단면도를 나타낸 것이다.
이와 같이 실리콘웨이퍼 주변부는 다른 구성 부위와 접촉되어 오염되고 또는 실리콘웨이퍼 반송 등의 경우에 그 절연막 주변 말단부의 볼록부와 다른 장치가 접촉되어 크랭크가 발생되는 것이다. 이와 같은 크랭크 발생 경우에는 다량의 이물 질이 발생하게 되고 제조 향상에 현저한 저하를 나타내는 것이다.
이를 위해 예를 들면 특개평 8-316186호 공보에는 상기 실리콘웨이퍼 주변 볼록부를 제거하는 목적으로 스핀 코팅 후에 통상 볼록부에 향하여 아래 방향으로 용제를 토출시켜 이 부분을 세정 제거하는 방법을 개시하고 있다.
그러나 이 경우 절연막 형성 코팅액의 종류(절연성 성분의 종류, 농도, 용매 등)에 따라 사용하는 세정용 용제에 의한 차이가 있다. 도 10(a)에 나타난 돌기(범프)가 형성되기도 한다. 이와 같은 범프는 볼록부와 같이 이물질의 원인이 되는 것이다. 더욱이 이대로 제 1 절연막 위에 층간 절연막을 형성하기 위해 코팅 필름을 형성시키면 도 10(b)와 같이 그것의 필요에 따라 연마시켜 평탄화시키고 도 10(c)와 같이 하층의 제 1 절연막이 노출되어 얻어지는 반도체 기판은 내약품성이 저하되는 문제가 있다.

본 발명이 이루고자 하는 기술적 과제는 상기한 종래 기술에 있어서 문제점을 해결하기 위해 상기 볼록부, 부풀어오름, 돌기 등이 전혀 없고 이를 위해 절연막에 크랭크가 들어가는 것 및 이물질의 원인이 되는 것도 없이 내약품성 등이 우수한 반도체 기판을 반도체 기판 제조 시 높은 향상이 가능하도록 하는 것으로 제 조 신뢰성이 우수한 반도체 기판 제조 방법을 제공하는 것이다.
본 발명의 제조방법은 (a) 회전하고 있는 기판 위에 절연막 형성용 코팅액을 스핀 코팅법으로 도포시켜 코팅 필름을 형성하는 공정 ; 및 (b) 기판의 외주연 말단부와 중심을 잇는 선 상의 임의의 점에서부터 외주연 말단부를 향해 노즐로부터 쓸어 당기기 위해 용매를 토출시켜 코팅 필름 주변부의 볼록부를 제거하는 공정으로 이루어진 반도체 기판의 제조방법인 것이다.
또한 상기 절연막 형성용 코팅액은 하기 일반식(Ⅰ)로 표시되는 알콕시실란 및 하기 일반식(Ⅱ)로 표시되는 할로겐화실란으로 구성된 군에서 선택된 적어도 1종 이상의 규소 화합물, 그의 가수분해물 및/또는 하기 일반식(Ⅲ)으로 표시되는 반복 단위를 지니는 폴리실라잔 1종 또는 2종 이상과 유기 용매와 포함한 것이 바람직하다.
XnSi(OR)4-n (Ⅰ)
XnSiX'4-n (Ⅱ)
상기 식에서
X는 수소원자, 불소원자 또는 탄소수 1∼8의 알킬기, 불소치환 알킬기, 아릴기 또는 비닐기를 나타내고 ;
R은 수소원자 또는 탄소수 1∼8의 알킬기, 아릴기 또는 비닐기를 나타내며 ;
X'은 할로겐 원자를 나타낸다.
n은 0∼3의 정수이다.
(단, 일반식 (Ⅰ)과 (Ⅱ)가 함께 사용될 경우 상기식 (Ⅰ) 및 (Ⅱ) 중 적어도 하나의 X는 수소원자를 나타낸다.)
Figure 112002029848344-pat00002
(Ⅲ)
상기 식에서 R1, R2 및 R3 는 서로 독립적으로 수소원자 또는 탄소수 1∼8의 알킬기이다.
한편 상기 절연막(SOG 막) 형성용 코팅액은 분해성 수지를 더욱 포함하는 것이 바람직하다.
상기 방법으로 얻어지는 반도체 기판에 있어서, 기판 위의 절연막의 평균 막 두께(T)가 0.1∼6㎛ 범위이고 상기 절연막의 주변부의 두께(TE)와 평균 막 두께(T) 와의 관계가 하기 식으로 표시되는 것을 특징으로 한다.
0.8T < TE < 1.2T
첫째로 본 발명에 관한 반도체 기판의 제조방법에 관해 구체적으로 설명한다.
본 발명에 의한 제조방법으로 얻어지는 반도체 기판은 기판과 기판 위에 형성된 일층 이상의 절연막을 지닌 것이다. 이러한 본 발명에 관한 반도체 기판의 하나의 실시예를 도 4∼6에 나타내었다.
도 4∼6은 어느 것이나 반도체 기판의 개략 단면도를 나타낸 것이다. 도 4 중의 부호 11은 기판, 12는 절연막, 13은 회로, 16은 절연막을 나타낸다. 도 4에 나타낸 반도체 기판으로는 기판(11) 위에는 절연막(12), 회로(13)가 설치되어 있고 절연막(12)과 회로(13) 위에 절연막(16)이 설치되어 있다. 또한 절연막(16) 위에는 동일한 구성으로 절연막, 회로, 절연막 순으로 반복하여 적층시켜 스루홀(회로 접속강)에 접속되어 있는 것이 바람직하다(도시되지 않음).
더욱이 도 5에 나타난 것과 같은 절연막(12)위에 복수의 막(12') 및 (12'') 이 형성되어 있는 것이 바람직하다(여기서 12''을 층간 절연막이라 한다). 더욱이 또한 도 6에 나타난 바와 같이 절연막(12) 표면에 설치된 회로(13) 위에 층간 절연막(12')을 설치하고 회로의 설치에 수반하는 볼록부 오목부를 평탄화시키는 평탄화막(14)을 설치하는 것이 바람직하고, 이 평탄화막(14)의 표면에 또한 절연막(16)을 설치하는 것이 좋다.
본 발명에 관한 반도체 장치의 제조방법은 이상의 것과 같이 반도체 장치에 있어서 (a) 회전하고 있는 기판 위에 절연막 형성용 코팅액을 스핀 코팅법에 의해 도포시켜 코팅 필름을 형성시키고 (b) 기판의 외주연 말단부와 중심을 잇는 선 상의 임의의 점으로부터 외주연 말단부를 향해 노즐로부터 쓸어 당기기 위해 용매를 토출시켜 코팅 필름 주변부의 볼록부를 제거하는 공정으로 이루어진 것을 특징으로 한다.
(a) 공정 (코팅 필름의 형성)
본 발명에 있어서 기판(1)으로는 글라스, 실리콘 등을 사용한다.
이 기판 위에 적어도 하나 이상의 절연막이 형성된다. 이러한 절연막은 절연성 재료 등으로 된 것으로 특히 제한하는 것은 아니다. 예를 들면 실리카, 알루미나, 티타니아, 질화규소, 탄화규소, 유기수지폴리머 등인 것을 사용할 수 있 다. 또한 절연막은 1 종 이상의 것이 바람직하고 또한 2 종 이상인 것도 좋다. 더욱이 이하의 각각의 절연막이 형성되어진 다층의 것이 바람직하다.
본 발명에는 기판 직상의 절연막이 절연막 형성용 코팅액을 사용함에 있어 스핀 코팅법으로 형성된다.(이와 같은 스핀 코팅법으로 얻어지는 절연막을 SOG 막 이라고 칭한다.) 절연막 형성용 코팅액으로는 절연성 막이 형성되는 것이면 특별히 제한하는 것은 아니다. 실리카, 알루미나, 티타니아, 수지폴리머 등의 전구체를 포함하는 코팅액을 사용하는 것도 가능하다.
이와 같은 전구체로써는 규소질 화합물, 알루미늄 화합물, 티타늄 화합물, 이의 가수분해물 또는 유기수지모노머, 올리고머, 에멜젼 수지 등을 열거할 수 있다. 이와 같은 코팅액을 사용하여 얻어지는 절연막은 특별히 묻고 담는 특성이 우수할 수 있도록 절연막 표면을 평활화시킨 것이다.
한편, 본원 출원인의 출원에 의한 특개평 2-237030호 공보에 개시된 실리카 등의 절연막은 접촉 저항성이 높고 유전율이 낮으며 더욱이 평탄성이 우수한 것으로 바람직한 것이다.
한편, 본원 출원인의 출원인 특개평 9-31582호 공보에 개시된 실리카계 피막 형성용 코팅액을 사용하여 형성된 피막은 피도포면과의 밀착성, 기계적 강도, 내약 품성, 내크랭크성 등이 우수한 것으로 또한 평탄성이 우수한 것이며 바람직한 것이다.
본 발명에서는 이와 같은 코팅액을 도 2에 나타난 바와 같이 스핀 코터를 사용하여 스핀 코팅법으로 도포시킨다. 구체적으로는 도 2 중 1은 기판, 2는 코팅액 산포용 노즐, 3은 에지 세정용 용제 토출부 노즐, 4는 에지 세정용 용제 토출구, 6은 배출액용 배관이다. 에지 세정용 용제 토출 노즐(3)은 시린저 또는 여기에 유사한 형상을 지닌 것으로 구성된다. 기판 세정시에 도시한 바와 같이 웨이퍼 주변부의 상부에 세트시킨다. 에지 세정용 토출구(4)는 비스듬한 경사 위쪽으로 세정 용제를 토출시켜 기판의 이면을 세정한다. 도 2에 나타난 스핀 코터에서는 기판(1)은 모터에 연동된 것과 같은 코터 내에 배치되고 기판을 회전시키기 때문에 상부의 코팅액 산포용 노즐(2)에 의해 코팅액을 적하 또는 산포시키고 그 원심력으로 인해 코팅액이 전연되고 코팅 필름이 형성되어지는 것이다.
이와 같은 스핀 코팅법으로 산포하는 것은 다른 CVD 법 등에 비교하여 처리 능력이 높고 또한 평탄한 절연막을 쉽게 얻을 수 있다. 한편 CVD 법에 비교하여 원료가스화 등의 제약이 적고 종종 절연성 재료를 사용하는 것이 가능하다. 스핀 코터에 의해 코팅 필름을 형성하는 경우에 코팅 필름 형성 조건은 기판의 종류에 따라 다르고 코팅액의 농도 및 용매의 종류에 따라 상이하지만 통상은 회전수가 500∼5,000 rpm, 온도는 20∼30℃, 5초∼5분간의 시간에 행하는 것이 바람직하다.
형성된 코팅 필름은 얻어진 절연막의 두께가 0.1∼6㎛ 의 범위의 것인 두께가 바람직하다. 이와 같이 스핀 코팅법에 의해 얻어지는 코팅 필름의 주변부에는 도 1에 나타난 볼록부에 부풀어오름 등이 형성되어 진다. 이 볼록부는 상기한 바와 같이 크랭크가 발생하기 때문에 그 결과 이물질의 원인이 되므로 제거하는 것이 필요하다.
(b) 공정 (볼록부 제거)
이하, 상기에서 형성된 주변부의 볼록부를 제거한다.
주변부 볼록부의 제거에는 도 2에 나타난 것 중에 에지 세정용 용제 토출부 노즐(3)에 의해 제거용 용매를 토출함으로써 행하여진다. 본 발명에서는 기판을 회전시키기 때문에 기판의 외주연 말단부와 중심을 잇는 선 상의 임의의 점으로부터 외주연 말단부를 향해 제거용 용매를 토출시켜 토출 노즐(3)을 통해 끌어당김으로써 코팅 필름 주변부의 볼록부를 제거한다. 구체적으로는 도 3에 나타난 a의 위치(코팅 필름 주변 말단부)로부터 b의 위치로는 제거용 용매를 토출하지 않고 이동시키고, 주변 말단부로부터 거리가 b의 위치에 도달하는 시점에 제거용 용매의 토출을 시작한다. b의 위치로부터 a의 위치로 이동(소인)시켜 볼록부를 제거한다. 또한 도 3은 기판 위의 코팅 필름 주변부를 확대시킨 모식도이다.
이 주변 말단부로터 거리(b-a)는 형성된 코팅 필름의 두께, 회전수, 코팅 필름액의 정도, 표면장력에 대해 변동할 수 있고 특히 제한하는 것은 아니다. 원심 방향측 볼록부의 끝부분이 평탄화되는 지점(또는 원심 방향으로부터 주변부에 향해 볼록부와의 경계선 근방)이다. 편의상으로 개략 1∼5mm 의 범위이면 바람직하다. 주변부로부터 거리가 1mm 미만인 경우에는 주변부에 부풀어 오른(볼록부) 부분을 충분히 제거할 수 없을 수 있고 반면 반도체 기판을 반송하는 경우에 장치의 암 등 웨이퍼 게이트에 막이 접촉되어 오염시키고 파손시켜 이물질의 원인이 되는 것이다.
본 발명에 있어서 사용되는 제거용 용매로써는 범프(돌기)를 형성하지 않고 볼록부를 제거할 수 있는 것이면 특별히 제한하는 것은 아니고 사용이 가능하다. 예를 들면 에틸알코올, 이소프로필알코올(IPA) 등의 알코올류, 아세톤, 시클로헥산온, 메틸이소부틸케톤(MIBK)과 같은 케톤류, 프로필렌글리콜모노프로필에테르 등의 글리콜에테르류, 프로필렌글리콜모노메틸에테르아세테이트(PGMEA) 등을 열거할 수 있다. 그 중 PGMEA 등이 독성이 적은 유기용제로 바람직하다.
제거부의 절연막의 주변 말단부(d 실인으로 표시)의 두께(TE)는 절연막의 평균 두께(T)와의 관계에 있어서 0.8T < TE < 1.2T 로 표시되는 관계이다. 바람직하 게는 0.9배 내지 1.1배이고 더욱 바람직하게는 0.95∼1.05의 범위의 것이다.
절연막의 주변부 말단 두께(TE)(실인(a)로 표시)가 평균 막두께(T)의 0.8배 이하인 경우에는 절연성이 저하되어 그 절연막 위에 형성된 다른 절연막 등의 평탄성이 불충분한 것이다. 절연막의 주변 말단부 두께(TE)가 평균 막두께(T)의 1.2배 이상인 경우에는 크랭크가 발생하기 때문에 다량의 이물질 발생에 원인도 되고 반도체 기판 제조 향상이 저하되는 것이다.
한편 본 발명의 반도체 기판에서는 절연막은 주변 말단부로부터 내측의 일부의 볼록부가 제거되고 있다.
한편 도 3 중 a부터 b의 위치를 향해서는 제거용 용매를 토출하지 않고 토출 노즐을 소인시킨다. 또한 a로부터 b위치를 향해서는 제거용 용매를 토출하지 않기 때문에 토출 노즐을 소인하는 것은 b위치로부터 a위치를 향해 제거용 용매를 토출시킴으로써 노즐을 소인시켜 이동하는 경우에만 볼록부를 제거할 수 있다. 소인이 되돌아가는 점인 b부분에는 도 7에 나타난 바와 같이 새로운 범프(돌기)가 형성될 수도 있다(또한 도 7은 종래의 방법으로 토출 노즐을 소인시킨 경우의 범프 형성을 나타낸 모식도이다).
이 도 7에 나타난 바와 같이 범프가 형성될 때(TE)는 1.2T를 넘는 경우이고 크랭크의 발생 등으로 이물질의 원인도 되는 것이다. 더욱이 이와 같은 범프가 형성된 절연막 위에 평탄화막을 형성시켜 연마하여도 상기도 10(b) 및 (c)에 나타난 것과 같이 하층의 절연막의 일부가 노출되는 것에 의해 내약품성이 저하되는 것이다.
상기 평균막 두께의 측정은 에리핀메타를 사용하여 행하고 주변부의 두께의 측정은 접촉식 단차계를 사용하여 행하는 것이다. 상기 절연막 형성용 코팅액을 스핀 코팅법으로 도포시키고 기판 주변부의 볼록부를 제거시킨 후에 필요에 따라 건조시키고 절연막을 경화시킨다. 경화조건으로써는 예를 들면 약 80∼350℃의 온도 범위에서 가열 건조시키고 300∼450℃의 온도 범위로 가열하는 것이 바람직하다.
한편 필요에 따라 절연막을 2층 이상의 적층막으로도 바람직하고, 또한 2층의 절연막 사이에 도 5에 나타난 바와 같이 층간 절연막을 설치하여도 좋다. 더욱이 평탄화막 등을 형성시키는 것도 좋다. 이러한 절연막, 평탄화막을 같은 형태로 피막 형성용 코팅액을 사용하여 스핀 코팅법으로 형성시킬 경우 상기 절연막과 같은 형태가 되고 형성된 주변부의 볼록부를 제거하는 것이 좋다.
한편 필요에 따라 회로를 형성하는 것도 가능하다. 이와 같은 회로 형성은 종래 공지의 방법에 의해 행하는 것이 가능하다. 예를 들면 통상 A1배선은 랜디스터법 등에 의해 배선강을 형성시키고 구리를 제막시키고 연마시켜 회로를 형성할 수도 있다. 더욱이 스루홀(접속강)을 형성시킨 후에 상기 공정을 반복하여 다층 적층 구조의 반도체 기판을 제조하는 것도 가능하다.
상기 절연막(SOG막) 형성용 코팅액은 하기 일반식(Ⅰ)로 표시되는 알콕시실란 및 하기 일반식(Ⅱ)로 표시되는 할로겐화실란 등으로 구성된 군에서 선택된 적어도 1종 이상의 규소화합물, 이의 가수분해물 및/또는 하기 일반식(Ⅲ)으로 표시되는 반복되는 단위를 지니는 폴리실라잔의 1종 또는 2종 이상과 유기 용매로 구성된 것이 바람직하다.
XnSi(OR)4-n (Ⅰ)
XnSiX'4-n (Ⅱ)
상기 식에서
X는 수소원자, 불소원자 또는 탄소수 1∼8의 알킬기, 불소치환 알킬기, 아릴기 또는 비닐기를 나타내고 ;
R은 수소원자 또는 탄소수 1∼8의 알킬기, 아릴기 또는 비닐기를 나타내며 ;
X'은 할로겐 원자를 나타낸다.
n은 0∼3의 정수이다.
(단, 일반식 (Ⅰ)과 (Ⅱ)가 함께 사용될 경우 상기식 (Ⅰ) 및 (Ⅱ) 중 적어도 하나의 X는 수소원자를 나타낸다.)
Figure 112002029848344-pat00003
(Ⅲ)
상기 식에서 R1, R2 및 R3 는 서로 독립적으로 수소원자 또는 탄소수 1∼8의 알킬기이다.
알콕시실란
상기 일반식(Ⅰ)로 표시되는 알콕시실란의 구체적인 예로써는 메틸트리메톡시실란, 메틸트리에톡시실란, 메틸트리이소프로폭시실란, 에틸트리메톡시실란, 에틸트리에톡시실란, 에틸트리이소프로폭시실란, 옥틸트리메톡시실란, 옥틸트리에톡시실란, 비닐트리메톡시실란, 비닐트리에톡시실란, 페닐트리메톡시실란, 페닐트리에톡시실란, 트리메톡시실란, 트리에톡시실란, 트리이소프로폭시실란, 플루오로트리메톡시실란, 플루오로트리에톡시실란, 디메틸디메톡시실란, 디메틸디에톡시실란, 디에톡시실란, 디플루오로디메톡시실란, 디플루오로디에톡시실란, 트리플루오로메틸트리메톡시실란 및 트리플루오로메틸트리에톡시실란 등을 들 수 있다.
할로겐화실란
상기 일반식(Ⅱ)로 표시되는 할로겐화실란의 구체적인 예로써는 트리클로로실란, 트리브로모실란, 디클로로실란, 플루오로트리클로로실란, 플루오로브로모실란, 메틸트리클로로실란, 에틸트리클로로실란, 페닐트리클로로실란 및 비닐트리클로로실란 등을 들 수 있다.
상기에 있어서 알콕시실란 및/또는 할로겐화실란의 가수분해물을 사용하는 경우에는 알콕시실란 및/또는 할로겐화실란의 유기용매용액에 가수분해 반응에 필요한 물을, 알콕시실란을 구성하는 Si-OR 기, 또는 할로겐화실란을 구성하는 Si-X'기 1몰당 통상 0.1∼5몰 바람직하게는 0.1∼2몰 양을 첨가시키고 필요에 따라 촉매를 통상 알콕시실란 또는 할로겐화실란 1몰당 0.001∼1몰 양으로 첨가한다.
이 때 사용되는 촉매로써는 염산, 질산, 황산 등의 무기산, 초산, 옥살산, 톨루엔술폰산 등의 유기산, 또는 금속섹겐 등의 수용액 중에서 산성을 나타내는 화합물을 들 수 있다.
가수분해의 반응 조건은 알콕시실란을 가수분해하는 경우에 통상 반응온도가 80℃이하, 바람직하게는 5∼60℃로 반응시간이 교반조건 하에서 10시간 이하, 바람 직하게는 0.5∼5시간이다. 한편 할로겐화실란의 가수분해의 경우에는 통상 반응온도가 50℃이하이고 바람직하게는 5∼20℃이다. 반응시간은 교반조건 하에서 20시간 이하, 바람직하게는 1∼10시간이다. 특히 알콕시실란과 할로겐화실란을 동시에 가수분해할 경우에는 할로겐화실란의 가수분해 조건을 채택한다.
이와 같이 얻어진 가수분해물 또는 가수분해 분해물의 수평균 분자량(폴리스티렌환산)은 500∼10,000, 바람직하게는 1,000∼5,000 범위의 것이고 가수분해물 또는 가수분해 분해물의 수평균 분자량이 상기 범위인 경우에 얻어진 코팅액은 시간변화에 따른 안정성이 우수한 것이고 도공성이 양호하다.
폴리실라잔
상기 식(Ⅲ)으로 표시되는 반복단위를 지닌 폴리실라잔은 직쇄상의 폴리실라잔과 환상의 폴리실라잔을 사용할 수 있고 이들의 혼합물도 바람직하다. 이와 같은 폴리실라잔의 수평균 분자량(폴리스티렌 환산)은 500∼10,000, 바람직하게는 1,000∼4,000 범위인 것이 바람직하다. 수평균 분자량이 500 미만의 경우에는 가열 경화 시 수축력이 커져 제막성이 저하된다. 한편 수평균 분자량이 10,000을 초과하는 경우에는 코팅액의 유동성이 저하되기 때문에 제막성이 저하되는 것이다. 또한 폴리실라잔의 수평균 분자량이 상기 범위 밖의 경우에는 얻어지는 절연막의 표면이 평탄하지 않는 경향이 있다.
유기용매
이와 같은 알콕시실란 및 할로겐화실란을 사용하는 경우에 유기용매로써는 알코올류, 케톤류, 에테르류, 에스테르류, 탄화수소류 등을 열거할 수 있다. 이를 구체적으로는 예를 들면 메탄올, 에탄올, 프로판올, 부탄올 등의 알코올류, 메틸에틸케톤, 메틸이소부틸케톤 등과 같은 지방족 케톤류, 시클로헥산온과 같은 탄산케톤류, 메틸셀로솔브, 에틸셀로솔브, 프로필렌글리콜-모노프로필에테르와 같은 글리콜에테르류, 에틸렌글리콜, 프로필렌글리콜, 헥실렌글리콜과 같은 글리콜류, 에틸아세테이트, 메틸아세테이트, 메틸락테이트, 에틸락테이트 등과 같은 에스테르류, 헥산, 시클로헥산, 옥탄과 같은 탄화수소류 및 톨루엔, 크실렌, 메시틸렌 등과 같은 방향족 탄화수소류 등을 들 수 있다.
한편 폴리실라잔을 사용하는 경우에 유기용매로써는 예를 들면 시클로헥산, 톨루엔, 크실렌, 메시틸렌 등과 같은 탄화수소, 염화메틸렌, 염화에틸렌, 트리클로로에탄 등의 할로겐화탄화수소, 에틸부틸에테르, 디부틸에테르, 디옥산, 테트라하이드로퓨란 등과 같은 에테르 등을 들 수 있다.
분해성이 용이한 수지
또한 본 발명에 사용되는 절연막 형성용 코팅액에는 더욱이 분해성이 용이한 수지를 포함하는 것이 바람직하다.
본 발명에서 사용되는 분해성이 용이한 수지는 수평균 분자량 500∼50,000(폴리스티렌 환산)을 지니고 또한 500℃ 이하의 온도에서 열처리 또는 자외선, 적외선, 전자선, X-선을 조사하고 산소플라즈마를 조사하는 것에 의해 분해 또는 휘산되는 것이다. 상기 분해성이 용이한 수지의 구체적인 예로써는 수평균 분자량(폴리스티렌 환산)이 500∼50,000, 바람직하게는 5,000∼30,000의 셀룰로오즈계 수지, 폴리아미드계 수지, 폴리에스테르계 수지, 아크릴계 수지, 폴리에틸렌계 수지, 폴리올레핀계 수지, 폴리올게 수지, 에폭시계 수지 등을 들 수 있다.
한편 상기 분해성이 용이한 수지가 상기 가수분해물 및/또는 상기 폴리실라잔 또는 상기 폴리실라잔의 분자쇄 레벨에서 연결되어 있는 상호 관입형 폴리머 조성물을 구성하고 있는 것이 바람직하다. 이와 같은 상호 관입형 폴리머 조성물의 수평균 분자량(폴리스티렌 환산)은 500∼50,000, 바람직하게는 1,000∼30,000 범위의 것이 바람직하다.
이와 같이 분해성이 용이한 수지를 포함하는 절연막 형성용 코팅액을 사용하여 스핀 코팅법으로 형성되는 도막의 주변부 볼록부를 예를 들면 특개평 8-316186호 공보에 기재된 종래의 주변부 제거방법에 의해 전술한 바와 같이 제거한다면 범 프(돌기)가 형성되는 등의 문제점이 있기 때문에 본 발명의 방법을 사용하여 범프(돌기)가 형성되지 않고 평균 세공 직경이 실질적으로 5nm이하의 공동을 지니는 저밀도로써 고강도의 저유전율 실리카계 절연막을 형성하는 것이 가능하다.
이와 같이 상호 관입형 폴리머 조성물의 제조방법에 있어서는 본 출원인에 의해 출원된 PCT 국제출원 PCT/JP99/04051호 또는 PCT 국제출원 PCT/JP99/04050호 공보에 그의 상세가 기재되어 있으므로 이를 참조하기 바란다.
이어서 본 발명에 사용되는 코팅액으로써는 더욱이 유기 템플레이트재로써 하기 일반식(Ⅳ)로 표시되는 유기 화합물을 사용하는 것이 가능하다.
[R1R2R3R4N]+·X- (Ⅳ)
상기식에서
R1 은 탄소수 1∼20의 탄화수소기, R2, R3, R4 는 수소원자 또는 탄소수 1∼20의 탄화수소기로써 서로 같거나 다를 수 있다. R1 과 동일한 것이 바람직하고 X는 할로겐원자 또는 OH 기이다.
이와 같이 유기 템플레이트재를 사용하고 유기 템플레이트재가 제거된 후에는 실리카계 피막 중에 유기 템플레이트재와 같은 정도의 균일한 많은 세공이 형성 되어 저유전율과 고피막 강도의 실리카계 피막을 얻을 수 있다.
이와 같은 유기 템플레이트재로써는 구체적으로 테트라에틸암모니움하이드록사이드, 테트라에틸암모니움브로마이드, 테트라에틸암모니움클로라이드, 테트라프로필암모니움하이드록사이드, 테트라프로필암모니움브로마이드, 테트라프로필암모니움클로라이드, n-헥사데실트리메틸암모니움하이드록사이드, n-헥사데실트리메틸암모니움브로마이드, n-옥타데실트리암모니움하이드록사이드, n-옥타데실트리암모니움브로마이드 등을 들 수 있다.
이 중에도 X가 OH기 인 유기 템플레이트재(유기 염산)를 사용한 코팅액 중에 상기 알콕시실란 및/또는 할로겐화실란 또는 그의 가수분해물의 축합촉매로써도 작용하기 때문에 가교가 형성되고 특히 알콕시실란 및/또는 할로겐화실란 또는 그의 가수분해물이 말단 SiH를 지니는 경우에도 효율적으로 Q4 구조가 지배적으로 밀착한 폴리실록산 구조(하기 구조, 4 관능성의 Q단위)로 변성되어 고피막강도를 지닌 실리카계 피막이 얻어진다.
Figure 112002029848344-pat00004
이와 같이 유기 템플레이트재의 사용양은 코팅액 중의 고형분(실리카 성분을 SiO2로 환산 시)의 중량의 10∼200 중량% 범위인 것이 바람직하다.
유기 템플레이트재의 사용량이 10 중량% 미만인 경우 유기 템플레이트재와 같은 정도의 많은 세공이 형성되지 않아 유전율이 충분하지 못하고 우수한 실리카계 피막을 얻기 힘든 것이다.
유기 템플레이트재의 사용량이 200 중량%를 초과하는 경우에도 상기 세공 형성이 충분하지 않아 실리카계 피막의 강도가 저하되는 경향이 있다. 이와 같이 절연막 성용 코팅액에는 더욱이 상기 일반식(Ⅰ)로 표시되는 알콕시실란, 상기 일반식(Ⅱ)로 표시되는 할로겐화실란으로 이루어진 군에서 선택된 규소화합물 또는 그의 가수분해물과 실리카계 미립자와의 반응물인 폴리실록산, 상기 일반식(Ⅲ)으로 표시되는 반복단위를 지니는 폴리실라잔과 실리카계 미립자와의 반응물인 폴리실록사잔을 함유하는 것이 바람직하다.
상기 실리카계 미립자는 상기 일반식(Ⅰ)의 알콕시실란의 1종 이상을 유기용매에 혼합시켜 물 및 암모니아의 존재 하에 가수분해·축중합시키는 것에 의해 얻어질 수 있다. 한편 상기 폴리실록산은 상기 실리카 미립자와 상기 일반식(Ⅰ)로 표시되는 알콕시실란 및 상기 일반식(Ⅱ)로 표시되는 할로겐화실란으로 구성된 군에서 선택된 1종 이상의 규소화합물을 유기용매에 혼합시켜 물 및 촉매 존재 하에 가수분해시키는 것에 의해 얻어질 수 있다.
또한 폴리실록사잔, 상기 일반식(Ⅲ)으로 표시되는 반복 단위를 지니는 폴리실라잔과 실리카계 미립자와를 유기용매에 혼합시켜, 물 및 촉매 존재 하에서 가수분해시키는 것에 의해 얻어질 수 있다. 이와 같이 폴리실록산, 폴리실록사잔의 조제방법은 본 출원인에 의해 출원된 특개평 9-315812호 공보 또는 국제출원 PCT/JP99/04050호 공보에 기재된 방법에 준하여 조제하는 것이 가능하다.
본 발명에 사용된 코팅액은 상기에 표시한 상기 가수분해물, 상기 폴리실록산, 폴리실라잔, 폴리실록사잔 등을 고형분으로써 유기용매 중에 5∼35 중량%, 바람직하게는 10∼30 중량%의 양을 함유하는 것이 바람직하다. 코팅액 중의 고형분 농도가 5 중량% 미만인 경우에는 얻어진 막 두께가 충분하지 못해 절연성이 불충분하고 코팅액 중 고형분 함량이 35 중량%를 초과하는 코팅액은 안정성이 저하되며 얻어진 절연막의 강도가 불충분한 것이다.
또한 본 발명에는 상기 방법으로 얻어진 고형분을 포함하는 용액을 코팅액으로써 사용하는 것도 바람직하고 유기용매층 성분을 분리시켜 로터리 이베퍼레이터 등을 사용하여 메틸이소부틸케톤 또는 프로필렌글리콜모노프로필에테르 등과 용매 치환을 행하고 상기 가수분해 반응으로 생성된 알코올 등에 잔류하고 있는 물, 산촉매 등을 제거한 후 고형분 농도를 상기 범위로 조제시켜 사용하는 것이 바람직하다.
(실시예)
이하, 본 발명을 실시예에 의해 설명한다. 그러나 본 발명은 이러한 실시예들로 한정되는 것은 아니다.
(실시예 1)
피막 형성용 코팅액(S-1)의 제조
트리에톡시실란(신월화학공업사 제조) 66.67g과 에탄올 188.33g의 혼합용액을 20℃에 보지시키고, 여기에 0.05 중량% 질산함유 수용액 21.82g을 한번에 가하고 150rpm의 속도로 교반시키면서 20℃ 온도에서 약 1시간 트리에톡시실란의 가수분해를 행한다. 그 후 10배 양의 메틸이소부틸케톤(MIBK)을 첨가시키고 로터리 이베퍼레이터를 사용하여 다시 한번 메틸이소부틸케톤(MIBK)에 촉매 치환시키고, 가수분해 반응에 의해 생성된 알코올 등에 용해된 수분(질산을 함유한다)을 완전히 제거시켜 실리카 농도가 20 중량%인 트리메톡시실란의 가수분해물(매트릭스 전구체 분산액)을 얻는다.
상기한 바와 같이 얻어진 매트릭스 전구체의(MIBK) 용액 125g에 (분해성이 용이한 수지로써)아크릴 수지 25g을 MIBK 용액 100g에 용해시킨 것을 혼합시켜 피 막 형성용 코팅액(S-1) 250g을 얻는다. 이 아크릴 수지의 수평균 분자량은 22,190이다.
실리카계 피막부 반도체 기판(L-1)의 제조
상기한 바와 같이 하여 조제된 피막형성용 코팅액(S-1)을 8인치의 실리콘 웨이퍼(반도체 기판)에 스핀 코팅법으로 도포시킨다.
(주변부의 제거)
여기에 주변부 제거용 용액으로써 프로필렌글리콜모노메틸에테르아세테이트(PGMEA)를 사용하여 이것을 노즐 위치(b)가 주변부 말단으로부터 2mm에 위치하도록 토출을 개시하고 주변 말단(a)까지 토출시켜 도막 주변부를 제거한다. 그 후 기판을 가열처리공정에 제공하여 공기 분위기 하에 150℃ 온도로 3분간 가열시킨다. 이 가열처리에는 피막 중에 함유된 유기용매 등이 증발되므로 이것을 밖으로 배기시킨다.
이렇게 기판을 윗뚜껑을 지닌 매엽식 소성 처리장치(동경 엘렉트론사제 ACT-8)의 핫 플레이트 위에 설치하고 불활성가스의 분위기 하에 400℃로 30분간 소송처리를 시행하고 실리카계 피막부 반도체 기판(L-1)을 제조하였다. 이어서 실온 근 처까지 온도를 낮추어 냉각시켜 계 밖으로 끄집어내었다. 이와 같이 얻어진 피막의 평균두께(T)는 500nm이었다. 한편 주변부의 두께(TE)는 525nm로써 TE/T는 1.05이었다.
(실시예 2)
피막형성용 코팅액(S-2)의 제조
트리에톡시실란(신월화학공업사제) 20.0g과 메틸트리메톡시실란(신월화학공업사제) 39.77g을 용해시킨 에탄올 혼합용액 500g을 20℃에 보지시키고, 여기에 0.05 중량% 질산함유 수용액 45.0g을 한번에 가하고 150rpm의 속도로 교반시키면서 20℃ 온도에서 약 1시간 트리에톡시실란과 메틸트리메톡시실란의 가수분해를 행한다. 그 후 10배 양의 메틸이소부틸케톤(MIBK)을 첨가시키고 로터리 이베퍼레이터를 사용하여 다시 한번 메틸이소부틸케톤(MIBK)에 촉매 치환시키고, 가수분해 반응에 의해 생성된 알코올 등에 용해된 수분(질산을 함유한다)을 완전히 제거시켜 실리카 농도가 20 중량%인 트리메톡시실란과 메틸트리메톡시실란의 가수분해물(매트릭스 전구체 분산액)을 얻는다.
상기한 바와 같이 얻어진 매트릭스 전구체의(MIBK) 용액 125g에 MIBK 15g에 (분해성이 용이한 수지로써)아크릴 수지 3.75g을 용해시킨 MIBK 용액을 혼합시켜 피막 형성용 코팅액(S-2) 143.75g을 얻는다. 이 아크릴 수지의 수평균 분자량은 22,190이다.
실리카계 피막부 반도체 기판(L-2)의 제조
상기한 바와 같이 하여 조제된 피막형성용 코팅액(S-2)을 8인치의 실리콘웨이퍼(반도체 기판)에 스핀 코팅법으로 도포시킨다.
(주변부의 제거)
여기에 실시예 1과 동일한 방법으로 도막 주변부를 제거시키고 소성 처리를 실시한 실리카계 피막부 반도체 기판(L-2)을 제조한다. 이와 같이 얻어진 피막의 평균두께(T), 주변부의 두께(TE), 및 TE/T를 구하고 그 결과를 표 1에 나타내었다.
(실시예 3)
피막형성용 코팅액(S-3)의 제조
실리카 미립자의 제조
(1) 순수한 물 139.1g과 메탄올 169.9g을 혼합한 용액을 60℃에 보지하고, 여기에 테트라에톡시실란(에틸실리케이트-28, 다마화학공업주 제조), 물, 메탄올 홉합용액 2982.5g(물/메탄올의 중량비가 2/8인 혼합액 2450g에 테트라에톡시실란 532.5g을 가한 것임)과 농도 0.25 중량%의 암모니아수 596.4g을 동시에 52시간 첨가시킨다. 첨가 종료 후 여기에 이 온도로 3시간 숙성시킨다. 그 후 한외 여과법으로 미반응의 테트라에틸실란, 메탄올 및 암모니아를 제거하고 동시에 순수한 물을 가하여 정제시킨다. 실리카 농도 5 중량%에 조정 후 오토클레이브 내에서 300℃의 온도로 10시간 축합반응시킨 후, 양성 이온 교환 수지(AG-501, 리오레드사제)로 정제시키고 평균입자직경이 30nm의 실리카 미립자 분산액을 조제하였다.
이 실리카 미립자 분산액의 농도를 5%로 조정시키고 10배 양의 메틸이소부틸케톤(MIBK)을 첨가시키고 로터리 이베퍼레이터로 용매 치환을 행하고 실리카 농도 5 중량%, 수분 0.5 중량%의 MIBK 분산액 280g을 얻는다. 여기에 이 실리카 미립자의 MIBK 분산액 5.6g과 트리에톡시실란 36.59g을 실리카 미립자의 SiO2 환산 중량(X)과 알콕시실란의 SiO2 환산 중량(Y)이 2/98의 비율이 되고 실리카 미립자의 SiO2 환산 중량(X)과 알콕시실란의 SiO2 환산 중량(Y)의 합계 중량(X+Y)과 아크릴수지의 중량(Z)과의 중량비 (X+Y)/(Z) 가 70/30이 되도록 MIBK 51.81g에 (분해성이 용이한 수지로써)아크릴수지 6g을 용해시킨 MIBK 용액을 혼합시킨 100g의 혼합액을 얻는다. 이 아크릴수지의 수평균 분자량은 22,190이었다.
여기에 0.01 중량% 농도의 질산함유 수용액 100g을 상기 혼합액 중에 한번에 가하고 500rpm의 속도로 교반시키면서 20℃의 온도에서 약 1시간 트리에톡시실란의 가수분해를 행하였다. 그 후 MIBK 층을 분리시키고 로터리 이베퍼레이트를 사용하여 다시 한번 MIBK에 용매 치환을 행한다. 가수분해 반응에 의해 생성된 알코올 등을 용해시킨 수분(질산을 함유한다)을 완전히 제거시킨 실리카 농도가 20 중량%인 피막 형성용 코팅액(S-3) 100g을 얻는다.
실리카계 피막부 반도체 기판(L-3)의 제조
상기한 방법으로 조제된 피막 형성용 코팅액(S-3)을 8인치 실리콘웨이퍼(반도체 기판)에 스핀 코팅법으로 도포시킨다.
(주변부의 제거)
여기에 실시예 1과 동일한 방법으로 도막 주변부를 제거시키고, 소성 처리를 실시한 실리카계 피막부 반도체 기판(L-3)을 제조하였다.
얻어진 실리카계 피막의 평균두께(T), 주변부의 두께(TE), 및 TE/T를 구하고 그 결과를 표 1에 나타내었다. 또한 얻어진 실리카계 피막의 비유전율, 피막강도를 측정하고 또한 주변부 크랭크의 관찰을 행하였다. 그 결과를 표 1에 나타내었다.
(실시예 4)
피막형성용 코팅액(S-4)의 제조
트리에톡시실란(신월화학공업사 제조) 80.0g과 메틸트리메톡시실란 68.18g과 에탄올 451.82g의 혼합용액을 20℃에서 보지시키고 여기에 0.05 중량% 농도의 질산 함유 수용액 54.0g을 한번에 가한다. 150rpm의 속도로 교반시키면서 20℃의 온도로 약 1시간 트리에톡시실란과 메틸트리메톡시실란의 가수분해를 행한다. 그 후 10배 양의 프로필프로필렌글리콜(PPG)을 첨가시키고 로터리 이베퍼레이터를 사용하여 프로필프로필렌글리콜(PPG)에 용매치환시키며 가수분해 반응에 의해 생성된 알코올에 용해시킨 수분(질산을 함유한다)을 완전히 제거시켜 농도가 20 중량%인 트리에톡시실란과 메틸트리메톡시실란의 가수분해물(매트릭스 전구체 분산액)을 얻는다.
상기한 방법으로 얻어진 매트릭스 전구체의 PPG 용액 100g에 유기 템플레이트제로써 농도 20%의 n-헥사데실트리메틸암모니움하이드록사이드(n-HDTMAH)의 메탄올 용액 25g을 혼합시켜 피막 형성용 코팅액(S-4) 125g을 얻는다.
실리카계 피막부 반도체 기판(L-4)의 제조
상기한 방법으로 조제된 피막 형성용 코팅액(S-4)를 8인치 실리콘웨이퍼(반도체 기판)에 스핀 코팅법으로 도포시킨다.
(주변부의 제거)
여기에 실시예 1과 동일한 방법으로 도막 주변부를 제거시키고, 소성 처리를 실시한 실리카계 피막부 반도체 기판(L-4)을 제조하였다.
얻어진 실리카계 피막의 평균두께(T), 주변부의 두께(TE), 및 TE/T를 구하고 그 결과를 표 1에 나타내었다. 또한 얻어진 실리카계 피막의 비유전율, 피막강도를 측정하고 또한 주변부 크랭크의 관찰을 행하였다. 그 결과를 표 1에 나타내었다.
(실시예 5)
피막형성용 코팅액(S-5)의 제조
온도가 0℃의 항온조 내에 설치된 반응기 내에 피리딘 600㎖를 넣고 교반하면서 디클로로실란 28.g을 가하여 착체를 형성시킨다.
여기에 이 피리딘 착체를 포함하는 액 중에 암모니아를 2시간 주입시켜 반응 생성물을 포함한 액을 얻는다. 이 액중에 포함된 침전을 여과시켜 제거시킨 후 상등액을 80℃에서 10시간 가열하고 이것을 감압화해서 여액으로부터 피리딘을 제거시킨 것에 의한 수지상의 폴리실라잔을 얻는다. 여기에 이 폴리실라잔을 크실렌에 용해시켜 농도 10 중량%의 폴리실라잔의 크실렌 용액을 조제하고 이 용액과 메탄올과를 폴리실라잔/메탄올이 몰비로 1/1이 되도록 혼합시킨다. 용매를 피리딘에 치환시키고 질소분위기 하에서 건조 질소를 흡입시킨 후 90℃ 온도로 20시간 반응시킨다. 이것을 감압하에서 용매를 제거시켜 개질 폴리실라잔을 얻는다.
이 개질 폴리실라잔을 크실렌에 용해시키고 고형분 농도가 20 중량%의 피막 형성용 코팅액(S-5)을 조제한다.
실리카계 피막부 반도체 기판(L-5)의 제조
상기한 방법으로 조제된 피막 형성용 코팅액(S-5)를 8인치 실리콘웨이퍼(반도체 기판)에 스핀 코팅법으로 도포시킨다.
(주변부의 제거)
여기에 실시예 1과 동일한 방법으로 도막 주변부를 제거시키고, 소성 처리를 실시한 실리카계 피막부 반도체 기판(L-5)을 제조하였다.
얻어진 실리카계 피막의 평균두께(T), 주변부의 두께(TE), 및 TE/T를 구하고 그 결과를 표 1에 나타내었다. 또한 얻어진 실리카계 피막의 비유전율, 피막강도를 측정하고 또한 주변부 크랭크의 관찰을 행하였다. 그 결과를 표 1에 나타내었다.
(실시예 6)
피막형성용 코팅액(S-6)의 제조
실시예 5에서 제조된 개질 폴리실라잔을 메틸렌에 용해시킨 것 이외에는 실 시예 5와 동일한 방법으로 피막 형성용 코팅액(S-6)을 제조하였다.
실리카계 피막부 반도체 기판(L-6)의 제조
상기한 방법으로 조제된 피막 형성용 코팅액(S-6)를 8인치 실리콘웨이퍼(반도체 기판)에 스핀 코팅법으로 도포시킨다.
(주변부의 제거)
여기에 실시예 1과 동일한 방법으로 도막 주변부를 제거시키고, 소성 처리를 실시한 실리카계 피막부 반도체 기판(L-6)을 제조하였다.
얻어진 실리카계 피막의 평균두께(T), 주변부의 두께(TE), 및 TE/T를 구하고 그 결과를 표 1에 나타내었다. 또한 얻어진 실리카계 피막의 비유전율, 피막강도를 측정하고 또한 주변부 크랭크의 관찰을 행하였다. 그 결과를 표 1에 나타내었다.
(비교예 1)
실리카계 피막부 반도체 기판(L-7)의 제조
실시예 2에 있어서 사용된 피막 형성용 코팅액(S-2)을 8인치 실리콘웨이퍼(반도체 기판)에 스핀 코팅법으로 도포하였다. 여기에 도막 주변부를 제거하지 않고 실시예 2와 동일한 방법으로 가열처리 및 소성처리를 실시한 실리카계 피막부 반도체 기판(L-7)을 제조하였다.
얻어진 실리카계 피막의 평균두께(T), 주변부의 두께(TE), 및 TE/T를 구하고 그 결과를 표 1에 나타내었다. 또한 얻어진 실리카계 피막의 비유전율, 피막강도를 측정하고 또한 주변부 크랭크의 관찰을 행하였다. 그 결과를 표 1에 나타내었다.
(비교예 2)
실리카계 피막부 반도체 기판(L-8)의 제조
실시예 2에 있어서 사용된 피막 형성용 코팅액(S-2)을 8인치 실리콘웨이퍼(반도체 기판)에 스핀 코팅법으로 도포하였다.
(주변부의 제거)
그리고 주변부 제거용 용매로써 PGMEA를 사용하고 용매를 토출하면서 노즐의 위치를 a(도 3)로부터 외주변에서 2mm위치인 b까지(도 3) 이어서 b로부터 a까지 이동시키면서 주변부를 제거한다.
실시예 2와 동일한 방법으로 가열처리 및 소성처리를 실시한 실리카계 피막부 반도체 기판(L-8)을 제조하였다. 얻어진 실리카계 피막의 평균두께(T), 주변부의 두께(TE), 및 TE/T를 구하고 그 결과를 표 1에 나타내었다. 또한 얻어진 실리카계 피막의 비유전율, 피막강도를 측정하고 또한 주변부 크랭크의 관찰을 행하였다. 그 결과를 표 1에 나타내었다.
(비교예 3)
실리카계 피막부 반도체 기판(L-9)의 제조
실시예 4에 있어서 사용된 피막 형성용 코팅액(S-4)을 8인치 실리콘웨이퍼(반도체 기판)에 스핀 코팅법으로 도포하였다.
(주변부의 제거)
그리고 주변부 제거용 용매로써 시클로헥산을 사용하고 용매를 토출하면서 노즐의 위치를 a(도 3)로부터 외주변에서 2mm위치인 b까지(도 3) 이어서 b로부터 a까지 이동시키면서 주변부를 제거한다.
실시예 4와 동일한 방법으로 가열처리 및 소성처리를 실시한 실리카계 피막부 반도체 기판(L-9)을 제조하였다. 얻어진 실리카계 피막의 평균두께(T), 주변부의 두께(TE), 및 TE/T를 구하고 그 결과를 표 1에 나타내었다. 또한 얻어진 실리카계 피막의 비유전율, 피막강도를 측정하고 또한 주변부 크랭크의 관찰을 행하였다. 그 결과를 표 1에 나타내었다.
절연막 형성용 코팅액 EBR 반도체 기판
코팅액 번호 용매 제거용 용매 소인거리 (mm) 및 방향 절연막 크랭크 발생 유무 내크랭크성 비유전율
평균막 두께 (T)nm TE/T
실시예 1 1 MIBK PGMEA 2 b →a 500 1.02 없음 2.2
실시예 2 2 MIBK PGMEA 2 b →a 500 1.02 없음 2.2
실시예 3 3 MIBK PGMEA 2 b →a 500 1.02 없음 2.2
실시예 4 4 PGP 시클로헥산 2 b →a 500 1.03 없음 2.0
실시예 5 5 크실렌 시클로헥산 2 b →a 500 1.03 없음 4.0
실시예 6 6 메키실렌 시클로헥산 2 b →a 500 1.03 없음 4.0
비교예 1 2 MIBK PGMEA 소인없음 500 1.25 있음 2.2
비교예 2 2 MIBK PGMEA 2 a→b →a 500 1.75 있음 2.2
비교예 3 4 PGP 시클로헥산 2 a→b →a 500 1.80 있음 2.0
비교예 1은 볼록부가 남아있다.
비교예 2 및 비교예 3은 크랭크가 형성되어진다.
본 발명에서는 주변부의 도막의 일어남, 돌기(범프) 등이 없고 이렇게 절연막에 크랭크가 들어가는 것, 이물질의 원인이 되는 것도 없는 내약품성 등이 우수한 반도체 기판을 진보된 방법으로 제조하는 것이 가능하다.

Claims (11)

  1. (a) 회전하고 있는 스핀 코터의 디스크 위에 절연막 형성용 코팅액을 스핀 코팅법으로 도포시켜 코팅 필름을 형성하는 공정 ; 및
    (b) 기판을 회전시키면서 기판의 외주연 말단부와 중심을 잇는 선 상의 임의의 점에서부터 외주연 말단부를 향해 이동되는 노즐로부터 용매를 토출시켜 코팅 필름 주변부에 형성된 볼록부를 제거하는 공정으로 이루어진 반도체 기판의 제조방법에 있어서,
    상기 절연막 형성용 코팅액은 하기 일반식(Ⅰ)로 표시되는 알콕시실란, 그의 가수분해물 및 하기 일반식(Ⅱ)로 표시되는 할로겐화실란, 그의 가수분해물로부터 구성된 군에서 선택된 적어도 1종 이상의 규소 화합물과 유기 용매로 구성된 것을 특징으로 하는 반도체 기판의 제조방법
    XnSi(OR)4-n (Ⅰ)
    XnSiX'4-n (Ⅱ)
    상기 식에서
    X는 수소원자, 불소원자 또는 탄소수 1∼8의 알킬기, 불소치환 알킬기, 아릴기 또는 비닐기를 나타내고 ;
    R은 수소원자 또는 탄소수 1∼8의 알킬기, 아릴기 또는 비닐기를 나타내며 ;
    X'은 할로겐 원자를 나타낸다.
    n은 0∼3의 정수이다.
    (단, 일반식 (Ⅰ)과 (Ⅱ)가 함께 사용될 경우 상기식 (Ⅰ) 및 (Ⅱ) 중 적어도 하나의 X는 수소원자를 나타낸다.)
  2. 삭제
  3. 제 1항에 있어서, 상기 절연막 형성용 코팅액은 분해성 수지를 더욱 포함함을 특징으로 하는 반도체 기판의 제조방법
  4. 제 1항에 있어서, 상기 절연막 형성용 코팅액은 하기 일반식(Ⅲ)으로 표시되는 반복 단위를 지니는 폴리실라잔(polysilazane) 계 실리콘 화합물에서 선택된 1종 이상의 실리콘 함유 화합물을 더욱 포함함을 특징으로 하는 반도체 기판의 제조방법
    Figure 112006012471993-pat00005
    (Ⅲ)
    상기 식에서 R1, R2 및 R3 는 서로 독립적으로 수소원자 또는 탄소수 1∼8의 알킬기이다.
  5. 제 4항에 있어서, 상기 절연막 형성용 코팅액은 분해성 수지를 더욱 포함함을 특징으로 하는 반도체 기판의 제조방법
  6. 삭제
  7. 삭제
  8. 제 1항에 있어서, 스핀 코터는 회전수 500 내지 5,000rpm으로 운전되며 20내지 30℃에서 5초 내지 5분간 작동됨을 특징으로 하는 반도체 기판의 제조방법
  9. 제 1항에 있어서, 코팅 필름의 볼록부는 볼록부와 평탄부간의 경계에 인접한 지점(b)로부터 기판의 외주연 (a)지점으로 분사 노즐을 기판의 중심에서 주변 방향으로 이동시키면서 용매를 분사시켜 제거됨을 특징으로 하는 반도체 기판의 제조방법
  10. 제 1항에 있어서, 상기 코팅 필름의 볼록부를 제거하기 위해 사용되는 용매는 알코올, 케톤, 글리콜에테르 및 프로필렌글리콜 모노메틸에테르 아세테이트로 이루어진 군에서 선택된 것임을 특징으로 하는 반도체 기판의 제조방법
  11. 기판 위의 절연막의 평균 막 두께(T)가 0.1∼6㎛ 범위이고 상기 절연막의 주변부의 두께(TE)와 평균 막 두께(T)와의 관계가 0.8T < TE < 1.2T 임을 특징으로 하는 제 1항의 방법에 따라 제조된 절연막을 코팅시킨 반도체 기판
KR1020020055256A 2001-09-21 2002-09-12 반도체 기판의 제조방법 및 반도체 기판 KR100588833B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001289258A JP2003100865A (ja) 2001-09-21 2001-09-21 半導体基板の製造方法および半導体基板
JPJP-P-2001-00289258 2001-09-21

Publications (2)

Publication Number Publication Date
KR20020075355A KR20020075355A (ko) 2002-10-04
KR100588833B1 true KR100588833B1 (ko) 2006-06-13

Family

ID=19111775

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020055256A KR100588833B1 (ko) 2001-09-21 2002-09-12 반도체 기판의 제조방법 및 반도체 기판

Country Status (5)

Country Link
US (1) US6716773B2 (ko)
EP (1) EP1296358A3 (ko)
JP (1) JP2003100865A (ko)
KR (1) KR100588833B1 (ko)
TW (1) TW559946B (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3479648B2 (ja) * 2001-12-27 2003-12-15 クラリアント インターナショナル リミテッド ポリシラザン処理溶剤およびこの溶剤を用いるポリシラザンの処理方法
JP3859540B2 (ja) * 2002-05-14 2006-12-20 松下電器産業株式会社 低誘電率絶縁膜形成用材料
JP3672902B2 (ja) * 2002-10-11 2005-07-20 沖電気工業株式会社 半導体基板の表面保護方法
JP3927919B2 (ja) * 2003-05-07 2007-06-13 松下電器産業株式会社 半導体装置の製造方法
JP3857692B2 (ja) 2004-01-15 2006-12-13 株式会社東芝 パターン形成方法
US7037840B2 (en) * 2004-01-26 2006-05-02 Micron Technology, Inc. Methods of forming planarized surfaces over semiconductor substrates
US7579044B2 (en) 2004-11-08 2009-08-25 Brewer Science Inc. Process and device for coating the outer edge of a substrate during microelectronics manufacture
JP4578993B2 (ja) * 2005-02-02 2010-11-10 Ａｚエレクトロニックマテリアルズ株式会社 ポリシラザン処理溶剤およびこの溶剤を用いるポリシラザンの処理方法
US7691559B2 (en) 2005-06-30 2010-04-06 Taiwan Semiconductor Manufacturing Company, Ltd. Immersion lithography edge bead removal
US20070270625A1 (en) * 2006-05-18 2007-11-22 Joshua Gurman Treatment of Polysilazane Waste
JP4795854B2 (ja) * 2006-06-05 2011-10-19 大日本スクリーン製造株式会社 基板処理方法および基板処理装置
US20080206997A1 (en) * 2007-02-26 2008-08-28 Semiconductor Energy Laboratory Co., Ltd. Method for Manufacturing Insulating Film and Method for Manufacturing Semiconductor Device
JP2008218639A (ja) * 2007-03-02 2008-09-18 Fujifilm Corp 絶縁膜
JP5132781B2 (ja) * 2008-11-05 2013-01-30 株式会社東芝 成膜装置及び成膜方法
WO2011078446A1 (en) * 2009-12-23 2011-06-30 Dnf Co., Ltd. Polysilazane treating solvent and method for treating polysilazane using the same
WO2011093357A1 (ja) * 2010-01-29 2011-08-04 Hoya株式会社 インプリント用モールド及びその製造方法
KR101387740B1 (ko) 2011-01-07 2014-04-21 제일모직주식회사 실리카계 절연층 형성용 조성물, 실리카계 절연층 형성용 조성물의 제조방법, 실리카계 절연층 및 실리카계 절연층의 제조방법
DE112011105785B4 (de) * 2011-10-26 2015-05-13 Toyota Jidosha Kabushiki Kaisha Halbleitervorrichtung
JP5988438B2 (ja) * 2012-08-02 2016-09-07 東京エレクトロン株式会社 塗布処理方法及び塗布処理装置
JP2014203858A (ja) * 2013-04-01 2014-10-27 株式会社Adeka ポリシラザンの処理用溶剤およびこれを用いたポリシラザンの処理方法
JP6207995B2 (ja) * 2013-12-13 2017-10-04 株式会社Adeka ポリシラザンの処理用溶剤およびこれを用いたポリシラザンの処理方法
CN115863216A (zh) * 2022-11-30 2023-03-28 西安奕斯伟材料科技有限公司 硅片清洗方法及设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088553A (ja) * 1994-06-21 1996-01-12 Sanyo Electric Co Ltd プリント基板の取り付け装置
KR0133253B1 (ko) * 1993-05-13 1998-04-16 세끼사와 다까시 회전도포 장치 및 회전도포방법 및 반도체 장치의 제조방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4510176A (en) * 1983-09-26 1985-04-09 At&T Bell Laboratories Removal of coating from periphery of a semiconductor wafer
JPH02237070A (ja) 1989-03-09 1990-09-19 Olympus Optical Co Ltd 電荷移動錯体層の形成方法
JP3337867B2 (ja) 1995-05-22 2002-10-28 富士通株式会社 半導体装置の製造方法
JP3813268B2 (ja) 1996-03-25 2006-08-23 触媒化成工業株式会社 低誘電率シリカ系被膜形成用塗布液および低誘電率被膜付基材
TW346649B (en) * 1996-09-24 1998-12-01 Tokyo Electron Co Ltd Method for wet etching a film
JP3300624B2 (ja) * 1997-01-24 2002-07-08 東京エレクトロン株式会社 基板端面の洗浄方法
DE19720167B4 (de) 1997-05-14 2006-06-22 Siemens Ag Struktur zum Anschließen einer Mehrzahl voneinander entfernter elektrischer Bauelemente an eine Zentraleinheit
JPH114050A (ja) 1997-06-13 1999-01-06 Matsushita Electric Ind Co Ltd 回路基板
JP2930936B1 (ja) 1998-05-06 1999-08-09 株式会社ユニックス 伸縮機構

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0133253B1 (ko) * 1993-05-13 1998-04-16 세끼사와 다까시 회전도포 장치 및 회전도포방법 및 반도체 장치의 제조방법
JPH088553A (ja) * 1994-06-21 1996-01-12 Sanyo Electric Co Ltd プリント基板の取り付け装置

Also Published As

Publication number Publication date
JP2003100865A (ja) 2003-04-04
US20030062599A1 (en) 2003-04-03
US6716773B2 (en) 2004-04-06
EP1296358A2 (en) 2003-03-26
EP1296358A3 (en) 2006-01-04
TW559946B (en) 2003-11-01
KR20020075355A (ko) 2002-10-04

Similar Documents

Publication Publication Date Title
KR100588833B1 (ko) 반도체 기판의 제조방법 및 반도체 기판
KR100600631B1 (ko) 저유전율 실리카계 피막 형성용 도포액 및 저유전율피막으로 도포된 기재
US6589889B2 (en) Contact planarization using nanoporous silica materials
US6423651B1 (en) Insulating film of semiconductor device and coating solution for forming insulating film and method of manufacturing insulating film
JP4021131B2 (ja) 低誘電率シリカ系被膜形成用塗布液および低誘電率シリカ系被膜付基板
US20050173803A1 (en) Interlayer adhesion promoter for low k materials
JP2004161601A (ja) 低誘電率材料を調製するための組成物
WO1998047943A1 (en) Stable inorganic polymers
US7084505B2 (en) Porous film, composition and manufacturing method, interlayer dielectric film, and semiconductor device
US6930393B2 (en) Composition for forming porous film, porous film and method for forming the same, interlayer insulator film, and semiconductor device
JP3998979B2 (ja) 低誘電率シリカ系被膜の形成方法および低誘電率被膜付半導体基板
JPH10310872A (ja) シリカ系厚膜被膜形成方法
JP4162060B2 (ja) 低誘電率シリカ系被膜形成用塗布液および低誘電率被膜付基材
JP4149031B2 (ja) 低誘電率シリカ系被膜形成用塗布液および低誘電率被膜付基材
US20030152784A1 (en) Process for forming hydrogen silsesquioxane resins
JP4241880B2 (ja) 低誘電率シリカ系被膜形成用塗布液
JPH0570119A (ja) 半導体装置の製造方法
KR100444650B1 (ko) 유전율이낮은실리카계피막형성용도포액및유전율이낮은피막이도포된기재
JP3883174B2 (ja) 低誘電率シリカ系被膜付半導体基板および低誘電率シリカ系被膜の形成方法
KR20050041909A (ko) 실리카계 내세정성 가공피막의 형성방법, 및 이 방법에의해 얻어지는 실리카계 내세정성 가공피막
JPH11236530A (ja) シリカ系被膜形成用塗布液及びシリカ系被膜
WO2005122228A1 (en) Method for preparing a gap-filling dielectric film

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee