KR100588661B1 - 다층 금속 배선 구조 및 그 제조 방법 - Google Patents

다층 금속 배선 구조 및 그 제조 방법 Download PDF

Info

Publication number
KR100588661B1
KR100588661B1 KR1020030066453A KR20030066453A KR100588661B1 KR 100588661 B1 KR100588661 B1 KR 100588661B1 KR 1020030066453 A KR1020030066453 A KR 1020030066453A KR 20030066453 A KR20030066453 A KR 20030066453A KR 100588661 B1 KR100588661 B1 KR 100588661B1
Authority
KR
South Korea
Prior art keywords
metal wiring
insulating film
lower metal
gap filling
manufacturing
Prior art date
Application number
KR1020030066453A
Other languages
English (en)
Other versions
KR20050030260A (ko
Inventor
박근수
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020030066453A priority Critical patent/KR100588661B1/ko
Publication of KR20050030260A publication Critical patent/KR20050030260A/ko
Application granted granted Critical
Publication of KR100588661B1 publication Critical patent/KR100588661B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 다층 금속 배선 구조 및 그 제조 방법은 반도체 기판 상에 하층 금속 배선을 형성시키고, 상기 하층 금속 배선 사이에 갭필링용 절연막을 갭필링시키며 상기 하층 금속 배선에 평탄화시킨다. 그런 다음, 상기 하층 금속 배선에 직접 전기적으로 연결되도록 상층 금속 배선을 형성시킨다. 이때, 상기 상층 금속 배선을 천이 원소를 화학 기상 증착 공정 또는 도금 공정에 의해 증착시킨다.
따라서, 본 발명은 층간 절연막에 비아홀을 형성시키지 않고 상기 하층 금속 배선과 상기 상층 금속 배선을 직접 전기적으로 연결시키므로 다층 금속 배선 구조의 제조 공정을 단순화시키고 나아가 제조 공정 상에서 발생하는 결함을 저감시킬 수가 있다. 이는 상, 하층 금속 배선의 전기적 연결에 대한 신뢰성을 향상시키고 나아가 반도체 소자의 전기적인 특성 향상과 함께 수율 향상을 가져온다.
다층 금속 배선, 비아홀, 갭 필링용 절연막, 평탄화

Description

다층 금속 배선 구조 및 그 제조 방법{Structure Of Multi-level Metal Line And Method For Manufacturing The Same}
도 1은 종래의 다층 금속 배선 구조를 나타낸 단면 구조도.
도 2는 본 발명에 의한 다층 금속 배선 구조를 나타낸 단면 구조도.
도 3a 내지 도 3f는 본 발명에 의한 다층 금속 배선 구조의 제조 방법을 나타낸 단면 공정도.
본 발명은 반도체 소자의 금속 배선에 관한 것으로, 더욱 상세하게는 비아홀(via hole)을 형성하지 않으면서 상, 하층 금속 배선을 직접 전기적으로 연결시키도록 한 다층 금속 배선 구조 및 그 제조 방법에 관한 것이다.
일반적으로, 반도체 소자의 고집적화가 진행됨에 따라 반도체 소자의 설계룰(design rule)이 미세화되면서 모스 트랜지스터의 소스/드레인의 사이즈 및 게이트 전극의 선폭과 금속 배선의 선폭이 축소되고 있다. 또한, 반도체 소자의 신 호 전달 지연을 해결하기 위해 다층 금속 배선 구조가 널리 사용되고 있다.
상기 다층 금속 배선 구조에서는 상, 하층 금속 배선이 플러그(plug) 공정에 의해 전기적으로 연결된다. 상기 플러그 공정은 화학 기상 증착(chemical vapor deposition: CVD)에 의한 매립 방법을 이용하여 하층 금속 배선을 노출시킨, 층간 절연막의 비아홀에 예를 들어, 텅스텐층을 매립하고, 상기 텅스텐층을 화학 기계 연마(chemical mechanical polishing: CMP) 공정 또는 에치백(etch back) 공정에 의해 상기 비아홀 내에만 남김으로써 평탄화시키고, 상기 비아홀의 텅스텐층 상에 상층 금속 배선을 형성시킨다. 따라서, 상, 하층 금속 배선이 상기 비아홀 내의 플러그에 의해 전기적으로 연결될 수 있다.
한편, 상기 비아홀의 형성 후에 상기 비아홀의 내벽에 Ti/TiN 층이나 TiN 층과 같은 장벽 금속층을 형성시킨다. 상기 장벽 금속층의 물질로는 스퍼터링에 의한 TiW, 스퍼터링에 의한 Ti/TiN, 화학기상증착에 의한 TiN, 스퍼터링에 의한 WN 등이 주로 사용된다.
종래의 다층 금속 배선 구조에서는 도 1에 도시된 바와 같이, 반도체 기판(10) 상의 하층 금속 배선(11)이 갭필링을 위한 제 1 절연막(13)과 층간 절연막으로서의 제 2 절연막(15)을 관통한 비아홀(16) 내의 장벽 금속층(17) 및 텅스텐 플러그(19)에 의해 상층 금속 배선(21)에 전기적으로 연결된다.
그런데, 종래의 다층 금속 배선 구조는 비아홀(16) 내의 텅스텐 플러그(19)를 이용하여 하층 금속 배선(11)과 상층 금속 배선(21)을 전기적으로 연결하기 때문에 상기 비아홀(16)의 형성을 위한 사진식각공정, 장벽 금속층(17)의 증착 공정, 텅스텐 플러그(19)의 형성을 위한 텅스텐층의 증착 공정 및 텅스텐층의 화학적 기계적 연마 공정 등과 같은 여러 가지의 공정이 필수적으로 진행되어야 한다. 더욱이, 상기 필수적인 공정들은 공정 특성상 최종적으로 완성된 다층 금속 배선 구조에 많은 결함을 유발시킨다.
그러므로, 종래의 다층 금속 배선 구조는 제조 공정이 복잡할 뿐만 아니라 제조 공정 상에서 결함이 다발하는 문제점을 갖고 있다. 이는 상, 하층 금속 배선의 전기적 연결에 대한 신뢰성을 저하시킴으로써 반도체 소자의 전기적인 특성 저하와 함께 수율 저하를 가져온다.
따라서, 본 발명의 목적은 비아홀을 형성시키지 않으면서도 다층 금속 배선 구조를 제조하는데 있다.
본 발명의 다른 목적은 다층 금속 배선 구조의 제조 공정을 단순화하는데 있다.
본 발명의 또 다른 목적은 다층 금속 배선 구조의 제조 공정 상에서 발생하는 결함을 저감시키는데 있다.
본 발명의 또 다른 목적은 반도체 소자의 전기적인 특성 저하 및 수율 저하를 방지하는데 있다.
이와 같은 목적을 달성하기 위한 본 발명에 의한 다층 금속 배선 구조는
반도체 기판; 상기 반도체 기판 상에 형성된 하층 금속 배선;
상기 하층 금속 배선 사이의 빈 공간에 형성되어, 상기 빈 공간을 갭필링하는 갭필링용 절연막; 및 상기 하층 금속 배선 상에 직접 형성된 상층 금속 배선을 포함하는 것을 특징으로 한다.
바람직하게는, 상기 상층 금속 배선은 천이 원소로 형성될 수 있다. 더욱 바람직하게는, 상기 상층 금속 배선은 Ni, Co, W, Cu, Au, Ag 중의 하나로 형성될 수 있다.
바람직하게는, 상기 갭필링용 절연막은 상기 하층 금속 배선에 평탄화될 수 있다.
또한, 이와 같은 목적을 달성하기 위한 본 발명에 의한 다층 금속 배선 구조의 제조 방법은
반도체 기판 상에 하층 금속 배선을 형성시키는 단계; 상기 하층 금속 배선 사이의 빈 공간을 갭필링하며 상기 하층 금속 배선에 평탄화하도록 상기 하층 금속 배선 사이의 반도체 기판 상에 갭필링용 절연막을 형성시키는 단계; 및 상기 하층 금속 배선 상에 직접 전기적으로 연결된 상층 금속 배선을 형성시키는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 상층 금속 배선을 화학 기상 증착 공정과 도금 공정 중 하나에 의해 형성시킬 수가 있다.
바람직하게는, 상기 갭필링용 절연막을 형성시키는 단계는
상기 하층 금속 배선 사이의 빈 공간을 갭필링하도록 상기 반도체 기판 상에 갭필링용 절연막을 증착시키는 단계; 상기 갭필링용 절연막 상에 층간 절연막을 증착시키는 단계; 및 상기 층간 절연막과 상기 갭필링용 절연막을 평탄화 공정에 의해 처리함으로써 상기 갭필링용 절연막을 상기 하층 금속 배선에 평탄화시키는 단계를 포함할 수 있다.
바람직하게는, 상기 갭필링용 절연막을 화학적 기계적 연마 공정과 에치백 공정 중 하나에 의해 평탄화시킬 수가 있다.
이하, 본 발명에 의한 다층 금속 배선 구조 및 그 제조 방법을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 2는 본 발명에 의한 다층 금속 배선 구조를 나타낸 단면 구조도이다. 도 2를 참조하면, 본 발명의 반도체 소자에서는 반도체 기판(30) 상에 하층 금속 배선(31)이 형성되고, 상기 하층 금속 배선(31) 사이의 공간에 갭필용 절연막(31)이 갭필되고, 상기 하층 금속 배선(31) 상에 대응하여 상층 금속 배선(41)이 형성된다. 여기서, 상기 갭필용 절연막(31)은 평탄화된 절연막으로서, 예를 들어 고밀도 플라즈마 화학 기상 증착 공정에 의해 증착된 산화막이다.
이와 같은 구성되는 본 발명의 다층 금속 배선 구조는 상기 하층 금속 배선(31)과 상기 상층 금속 배선(41)이 비아홀의 사용 없이 직접 전기적으로 연결된 구조이므로 종래와 달리, 비아홀 형성 공정, 장벽 금속층 증착 공정, 텅스텐 플러그를 위한 텅스텐층의 증착 공정 및 텅스텐층의 평탄화 공정 등이 생략될 수 있 다.
따라서, 본 발명의 다층 금속 배선 구조는 제조 공정을 단순화시키고 제조 공정 상에서 발생하는 결함을 저감시킬 수 있다. 이는 상, 하층 금속 배선의 전기적 연결에 대한 신뢰성을 향상시키고 나아가 반도체 소자의 전기적인 특성 향상과 함께 수율 향상을 가져온다.
이하, 본 발명에 의한 다층 금속 배선 구조의 제조 방법을 도 3a 내지 도 3f를 참조하여 설명하기로 한다.
도 3a를 참조하면, 먼저, 반도체 기판(30)을 준비한다. 여기서, 도면에 도시하지 않았지만, 상기 반도체 기판(30)의 표면에 반도체 소자를 위한 요소, 예를 들어 트랜지스터의 소스/드레인 영역, 게이트, 금속 배선, 층간 절연막 등이 형성될 수 있음은 자명한 사실이다. 상기 반도체 기판(30)으로는 단결정 실리콘 기판을 사용할 수가 있다.
이어서, 예를 들어 스퍼터링 공정 등을 이용하여 상기 반도체 기판(30)의 표면 상에 하층 금속 배선을 위한 금속층을 하층 금속 배선 두께로 증착시킨다. 이후, 사진식각 공정을 이용하여 상기 금속층을 하층 금속 배선 형성 영역 상에 남기고 나머지 불필요한 부분 상의 금속층을 모두 제거시킴으로써 각각의 하층 금속 배선(31)을 형성시킨다.
도 3b를 참조하면, 그런 다음에, 예를 들어 고밀도 화학 기상 증착 공정 등을 이용하여 상기 하층 금속 배선(31) 사이의 빈공간을 비롯하여 상기 반도체 기판(30)의 전역 상에 갭필용 절연막(33)을 상기 하층 금속 배선(31)보다 두꺼운 두께로 증착시킨다. 따라서, 상기 하층 금속 배선(31) 사이의 빈공간이 상기 갭필용 절연막(33)에 의해 갭필링되고, 상기 하층 금속 배선(31)의 상부면 상에도 상기 갭필용 절연막(33)이 일부 두께만큼 증착된다.
여기서, 상기 갭필용 절연막(33)으로서 산화막을 사용할 수가 있다. 즉, 상기 갭필링 절연막(33)으로는 갭 필링 특성과 평탄화 특성이 양호한 O3-TEOS(Tetra-Ethyl-Ortho-Silicate) 상압 화학 기상 증착(Atmospheric Pressure Chemical Vapor Deposition: APCVD) 공정이나 서브 상압 화학 기상 증착(Subatmospheric Pressure Chemical Vapor Deposition: SACVD) 공정을 이용한 산화막이거나, 고밀도 플라즈마 화학 기상 증착(High Density Plasma Chemical Vapor Deposition: HDP CVD) 공정이나 플라즈마 강화 화학 기상 증착(plasm enhanced chemical vapor deposition: PECVD) 공정을 이용한 산화막이 주로 사용될 수 있다.
도 3c를 참조하면, 이후, 예를 들어 오존 테오스(O3 TEOS) 화학 기상 증착 공정 등을 이용하여 상기 갭필용 절연막(33)의 표면 상에 층간 절연막(35)을 두꺼운 두께로 증착시킴으로써 상기 층간 절연막(35)의 표면 평탄도를 상기 갭필용 절연막(33)의 표면보다 개선시킨다. 물론, 상기 층간 절연막(35)은 하나의 층으로 도시되어 있지만, 표면 평탄도의 개선을 위해 여러 층으로 구성될 수 있음은 자명한 사실이다.
도 3d를 참조하면, 그런 다음, 예를 들어 화학적 기계적 연마 공정 또는 에 치백 공정과 같은 평탄화 공정을 이용하여 상기 층간 절연막(35) 및 상기 갭필용 절연막(33)을 평탄화시킴으로써 상기 하층 금속 배선(31)의 상부면을 노출시킨다. 바람직하게는, 상기 하층 금속 배선(31)의 상부면 상에 상기 갭필용 절연막(31)이 잔존하는 것을 방지하도록 상기 평탄화 공정을 진행할 수 있다.
이때, 상기 하층 금속 배선(31) 사이의 평탄화된 갭필용 절연막(37)의 표면은 상기 하층 금속 배선(31)의 상부면보다 낮게 위치한다.
도 3e를 참조하면, 이어서, 예를 들어 화학 기상 증착 공정이나 도금 공정 등을 이용하여 상기 하층 금속 배선(31) 및 상기 갭필용 절연막(37) 상에 도 3f의 상층 금속 배선(41)을 위한 금속층(39)을 상기 상층 금속 배선(41)의 두께로 증착시킨다. 이때, 상기 하층 금속 배선(31)은 상기 금속층(39)에 직접 접촉한다.
여기서, 상기 금속층(39)은 천이원소, 예를 들어 Ni, Co, W, Cu, Au, Ag 중의 하나로 형성될 수 있다.
그 다음에, 상기 금속층(39) 상의 상층 금속 배선 형성 영역에 상기 상층 금속 배선(41)을 형성하기 위한 식각 마스킹층, 예를 들어 감광막(PR)의 패턴을 형성시킨다.
도 3f를 참조하면, 그런 다음에, 도 3e의 감광막(PR)의 패턴을 식각 마스킹층으로 이용하여 상기 금속층(39)을 상층 금속 배선 형성 영역에만 남기고 나머지 불필요한 부분의 금속층(39)을 식각시킴으로써 상층 금속 배선(41)을 형성시킨다. 이때, 상기 하층 금속 배선(31)과 상층 금속 배선(41)은 직접 전기적으로 연결된다.
따라서, 본 발명은 비아홀을 형성하지 않으면서 다층 금속 배선 구조를 형성시키므로 비아홀 형성 공정, 장벽 금속층 증착 공정, 텅스텐 플러그를 위한 텅스텐층의 증착 공정 및 텅스텐층의 평탄화 공정 등을 생략할 수 있다.
따라서, 본 발명은 다층 금속 배선 구조의 제조 공정을 단순화시키고 나아가 제조 공정 상에서 발생하는 결함을 저감시킬 수가 있다. 이는 상, 하층 금속 배선의 전기적 연결에 대한 신뢰성을 향상시키고 나아가 반도체 소자의 전기적인 특성 향상과 함께 수율 향상을 가져온다.
이상에서 상세히 설명한 바와 같이, 본 발명에 의한 다층 금속 배선 구조 및 그 제조 방법은 반도체 기판 상에 하층 금속 배선을 형성시키고, 상기 하층 금속 배선 사이에 갭필링용 절연막을 갭필링시키며 상기 하층 금속 배선에 평탄화시킨다. 그런 다음, 상기 하층 금속 배선에 직접 전기적으로 연결되도록 상층 금속 배선을 형성시킨다. 이때, 상기 상층 금속 배선을 천이 원소를 화학 기상 증착 공정 또는 도금 공정에 의해 증착시킨다.
따라서, 본 발명은 층간 절연막에 비아홀을 형성시키지 않고 상기 하층 금속 배선과 상기 상층 금속 배선을 직접 전기적으로 연결시키므로 다층 금속 배선 구조의 제조 공정을 단순화시키고 나아가 제조 공정 상에서 발생하는 결함을 저감시킬 수가 있다. 이는 상, 하층 금속 배선의 전기적 연결에 대한 신뢰성을 향상시키고 나아가 반도체 소자의 전기적인 특성 향상과 함께 수율 향상을 가져온다.
한편, 본 발명은 도시된 도면과 상세한 설명에 기술된 내용에 한정하지 않으며 본 발명의 사상을 벗어나지 않는 범위 내에서 다양한 형태의 변형도 가능함은 이 분야에 통상의 지식을 가진 자에게는 자명한 사실이다.

Claims (8)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 반도체 기판 상에 하층 금속 배선을 형성시키는 단계;
    상기 하층 금속 배선 사이의 빈 공간을 채우도록, 상기 반도체 기판 상에 갭필링용 절연막을 증착시키는 단계;
    층간 절연막의 표면 평탄도가 개선되도록, 상기 갭필링용 절연막 위에 층간 절연막을 소정 두께로 두껍게 증착시키는 단계;
    상기 층간 절연막과 상기 갭필링용 절연막을 평탄화 공정에 의해 처리함으로써 상기 갭필링용 절연막을 상기 하층 금속 배선에 평탄화시키는 단계; 및
    상기 하층 금속 배선 상에 직접 전기적으로 연결된 상층 금속 배선을 형성시키는 단계를 포함하는 다층 금속 배선 구조의 제조 방법.
  6. 제 5 항에 있어서, 상기 상층 금속 배선을 화학 기상 증착 공정과 도금 공정 중 하나에 의해 형성시키는 것을 특징으로 하는 다층 금속 배선 구조의 제조 방법.
  7. 삭제
  8. 제 5 항에 있어서, 상기 갭필링용 절연막을 화학적 기계적 연마 공정과 에치백 공정 중 하나에 의해 평탄화시키는 것을 특징으로 하는 다층 금속 배선 구조의 제조 방법.
KR1020030066453A 2003-09-25 2003-09-25 다층 금속 배선 구조 및 그 제조 방법 KR100588661B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030066453A KR100588661B1 (ko) 2003-09-25 2003-09-25 다층 금속 배선 구조 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030066453A KR100588661B1 (ko) 2003-09-25 2003-09-25 다층 금속 배선 구조 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20050030260A KR20050030260A (ko) 2005-03-30
KR100588661B1 true KR100588661B1 (ko) 2006-06-12

Family

ID=37386618

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030066453A KR100588661B1 (ko) 2003-09-25 2003-09-25 다층 금속 배선 구조 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100588661B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120012602A (ko) 2010-08-02 2012-02-10 삼성전자주식회사 반도체 장치, 그 제조 방법 및 반도체 패키지의 제조 방법
KR101448094B1 (ko) * 2013-05-15 2014-10-13 (주)멜파스 단층 감지 패턴을 이용한 터치 센싱 장치 및 터치 센싱 장치의 제조 방법

Also Published As

Publication number Publication date
KR20050030260A (ko) 2005-03-30

Similar Documents

Publication Publication Date Title
JP3887282B2 (ja) 金属−絶縁体−金属キャパシタ及びダマシン配線構造を有する半導体素子の製造方法
US20070128847A1 (en) Semiconductor device and a method for manufacturing the same
US6849541B1 (en) Method of fabricating a dual damascene copper wire
US6313037B1 (en) Semiconductor device and method for manufacturing the same
KR100588661B1 (ko) 다층 금속 배선 구조 및 그 제조 방법
KR100698101B1 (ko) 반도체 소자의 텅스텐 플러그의 구조 및 그 형성방법
US7777336B2 (en) Metal line of semiconductor device and method for forming the same
KR0165379B1 (ko) 반도체 장치의 층간접속방법
US7439175B2 (en) Method for fabricating a thin film and metal line of semiconductor device
KR20010058209A (ko) 이중 다마신 공정을 이용한 금속 배선 형성 방법
KR20020056341A (ko) 반도체 소자의 층간 절연막 형성 방법
US7473984B2 (en) Method for fabricating a metal-insulator-metal capacitor
KR20090055772A (ko) 반도체 소자의 금속 배선 형성 방법
US6709975B2 (en) Method of forming inter-metal dielectric
KR20100036008A (ko) 반도체 소자의 금속배선 형성방법
KR20020056637A (ko) 반도체 소자의 금속배선 형성방법
KR100398584B1 (ko) 반도체 소자의 제조 방법
KR100639457B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100770533B1 (ko) 반도체 소자 및 이를 제조하는 방법
TW202125755A (zh) 半導體結構
KR100607815B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100632038B1 (ko) 다층 금속 배선의 제조 방법
KR100645225B1 (ko) 반도체 소자의 금속 배선 형성방법 및 그 반도체 소자
KR100784105B1 (ko) 반도체 소자의 제조 방법
KR20040050515A (ko) 자기정렬 비아 플러그와 에어갭을 이용한 다층금속배선형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee