KR100576492B1 - Apparatus for measuring internal DC bias of semiconductor device in PKG level - Google Patents

Apparatus for measuring internal DC bias of semiconductor device in PKG level Download PDF

Info

Publication number
KR100576492B1
KR100576492B1 KR1020020086209A KR20020086209A KR100576492B1 KR 100576492 B1 KR100576492 B1 KR 100576492B1 KR 1020020086209 A KR1020020086209 A KR 1020020086209A KR 20020086209 A KR20020086209 A KR 20020086209A KR 100576492 B1 KR100576492 B1 KR 100576492B1
Authority
KR
South Korea
Prior art keywords
bias
internal
semiconductor device
fuse
pad
Prior art date
Application number
KR1020020086209A
Other languages
Korean (ko)
Other versions
KR20040059461A (en
Inventor
김종환
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020086209A priority Critical patent/KR100576492B1/en
Publication of KR20040059461A publication Critical patent/KR20040059461A/en
Application granted granted Critical
Publication of KR100576492B1 publication Critical patent/KR100576492B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test

Abstract

본 발명에 따른 패키지 레벨에서 반도체 소자의 내부 DC 바이어스 측정 장치는, 정상 동작 시에 사용하지 않는 외부 패키지 핀에 연결되는 패드와, 테스트 시에 패드에 복수의 내부 DC 바이어스 전압들을 선택적으로 연결하는 복수개의 스위치 수단과, 패드와 복수개의 스위치 수단 사이에 연결된 퓨즈를 포함하여, 모든 패키지에 대해 필요할 경우 내부 DC 바이어스를 외부에서 측정하거나 내부 DC 바이어스를 임의로 조절하면서 반도체 소자 동작을 수행할 수 있다.An internal DC bias measurement apparatus of a semiconductor device at a package level according to the present invention includes a pad connected to an external package pin not used in normal operation, and a plurality of selectively connecting a plurality of internal DC bias voltages to the pad during a test. The semiconductor device operation can be performed while externally measuring internal DC bias or arbitrarily adjusting the internal DC bias if necessary for all packages, including two switch means and a fuse connected between the pad and the plurality of switch means.

Description

패키지 레벨에서 반도체 소자의 내부 ＤＣ 바이어스 측정 장치{Apparatus for measuring internal DC bias of semiconductor device in PKG level}Apparatus for measuring internal DC bias of semiconductor device in PKG level}

도 1은 본 발명에 따른 패키지 레벨에서 반도체 소자의 내부 DC 바이어스를 측정하는 장치를 나타낸 블록 개념도.1 is a block diagram illustrating an apparatus for measuring internal DC bias of a semiconductor device at a package level according to the present invention.

도 2는 도 1에 도시된 내부 DC 바이어스 메탈 라인을 안티 퓨즈에 선택적으로 연결하는 스위치의 상세 회로도.FIG. 2 is a detailed circuit diagram of a switch for selectively connecting the internal DC bias metal line shown in FIG. 1 to an antifuse. FIG.

도 3은 도 1에 도시된 안티 퓨즈를 나타낸 개념 블록도.3 is a conceptual block diagram illustrating the anti-fuse shown in FIG.

도 4는 본 발명에 따른 패키지 레벨에서 반도체 소자의 내부 DC 바이어스를 측정하는 장치의 다른 실시예를 나타낸 개념 블록도.4 is a conceptual block diagram illustrating another embodiment of an apparatus for measuring internal DC bias of a semiconductor device at the package level according to the present invention.

본 발명은 패키지 레벨에서 반도체 소자의 내부 DC 바이어스를 측정하는 장치에 관한 것으로, 보다 상세하게는 안티 퓨즈와 테스트 모드 신호를 이용하여 패키지에 있는 특정 핀에 내부 바이어스를 연결하여 특정 바이어스를 포싱(forcing)하면서 테스트를 수행할 수 있는 패키지 레벨에서 반도체 소자의 내부 DC 바이어스를 측정하는 장치에 관한 것이다.The present invention relates to an apparatus for measuring an internal DC bias of a semiconductor device at the package level. More specifically, forcing a specific bias by connecting an internal bias to a specific pin in the package using an anti-fuse and a test mode signal. The present invention relates to an apparatus for measuring internal DC bias of a semiconductor device at a package level in which a test can be performed.

일반적으로 패키지 레벨(package level)에서는 내부 DC 바이어스(bias)를 측정하기 위해서는 스페셜 본딩(special bonding)을 이용하여 기존에 사용하는 어드레스 핀이나 DQ 핀 등을 내부 바이어스 핀으로 대체하여 DC 바이어스를 측정하였다.In general, at the package level, in order to measure the internal DC bias, DC bias was measured by replacing an existing address pin or a DQ pin with an internal bias pin by using special bonding. .

이러한 경우, 내부 DC 바이어스 측정은 가능하지만 칩이 동작하는데 사용해야할 핀을 DC 바이어스 측정 핀으로 대체하기 때문에 반도체 소자가 정상 동작하지 못하는 문제점이 있다.In this case, internal DC bias measurement is possible, but there is a problem in that the semiconductor device does not operate normally because the pin used to operate the chip is replaced with the DC bias measurement pin.

따라서 종래 기술에서는 반도체 소자의 개발 초기에만 스페셜 본딩을 사용하여 내부 DC 바이어스를 측정하고, 양산단계에서는 패키지 레벨에서는 내부 DC 바이어스 측정을 할 수 없었다.Therefore, in the prior art, the internal DC bias was measured using special bonding only at the beginning of semiconductor device development, and the internal DC bias measurement was not possible at the package level in the mass production stage.

웨이퍼 레벨에서 발생하는 불량에 대한 분석 시에는 내부 DC 바이어스를 변화시켜가면서 어떤 바이어스에 의해 불량(fail)이 발생하는지 쉽게 검출할 수 있지만, 패키지 레벨에서 발생하는 불량에 대해서는 내부 DC 바이어스를 쉽게 제어하지 못하기 때문에 테스트 모드에 있는 테스트 모드 전원전압 승압 TMVPPUP, 테스트 모드 전원전압 강하 TMVPPDN 등의 방법으로 내부전압보다 특정 전압을 높이거나 낮추는 방법만을 사용할 수 있었다.When analyzing defects occurring at the wafer level, the internal DC bias can be easily detected by changing the internal DC bias, but the internal DC bias cannot be easily controlled for defects generated at the package level. Since the test mode power supply voltage boost TMVPPUP and the test mode power supply voltage drop TMVPPDN in the test mode could not be used, only a specific voltage higher or lower than the internal voltage could be used.

따라서 패키지 레벨에서 발생하는 불량에 대한 분석 시 내부 DC 바이어스를 변화시키는 것이 극히 제한되는 문제점이 있다.Therefore, there is a problem that it is extremely limited to change the internal DC bias when analyzing a failure occurring at the package level.

상기 문제점을 해결하기 위한 본 발명의 목적은, 모든 패키지에 대해 필요할 경우 내부 DC 바이어스를 외부에서 측정하거나 내부 DC 바이어스를 임의로 조절하면서 반도체 소자 동작을 수행할 수 있는 패키지 레벨에서 반도체 소자의 내부 DC 바이어스를 측정하는 장치를 제공하는 것이다.An object of the present invention for solving the above problems is the internal DC bias of the semiconductor device at the package level capable of performing the semiconductor device operation while measuring the internal DC bias externally or arbitrarily adjust the internal DC bias if necessary for all packages It is to provide a device for measuring.

상기 목적을 달성하기 위한 본 발명의 패키지 레벨에서 반도체 소자의 내부 DC 바이어스 측정 장치는, 정상 동작 시에 사용하지 않는 외부 패키지 핀에 연결되는 패드; 테스트 시에 상기 패드에 복수의 내부 DC 바이어스 전압들을 선택적으로 연결하는 복수개의 스위치 수단; 및 상기 패드와 복수개의 스위치 수단 사이에 연결된 퓨즈를 포함하는 것을 특징으로 한다.In order to achieve the above object, an internal DC bias measuring apparatus of a semiconductor device at a package level of the present invention includes: a pad connected to an external package pin not used in normal operation; A plurality of switch means for selectively coupling a plurality of internal DC bias voltages to the pad during a test; And a fuse connected between the pad and the plurality of switch means.

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.The above and other objects and features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 따른 패키지 레벨에서 반도체 소자의 내부 DC 바이어스를 측정하는 장치를 나타낸 블록 개념도이다.1 is a block diagram illustrating an apparatus for measuring an internal DC bias of a semiconductor device at a package level according to the present invention.

본 발명에 따른 패키지 레벨에서 반도체 소자의 내부 DC 바이어스를 측정하는 장치는 다이(die) 내부에 내부 DC 바이어스를 측정할 수 있는 패드(pad)(10)를 구비한다. 여기서, 패드(10)는 패키지에서 사용하지 않는 여분의 핀(no connection; NC pin)에 연결된다.An apparatus for measuring the internal DC bias of a semiconductor device at the package level according to the present invention includes a pad 10 capable of measuring the internal DC bias inside a die. Here, the pad 10 is connected to an extra pin (NC pin) which is not used in the package.

이때, 내부 DC 바이어스를 측정하기 위해 구비된 패드(10)와 내부 DC 바이어 스 연결단자 사이에는 안티 퓨즈(anti fuse)(20)를 연결하여 정상 동작에서는 NC 핀이 반도체 소자 내부와 연결되지 않도록 한다.At this time, an anti-fuse 20 is connected between the pad 10 provided to measure the internal DC bias and the internal DC bias connection terminal so that the NC pin is not connected to the inside of the semiconductor device in normal operation. .

패키지 레벨에서 불량 분석 등의 목적으로 내부 DC 바이어스 측정이 필요할 경우, 테스트 모드 신호를 이용하여 안티 퓨즈를 끊어서 패드(10)에 내부 DC 바이어스가 연결되도록 한다.When the internal DC bias measurement is required for the purpose of failure analysis at the package level, the anti-fuse is blown by using the test mode signal to connect the internal DC bias to the pad 10.

이러한 방법을 통해 양산되는 일반 제품들은 기존 제품과 동일한 특정을 가지며 불량 분석 등의 목적으로 패키지를 사용할 필요가 있을 때에만 내부 DC 바이어스를 측정하거나 포싱(forcing)하면서 테스트를 수행할 수 있다.In this way, typical products in mass production have the same specifics as existing products and can be tested by measuring or forcing internal DC bias only when the package needs to be used for defect analysis purposes.

일반적인 패키지에는 NC(no connection) 핀들이 존재하며, 이러한 NC 핀들은 패키지에서 사용되지 않는다.There are no connection pins in the typical package, and these NC pins are not used in the package.

본 발명에서는 이러한 NC 핀들을 이용하여 필요에 따라 내부 DC 바이어스를 측정한다.In the present invention, these NC pins are used to measure the internal DC bias as needed.

반도체 소자 설계 시 내부 DC 바이어스를 측정할 수 있는 패드(10)를 형성하고, 패드(10)와 내부 DC 바이어스를 측정하는 메탈 라인 사이에 안티 퓨즈(20)를 형성한다.In designing a semiconductor device, a pad 10 capable of measuring an internal DC bias is formed, and an antifuse 20 is formed between the pad 10 and a metal line measuring an internal DC bias.

또한, 안티 퓨즈(20)와 내부 DC 바이어스를 측정하는 메탈 라인 사이에 각각 스위치(30)를 형성한다.In addition, a switch 30 is formed between the anti-fuse 20 and the metal line measuring the internal DC bias.

따라서 정상 동작 시에는 안티 퓨즈(20)가 끊어져 있지 않기 때문에 외부 핀에서는 반도체 소자 내부와 전혀 연결되지 않은 상태가 된다.Therefore, since the anti-fuse 20 is not blown during normal operation, the external pins are not connected to the inside of the semiconductor device at all.

한편, 내부 DC 바이어스를 측정하고자할 경우, 안티 퓨즈(20)를 끊고(blowing), 측정하고자하는 내부 DC 바이어스에 해당하는 스위치(30)를 턴 온 시켜 해당하는 내부 DC 바이어스 메탈 라인은 패드(10)를 통해 외부 NC 핀에 연결된다.Meanwhile, when the internal DC bias is to be measured, the anti-fuse 20 is blown, and the switch 30 corresponding to the internal DC bias to be measured is turned on so that the corresponding internal DC bias metal line is pad 10. Is connected to the external NC pin.

도 2는 도 1에 도시된 내부 DC 바이어스 메탈 라인을 안티 퓨즈에 선택적으로 연결하는 스위치의 상세 회로를 나타낸 도면이다. 여기서는 코어 전압 VCORE을 안티 퓨즈(20)에 선택적으로 연결하는 스위치(30)를 예를 들어 설명한다.FIG. 2 is a detailed circuit diagram of a switch for selectively connecting the internal DC bias metal line shown in FIG. 1 to an antifuse. In the following description, a switch 30 for selectively connecting the core voltage VCORE to the anti-fuse 20 will be described.

스위치(30)는 해당하는 내부 DC 바이어스 VCORE과 안티 퓨즈(20) 사이에 연결되고, 게이트에 테스트 모드 신호 TMVCORE가 인가되는 전계 효과 트랜지스터 FET를 포함한다. 여기서는 전계 효과 트랜지스터 FET를 엔 채널 모스형 트랜지스터(N channel MOS transistor)를 사용하는 경우를 예를 들어 설명한다.The switch 30 includes a field effect transistor FET connected between the corresponding internal DC bias VCORE and the antifuse 20 and to which a test mode signal TMVCORE is applied to the gate. Here, an example will be described in which the field effect transistor FET uses an N channel MOS transistor.

해당하는 내부 DC 바이어스 VCORE를 측정하고자 할 경우, 먼저 안티 퓨즈(20)를 끊는다(blowing).In order to measure the corresponding internal DC bias VCORE, the anti-fuse 20 is blown first.

해당하는 테스트 모드 신호 TMVCORE가 하이 레벨이 되어 해당하는 스위치(30)를 턴 온 시켜 해당하는 내부 DC 바이어스 VCORE 메탈 라인을 안티 퓨즈(20)에 연결한다. 이때 테스트 모드 신호들(예를 들어 TMVPP, TMVBB, TMVCP 등)은 로우 레벨이 되어 해당하는 스위치들(30)은 턴 오프 된다.The corresponding test mode signal TMVCORE is at a high level to turn on the corresponding switch 30 to connect the corresponding internal DC bias VCORE metal line to the antifuse 20. At this time, the test mode signals (eg, TMVPP, TMVBB, TMVCP, etc.) are at a low level so that the corresponding switches 30 are turned off.

따라서 측정하고자 하는 내부 DC 바이어스 VCORE 메탈 라인은 턴 온 되어 있는 스위치(30)를 통해 안티 퓨즈(20)에 연결되고, 이때 안티 퓨즈(20)는 끊어져 있기 때문에, 패드(10)를 통해 외부 NC 핀으로 연결된다.Therefore, the internal DC bias VCORE metal line to be measured is connected to the anti-fuse 20 through the switch 30 which is turned on, and since the anti-fuse 20 is blown, the external NC pin through the pad 10. Is connected.

도 3은 도 1에 도시된 안티 퓨즈를 나타낸 개념 블록도이다. 여기서는 일반 적인 ONO 구조를 갖는 안티 퓨즈를 예를 들어 설명한다.3 is a conceptual block diagram illustrating the antifuse shown in FIG. 1. Here, an anti-fuse having a general ONO structure will be described as an example.

안티 퓨즈(20)는 상부 전극(plate)(21), 유전체(ONO)(22) 및 하부전극(SN)(23)이 순차적으로 형성되어 있다.In the anti-fuse 20, an upper electrode plate 21, a dielectric (ONO) 22, and a lower electrode (SN) 23 are sequentially formed.

안티 퓨즈(20)를 끊는(blowing) 방법은 안티 퓨즈(20)의 양단에 8V 이상의 고전압을 인가하여 유전체(ONO)(22)를 물리적(physical)으로 파괴(broken)시키는 방법을 사용한다.The method of blowing the anti-fuse 20 uses a method of applying a high voltage of 8 V or more to both ends of the anti-fuse 20 to physically break the dielectric material (ONO) 22.

즉, 안티 퓨즈(20)의 상부전극(21)이 연결된 패드(10)에 외부 NC 핀을 통해 고전압을 인가하고, 하부전극(23)이 연결된 백바이어스 전압 스위치(30)를 턴 온 시켜, 백바이어스 전압 메탈 라인 VBB을 통해 네거티브 전압(deep negative)이 인가되도록 하여 유전체(ONO)(22)의 양단의 전압차를 크게 하여 안티 퓨즈(20)를 끊는다.That is, a high voltage is applied to the pad 10 to which the upper electrode 21 of the anti-fuse 20 is connected through an external NC pin, and the back bias voltage switch 30 to which the lower electrode 23 is connected is turned on, thereby A negative voltage is applied through the bias voltage metal line VBB to increase the voltage difference between the dielectric 22 and the anti-fuse 20.

도 4는 본 발명에 따른 패키지 레벨에서 반도체 소자의 내부 DC 바이어스를 측정하는 장치의 다른 실시예를 나타낸 개념 블록도이다.4 is a conceptual block diagram illustrating another embodiment of an apparatus for measuring internal DC bias of a semiconductor device at a package level according to the present invention.

본 발명의 다른 실시예에 따른 패키지 레벨에서 반도체 소자의 내부 DC 바이어스를 측정하는 장치는 반도체 소자의 패키지 상태에서 형성되지만 반도체 소자의 동작에 영향을 주지 않는 외부 핀을 사용하는 방법을 사용한다.An apparatus for measuring the internal DC bias of a semiconductor device at the package level according to another embodiment of the present invention uses a method using an external pin formed in the package state of the semiconductor device but does not affect the operation of the semiconductor device.

예를 들어 출력 버퍼 등에 사용되는 VDDQ, VSSQ와 같은 외부 핀들은 개수가 많고 하나를 다른 핀으로 대용하여도 반도체 소자의 동작에는 영향을 주지 않는 핀들이다.For example, the external pins such as VDDQ and VSSQ used in the output buffer have a large number and pins that do not affect the operation of the semiconductor device even if one is replaced with another pin.

예를 들어 VDDQ 핀을 내부 DC 바이어스 메탈 라인에 연결하는 방법은 상기한 본 발명의 일실시예와 동일한 방법으로 연결할 수 있고, 정상 동작에서는 VDDQ 메탈 라인이 연결되어야 하기 때문에 VDDQ 메탈 라인과 패드 사이에 제어신호 CON에 따라 제어되는 스위치(40)를 연결한다.For example, the method of connecting the VDDQ pin to the internal DC bias metal line may be connected in the same manner as the above-described embodiment of the present invention, and in normal operation, the VDDQ metal line should be connected between the VDDQ metal line and the pad. The switch 40 controlled according to the control signal CON is connected.

여기서, 스위치(40)는 안티 퓨즈(20)가 끊어지기(blowing) 이전에는 VDDQ 메탈 라인을 패드(10)에 연결하고, 안티 퓨즈가 끊어지면(blowing) 내부 DC 바이어스 메탈 라인이 연결되는 라인을 패드(10)에 연결한다.Here, the switch 40 connects the VDDQ metal line to the pad 10 before the anti-fuse 20 is blown, and connects the line to which the internal DC bias metal line is connected when the anti-fuse is blown. To pad 10.

상기한 바에 따라 외부 NC 핀과 내부 DC 바이어스 메탈 라인이 연결되면, 불량이 발생한 패키지에 대해 내부 DC 전압이 문제가 있는지를 확인할 수 있고, 특정 내부 DC 전압을 외부에서 높이거나 낮출 수 있게 포싱(forcing)하면서 불량의 양상이 어떻게 변하는지를 검출할 수 있다.As described above, when an external NC pin and an internal DC bias metal line are connected, it is possible to determine whether the internal DC voltage is a problem for a defective package, and forcing a specific internal DC voltage to be raised or lowered externally. Can detect how the defect pattern changes.

이상에서 살펴본 바와 같이, 본 발명에 따른 패키지 레벨에서 반도체 소자의 내부 DC 바이어스를 측정하는 장치는 모든 패키지에 대해 필요할 경우 내부 DC 바이어를 외부에서 측정하거나 내부 DC 바이어스를 임의로 조절하면서 반도체 소자를 동작 시킬 수 있기 때문에, 패키지 레벨에서 발생한 불량(fail)에 대한 분석을 용이하게 실시할 수 있는 효과가 있다.As described above, the apparatus for measuring the internal DC bias of the semiconductor device at the package level according to the present invention can operate the semiconductor device while measuring the internal DC via externally or arbitrarily adjust the internal DC bias if necessary for all packages. As a result, it is possible to easily perform analysis on failures generated at the package level.

또한 패키지 레벨에 대한 테스트 시에도 특정 DC 바이어스를 최악의 조건(worst)으로 테스트를 실시하여 반도체 소자의 특성에 의해 약한 DC 레벨을 검출하거나 검출 조건을 강화하여 신뢰성을 향상시킬 수 있는 효과가 있다..In addition, even when testing at a package level, a specific DC bias is tested at a worst condition, so that a weak DC level may be detected by the characteristics of a semiconductor device, or the detection condition may be enhanced to improve reliability. .

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라 면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.In addition, the preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be able to various modifications, changes, substitutions and additions through the spirit and scope of the appended claims, such modifications and modifications are the following patents It should be regarded as belonging to the claims.

Claims (10)

정상 동작 시에 사용하지 않는 외부 패키지 핀에 연결되는 패드;A pad connected to an external package pin that is not used in normal operation; 테스트 시에 상기 패드에 복수의 내부 DC 바이어스 전압들을 선택적으로 연결하는 복수개의 스위치 수단; 및A plurality of switch means for selectively coupling a plurality of internal DC bias voltages to the pad during a test; And 상기 패드와 복수개의 스위치 수단 사이에 연결된 퓨즈를 포함하는 것을 특징으로 하는 패키지 레벨에서 반도체 소자의 내부 DC 바이어스 측정 장치.And a fuse connected between the pad and the plurality of switch means. 제 1 항에 있어서,The method of claim 1, 상기 외부 패키지 핀은 칩과 연결되지 않은(no connection; NC) 핀인 것을 특징으로 하는 패키지 레벨에서 반도체 소자의 내부 DC 바이어스 측정 장치.The external package pin is an internal DC bias measuring apparatus of the semiconductor device at the package level, characterized in that the no connection (NC) pin. 제 1 항에 있어서,The method of claim 1, 상기 외부 패키지 핀은 동일한 기능을 하는 핀의 개수가 많고, 정상 동작에 영향을 주지 않는 전원전압 핀인 것을 특징으로 하는 패키지 레벨에서 반도체 소자의 내부 DC 바이어스 측정 장치.The external package pin is an internal DC bias measuring apparatus of a semiconductor device at a package level, characterized in that the number of pins having the same function, the power supply voltage pin does not affect the normal operation. 제 3 항에 있어서,The method of claim 3, wherein 상기 외부 패키지 핀은 VDDQ, VSSQ 등 중 어느 하나인 것을 특징으로 하는 패키지 레벨에서 반도체 소자의 내부 DC 바이어스 측정 장치.The external package pin is any one of VDDQ, VSSQ, etc. The internal DC bias measurement apparatus of the semiconductor device at the package level. 제 3 항 및 제 4 항 중 어느 한 항에 있어서,The method according to any one of claims 3 and 4, 상기 패드와 상기 전원전압 핀 사이에 연결되고, 테스트 모드 신호에 따라 제어되어 상기 패드와 상기 전원전압 핀을 선택적으로 연결하는 스위치 수단을 더 포함하는 것을 특징으로 하는 패키지 레벨에서 반도체 소자의 내부 DC 바이어스 측정 장치.An internal DC bias of the semiconductor device at the package level, further comprising switch means connected between the pad and the power supply voltage pin and controlled according to a test mode signal to selectively connect the pad and the power supply voltage pin. Measuring device. 제 1 항에 있어서,The method of claim 1, 상기 각 스위치 수단은, 해당하는 테스트 모드 신호에 따라 제어되는 전계 효과 트랜지스터를 사용하는 것을 특징으로 하는 패키지 레벨에서 반도체 소자의 내부 DC 바이어스 측정 장치.And each switch means uses a field effect transistor controlled according to a corresponding test mode signal. 제 6 항에 있어서,The method of claim 6, 상기 각 스위치 수단은, 해당하는 테스트 모드 신호에 따라 제어되는 엔채널 모스형 트랜지스터를 사용하는 것을 특징으로 하는 패키지 레벨에서 반도체 소자의 내부 DC 바이어스 측정 장치.And each switch means uses an N-channel MOS transistor controlled according to a corresponding test mode signal. 제 1 항에 있어서,The method of claim 1, 상기 퓨즈는 전기적 퓨즈(electric fuse)를 사용하는 것을 특징으로 하는 패키지 레벨에서 반도체 소자의 내부 DC 바이어스 측정 장치.The fuse is an internal DC bias measuring apparatus of a semiconductor device at the package level, characterized in that using an electric fuse (electric fuse). 제 8 항에 있어서,The method of claim 8, 상기 퓨즈는 안티 퓨즈를 사용하는 것을 특징으로 하는 패키지 레벨에서 반도체 소자의 내부 DC 바이어스 측정 장치.The fuse is an internal DC bias measuring apparatus of the semiconductor device at the package level, characterized in that using an anti-fuse. 제 8 항 및 제 9 항 중 어느 한 항에 있어서,The method according to any one of claims 8 and 9, 상기 퓨즈는, 상기 패드를 통해 상부전극으로 고전압이 인가되고, 하부전극으로 네거티브 전압이 인가되어 테스트 모드에서 끊어지는 것을 특징으로 하는 패키지 레벨에서 반도체 소자의 내부 DC 바이어스 측정 장치.The fuse is a high voltage is applied to the upper electrode through the pad, a negative voltage is applied to the lower electrode is broken in the test mode, characterized in that the internal DC bias measurement apparatus of the semiconductor device at the package level.
KR1020020086209A 2002-12-30 2002-12-30 Apparatus for measuring internal DC bias of semiconductor device in PKG level KR100576492B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020086209A KR100576492B1 (en) 2002-12-30 2002-12-30 Apparatus for measuring internal DC bias of semiconductor device in PKG level

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020086209A KR100576492B1 (en) 2002-12-30 2002-12-30 Apparatus for measuring internal DC bias of semiconductor device in PKG level

Publications (2)

Publication Number Publication Date
KR20040059461A KR20040059461A (en) 2004-07-05
KR100576492B1 true KR100576492B1 (en) 2006-05-10

Family

ID=37351467

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020086209A KR100576492B1 (en) 2002-12-30 2002-12-30 Apparatus for measuring internal DC bias of semiconductor device in PKG level

Country Status (1)

Country Link
KR (1) KR100576492B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102436931B1 (en) 2021-10-20 2022-08-25 한국전기연구원 Semiconductor device reliability testing apparatus and driving method thereof

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101145796B1 (en) * 2005-08-30 2012-05-16 에스케이하이닉스 주식회사 Semiconductor memory device
KR101016957B1 (en) 2007-02-15 2011-02-28 주식회사 하이닉스반도체 Device to Protect Semiconductor Device from Electrostatic Discharge
KR100965763B1 (en) * 2008-02-14 2010-06-24 주식회사 하이닉스반도체 Semiconductor Device And Cell Plate Voltage Generator Apparatus Thereof
US8000160B2 (en) 2008-02-14 2011-08-16 Hynix Semiconductor Inc. Semiconductor device and cell plate voltage generating apparatus thereof
KR102133356B1 (en) 2014-02-24 2020-07-13 에스케이하이닉스 주식회사 Semiconductor device and operation method for the same
KR102380338B1 (en) * 2020-10-29 2022-03-29 광운대학교 산학협력단 Wafer-level test method and apparatus of power amplifier chips

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102436931B1 (en) 2021-10-20 2022-08-25 한국전기연구원 Semiconductor device reliability testing apparatus and driving method thereof

Also Published As

Publication number Publication date
KR20040059461A (en) 2004-07-05

Similar Documents

Publication Publication Date Title
KR100466984B1 (en) Integrated circuit chip having test element group circuit and method of test the same
US7519882B2 (en) Intelligent binning for electrically repairable semiconductor chips
US8237462B2 (en) Method for wafer-level testing of integrated circuits
US6756804B2 (en) Semiconductor integrated circuit device
KR100843227B1 (en) Method for testing semiconductor memory device using probe and the semiconductor memory device using the method
KR20070109434A (en) Method for open test and short test of semiconductor chip and semiconductor test system
KR100576492B1 (en) Apparatus for measuring internal DC bias of semiconductor device in PKG level
US7622940B2 (en) Semiconductor device having contact failure detector
US7221170B2 (en) Semiconductor test circuit
JP3624717B2 (en) Multichip module and test method thereof
KR102590203B1 (en) Method and device for wafer-level testing
US20230066905A1 (en) Test circuit and method for operating the same
US8039274B2 (en) Multi-chip package semiconductor device and method of detecting a failure thereof
KR100279198B1 (en) Plate with two integrated circuits
JP2000206174A (en) Method for inspecting semiconductor device
US5412337A (en) Semiconductor device providing reliable conduction test of all terminals
JP2007141882A (en) Semiconductor device, its testing device and method
KR20070002599A (en) Test device of semiconductor device
KR100718457B1 (en) Semiconductor testing device and testing method therewith
KR100331262B1 (en) Connection state test circuit of BGA package
KR100470989B1 (en) Verification Probe Card
KR950015176B1 (en) Ic tester
KR100474986B1 (en) Semiconductor device
TW202339160A (en) Semiconductor device and test method of semiconductor device
US20080270856A1 (en) Semiconductor memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee