KR100574533B1 - Ｆｅｍ 칩 제조방법 - Google Patents
Ｆｅｍ 칩 제조방법 Download PDFInfo
- Publication number
- KR100574533B1 KR100574533B1 KR1020020044820A KR20020044820A KR100574533B1 KR 100574533 B1 KR100574533 B1 KR 100574533B1 KR 1020020044820 A KR1020020044820 A KR 1020020044820A KR 20020044820 A KR20020044820 A KR 20020044820A KR 100574533 B1 KR100574533 B1 KR 100574533B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- saw filter
- substrates
- capacitor
- filter
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 84
- 239000003990 capacitor Substances 0.000 claims abstract description 31
- 230000005540 biological transmission Effects 0.000 claims abstract description 27
- 239000000919 ceramic Substances 0.000 claims abstract description 22
- 230000008878 coupling Effects 0.000 claims abstract description 3
- 238000010168 coupling process Methods 0.000 claims abstract description 3
- 238000005859 coupling reaction Methods 0.000 claims abstract description 3
- 239000002184 metal Substances 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 2
- 238000004891 communication Methods 0.000 description 6
- 239000010410 layer Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
- H03H2001/0021—Constructional details
- H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
- H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/46—Filters
- H03H9/64—Filters using surface acoustic waves
Abstract
본 발명은 송수신 모듈에 사용되는 FEM 칩의 두께를 줄여서 송수신기에 배치되는 부품들의 공간을 확보할 수 있는 FEM 칩 제조방법을 개시한다. 개시된 본 발명은 세라믹 기판들을 LTCC 공정을 이용하여 커넥션 라인들을 패터닝한 연결 기판, 다이플렉서에 사용되는 인덕터들을 형성한 전송기판, 다이플렉서에 사용되는 커패시터를 형성한 커패시터 기판, 필터를 형성한 필터 기판 및 전원단 커패시터들을 형성한 커패시터 기판을 적층하는 단계; 상기 적층된 기판의 하부에, 페이즈 시프터가 형성된 기판 블록들이 이격 공간을 두어 형성되는 단계; 상기 페이즈 시프터가 형성된 기판 블록들이 이루는 이격 공간에 제 1 쏘우 필터와 제 2 쏘우 필터를 결합하는 단계; 및 상기 제 1 쏘우 필터와 제 2 쏘우 필터의 단자들을 와이어 본딩에 의하여 상기 페이즈 시프터와 외부의 케이스에 연결하는 단계를 포함하는 것을 특징으로 한다.
다이플렉서, 쵸크 코일, 다이오드, LTCC, Phase, 세라믹
Description
도 1은 일반적으로 사용되고 있는 송수신 모듈을 도시한 블록도.
도 2는 종래 기술에 따라 송수신 모듈을 LTCC 공정에 의하여 제조한 도면.
도 3a 내지 도 3c는 본 발명에 따른 FEM 칩 제조공정을 도시한 도면.
*도면의 주요 부분에 대한 부호의 설명*
20: FEM 칩 21: 저항
22: 커패시터 23: 다이오드
24: 케이스(case) 25: 콘택 레이어
26: 쵸크 코일 27a: 제 1 쏘우 필터
27b: 제 2 쏘우 필터 30: 연결 기판
31: 전송 기판 32: 커패시터 기판
33: 필터 기판 34: 페이즈 시프터 기판
35: 전원단 커패시터 기판
본 발명은 FEM 칩 제조방법에 관한 것으로, 보다 구체적으로는 칩에 사용되 는 쏘우 필터 또는 FBAR 필터를 세라믹 적층 기판들 사이에 배치하여 제조함으로써 칩 패키지의 두께를 감소시켜 박형 및 소형으로 제조할 수 있는 FEM 칩 제조방법에 관한 것이다.
일반적으로 CDMA, PCS 등 무선 통신 시스템에서는 데이터 신호를 송신하거나 외부로부터 전송되는 데이터 신호를 수신하기 위하여 안테나와 송수신 모듈을 내장하고 있다.
상기 송수신 모듈에는 쏘우 필터를 내장한 FEM가 배치되어 송신되는 일정 주파수의 신호를 통과시켜 안테나로 보내거나, 수신된 일정 주파수의 신호를 통과 시켜 통신 시스템 내부의 수신모듈로 인가하도록 한다. 상기 송신 모듈에서는 통신 시스템의 제어에 의하여 발생한 송신 신호를 증폭하는 전력 증폭 부를 두고 있어 신호를 먼 거리로 전송하기 위한 증폭을 실시한다.
최근, 저온 동시소성 세라믹(LTCC: Low Temperature Co-fired Ceramic)라고 하는 기술이 개발되어 고주파 통신용 수동소자를 제작하고 있다.
인쇄회로기판은 보통 회로를 구성할 때, 기판은 기판대로 만들고 그 위에 금속을 입히는 방식으로 제작하는 것이 일반적이지만, 이러한 방식은 집적화와 소형화에 어려움이 많다.
따라서, 상기 LTCC를 사용하면, 저온에서(Low temperature) 금속과 그 세라믹 기판이 동시에 만들어지는 코파이어(Co-fire) 공정기술이기 때문에 집적화와 소형화를 이룰 수 있다.
글라스(Glass) 계열 혹은 그것을 섞은 형태의 세라믹 계열 기판을 사용하면, 800~1,000℃ 정도에서 금속을 입힌 기판들을 압착 소성시킬 수 있으며, 고주파 수동 소자 제작에 매우 적합하다.
도 1은 일반적으로 사용되고 있는 송수신 모듈을 도시한 블록도이다.
도 1에 도시된 바와 같이, 외부로부터 인가되는 고주파 신호와 내부로부터 발생하는 신호들을 송수신하는 안테나(3)와, 상기 안테나(3)로부터 서로 다른 주파수 신호들을 송수신하기 위하여 하이 또는 로우 주파수를 선택적으로 필터링하는 다이플렉서(1)와, 상기 다이플렉서(1)로부터 분리된 1800MHz 주파수 대의 신호를 송수신하는 DCS 송수신 단자(DCS Tx, DCS Rx)와, 상기 다이플렉서(1)로부터 분리된 900MHz 주파수 대의 신호를 송수신하는 GSM 송수신 단자(GSM Tx, GSM Rx)를 포함한다.
상기 DCS 송신 단자(Tx)에는 로우 패스 필터(5a)와 제 1 쵸크 코일(7a)이 배치되어 있고, 상기 DCS 수신 단자(Rx)에는 제 1 페이즈 시프터(9a)와 제 1 필터(8a)가 배치되어 있다.
마찬가지로, 상기 GSM 송신 단자(Tx)에는 로우 패스 필터(5b)와 제 2 쵸크 코일(7b)이 배치되어 있고, 상기 GSM 수신 단자(Rx)에는 제 2 페이즈 시프터(9b)와 제 2 필터(8b)가 배치되어 있다.
먼저, 외부로 데이터 신호를 전송하기 위하여 일정 주파수를 갖는 신호를 발생시키면, 이를 송신하기 위하여 통신 모드에 따라 1800MHz 주파수 대의 DCS 송신 단자 또는 900MHz 주파수 대의 GSM 송신 단자로 연결된다.
상기 GSM 송신 단자(Tx) 또는 DCS 송신 단자(Tx)에 인가된 주파수 신호는 쵸 크 코일들(7)과 필터들을 통하여 안정된 주파수 신호로 변환되고, 주파수 대역에 따라 상기 다이플렉서(1)는 선택적으로 상기 안테나(3)로 통과시켜 외부로 신호를 전송시킨다.
마찬가지 방법으로, 상기 안테나(3)에 수신된 신호의 주파수 대역에 따라 상기 다이플레서(1)가 신호를 분리하는데, 일반적으로 1800Hz 주파수 대의 신인 경우에는 DCS 단자 쪽으로 통과시키고, 900MHz 주파수 대의 신호인 경우에는 GSM 단자 쪽으로 신호를 통과시킨다.
그러므로, 통신기기의 송수신 단자에 사용하는 FEM(Front End Module)은 두 개의 서로 다른 주파수 대역 신호를 송수신할 수 있으며, 이러한 모듈은 일체로 하나의 칩 형태로 제조되고 있다.
상기 수신 단자(GSM Rx, DCS Rx)에 사용되는 제 1 및 제 2 필터(8a, 8b)는 쏘우 필터 또는 FBAR 필터를 사용하고, 패키지 형태로 회로 기판에 부착된다.
도 2는 종래 기술에 따라 송수신 모듈을 LTCC 공정에 의하여 제조한 도면이다.
도 2에 도시된 바와 같이, LTCC 공정에 의하여 송수신 FEM(Front-End-Module)에 사용되는 회로 소자들을 세라믹 기판 상에 패터닝하여 적층시킨다. 보통 LTCC 공정에 의하여 세라믹 기판들 각각에 인덕터, 커패시터, 그라운드 단자등을 패터닝하고, 각각의 커패시터, 인덕터, 그라운드 단자 상에는 비아홀을 형성하고 도전성 금속을 채워 넣는다.
이와 같이, 형성된 세라믹 기판들을 하나의 패키지 형태로 적층하여 세라믹 적층 기판(15)을 형성한다. 그런 다음, 상기 세라믹 적층 기판(15) 상에는 필터 패키지(18)와 다이오드(11a, 11b, 11c, 11d), 제 1 저항(12), 제 2 저항(13) 및 커패시터(14) 소자를 부착시킨다. 그런 다음, 도면에는 도시하지 않았지만 에폭시 수지를 몰딩하여 봉입한다.
상기 세라믹 적층 기판(15) 상에 형성되어 있는 회로 소자들은 각각의 기판 상에 형성되어 있는 비아홀(via hole)을 따라 상하부 소자들이 전기적으로 콘택되어 있고, 상기 세라믹 적층 기판(15) 상에 배치되는 상기 필터 패키지(18), 다이오드(11a, 11b, 11c, 11d), 제 1 저항(12), 제 2 저항(13) 및 커패시터(14)도 상기 세라믹 적층 기판(15) 상에 형성된 소자들과 전기적으로 콘택되어 있다.
상기 필터 패키지(18)는 쏘우 필터 또는 FBAR 필터를 내장한 것이다.
그러나, 상기와 같이 송수신 단자에 사용되는 FEM 칩을 LTCC 공정에 의하여 제조하면, 칩 패키지가 적층된 기판의 상부에 놓이게되어 패키지의 두께를 줄이는데 한계가 있다.
최근, 송수신 모듈의 초소형화 및 초박형화 되어가는 추세에서는 부품 소자의 배치를 위하여 두꺼운 두께에 의하여 공간상의 제약이 커서 초박형화 및 초소형화 제조가 어려운 문제가 있다.
본 발명은, LTCC 공정에 의하여 송수신 모듈(FEM) 칩을 제조하는데 있어서, 커넥션 라인, 인덕터, 커패시터와 같은 능동 소자 및 수동 소자가 배치되어 다수개의 층으로 이루어지는 적층 기판의 최하층면에, 이격 공간을 가지도록 페이즈 시프터 블록을 형성하고 전파 간섭 등의 상호 영향이 적은 필터칩을 탑재함으로써 칩 패키지의 두께를 줄일 수 있는 FEM 칩 제조방법을 제공함에 그 목적이 있다.
상기한 목적을 달성하기 위한, 본 발명에 따른 FEM 칩 제조방법은,
세라믹 기판들을 LTCC 공정을 이용하여 커넥션 라인들을 패터닝한 연결 기판, 다이플렉서에 사용되는 인덕터들을 형성한 전송기판, 다이플렉서에 사용되는 커패시터를 형성한 커패시터 기판, 필터를 형성한 필터 기판 및 전원단 커패시터들을 형성한 커패시터 기판을 적층하는 단계;
상기 적층된 기판의 하부에, 페이즈 시프터가 형성된 기판 블록들이 이격 공간을 두어 형성되는 단계;
상기 페이즈 시프터가 형성된 기판 블록들이 이루는 이격 공간에 제 1 쏘우 필터와 제 2 쏘우 필터를 결합하는 단계; 및
세라믹 기판들을 LTCC 공정을 이용하여 커넥션 라인들을 패터닝한 연결 기판, 다이플렉서에 사용되는 인덕터들을 형성한 전송기판, 다이플렉서에 사용되는 커패시터를 형성한 커패시터 기판, 필터를 형성한 필터 기판 및 전원단 커패시터들을 형성한 커패시터 기판을 적층하는 단계;
상기 적층된 기판의 하부에, 페이즈 시프터가 형성된 기판 블록들이 이격 공간을 두어 형성되는 단계;
상기 페이즈 시프터가 형성된 기판 블록들이 이루는 이격 공간에 제 1 쏘우 필터와 제 2 쏘우 필터를 결합하는 단계; 및
상기 제 1 쏘우 필터와 제 2 쏘우 필터의 단자들을 와이어 본딩에 의하여 상기 페이즈 시프터와 외부의 케이스에 연결하는 단계를 포함하는 것을 특징으로 한다.
삭제
삭제
삭제
본 발명에 의하면, 송수신 모듈에서 신호 입출력을 담당하는 FEM를 LTCC 공정에 의하여 패키지 할 때, 페이즈 시프터가 형성되는 세라믹 기판을 분리되도록 형성한 다음, 필터를 사이에 결합함으로써 FEM 칩의 두께를 줄여 소형화할 수 있는 이점이 있다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시 예를 자세히 설명하도록 한다.
도 3a 내지 도 3c는 본 발명에 따른 FEM 칩 제조공정을 도시한 도면이다.
도 3a에 도시된 바와 같이, LTCC 공정에 의하여 송수신 FEM(Front End Module)에 사용되는 회로 소자들을 세라믹 기판 상에 패터닝하여 적층시킨다. 상기 송수신 모듈인 FEM 등에 사용되는 회로 소자들과 저항, 커패시터 및 다이오드를 전기적으로 연결시키기 위한 연결 라인이 형성된 연결 기판(30)을 형성한다.
도면에서는 명확하게 도시되지 않았지만, 연결 라인의 입출력 단자들 상에는 비아홀이 형성되어 있고, 내부에는 도전성 금속이 채워져 있다.
같은 방법으로 송수신 모듈의 다이플렉서 전송 라인에 사용되는 인덕터들이 형성된 전송 기판(31), 다이플렉서에 사용되는 커패시터들이 형성된 커패시터 기판(32) 및 로우 패스 필터에 사용되는 인덕터, 커패시터가 형성된 필터 기판(33) 및 전원단에 사용되는 전원단 커패시터 기판(35)을 형성하고 이들을 각각 적층한다.
상기 연결 기판(30)과 같이 상기 전송 기판(31), 커패시터 기판(32), 필터 기판(33) 및 전원단 커패시터 기판(35)들의 회로 단자들 상에는 비아홀이 형성되어 있고, 상기 비아홀 내부에는 도전성 금속이 채워져 있다.
따라서, 상기와 같이 제조된 세라믹 기판들(30, 31, 32, 35)은 적층되면서 기판들 상에 형성되어 있는 회로 소자들이 전기적으로 콘택되게 되어 회로망을 형성하게 된다.
또한, 세라믹 기판들(30, 31, 32, 35)에는 그라운드 패턴을 각각 형성하여 기판들 사이의 신호 간섭을 제거하였다.
그런 다음, 도 3b에 도시된 바와 같이, 송수신 모듈(FEM) FEM 칩에 사용되는 페이즈 시프터 회로가 형성된 페이즈 시프터 기판(34)을 형성하는데, 상기 페이즈 시프터 기판(34)은 분리된 형태로 형성한다.
상기 페이즈 시프터 기판(34)이 형성되어 적층되면, 적층된 모든 기판들을 고정하기 위한 케이스(24)가 외부에 형성되어 하나의 패키지 형태를 만들도록 한다.
상기 전원단 커패시터 기판(35) 상에는 이후 결합될 쏘우 필터 또는 FBAR 필터(27a, 27b)들의 전기전 콘택을 위한 콘택 레이어(25)가 형성되어 있다.
도 3c에 도시된 바와 같이, LTCC 공정에 의하여 세라믹 적층 기판들이 완성되면, 일정한 간격으로 이격되어 적층된 페이즈 시프터 기판(34) 사이에 제 1 쏘우 필터(27a)와 제 2 쏘우 필터(27b) 또는 FBAR 필터들을 결합시킨다.
상기 제 1 쏘우 필터(27a)와 제 2 쏘우 필터(27b)가 결합되면, 전기적 콘택을 위하여 와이어 본딩을 실시하는데, 상기 쏘우 필터들(27a, 27b)의 그라운드를 위하여 외부에 형성되어 있는 케이스(24)에 그라운드 단자를 본딩시키고, 상기 페이즈 시프터 기판(34)과 신호적 연결을 위하여 본딩 공정을 진행한다.
따라서, 종래의 FEM은 적층 기판 상부에 배치하여 제조하였던 것을 적층된 기판들 사이에 상기 소자들을 결합하여 형성하므로써 칩 패키지의 두께가 줄어들게 된다.
또한, 본 발명에서는 적층된 세라믹 기판의 하부에 필터들을 결합한 다음 와이어 본딩을 하였지만, 상기 페이즈 시프터 기판(34) 상에 비아홀을 형성하여 접속 단자들이 상기 콘택 레이어(25)에 접속되도록 함으로써 와이어 본딩 공정을 제거할 수 있는 이점이 있다.
이상에서 자세히 설명된 바와 같이, 본 발명은 적층 기판의 최하층면에, 이격 공간을 가지도록 페이즈 시프터 블록을 형성하고 필터칩을 탑재하여 다수개의 소자들을 단층 구조로 배치함으로써 전파 간섭 문제없이 칩 패키지의 두께를 최소화할 수 있는 효과가 있다.
본 발명은 상기한 실시 예에 한정되지 않고, 이하 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.
Claims (4)
- 세라믹 기판들을 LTCC 공정을 이용하여 커넥션 라인들을 패터닝한 연결 기판, 다이플렉서에 사용되는 인덕터들을 형성한 전송기판, 다이플렉서에 사용되는 커패시터를 형성한 커패시터 기판, 필터를 형성한 필터 기판 및 전원단 커패시터들을 형성한 커패시터 기판을 적층하는 단계;상기 적층된 기판의 하부에, 페이즈 시프터가 형성된 기판 블록들이 이격 공간을 두어 형성되는 단계;상기 페이즈 시프터가 형성된 기판 블록들이 이루는 이격 공간에 제 1 쏘우 필터와 제 2 쏘우 필터를 결합하는 단계; 및상기 제 1 쏘우 필터와 제 2 쏘우 필터의 단자들을 와이어 본딩에 의하여 상기 페이즈 시프터와 외부의 케이스에 연결하는 단계를 포함하는 것을 특징으로 하는 FEM 칩 제조방법.
- 제 1항에 있어서,상기 제 1 쏘우 필터와 제 2 쏘우 필터가 결합하는 커패시터 기판 상에는 콘텍 레이어가 형성되어 있는 것을 특징으로 하는 FEM 칩 제조방법.
- 제 1 항에 있어서,상기 연결 기판, 전송 기판, 커패시터 기판, 필터 기판 및 커패시터 기판에 는 각각 그라운드 패턴을 형성하여 독립된 신호 처리를 할 수 있는 것을 특징으로 하는 FEM 칩 제조방법.
- 제 1 항에 있어서,상기 적층된 기판들 상에는 단자에 대응되는 영역에 비아홀이 형성하고, 도전성 금속을 내부에 패터닝하여 전기적 콘택을 시키는 것을 특징으로 하는 FEM 칩 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020044820A KR100574533B1 (ko) | 2002-07-30 | 2002-07-30 | Ｆｅｍ 칩 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020044820A KR100574533B1 (ko) | 2002-07-30 | 2002-07-30 | Ｆｅｍ 칩 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040011727A KR20040011727A (ko) | 2004-02-11 |
| KR100574533B1 true KR100574533B1 (ko) | 2006-04-27 |
Family
ID=37319786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020044820A KR100574533B1 (ko) | 2002-07-30 | 2002-07-30 | Ｆｅｍ 칩 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100574533B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000188522A (ja) * | 1998-12-22 | 2000-07-04 | Hitachi Ltd | 移動無線端末及び弾性表面波アンテナ共用器 |
| JP2000209120A (ja) * | 1999-01-12 | 2000-07-28 | Murata Mfg Co Ltd | 高周波複合部品及びそれを用いた無線機器 |
| KR100344637B1 (en) * | 2000-12-18 | 2002-07-25 | Samsung Electro Mech | Saw duplexer |
| KR20030087269A (ko) * | 2002-05-08 | 2003-11-14 | 엘지이노텍 주식회사 | 저온소성세라믹을 이용한 안테나 스위치 |
-
2002
- 2002-07-30 KR KR1020020044820A patent/KR100574533B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000188522A (ja) * | 1998-12-22 | 2000-07-04 | Hitachi Ltd | 移動無線端末及び弾性表面波アンテナ共用器 |
| JP2000209120A (ja) * | 1999-01-12 | 2000-07-28 | Murata Mfg Co Ltd | 高周波複合部品及びそれを用いた無線機器 |
| KR100344637B1 (en) * | 2000-12-18 | 2002-07-25 | Samsung Electro Mech | Saw duplexer |
| KR20030087269A (ko) * | 2002-05-08 | 2003-11-14 | 엘지이노텍 주식회사 | 저온소성세라믹을 이용한 안테나 스위치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040011727A (ko) | 2004-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1261143B1 (en) | Transceiver front end module | |
| US9178491B2 (en) | Circuit module including duplexer | |
| US7515879B2 (en) | Radio frequency circuit module | |
| US6838956B2 (en) | Packaging methodology for duplexers using FBARs | |
| US20050230812A1 (en) | Electronic component comprising a multilayer substrate and corresponding method of production | |
| KR101622452B1 (ko) | 모듈 기판 및 모듈 | |
| JP2006203652A (ja) | 高周波モジュール及びそれを用いた通信機器 | |
| KR100955948B1 (ko) | 다중대역 송신단 모듈 및 이의 제조 방법 | |
| US20060058000A1 (en) | Integrated radio frequency module | |
| JP2005102098A (ja) | 高周波モジュール及びそれを用いた無線通信装置 | |
| JP3851184B2 (ja) | フロントエンドモジュール | |
| US11871508B2 (en) | Radio-frequency module and communication device | |
| KR100574533B1 (ko) | Ｆｅｍ 칩 제조방법 | |
| JP2006203470A (ja) | 高周波モジュール及び無線通信機器 | |
| JP2005117497A (ja) | 高周波モジュール及びそれを搭載した無線通信装置 | |
| KR20050065861A (ko) | 광대역 무선 송수신 모듈 | |
| KR20090000380A (ko) | 프론트 앤드 모듈 및 그 제조 방법 | |
| JP2006211144A (ja) | 高周波モジュール及び無線通信機器 | |
| KR20040011728A (ko) | 듀플렉서 칩 패키지 및 그 제조방법 | |
| KR20040100395A (ko) | Ltcc 적층 커플링을 이용한 fbar 밴드패스 필터 및 듀플렉스 | |
| KR100430824B1 (ko) | 커플러 내장형 안테나 스위치 모듈 및 그 제조방법 | |
| KR20100059053A (ko) | 안테나가 실장된 ｓｉｐ 구조의 통신 모듈 | |
| KR20050022454A (ko) | 안테나 스위치 모듈 | |
| KR101103971B1 (ko) | 위상천이기 | |
| KR100550916B1 (ko) | 전력증폭 및 듀플렉스 복합 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |