KR20100059053A - 안테나가 실장된 ｓｉｐ 구조의 통신 모듈 - Google Patents

안테나가 실장된 ｓｉｐ 구조의 통신 모듈 Download PDF

Info

Publication number
KR20100059053A
KR20100059053A KR1020080117692A KR20080117692A KR20100059053A KR 20100059053 A KR20100059053 A KR 20100059053A KR 1020080117692 A KR1020080117692 A KR 1020080117692A KR 20080117692 A KR20080117692 A KR 20080117692A KR 20100059053 A KR20100059053 A KR 20100059053A
Authority
KR
South Korea
Prior art keywords
antenna
communication module
substrate
low temperature
communication
Prior art date
Application number
KR1020080117692A
Other languages
English (en)
Other versions
KR101558569B1 (ko
Inventor
조영빈
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020080117692A priority Critical patent/KR101558569B1/ko
Publication of KR20100059053A publication Critical patent/KR20100059053A/ko
Application granted granted Critical
Publication of KR101558569B1 publication Critical patent/KR101558569B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

본 발명은 복수의 통신 소자들이 기판 상에 적층된 SIP(System In Package) 구조의 통신 모듈에 관한 것으로, 복수의 통신 소자들을 덮어 전자파를 차폐하는 저온 동시 소성 세라믹 캡(LTCC cap)이 기판 상에 형성되며, 저온 동시 소성 세라믹 캡 상에 안테나가 형성되는 것을 특징으로 한다.
본 발명에 따르면, SIP 구조의 통신 모듈에 저온 동시 소성 세라믹 캡을 형성하여 통신 모듈에 구비된 통신 소자들을 외부 환경으로부터 보호하고 전자파를 차폐하고, 저온 동시 소성 세라믹 캡 상에 안테나를 형성시킴으로써 통신 모듈을 소형화할 수 있다.
통신 모듈, SIP(System In Package), 저온 동시 소성 세라믹 캡(LTCC cap)

Description

안테나가 실장된 ＳＩＰ 구조의 통신 모듈{Communication module of System In Package structure having antenna}
본 발명은 복수의 통신 소자들이 기판 상에 적층된 SIP(System In Package) 구조의 통신 모듈에 관한 것이다.
일반적으로, 통신 시스템은 RF신호, 베이스밴드신호, 디지털신호를 처리하여 통신을 수행하는데, 많은 회로 소자들로 이루어지며 소자들이 집적되어 통신 모듈을 구성한다.
특히, 소자들이 집적된 통신모듈을 제조함에 있어서 반도체 소자의 미세회로 제조기술은 필수적으로 사용되며, 이 기술은 회로의 복잡함에 따른 개발기간의 연장, 막대한 설비투자, 공정비용의 비약적 증가로 인하여 제품의 종류에 따라 차별화하여 대응하기가 점차 어려워지고 있다.
이에, 동일한 종류 또는 다양한 종류의 반도체 소자를 칩 상태(Chip level) 또는 웨이퍼 상태(Wafer level)로 수직 적층하고, 비아 패턴으로 적층된 웨이퍼 또는 칩들간을 회로적으로 연결하여 하나의 패키지로 만드는 SIP(System In Package)기술이 개발되어 통신 모듈 구성에 이용되고 있다.
본 발명은 전자파를 차폐하고 소형화가 가능한 SIP 구조의 통신 모듈을 제공한다.
본 발명의 실시예에 따른 통신 모듈은, 복수의 통신 소자들이 기판 상에 적층된 SIP(System In Package) 구조를 가지며, 상기 복수의 통신 소자들을 덮어 전자파를 차폐하는 저온 동시 소성 세라믹 캡(LTCC cap)이 상기 기판 상에 형성되고, 상기 저온 동시 소성 세라믹 캡 상에 안테나가 형성되는 것을 특징으로 한다.
본 발명의 실시예에 따르면, SIP 구조의 통신 모듈에 저온 동시 소성 세라믹 캡을 형성하여 통신 모듈에 구비된 통신 소자들을 외부 환경으로부터 보호하고 전자파를 차폐하고, 저온 동시 소성 세라믹 캡 상에 안테나를 형성시킴으로써 통신 모듈을 소형화할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 안테나가 실장된 통신 모듈에 관하여 상세히 설명한다.
도 1은 기판 상에 복수의 통신 소자들이 적층된 SIP 구조의 통신 모듈 구조에 대한 실시예들을 단면도로 도시한 것이다.
일반적으로, 통신 모듈은 RF신호처리부, 베이스밴드처리부, 베이스밴드모뎀, 미디어처리부, 메모리, 코덱 및 입출력부를 포함하여 이루어지는데, 이중에서 베이스밴드처리부와 RF신호처리부는 개별 반도체 소자로 구비되고, 베이스밴드 소자는 메모리와 연동하게 된다.
도 1을 참조하면, SIP 구조를 가지는 통신 모듈의 일반적인 형태가 예시되어 있는데, 안테나를 통하여 수신된 신호는 상기 RF신호처리 소자(12, 22, 34)를 거치면서 중간 주파수 대역 신호로 변환되고, 변환된 중간 주파수 대역 신호는 베이스밴드 소자(13, 23, 36)으로 입력된다.
베이스밴드 소자(13, 23, 36)는 ADC(Analog to Digital Converter)회로, DAC(Digital to Analog Converter)회로, 저대역통과필터 등의 회로를 구비하여 수신 신호로부터 영상 신호 및 음성 신호를 추출하는 기능을 수행한다.
이때, 베이스밴드 소자(13, 23, 36)는 영상 신호 및 음성 신호의 처리를 원활히 수행하기 위하여 메모리칩(14, 24, 35)과의 연동을 필요로 하며, 수동 소자(11, 21)들이 칩소자 주변에 배치되는 구조를 가진다.
도 1의 (a)를 참조하면, 부피가 상대적으로 큰 베이스밴드 소자(13)가 기판(10)에 실장되고, 그 위로 메모리(14)가 실장되어 각각 기판의 본딩 패턴과 와이어(15) 본딩된 후 몰딩부(16)가 형성된다. 그리고, RF신호처리 소자(12)는 베이스밴드 소자(13)와 수평 배치되어 실장되고 와이어 본딩되는 구조를 가진다.
이렇게 RF신호처리 소자(12)와 베이스밴드 소자(13)가 수평 구조를 가지는 경우, 신호 커플링(Coupling)을 방지하는 측면에서는 유리하지만 배치 설계 측면에서는 많은 면적을 차지하게 되는 문제점이 있다.
도 1의 (b)를 참조하면, 기판(20)면으로부터 상측으로, 베이스밴드 소자(23), 메모리(24), RF신호처리 소자(22)가 차례대로(상대적인 소자의 크기에 따라) 적층되고, 옆으로 주변소자(21)가 실장되어 몰딩부(26)가 형성된 구조를 볼 수 있는데, 이러한 경우 실장 공간을 감소시킬 수 있는 효과는 있으나, RF신호처리 소자(22)가 최상단에 위치되고 와이어(25) 본딩의 길이가 길어져 기생성분이 발생되며, 와이어(25) 본딩끼리 거리가 가까워져 신호 커플링이 발생되는 문제점이 있다. 또한, RF신호처리 소자(22)와 메모리(24), 베이스밴드 소자(23)간의 전파간섭 효과가 증가되는 문제점도 있다.
또한, 도 1의 (c)를 참조하면, 패키지와 패키지를 겹쳐서 붙이는 "Package-on-package" 방식을 사용하여 두개의 기판(31, 32)이 결합된 형태가 도시되어 있는데, 밑의 기판(31)에 RF신호처리 소자(34)가 실장되고, 위의 기판(32)에는 베이스밴드 소자(36), 메모리(35)가 적층된다. 소자들은 와이어(37) 본딩되고 각각 기판 상에서 몰딩부(38, 39)가 형성되며, 상기 두 개의 기판(31, 32)은 스페이서(33)를 통하여 이격 공간을 가진다.
도 2는 본 발명의 실시예에 따른 안테나가 실장된 통신 모듈의 개략적인 구성을 사시도로 도시한 것이다.
도 2를 참조하면, 기판(100) 상에 형성된 복수의 통신 소자 칩들(110, 120)을 외부 환경으로부터 보호하고 전자파를 차폐하는 저온 동시 소성 세라믹 캡(LTCC cap, 130)이 형성된다.
상기 저온 동시 소성 세라믹(LTCC, Low Temperature Cofired Ceramic)이란 소자 및 회로가 인쇄된 세라믹 후막 그린 쉬트(green sheet)들을 적층하고, 비어(via) 및 측면 인터커넥션(interconnection)을 구성하여 회로를 3차원적으로 연결한 후, 이를 대략 1000℃ 이하의 저온에서 동시소성하여 구현하는 일체화된 세라믹 모듈을 말한다.
상기 저온 동시 소성 세라믹(LTCC)를 사용하면 인덕터, 캐패시터, 저항을 하나의 모듈안에 리드선없이 구현할 수 있으므로 패키지의 크기를 현저하게 줄일 수 있을 뿐 아니라, 기생성분에 의한 특성저하를 방지할 수 있으므로 초고주파용 디바이스에 매우 유용하게 활용될 수 있다.
상기와 같은 LTCC를 기반으로 하는 LTCC 모듈은 내부 전극으로 전자 회로를 LTCC내에 패턴화하여 삽입한 LTCC기판에 LTCC내에 내장할수 없는 액티브 소자나 용량이 큰 인덕터와 커패시터를 LTCC 기판 표면에 실장하고 커버를 씌우거나 몰딩을 한다.
도 2에 도시된 바와 같이, 기판(100) 상에 저온 동시 소성 세라믹 캡(LTCC cap, 130)를 형성하고, 저온 동시 소성 세라믹 캡(LTCC cap, 130) 상에 안테나(140), 예를 들어 평판형 역에프 안테나(PIFA : Planar Inverted F Antenna)를 형성하여 본 발명에 따른 통신 모듈에 안테나(140)를 실장할 수 있다.
또한, 저온 동시 소성 세라믹 캡(LTCC cap, 130) 상에 안테나(140)가 형성된 후, 그 위에 커버(150)가 씌워질 수 있다.
도 3은 본 발명에 따른 통신 모듈의 구성에 대한 일실시예를 단면도로 도시한 것이다.
도 3을 참조하면, 저온 동시 소성 세라믹 캡(LTCC cap, 240)은 제1 유전체(241)와 제2 유전체(242)가 적층된 형태로 구성되며, 안테나(250)는 저온 동시 소성 세라믹 캡(LTCC cap, 240) 상에 형성될 수 있다. 예를 들어, 저온 동시 소성 세라믹 캡(LTCC cap, 240)은 LTCC 공정을 이용하여 제1, 2 유전체(241, 242) 상에 안테나(250)를 형성하고, 제1 유전체(241)와 제2 유전체(242) 사이에 그라운드(GND, 260)를 형성한다. 또한, 안테나(250)가 형성된 후에는, 커버(290)가 씌워질 수도 있다.
저온 동시 소성 세라믹 캡(LTCC cap, 240)은 솔더링 볼(soldering ball, 280, 285)에 의해 기판(200)과 연결될 수 있다.
저온 동시 소성 세라믹 캡(LTCC cap, 240)상에 형성된 안테나(250)는 제1 비아(270)에 의해 기판(200)의 그라운드와 연결되며, 제2 비아(275)를 통해 기판과 연결되어 기판(200) 상에 형성된 복수의 통신 소자 칩들(210, 220)로부터 출력되는 신호를 입력받아 송출한다.
도 4 및 도 5는 안테나 매칭 회로가 구비된 통신 모듈의 구성에 대한 실시예를 도시한 것으로, 도 4를 참조하면 본 발명에 따른 안테나(320)가 실장된 SIP 구조의 통신 모듈(320)에는 안테나 매칭 회로(330)가 연결될 수 있다.
무선(Radio Frequency:RF) 통신에서는 주파수가 올라갈수록 임피던스(impedance)에 의한 전송의 특성이 크게 변하기 때문에, 모든 연결 끝단은 반드시 임피던스가 동일하게 설계되어야 한다. 이에 따라, 도 4에 도시된 바와 같이 외부로 무선 신호를 송수신하는 안테나(320)와 내부에서 그 수신된 무선 신호를 처리 하는 통신 소자 칩(310) 사이에 안테나 매칭 회로(330)가 구비될 수 있다. 안테나 매칭 회로(330)는 상기 안테나(320)와 통신 소자 칩(310) 사이의 임피던스를 매칭하여 각 단간의 임피던스 차이를 완충시킴으로써 최대한의 신호 전력을 전달하도록 한다.
도 5를 참조하면, 본 발명에 따른 통신 모듈(400)과 상기한 바와 같은 안테나 매칭 회로가 라인(410)을 통해 서로 연결되어 있을 수 있다. 또한, 상기 안테나 매칭회로는 커패시터(420)를 포함할 수 있으며, 그라운드(GND, 430)가 연결될 수 있다. 한편, 그라운드(GND. 430)에는 비아 홀들(440)이 형성되어 있을 수 있다.
도 6은 안테나 매칭 회로의 구성에 대한 실시예들을 블록도로 도시한 것으로, 상기 안테나 매칭 회로는 인덕터(L)와 커패시터(C)를 연결시킴에 의해 구성될 수 있다.
도 6의 (a)를 참조하면, 통신 소자 칩(500)과 안테나(510) 사이에 커패시터(C) 및 그와 병렬 연결된 두 개의 인덕터들(L)로 구성되는 안테나 매칭 회로(520)가 연결될 수 있다.
또한, 도 6의 (a)를 참조하면, 통신 소자 칩(500)과 안테나(510) 사이에 인덕터(L) 및 그와 병렬 연결된 두 개의 커패시터들(C)로 구성되는 안테나 매칭 회로(520)가 연결될 수 있다.
또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
도 1은 기판 상에 복수의 통신 소자들이 적층된 SIP 구조의 통신 모듈 구조에 대한 실시예들을 나타내는 단면도이다.
도 2는 본 발명에 따른 안테나가 실장된 통신 모듈의 개략적인 구성을 나타내는 사시도이다.
도 3은 본 발명에 따른 통신 모듈의 구성에 대한 일실시예를 나타내는 단면도이다.
도 4 및 도 5는 안테나 매칭 회로가 구비된 통신 모듈의 구성에 대한 실시예를 나타내는 블록도 및 사시도이다.
도 6은 안테나 매칭 회로의 구성에 대한 실시예들을 나타내는 블록도이다.

Claims (7)

  1. 복수의 통신 소자들이 기판 상에 적층된 SIP(System In Package) 구조의 통신 모듈에 있어서,
    상기 복수의 통신 소자들을 덮어 전자파를 차폐하는 저온 동시 소성 세라믹 캡(LTCC cap)이 상기 기판 상에 형성되며,
    상기 저온 동시 소성 세라믹 캡 상에 안테나가 형성되는 SIP 구조의 통신 모듈.
  2. 제1항에 있어서,
    상기 저온 동시 소성 세라믹 캡은 적층된 제1, 2 유전체를 포함하고,
    상기 제1 유전체 상에 상기 안테나가 형성되는 SIP 구조의 통신 모듈.
  3. 제2항에 있어서,
    상기 제1, 2 유전체 사이에 그라운드(Ground)가 형성되는 SIP 구조의 통신 모듈.
  4. 제1항에 있어서,
    상기 기판과 상기 저온 동시 소성 세라믹 캡은 솔더링 볼(soidering ball)에 의해 연결되는 SIP 구조의 통신 모듈.
  5. 제1항에 있어서,
    상기 안테나와 상기 기판에 형성된 그라운드를 연결시키는 제1 비아를 포함하는 SIP 구조의 통신 모듈.
  6. 제1항에 있어서,
    상기 안테나와 상기 기판을 연결시켜 신호를 전달하는 제2 비아를 포함하는 SIP 구조의 통신 모듈.
  7. 제1항에 있어서,
    상기 통신 소자와 상기 안테나 사이의 임피던스를 매칭시키기 위한 안테나 매칭 회로가 상기 기판 상에 형성되는 SIP 구조의 통신 모듈.
KR1020080117692A 2008-11-25 2008-11-25 안테나가 실장된 ｓｉｐ 구조의 통신 모듈 KR101558569B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080117692A KR101558569B1 (ko) 2008-11-25 2008-11-25 안테나가 실장된 ｓｉｐ 구조의 통신 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080117692A KR101558569B1 (ko) 2008-11-25 2008-11-25 안테나가 실장된 ｓｉｐ 구조의 통신 모듈

Publications (2)

Publication Number Publication Date
KR20100059053A true KR20100059053A (ko) 2010-06-04
KR101558569B1 KR101558569B1 (ko) 2015-10-20

Family

ID=42360404

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080117692A KR101558569B1 (ko) 2008-11-25 2008-11-25 안테나가 실장된 ｓｉｐ 구조의 통신 모듈

Country Status (1)

Country Link
KR (1) KR101558569B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102074559A (zh) * 2010-11-26 2011-05-25 天水华天科技股份有限公司 SiP系统集成级IC芯片封装件及其制作方法
JP2020102758A (ja) * 2018-12-21 2020-07-02 株式会社村田製作所 高周波モジュール

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100327926B1 (ko) 1993-03-24 2002-06-20 블레이어 에프.모리슨 집적회로패키징

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102074559A (zh) * 2010-11-26 2011-05-25 天水华天科技股份有限公司 SiP系统集成级IC芯片封装件及其制作方法
JP2020102758A (ja) * 2018-12-21 2020-07-02 株式会社村田製作所 高周波モジュール

Also Published As

Publication number Publication date
KR101558569B1 (ko) 2015-10-20

Similar Documents

Publication Publication Date Title
US8299572B2 (en) Semiconductor die with backside passive device integration
KR100674793B1 (ko) 세라믹 적층 소자
US7945231B2 (en) Semiconductor device for an ultra wideband standard for ultra-high-frequency communication, and method for producing the same
JP5799959B2 (ja) 電子部品
US20070007643A1 (en) Semiconductor multi-chip package
US20060261471A1 (en) SIP type package containing analog semiconductor chip and digital semiconductor chip stacked in order, and method for manufacturing the same
US20080084677A1 (en) Electronic apparatus
KR100992344B1 (ko) 반도체 멀티칩 패키지
US10068857B2 (en) Semiconductor package assembly
US7501915B2 (en) High frequency module
JP5630697B2 (ja) 電子部品
US7978479B2 (en) WLAN SiP module
CN109473765A (zh) 三维封装天线及其封装方法
WO2007029505A1 (ja) モジュール
KR101558569B1 (ko) 안테나가 실장된 ｓｉｐ 구조의 통신 모듈
Liu et al. Design and implementation of a Dual-band RF SiP Module based on Package-on-Package Technology
KR100541079B1 (ko) 세라믹 패키지 및 그 제조방법
KR100859319B1 (ko) 엘티씨씨 모듈의 패키지 구조
CN110767606B (zh) 一种具有复合功能的电子元器件及其制造方法
US7471146B2 (en) Optimized circuits for three dimensional packaging and methods of manufacture therefore
KR20070095504A (ko) 적층형 집적회로 칩 및 패키지.
KR100574533B1 (ko) Ｆｅｍ 칩 제조방법
KR100577079B1 (ko) 이종체 정렬, 적층 및 절단에 의한 집적 모듈 및 제작 방법
KR20090010302A (ko) 집적 통신 모듈
KR20050037039A (ko) 3차원 다층 멀티 칩 모듈 패키지 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180910

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190916

Year of fee payment: 5