KR100574474B1 - 반도체소자의 캐패시터 형성방법 - Google Patents

반도체소자의 캐패시터 형성방법 Download PDF

Info

Publication number
KR100574474B1
KR100574474B1 KR1019980062492A KR19980062492A KR100574474B1 KR 100574474 B1 KR100574474 B1 KR 100574474B1 KR 1019980062492 A KR1019980062492 A KR 1019980062492A KR 19980062492 A KR19980062492 A KR 19980062492A KR 100574474 B1 KR100574474 B1 KR 100574474B1
Authority
KR
South Korea
Prior art keywords
forming
storage electrode
silicate glass
glass layer
semiconductor device
Prior art date
Application number
KR1019980062492A
Other languages
English (en)
Other versions
KR20000045884A (ko
Inventor
최병대
권오정
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019980062492A priority Critical patent/KR100574474B1/ko
Publication of KR20000045884A publication Critical patent/KR20000045884A/ko
Application granted granted Critical
Publication of KR100574474B1 publication Critical patent/KR100574474B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains

Abstract

본 발명은 반도체 소자의 캐패시터 형성방법에 관한 것으로, 희생절연막으로 USG 를 사용하는 대신 P, PH3 또는 B 이 주입된 실리케이트 글래스를 사용하고 열처리한 다음, 자기정렬적으로 저장전극 콘택홀을 형성하고 반구형 도전체가 형성된 실린더형 저장전극을 형성함으로써 희생절연막의 응력을 감소시켜 후속 열공정시 희생절연막의 크랙이 유발되는 현상을 방지하고 그에 따른 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 캐패시터 형성방법
본 발명은 반도체소자의 캐패시터 형성방법에 관한 것으로, 특히 실린더형의 저장전극 상부에 반구형 다결정실리콘을 형성하여 반도체소자의 고집적화에 충분한 정전용량을 갖도록 하는 반도체소자의 캐패시터 형성방법에 관한 것이다.
반도체소자가 고집적화되어 셀 크기가 감소됨에따라 저장전극의 표면적에 비례하는 정전용량을 충분히 확보하기가 어려워지고 있다.
특히, 단위셀이 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자는 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게하면서, 면적을 줄이는 것이 디램 소자의 고집적화에 중요한 요인이 된다.
그래서, ( εο × εγ × A ) / T ( 단, 상기 εο는 진공유전율, 상기 εγ은 유전막의 유전율, 상기 A 는 캐패시터의 면적 그리고 상기 T 는 유전막의 두께 ) 로 표시되는 캐패시터의 정전용량 C 를 증가시키기 위하여, 유전상수가 높은 물질을 유전체막으로 사용하거나, 유전체막을 얇게 형성하거나 또는 저장전극의 표면적을 증가시키는 등의 방법을 사용하였다.
그러나, 이러한 방법들은 모두 각각의 단점을 가지고 있다.
도시되진 않았으나, 유.에스.지. ( undoped silicate glass, 이하에서 USG 라 함 ) 를 희생산화막으로 사용하는 캐패시터 형성하는 종래기술을 도시하면 다음과 같다.
먼저, 반도체기판 상부에 하부절연층을 형성한다. 이때, 상기 하부절연층은 소자분리절연막, 게이트산화막, 게이트전극 또는 비트라인이 형성하고, 비.피.에스.지. ( BPSG : Boro Phospho Silicate Glass, 이하에서 BPSG 라 함 ) 와 같이 플로우가 잘되는 절연물질로 형성한다.
그 다음에, 콘택마스크를 이용한 식각공정으로 상기 반도체기판의 예정된 부분, 즉 불순물 확산영역을 노출시키는 비트라인 콘택홀과 저장전극 콘택홀을 형성한다.
그리고, 상기 콘택홀을 매립하는 비트라인 콘택플러그와 저장전극 콘택플러그를 형성한다.
그리고, 상기 비트라인 콘택플러그에 접속되는 비트라인을 형성한다. 그리고, 상기 비트라인 측벽에 질화막으로 스페이서를 형성한다.
그 다음에, 전체표면상부에 USG 박막을 도포하고 이를 화학기계연마하여 평탄화시킨다.
그리고, 상기 USG 박막 상부에 반사방지막을 일정두께 형성하고, 후속 식각공정으로 상기 저장전극 콘택플러그를 노출시킬 수 있는 저장전극 마스크를 이용하여 감광막패턴을 형성한다.
그리고, 상기 감광막패턴을 마스크로하여 상기 반사방지막과 USG 박막을 식각하여 상기 저장전극 콘택플러그를 노출시킨다.
그 다음에, 상기 저장전극 콘택플러그에 접속되는 다결정실리콘막을 전체표면상부에 일정두께 형성하고 상기 USG 박막이 노출될때까지 화학기계연마하여 상기 USG 박막 상층의 상기 다결정실리콘막을 식각한다.
그리고, 상기 USG 박막을 습식방법으로 일정두께 식각한다.
그 다음에, 상기 다결정실리콘막의 표면에 반구형 다결정실리콘층을 형성한다.
후속공정으로 유전체막과 플레이트전극을 형성하고 그 다음의 후속공정을 진행한다.
이때, 상기 열처리공정은 상기 비트라인 측벽 스페이서인 질화막과 USG 의 열팽창계수 차이와 오존을 이용한 USG 막 자체의 응력으로 인하여 상기 USG 자체에 크랙 ( crack ) 을 유발한다.
그리고, 열팽창계수 차이로 인한 스트레스를 감소시키기 위하여 다이 ( die ) 내의 주변회로부에 형성된 질화막을 제거하기 위해 한 번의 식각공정을 추가로 실시하는 경우도 크랙이 발생된다.
이상에서 설명한 바와같이 종래기술에 따른 반도체소자의 캐패시터 형성방법은, 비트라인 측벽 스페이서인 질화막과 희생절연막인 USG 박막 간의 열팽창 계수 차이와 USG 박막 자체의 응력으로 인하여 크랙이 유발되고 그에 따라 반도체소자의 패일 ( fail ) 이 유발됨으로써 반도체소자의 수율 및 생산성을 저하시키고 그에 따른 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.
본 발명은 상기한 바와 같은 종래기술의 문제점을 해결하기 위하여, 희생절연막으로 USG 를 사용하는 대신 P, PH3 또는 B 이 주입된 실리케이트 글래스를 사용함으로써 크랙의 유발을 억제하여 반도체소자의 고집적화에 충분한 정전용량을 확보할 수 있는 반도체소자의 캐패시터 형성방법을 제공하는데 그 목적이 있다.
상기 목적 달성을 위해 본 발명에 따른 반도체소자의 캐패시터 형성방법은, 반도체기판 상부에 비트라인 콘택플러그와 저장전극 콘택플러그가 구비된 하부절연층을 형성하는 공정과, 상기 비트라인 콘택플러그에 접속되는 비트라인을 형성하고 그 측벽에 질화막으로 스페이서를 형성하는 공정과, 전체표면상부에 희생절연막인 실리케이트 글래스층을 형성하는 공정과, 상기 실리케이트 글래스층에 P 을 이온주입하는 공정과, 상기 실리케이트 글래스층을 열처리하는 공정과, 상기 실리케이트 글래스층 상부에 반사방지막을 형성하는 공정과, 상기 반사방지막과 실리케이트 글래스층을 식각하여 상기 저장전극 콘택플러그를 노출시키는 자기정렬적인 저장전극 콘택홀을 형성하는 공정과, 전체표면상부에 저장전극용 도전체를 형성하는 공정과, 상기 저장전극용 도전체를 화학기계연마하여 상기 실리케이트 글래스층을 노출시킴으로써 상기 저장전극 콘택플러그에 접속되는 실린더형 저장전극용 도전체를 형성하는 공정과, 상기 실리더형 저장전극용 도전체보다 낮은 높이가 되도록 상기 실리케이트 글래스층을 일정두께 습식식각하는 공정과, 상기 저장전극용 도전체에 선택적으로 반구형 도전체를 형성하는 공정과, 후속공정으로 유전체막과 플레이트전극을 형성하는 공정을 포함하는 것을 특징으로한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1 내지 도 3 은 본 발명의 실시예에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도이다.
먼저, 도 1에서 보는 바와 같이 반도체 기판(11) 상부에 비트라인 콘택플러그(13) 및 저장전극 콘택플러그(17)가 구비된 하부절연층(15)을 형성한다.
이때, 상기 하부절연층(15)은 소자분리절연막, 게이트산화막, 게이트전극을 형성하고, 비.피.에스.지. ( BPSG : Boro Phospho Silicate Glass, 이하에서 BPSG 라 함 ) 와 같이 플로우가 잘되는 절연물질로 형성한다.
그 다음에, 상기 반도체기판의 예정된 부분, 즉 불순물 확산영역에 접속되는 비트라인 콘택플러그(13)와 저장전극 콘택플러그(17)를 형성한다.
그리고, 상기 비트라인 콘택플러그(13)에 접속되는 비트라인(19)을 형성하고 그 측벽에 질화막으로 스페이서(21)를 형성한다.
그리고, 전체표면상부를 도포하는 실리케이트 글래스층(23)을 PECVD 방법으로 형성하고 상기 실리케이트 글래스층(23)에 P 또는 PH3 등의 불순물이온을 주입시킨다. 이때, 상기한 불순물 외에 B 를 추가로 첨가하여 실시할 수도 있다.
여기서, 상기 불순물이온은 이온주입공정으로 외부로 부터 상기 실리케이트 글래스층(23)에 주입할 수 있다. 그리고, PH3 가스 분위기의 확산로 ( furnace ) 나 챔버 ( chamber ) 에서 실리케이트 글래스층(23)에 PH3 불순물 이온을 확산시킬 수 있다.
그 다음 산소, 질소 또는 이들의 혼합가스 분위기에서 750 - 1300 ℃ 의 고온으로 열처리한다.
이때, 상기 열처리공정은 RTA ( rapid thermal annealing ) 장비나 확산로에서 실시할 수 있다. 그리고, 상기 확산로에서 실시하는 경우는 로딩 ( loading ) 이나 언로딩 ( unloading ) 시 실온 - 700 ℃ 온도에서 진행하여 실리케이트 글래스층(23)의 응력을 감소킬 수 있다.
그 다음에, 상기 실리케이트 글래스층(23) 상부에 반사방지막(25)을 형성한다.
그리고, 상기 저장전극 콘택플러그(17)를 노출시키는 저장전극 마스크(도시안됨)를 이용한 식각공정으로 상기 반사방지막(25)과 실리케이트 글래스층(23)을 식각하여 상기 저장전극 콘택플러그(17)를 노출시키는 자기정렬적인 콘택홀을 형성한다.
그 다음에, 도 2에서와 같이 상기 저장전극 콘택플러그(17)에 접속되는 다결정실리콘막(27)을 전체표면상부에 일정두께 형성한다.
그리고, 상기 실리케이트 글래스층(23)이 노출될때까지 화학기계연마하여 저장전극 콘택플러그(17)에 접속되는 실린더형의 다결정실리콘막(27)을 형성한다.
그리고, 상기 실리더형의 다결정실리콘막(27)내부의 상기 실리케이트 글래스층(23)을 일정두께 습식식각하여 낮은 높이가 되도록 한다.
그 다음에, 도 3과 같이 다결정실리콘막(27) 표면에 선택적으로 반구형 다결정실리콘층(29)을 형성한다.
그리고, 후속공정으로 상기 유전체막(도시안됨)과 플레이트전극을 형성한다.
여기서, 상기 유전체막은 ONO 구조를 사용하며, 로딩과 언로딩 온도를 실온 - 700 ℃ 로 하여 형성한다.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 캐패시터 형성방법은, 실리케이트 글래스층에 P 또는 PH3 불순물을 주입하고 후속열처리하여 희생절연막을 형성하되, 불순물 주입시와 유전체막의 형성공정시 로딩과 언로딩 온도를 실온 - 700 ℃ 온도이하로 하여 상기 희생절연막의 응력을 감소시킬 수 있고 후속 열처리공정시 크랙의 유발을 방지할 수 있음으로써 반도체소자의 고집적화에 충분한 정전용량을 갖는 캐패시터를 형성할 수 있도록 하여 반도체소자의 고집적화를 가능하게 하는 효과가 있다.
도 1 내지 도 3 은 본 발명의 실시예에 따른 반도체소자의 캐패시터 형성방법을 나타낸 단면도.
〈도면의 주요주분에 대한 부호의 설명〉
11 : 반도체기판 13 : 비트라인 콘택플러그
15 : 하부절연층 17 : 저장전극 콘택플러그
19 : 비트라인
21 : 비트라인 측벽 스페이서 23 : 실리케이트 글래스층
25 : 반사방지막 27 : 다결정실리콘막
29 : 반구형 다결정실리콘층

Claims (6)

  1. 반도체기판 상부에 비트라인 콘택플러그와 저장전극 콘택플러그가 구비된 하부절연층을 형성하는 공정과,
    상기 비트라인 콘택플러그에 접속되는 비트라인을 형성하고 그 측벽에 질화막으로 스페이서를 형성하는 공정과,
    전체표면상부에 희생절연막인 실리케이트 글래스층을 형성하는 공정과,
    상기 실리케이트 글래스층에 이온주입하는 공정과,
    상기 실리케이트 글래스층을 열처리하는 공정과,
    상기 실리케이트 글래스층 상부에 반사방지막을 형성하는 공정과,
    상기 반사방지막과 실리케이트 글래스층을 식각하여 상기 저장전극 콘택플러그를 노출시키는 자기정렬적인 저장전극 콘택홀을 형성하는 공정과,
    전체표면상부에 저장전극용 도전체를 형성하는 공정과,
    상기 저장전극용 도전체를 화학기계연마하여 상기 실리케이트 글래스층을 노출시킴으로써 상기 저장전극 콘택플러그에 접속되는 실린더형 저장전극용 도전체를 형성하는 공정과,
    상기 실리더형 저장전극용 도전체보다 낮은 높이가 되도록 상기 실리케이트 글래스층을 일정두께 습식식각하는 공정과,
    상기 저장전극용 도전체에 선택적으로 반구형 도전체를 형성하는 공정과,
    후속공정으로 유전체막과 플레이트전극을 형성하는 공정을 포함하는 반도체소자의 캐패시터 형성방법.
  2. 제 1 항에 있어서, 상기 실리케이트 글래스층은
    PECVD 방법으로 형성하는 것을 특징으로하는 반도체소자의 캐패시터 형성방법.
  3. 제 1 항에 있어서, 상기 이온주입공정은
    P , PH3 , B 중 적어도 어느하나 이상의 이온을 주입하는 것을 특징으로하는 반도체소자의 캐패시터 형성방법.
  4. 제 1 항에 있어서, 상기 열처리공정은
    RTA 장비나 확산로에서 산소, 질소 또는 이들의 혼합가스 분위기에서 750 - 1300 ℃ 의 고온으로 실시하는 것을 특징으로하는 반도체소자의 캐패시터 형성방법.
  5. 제 4 항에 있어서, 상기 확산로에서 실시하는 경우는 로딩이나 언로딩 온도를 실온 ∼ 700 ℃ 에서 진행하여 실리케이트 글래스층의 응력을 감소시키는 것을 특징으로하는 반도체소자의 캐패시터 형성방법.
  6. 제 1 항에 있어서, 상기 유전체막은
    ONO 구조를 사용하며, 로딩과 언로딩 온도를 실온 - 700 ℃ 로 하여 형성하는 것을 특징으로하는 반도체소자의 캐패시터 형성방법.
KR1019980062492A 1998-12-30 1998-12-30 반도체소자의 캐패시터 형성방법 KR100574474B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980062492A KR100574474B1 (ko) 1998-12-30 1998-12-30 반도체소자의 캐패시터 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980062492A KR100574474B1 (ko) 1998-12-30 1998-12-30 반도체소자의 캐패시터 형성방법

Publications (2)

Publication Number Publication Date
KR20000045884A KR20000045884A (ko) 2000-07-25
KR100574474B1 true KR100574474B1 (ko) 2006-08-21

Family

ID=19569155

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980062492A KR100574474B1 (ko) 1998-12-30 1998-12-30 반도체소자의 캐패시터 형성방법

Country Status (1)

Country Link
KR (1) KR100574474B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030032653A (ko) * 2001-10-19 2003-04-26 주식회사 하이닉스반도체 반도체소자의 캐패시터 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980070934A (ko) * 1997-01-31 1998-10-26 윌리엄비.켐플러 집적 회로 캐패시터
KR19990060835A (ko) * 1997-12-31 1999-07-26 김영환 반도체 소자의 전하저장전극 형성 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980070934A (ko) * 1997-01-31 1998-10-26 윌리엄비.켐플러 집적 회로 캐패시터
KR19990060835A (ko) * 1997-12-31 1999-07-26 김영환 반도체 소자의 전하저장전극 형성 방법

Also Published As

Publication number Publication date
KR20000045884A (ko) 2000-07-25

Similar Documents

Publication Publication Date Title
US20100140681A1 (en) Semiconductor device and method of manufacturing therefor
KR100375218B1 (ko) 반사 방지막 및 자기정렬 콘택 기술을 사용하는 반도체 소자의 제조 방법 및 그에 의해 제조된 반도체 소자
KR100458767B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR0171072B1 (ko) 반도체 메모리 셀 제조방법 및 구조
US7235445B2 (en) Methods of forming device with recessed gate electrodes
US6265261B1 (en) Semiconductor device and fabricating method therefor in which a netride layer in a capacitor is formed in a shortened time period
US6306760B1 (en) Method of forming a self-aligned contact hole on a semiconductor wafer
KR100574474B1 (ko) 반도체소자의 캐패시터 형성방법
US6211021B1 (en) Method for forming a borderless contact
US7368401B2 (en) Integrated circuit having a doped porous dielectric and method of manufacturing the same
KR20040003895A (ko) 플래시 메모리 셀의 제조 방법
US6251725B1 (en) Method of fabricating a DRAM storage node on a semiconductor wafer
US6924204B2 (en) Split gate flash memory cell and manufacturing method thereof
US6900118B2 (en) Method for preventing contact defects in interlayer dielectric layer
JP2000150819A (ja) 半導体記憶装置およびその製造方法
US20040132245A1 (en) Method of fabricating a dram cell
US7098100B1 (en) Trench capacitor and method for preparing the same
KR100400301B1 (ko) 반도체소자의 소자분리막 형성방법
KR100520514B1 (ko) 반도체 소자 및 그의 제조방법
KR100571254B1 (ko) 반도체소자의산화막형성방법
KR100436132B1 (ko) 반도체소자의 전하저장전극형성방법
KR100609035B1 (ko) 반도체 장치의 모스트랜지스터 게이트 제조방법
KR100315416B1 (ko) 트랜치 캐패시터의 칼라 산화막 형성 방법
KR20020024738A (ko) 반도체 메모리장치의 스토리지노드 전극 제조 방법
KR20000003841A (ko) 커패시터의 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee