KR100561439B1 - 비디오 클럭 생성장치 및 방법 - Google Patents

비디오 클럭 생성장치 및 방법 Download PDF

Info

Publication number
KR100561439B1
KR100561439B1 KR1020040056419A KR20040056419A KR100561439B1 KR 100561439 B1 KR100561439 B1 KR 100561439B1 KR 1020040056419 A KR1020040056419 A KR 1020040056419A KR 20040056419 A KR20040056419 A KR 20040056419A KR 100561439 B1 KR100561439 B1 KR 100561439B1
Authority
KR
South Korea
Prior art keywords
video clock
clock
predetermined time
video
predetermined
Prior art date
Application number
KR1020040056419A
Other languages
English (en)
Other versions
KR20060007584A (ko
Inventor
이권철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040056419A priority Critical patent/KR100561439B1/ko
Priority to US11/179,465 priority patent/US7443534B2/en
Priority to DE602005023692T priority patent/DE602005023692D1/de
Priority to CNB2005100848577A priority patent/CN100476573C/zh
Priority to EP05254478A priority patent/EP1619871B1/en
Publication of KR20060007584A publication Critical patent/KR20060007584A/ko
Application granted granted Critical
Publication of KR100561439B1 publication Critical patent/KR100561439B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/04—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
    • H04N1/047—Detection, control or error compensation of scanning velocity or position
    • H04N1/053—Detection, control or error compensation of scanning velocity or position in main scanning direction, e.g. synchronisation of line start or picture elements in a line
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00—Apparatus for electrographic processes using a charge pattern
    • G03G15/06—Apparatus for electrographic processes using a charge pattern for developing
    • G03G15/08—Apparatus for electrographic processes using a charge pattern for developing using a solid developer, e.g. powder developer
    • G03G15/0822—Arrangements for preparing, mixing, supplying or dispensing developer
    • G03G15/0848—Arrangements for testing or measuring developer properties or quality, e.g. charge, size, flowability
    • G03G15/0856—Detection or control means for the developer level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
    • H04N2201/04—Scanning arrangements
    • H04N2201/047—Detection, control or error compensation of scanning velocity or position
    • H04N2201/04701—Detection of scanning velocity or position
    • H04N2201/04748—Detection of scanning velocity or position by detecting synchronisation signals or driving signals, e.g. page sync
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
    • H04N2201/04—Scanning arrangements
    • H04N2201/047—Detection, control or error compensation of scanning velocity or position
    • H04N2201/04753—Control or error compensation of scanning position or velocity
    • H04N2201/04758—Control or error compensation of scanning position or velocity by controlling the position of the scanned image area
    • H04N2201/04767—Control or error compensation of scanning position or velocity by controlling the position of the scanned image area by controlling the timing of the signals, e.g. by controlling the frequency o phase of the pixel clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Synchronizing For Television (AREA)
  • Facsimiles In General (AREA)
  • Facsimile Scanning Arrangements (AREA)
  • Manipulation Of Pulses (AREA)
  • Laser Beam Printer (AREA)

Abstract

비디오 클럭 생성장치 및 방법이 개시된다. 이 장치는 발진 주파수를 생성하는 링 오실레이터, 링 오실레이터에서 생성되는 발진 주파수가 소정 단위시간 사이에 발진하는 펄스의 수를 나타내는 루프스피드값을 검출하는 루프스피드값 검출부 및 화상 형성을 위한 유효 비디오 클럭에 앞서는 선단 비디오 클럭에 대해 소정 초기시간 동안 클럭 생성을 제한하고, 유효 비디오 클럭에 뒤따르는 후단 비디오 클럭에 대해 유효 비디오 클럭의 초기화 후 제1 소정 시간 경과 후에 제2 소정 시간 동안 제2 소정 시간 이전의 후단 비디오 클럭의 클럭 상태를 유지시키는 비디오 클럭 생성부를 구비하는 것을 특징으로 한다. 따라서, 본 발명에 따르면, 레이저 빔 프린터 등의 화상 형성장치에 있어서 화상 형성을 위한 비디오 클럭의 생성에 따른 글리치(glitch: 즉, 비디오 클럭의 에러)의 발생을 방지하도록 함으로써, 양호한 화상을 형성할 수 있도록 한다.

Description

비디오 클럭 생성장치 및 방법{Apparatus and method for generating a video clock}
도 1은 시스템 클럭(SysClk) 및 비디오 클럭들(VClk1 및 VClk2)의 일 예를 나타내는 타이밍도이다.
도 2는 본 발명에 의한 비디오 클럭 생성장치를 설명하기 위한 일 실시예의 블록도이다.
도 3은 도 2에 도시된 본 발명에 따른 비디오 클럭 생성부를 설명하기 위한 일 실시예의 블록도이다.
도 4는 본 발명에 의해 생성되는 비디오 클럭의 일 예를 나타내는 타이밍도이다.
도 5는 본 발명에 의한 비디오 클럭 생성방법을 설명하기 위한 일 실시예의 플로차트이다.
〈도면의 주요 부호에 대한 간단한 설명〉
100: 링 오실레이터 120: 루프스피드값 검출부
140: 비디오 클럭 생성부 200:선단 비디오 클럭 처리부
220: 후단 비디오 클럭 처리부
본 발명은 다수개의 레이저 스캐닝 유닛(LSU: LASER SCANNING UNIT)들을 사용하는 칼라 레이저 빔 프린터 등의 화상 형성장치에 관한 것으로, 보다 상세하게는 이러한 화상 형성장치에서 각각의 레이저 스캐닝 유닛들에 대한 칼라 레지스트레이션(color registration) 및 오프셋(offset)을 보상하기 위한 비디오 클럭(Video Clock)의 생성시에 나타나는 글리치(glitch: 즉, 비디오 클럭의 에러)를 제거하기 위한 비디오 클럭 생성장치 및 방법에 관한 것이다.
종래의 칼라 레이저 빔 프린터 등의 화상 형성장치는 비디오 클럭을 생성하기 위한 구조로서 링 오실레이터(Ring oscillator), 비디오 클럭 생성기(Video Clock Generator), 제어로직(Control Logic) 및 멀티플렉서(Multiplexor)로 구성된다.
링 오실레이터는 소정의 주파수를 발진시킨다. 비디오 클럭 생성기는 링 오실레이터에서 발진된 주파수를 이용해 비디오 클럭을 생성한다. 제어로직 및 멀티플렉서는 비디오 클럭 중 화상 형성을 위해 필요한 유효 비디오 클럭 구간 전후의 클럭의 에러 즉, 글리치를 방지하기 위한 기능을 담당한다.
비디오 클럭 생성기의 구조상 비디오 클럭의 생성을 위한 루프스피드(loopspeed)의 안정화를 위한 시간 동안은 비이상적인 비디오 클럭을 생성하게 된다. 또한, 유효 비디오 클럭 구간 후 화상 형성의 주주사 방향을 재정렬하기 위한 비디오 클럭의 초기화로 인해 비이상적인 비디오 클럭이 생성된다. 비디오 클럭의 생성에서 글리치가 나타나는 비디오 클럭은 화상 형성 데이터의 가공 및 처리에 영향을 주어 화상 형성에 심각한 영상 왜곡을 나타내게 된다.
종래의 기술은 유효 비디오 클럭 구간 이전의 선단 비디오 클럭 구간과 유효 비디오 클럭 구간 이후의 후단 비디오 클럭 구간에서 나타나는 글리치를 제거하기 위해, 제어로직 및 멀티플렉서를 이용해 선단 비디오 클럭 구간 및 후단 비디오 클럭 구간을 시스템 클럭으로 전환을 하도록 함으로써, 글리치의 발생이 없는 비디오 클럭이 생성되도록 하였다.
도 1은 시스템 클럭(SysClk) 및 비디오 클럭들(VClk1 및 VClk2)의 일 예를 나타내는 타이밍도이다. 도 1에서 보는 바와 같이, 시스템 클럭(SysClk)이 주기적으로 생성되고 비디오 클럭 생성기에서 제1 비디오 클럭(VClk1)이 생성된다. 이때, 제1 비디오 클럭(VClk1)의 선단 비디오 클럭 구간과 후단 비디오 클럭 구간에서는 비이상적인 비디오 클럭에 해당하는 글리치가 생성된 것을 알 수 있다. 이러한 클리치를 제거하기 위해, 제어로직에 의해 멀티플렉서에서 제1 비디오 클럭(VClk1)의 선단 비디오 클럭 구간과 후단 비디오 클럭 구간에 대해 각각 시스템 클럭(SysClk)으로 전환시킨 제2 비디오 클럭(VClk2)을 생성하게 된다.
그러나, 이러한 선단 비디오 클럭 및 후단 비디오 클럭의 시스템 클럭으로의 전환에 의해, 오히려 클럭 전환에 의한 글리치의 발생을 야기시키는 문제점이 있다. 따라서, 이러한 클럭 전환에 의한 글리치 발생으로 인해 화상을 처리하는 해상도 향상 기술(RET: Resolution Enhancement Technology)에 오동작을 유발시키는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는, 화상 형성장치에 있어서 화상 형성을 위한 비디오 클럭의 생성에 따른 글리치의 발생을 방지하는 비디오 클럭 생성장치를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 화상 형성장치에 있어서 화상 형성을 위한 비디오 클럭의 생성에 따른 글리치의 발생을 방지하는 비디오 클럭 생성방법을 제공하는데 있다.
상기의 과제를 이루기 위해, 본 발명에 따른 비디오 클럭 생성장치는 발진 주파수를 생성하는 링 오실레이터, 링 오실레이터에서 생성되는 발진 주파수가 소정 단위시간 사이에 발진하는 펄스의 수를 나타내는 루프스피드값을 검출하는 루프스피드값 검출부 및 화상 형성을 위한 유효 비디오 클럭에 앞서는 선단 비디오 클럭에 대해 소정 초기시간 동안 클럭 생성을 제한하고, 유효 비디오 클럭에 뒤따르는 후단 비디오 클럭에 대해 유효 비디오 클럭의 초기화 후 제1 소정 시간 경과 후에 제2 소정 시간 동안 제2 소정 시간 이전의 후단 비디오 클럭의 클럭 상태를 유지시키는 비디오 클럭 생성부로 구성됨이 바람직하다.
상기의 다른 과제를 이루기 위해, 본 발명에 따른 비디오 클럭 생성방법은 화상 형성을 위한 유효 비디오 클럭에 앞서는 선단 비디오 클럭에 대해 소정 초기시간 동안 클럭 생성을 제한하는 단계, 소정 초기시간이 경과한 후에, 선단 비디오 클럭을 생성하고, 비디오 클럭의 생성 후에, 유효 비디오 클럭을 생성하는 단계, 유효 비디오 클럭에 뒤따르는 후단 비디오 클럭에 대해 유효 비디오 클럭의 초기화 후 제1 소정 시간 경과 후에 제2 소정 시간 동안 제2 소정 시간 이전의 후단 비디오 클럭의 클럭 상태를 유지시키는 단계 및 제2 소정 시간이 경과한 후에, 후단 비디오 클럭을 생성하는 단계로 이루어짐이 바람직하다.
이하, 본 발명에 의한 비디오 클럭 생성장치를 첨부된 도면을 참조하여 다음과 같이 설명한다.
도 2는 본 발명에 의한 비디오 클럭 생성장치를 설명하기 위한 일 실시예의 블록도로서, 링 오실레이터(100), 루프스피드값 검출부(120) 및 비디오 클럭 생성부(140)로 구성된다.
링 오실레이터(100)는 발진 주파수를 생성한다. 수십 [Mhz]의 이상의 빠른 비디오 클럭을 변조하기 위해서는 이보다 빠른 구동 주파수가 요구된다. 이를 위해 링 오실레이터를 사용한다. 링 오실레이터(100)는 홀수(Odd)개의 인버터 체인으로 구성된다. 이상적으로는 하나의 인버터가 1개의 탭을 이루어 동작할 수 있으나 로직 상태에 따른 천이시간 차로 인하여 정확한 탭간의 신호를 구할 수 없으며 이러한 각가의 탭 신호를 이용하여 변조기 내부의 다른 소자를 구동하는 경우 특히 플립플롭(flip-flop)과 같은 메모리 셀의 셋업/홀드 타임(setup/hold time)의 위반을 초래하게 된다. 이러한 조건을 만족하기 위해 보통 3개 또는 5개의 인버터를 직렬로 연결하여 하나의 인버터 블록을 형성하여 하나의 탭을 형성한다. 링 오실레이터(100)는 설계시 공정, 온도, 전압 변동에 따라 발진주파수가 바뀌게 되는 노이즈 에 민감한 성질을 갖는다.
링 오실레이터(100)에서 발진된 발진 주파수는 루프스피드값 검출부(120) 및 비디오 클럭 생성부(140)로 출력된다.
루프스피드값 검출부(120)는 링 오실레이터(100)에서 생성되는 발진 주파수가 소정 단위시간 사이에 발진하는 펄스의 수를 나타내는 루프스피드값(loopspeed value)을 검출한다. 여기서 소정 단위시간이라 함은, 화상 형성장치에서 생성되는 시스템 클럭의 한주기 동안의 시간을 의미한다. 루프스피드값 검출부(120)는 시스템 클럭 한주기 동안에 발진하는 발진 주파수의 펄스 수 즉, 루프스피드값을 검출하고, 검출한 결과를 비디오 클럭 생성부(140)로 출력한다.
한편, 루프스피드값 검출부(120)는 소정 초기시간 동안 선단 비디오 클럭의 생성을 제한하도록 제어하는 제어신호를 생성하고, 생성된 제어신호를 비디오 클럭 생성부(140)로 출력한다. 여기서 선단 비디오 클럭은 화상 형성을 위한 유효 비디오 클럭에 앞서는 비디오 클럭을 의미한다. 제어신호는 링 오실레이터와 루프스피드값이 안정되기까지 비디오 클럭이 생성되지 않도록 하기 위한 신호이다. 소정 초기시간은 링 오실레이터와 루프스피드값이 안정되기까지의 시간을 의미한다. 실제로 시스템 클럭이 "8" 클럭 이후에 링 오실레이터와 루프스피드값이 안정된 값을 나타내므로, 소정 초기시간은 링 오실레이터에서 주파수가 발진된 후 대략 "8" 클럭 또는 보다 바람직스럽게는 "16 클럭의 시간동안으로 설정되도록 한다. 따라서, 제어신호는 선단 소정 초기신간에 해당하는 "8" 클럭 또는 "16 클럭의 시스템 클럭 동안 선단 비디오 클럭이 생성되지 못하도록 한다.
비디오 클럭 생성부(140)는 이미지 형성을 위한 유효 비디오 클럭에 앞서는 선단 비디오 클럭에 대해 소정 초기시간 동안 클럭 생성을 제한하고, 유효 비디오 클럭에 뒤따르는 후단 비디오 클럭에 대해 유효 비디오 클럭의 초기화 후 제1 소정 시간 경과 후에 제2 소정 시간 동안 상기 제2 소정 시간 이전의 후단 비디오 클럭의 클럭 상태를 유지시킨다.
도 3은 도 2에 도시된 본 발명에 따른 비디오 클럭 생성부를 설명하기 위한 일 실시예의 블록도로서, 선단 비디오 클럭 처리부(200) 및 후단 비디오 클럭 처리부(220)로 구성된다.
선단 비디오 클럭 처리부(200)는 루프스피드값 검출부(120)로부터 수신된 제어신호에 따라, 선단 비디오 클럭에 대해 소정 초기시간 동안 클럭 생성을 제한하고, 소정 초기시간이 경과한 후에 선단 비디오 클럭을 생성한다.
루프스피드값 검출부(120)로부터 수신된 제어신호에 응답하여, 선단 비디오 클럭 처리부(200)는 선단 비디오 클럭에 대해 링 오실레이터의 주파수 발진 후 소정 초기시간 동안 클럭 생성을 제한한다. 선단 비디오 클럭에서 소정 초기시간 동안 발생할 수 있는 글리치를 제거하기 위해, 소정 초기시간 동안은 클럭 생성을 제한하는 것이다. 따라서, 선단 비디오 클럭에서 발생할 수 있는 글리치를 사전에 차단함으로써, 화상 형성의 품질을 유지할 수 있도록 한다.
소정 초기시간이 경과한 후에는, 선단 비디오 클럭 처리부(200)는 링 오실레이터(100)로부터 수신된 발진 주파수 및 루프시피드값 검출부(120)로부터 검출된 루프스피드값에 따라 선단 비디오 클럭을 생성하고, 생성한 결과를 후단 비디오 클럭 처리부(220)로 출력한다.
도 4는 본 발명에 의해 생성되는 비디오 클럭의 일 예를 나타내는 타이밍도이다. 선단 비디오 클럭 구간에서 소정 초기시간 동안, 선단 비디오 클럭의 생성이 제한된 것을 볼 수 있으며, 소정 초기시간이 경과한 후에 선단 비디오 클럭이 생성되고 있는 것을 확인할 수 있다.
후단 비디오 클럭 처리부(220)는 유효 비디오 클럭의 초기화 후, 제1 소정 시간 동안 후단 비디오 클럭을 생성하고, 제2 소정 시간 동안 제2 소정 시간 이전의 생성된 후단 비디오 클럭의 클럭 상태를 유지시키며, 제2 소정 시간 이후에는 다시 후단 비디오 클럭을 생성한다.
화상 형성의 주주사 방향으로 재정렬하기 위한 유효 비디오 클럭의 초기화가 이루어진 후에, 후단 비디오 클럭 처리부(220)는 제1 소정 시간 동안 링 오실레이터(100)로부터 수신된 발진 주파수 및 루프시피드값 검출부(120)로부터 검출된 루프스피드값에 따라 후단 비디오 클럭을 생성한다. 그 후, 후단 비디오 클럭 처리부(220)는 제2 소정 시간 동안 제2 소정 시간 이전의 생성된 후단 비디오 클럭의 클럭 상태를 유지시킨다.
유효 비디오 클럭의 초기화가 이루어진 후에, 일정한 시간이 경과한 후에 글리치가 발생하는 경우가 있다. 이러한 글리치가 발생하는 순간은 유효 비디오 클럭이 초기화 된 후에 항상 일정한 시간이 흐른 뒤에 나타난다. 따라서, 이러한 글리치가 발생되는 순간의 비디오 클럭에 대해 이전의 비디오 클럭 상태를 유지하도록 함으로써, 글리치가 발생되는 것을 사전에 차단하고자 하는 것이다. 따라서, 후단 비디오 클럭 처리부(220)는 제2 소정 시간 동안의 후단 비디오 클럭을 제1 소정 시 간이 끝나는 무렵의 클럭 상태를 유지하도록 처리하는 것이다. 예를 들어, 도 4에서 보는 바와 같이, 제1 소정 시간이 끝나고, 제2 소정 시간이 시작 될 무렵의 클럭 상태가 로우(low) 상태를 유지하고 있으므로, 제2 소정 시간 동안의 후단 비디오 클럭의 클럭 상태는 로우 상태를 유지하게 된다.
후단 비디오 클럭 처리부(220)는 제2 소정 시간 이후에는 다시 링 오실레이터(100)로부터 수신된 발진 주파수 및 루프시피드값 검출부(120)로부터 검출된 루프스피드값에 따라 후단 비디오 클럭을 생성한다.
이하, 본 발명에 의한 비디오 클럭 생성방법은 첨부된 도면을 참조하여 다음과 같이 설명한다.
도 5는 본 발명에 의한 비디오 클럭 생성방법을 설명하기 위한 일 실시예의 플로차트로서, 선단 비디오 클럭에 대해 소정 초기시간 동안 클럭 생성을 제한하고, 후단 비디오 클럭에 대해 제2 소정 시간동안 제2 소정시간 이전의 비디오 클럭 상태를 유지시키는 단계(제300 ~ 제306 단계들)로 이루어진다.
먼저, 화상 형성을 위한 유효 비디오 클럭에 앞서는 선단 비디오 클럭에 대해, 소정 초기시간 동안 클럭 생성을 제한한다(제300 단계). 링 오실레이터와 루프스피드값이 안정되기까지의 시간을 의미하는 소정 초기시간 동안 선단 비디오 클럭의 생성을 제한한다.
제300 단계 후에, 소정 초기시간이 경과한 후에, 선단 비디오 클럭을 생성하고, 선단 비디오 클럭의 생성 후에, 유효 비디오 클럭을 생성한다(제302 단계). 도 2에 도시된 링 오실레이터(100)로부터 수신된 발진 주파수 및 루프시피드값 검출부 (120)로부터 검출된 루프스피드값에 따라, 선단 비디오 클럭을 생성하고, 선단 비디오 클럭의 생성 후에, 화상 형성을 위한 유효 비디오 클럭을 생성한다.
제302 단계 후에, 유효 비디오 클럭에 뒤따르는 후단 비디오 클럭에 대해 유효 비디오 클럭의 초기화 후 제1 소정 시간 경과 후에 제2 소정 시간 동안 제2 소정 시간 이전의 후단 비디오 클럭의 클럭 상태를 유지시킨다(제304 단계).
유효 비디오 클럭의 초기화가 이루어진 후에, 일정한 시간이 경과한 후에 글리치가 발생하는 경우가 있다. 이러한 글리치가 발생하는 순간은 유효 비디오 클럭이 초기화 된 후에 항상 일정한 시간이 흐른 뒤에 나타난다. 따라서, 화상 형성의 주주사 방향을 재정렬하기 위한 유효 비디오 클럭의 초기화가 이루어지면, 제1 소정 시간 동안 후단 비디오 클럭을 생성한 후에, 제2 소정 시간 동안의 후단 비디오 클럭은 제2 소정 시간 이전에 생성된 후단 비디오 클럭의 클럭 상태를 유지시킨다. 즉, 글리치가 발생되는 순간에 해당하는 제2 소정시간 동안 후단 비디오 클럭에 대해 제1 소정시간이 끝나는 무렵의 비디오 클럭 상태를 유지하도록 함으로써, 글리치가 발생되는 것을 사전에 차단할 수 있다.
제304 단계 후에, 제2 소정 시간이 경과한 후에, 후단 비디오 클럭을 생성한다(제306 단계). 제2 소정 시간 이후에는 다시 링 오실레이터(100)로부터 수신된 발진 주파수 및 루프스피드값 검출부(120)로부터 검출된 루프스피드값에 따라, 후단 비디오 클럭이 생성된다.
이러한 본원 발명인 비디오 클럭 생성장치 및 방법은 이해를 돕기 위하여 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.
이상에서 설명한 바와 같이, 본 발명에 의한 비디오 클럭 생성장치 및 방법은 레이저 빔 프린터 등의 화상 형성장치에 있어서 화상 형성을 위한 비디오 클럭의 생성에 따른 글리치(glitch: 즉, 비디오 클럭의 에러)의 발생을 방지하도록 함으로써, 양호한 화상을 형성할 수 있도록 하는 효과가 있다.

Claims (5)

  1. 발진 주파수를 생성하는 링 오실레이터;
    상기 링 오실레이터에서 생성되는 발진 주파수가 소정 단위시간 사이에 발진하는 펄스의 수를 나타내는 루프스피드값을 검출하는 루프스피드값 검출부; 및
    화상 형성을 위한 유효 비디오 클럭에 앞서는 선단 비디오 클럭에 대해 소정 초기시간 동안 클럭 생성을 제한하고, 상기 유효 비디오 클럭에 뒤따르는 후단 비디오 클럭에 대해 상기 유효 비디오 클럭의 초기화 후 제1 소정 시간 경과 후에 제2 소정 시간 동안 상기 제2 소정 시간 이전의 후단 비디오 클럭의 클럭 상태를 유지시키는 비디오 클럭 생성부를 구비하는 것을 특징으로 하는 비디오 클럭 생성장치.
  2. 제1 항에 있어서, 상기 루프스피드값 검출부는
    상기 소정 초기시간 동안 상기 선단 비디오 클럭의 생성을 제한하도록 제어하는 제어신호를 생성하고, 생성된 제어신호를 상기 비디오 클럭 생성부로 출력하는 것을 특징으로 하는 비디오 클럭 생성장치.
  3. 제2 항에 있어서, 상기 비디오 클럭 생성부는
    상기 루프스피드값 검출부로부터 수신된 상기 제어신호에 따라, 상기 선단 비디오 클럭에 대해 소정 초기시간 동안 클럭 생성을 제한하고, 소정 초기시간이 경과한 후에 상기 비디오 클럭을 생성하는 선단 비디오 클럭 처리부; 및
    상기 유효 비디오 클럭의 초기화 후, 상기 제1 소정 시간 동안 상기 후단 비디오 클럭을 생성하고, 제2 소정 시간 동안 상기 제2 소정 시간 이전의 생성된 상기 후단 비디오 클럭의 클럭 상태를 유지시키며, 상기 제2 소정 시간 이후에는 다시 후단 비디오 클럭을 생성하는 후단 비디오 클럭 처리부를 구비하는 것을 특징으로 하는 비디오 클럭 생성장치.
  4. 제3 항에 있어서, 상기 비디오 클럭 생성장치는
    칼라 레이저 빔 프린터에 구비되는 것을 특징으로 하는 비디오 클럭 생성장치.
  5. (a) 화상 형성을 위한 유효 비디오 클럭에 앞서는 선단 비디오 클럭에 대해 소정 초기시간 동안 클럭 생성을 제한하는 단계;
    (b) 상기 소정 초기시간이 경과한 후에, 상기 선단 비디오 클럭을 생성하고, 상기 선단 비디오 클럭의 생성 후에, 상기 유효 비디오 클럭을 생성하는 단계;
    (c) 상기 유효 비디오 클럭에 뒤따르는 후단 비디오 클럭에 대해 상기 유효 비디오 클럭의 초기화 후 제1 소정 시간 경과 후에 제2 소정 시간 동안 상기 제2 소정 시간 이전의 후단 비디오 클럭의 클럭 상태를 유지시키는 단계; 및
    (d) 상기 제2 소정 시간이 경과한 후에, 상기 후단 비디오 클럭을 생성하는 단계를 구비하는 것을 특징으로 하는 비디오 클럭 생성방법.
KR1020040056419A 2004-07-20 2004-07-20 비디오 클럭 생성장치 및 방법 KR100561439B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040056419A KR100561439B1 (ko) 2004-07-20 2004-07-20 비디오 클럭 생성장치 및 방법
US11/179,465 US7443534B2 (en) 2004-07-20 2005-07-13 Video clock generation apparatus and method
DE602005023692T DE602005023692D1 (de) 2004-07-20 2005-07-19 Videotakterzeugungsgerät und -Verfahren
CNB2005100848577A CN100476573C (zh) 2004-07-20 2005-07-19 视频时钟产生装置和方法
EP05254478A EP1619871B1 (en) 2004-07-20 2005-07-19 Video clock generation apparatus and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040056419A KR100561439B1 (ko) 2004-07-20 2004-07-20 비디오 클럭 생성장치 및 방법

Publications (2)

Publication Number Publication Date
KR20060007584A KR20060007584A (ko) 2006-01-26
KR100561439B1 true KR100561439B1 (ko) 2006-03-17

Family

ID=35134472

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040056419A KR100561439B1 (ko) 2004-07-20 2004-07-20 비디오 클럭 생성장치 및 방법

Country Status (5)

Country Link
US (1) US7443534B2 (ko)
EP (1) EP1619871B1 (ko)
KR (1) KR100561439B1 (ko)
CN (1) CN100476573C (ko)
DE (1) DE602005023692D1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101324186B1 (ko) * 2007-01-23 2013-11-06 삼성전자주식회사 화상형성장치 및 그 신호 동기화방법
US8115871B2 (en) * 2008-04-14 2012-02-14 National Semiconductor Corporation Video top-of-frame signal generator for multiple video formats

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09152561A (ja) * 1995-11-29 1997-06-10 Kyocera Corp レーザビーム走査光学系の走査速度補正方法
JPH1155477A (ja) 1997-07-31 1999-02-26 Canon Inc 画像形成装置およびその方法
JP2000043320A (ja) 1998-07-30 2000-02-15 Mita Ind Co Ltd 画像形成装置
JP2001326761A (ja) 2000-05-17 2001-11-22 Ricoh Co Ltd 画像処理装置
JP2002100980A (ja) 2000-09-21 2002-04-05 Ricoh Co Ltd Ｄｌｌ回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62177569A (ja) * 1986-01-31 1987-08-04 Toshiba Corp 記録装置
JP2731151B2 (ja) 1987-09-18 1998-03-25 株式会社東芝 位相情報検出回路
JP2765582B2 (ja) * 1988-10-05 1998-06-18 株式会社リコー 画像形成装置
US5045811A (en) 1990-02-02 1991-09-03 Seagate Technology, Inc. Tuned ring oscillator
KR930011511B1 (ko) 1991-01-28 1993-12-08 삼성전자 주식회사 비디오카메라용 원격제어기
US5471176A (en) * 1994-06-07 1995-11-28 Quantum Corporation Glitchless frequency-adjustable ring oscillator
US6204694B1 (en) * 1999-05-21 2001-03-20 Logicvision, Inc. Programmable clock signal generation circuits and methods for generating accurate, high frequency, clock signals
JP2002331725A (ja) * 2001-05-08 2002-11-19 Canon Inc 画像形成装置
AU2003223201A1 (en) * 2002-02-25 2003-09-09 Sony Electronics Inc. Oscillator and pll circuit using the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09152561A (ja) * 1995-11-29 1997-06-10 Kyocera Corp レーザビーム走査光学系の走査速度補正方法
JPH1155477A (ja) 1997-07-31 1999-02-26 Canon Inc 画像形成装置およびその方法
JP2000043320A (ja) 1998-07-30 2000-02-15 Mita Ind Co Ltd 画像形成装置
JP2001326761A (ja) 2000-05-17 2001-11-22 Ricoh Co Ltd 画像処理装置
JP2002100980A (ja) 2000-09-21 2002-04-05 Ricoh Co Ltd Ｄｌｌ回路

Also Published As

Publication number Publication date
US7443534B2 (en) 2008-10-28
CN100476573C (zh) 2009-04-08
EP1619871A3 (en) 2007-05-02
EP1619871A2 (en) 2006-01-25
DE602005023692D1 (de) 2010-11-04
EP1619871B1 (en) 2010-09-22
US20060017984A1 (en) 2006-01-26
KR20060007584A (ko) 2006-01-26
CN1725101A (zh) 2006-01-25

Similar Documents

Publication Publication Date Title
US6259326B1 (en) Clock recovery from a burst-mode digital signal each packet of which may have one of several predefined frequencies
US7414444B2 (en) Clock capture in clock synchronization circuitry
US8149974B2 (en) Phase comparator, phase comparison device, and clock data recovery system
JP7277266B2 (ja) Ｐｗｍ出力回路及びそれを有する画像形成装置
US6154246A (en) Image processing apparatus and image forming apparatus
KR100614721B1 (ko) 대칭하는 상승 및 하강 클록 에지형 지연을 가지는 지연 동기 루프(ｄｌｌ) 회로 및 입력 펄스 트레인과 미리결정된 위상 관계를 가지는 출력 펄스 트레인 발생 방법
KR100561439B1 (ko) 비디오 클럭 생성장치 및 방법
JPH04282954A (ja) レーザビームを用いた画像形成装置の水平同期信号生成装置
US6493830B2 (en) Clock control device used in image formation
JP2004237663A (ja) 画素クロック生成回路及び画像形成装置
US20010022671A1 (en) Image processing apparatus
JP5013704B2 (ja) マルチビームの画像出力装置、画像出力装置の制御方法
US7696801B2 (en) Reset method for clock triggering digital circuit and related signal generating apparatus utilizing the reset method
JP2004255849A (ja) 画像形成装置
JP2004069882A (ja) 画像信号の非同期処理装置
JP4940726B2 (ja) クロック遅延補正回路
KR19980050372A (ko) 데이타 전송 동기용 클럭 발생장치
KR100803370B1 (ko) Ｄｌｌ 회로의 리셋 장치 및 방법
JP4391074B2 (ja) 同期化装置
JP2007124285A (ja) Ｐｌｌ回路及びこれを用いた通信装置
KR19990012703A (ko) 화상 형성 장치의 스캐너 비선형성 보정 장치
KR101002925B1 (ko) 지연고정루프회로
KR100507880B1 (ko) 개선된 위상고정루프 회로
JPH03231872A (ja) 光プリンタのクロック発生回路
JPH10145682A (ja) パルス信号発生装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140227

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150226

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170223

Year of fee payment: 12