KR100561120B1 - 반응기 가열용 가열 시스템 및 반응기 가열 방법 - Google Patents

반응기 가열용 가열 시스템 및 반응기 가열 방법 Download PDF

Info

Publication number
KR100561120B1
KR100561120B1 KR1020037013355A KR20037013355A KR100561120B1 KR 100561120 B1 KR100561120 B1 KR 100561120B1 KR 1020037013355 A KR1020037013355 A KR 1020037013355A KR 20037013355 A KR20037013355 A KR 20037013355A KR 100561120 B1 KR100561120 B1 KR 100561120B1
Authority
KR
South Korea
Prior art keywords
reactor
temperature
heating
heating element
deposition
Prior art date
Application number
KR1020037013355A
Other languages
English (en)
Other versions
KR20040018352A (ko
Inventor
베른하르트헨리
세이데만토마스
스타트무엘러미카엘
Original Assignee
인피네온 테크놀로지즈 에스시300 게엠베하 운트 코. 카게
에이에스엠엘 유에스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피네온 테크놀로지즈 에스시300 게엠베하 운트 코. 카게, 에이에스엠엘 유에스, 인코포레이티드 filed Critical 인피네온 테크놀로지즈 에스시300 게엠베하 운트 코. 카게
Publication of KR20040018352A publication Critical patent/KR20040018352A/ko
Application granted granted Critical
Publication of KR100561120B1 publication Critical patent/KR100561120B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67109Apparatus for thermal treatment mainly by convection
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/10Heating of the reaction chamber or the substrate
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/005Oxydation

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은, 용착 또는 산화 반응이 가능하도록, 다수의 웨이퍼가 반응기의 종축에 평행한 반응 가스 유동 방향과 수직하게 유지되는 용착/산화 반응기를 가열하는 가열 시스템을 제공한다. 가열 시스템은 처리중 반응기 온도를 변화시킨다. 또한, 본 발명은, 반응을 위해, 다수의 웨이퍼가 반응 가스 유동 방향과 수직하게 유지되는 반응기를 가열하는 방법을 제공하며, 여기서 반응기 온도는 처리중에 변화된다. 바람직하게는, 반응기가 반응 가스 유동 방향에 평행한 방향으로 분할되는 다수의 반응기 영역중 각각은 상이한 온도 프로파일로 가열된다.

Description

반응기 가열용 가열 시스템 및 반응기 가열 방법{HEATING SYSTEM AND METHOD FOR HEATING AN ATMOSPHERIC REACTOR}
본 발명은 용착 및 산화중 어느 하나를 위한 반응기(reactor)를 가열하기 위한 가열 시스템 및 방법에 관한 것이다.
메모리 제품과 같은 집적 회로의 제조 동안, 기판, 특히 반도체 웨이퍼는 절연, 반도체(semiconducting) 또는 도체(conducting) 재료의 층을 용착시키기 위해 반응기로 불리우는 고온 오븐(ovens)에서 처리된다. 이러한 반응기는 한번에 다수의 웨이퍼를 처리할 수 있다. 웨이퍼는 반응기내의 웨이퍼 지지체상에 위치된다. 따라서 용착 반응기 및 웨이퍼는 소정 온도로 가열된다. 일반적으로, 반응 가스는 가열된 웨이퍼 위를 지나가며, 그에 따라 웨이퍼상에 반응 재료의 얇은 층의 화학적 증착을 야기한다. 변형 실시예에 있어서, 가열된 웨이퍼 위를 지나는 반응 가스는, 열 산화인 경우에는 기판 재료와 즉시 반응한다.
도 1은 저압 화학적 증착 처리에 적합한 예시적인 용착 반응기를 도시한다. 다수의 웨이퍼(전형적으로 적어도 100개)는 웨이퍼 캐리어[예를 들면, 슬롯이 형성된 석영 보트(slotted quartz boat)]에 의해 반송되어, 가스 입구 및 가스 출구를 연결하는 라인에 의해 규정되고 반응기의 종축과 평행한 가스 유동 방향이 웨이퍼 표면과 직교한다. 반응기를 소정 온도를 가열하기 위한 가열 수단이 제공된다. 소정 온도에 도달하자 마자, 용착 반응이 일어나도록 하기 위해 반응 가스가 용착 반응기내로 유입된다. 종래의 방법에 따르면, 용착 반응기의 온도는 용착 동안 일정하게 유지된다.
이산화규소를 용착시키기 위해, 예를 들면 TEOS(Si(OC2H5)4는 700℃의 온도 및 40㎩의 압력에서 반응된다. SiH2Cl2와 NH3를 750℃의 온도 및 30㎩의 압력에서 반응시킴으로써 질화규소층(silicon nitride layers)이 생성된다.
공지된 바와 같이, 용착 속도는 용착 반응기내의 용착 온도 및 압력에 좌우된다. 보다 자세히는, 보다 높은 용착 온도는 보다 높은 용착 속도를 초래한다. 따라서, 대개는 가스 유동 방향으로의 반응 가스의 고갈을 보충하기 위해, 가스 유동 방향과 평행한 방향으로 온도 구배가 가해진다. 결과적으로, 반응 가스 출구에서의 온도는 반응 가스 입구에서의 온도보다 높다. 이러한 측정에 의해, 동시에 처리되는 모든 웨이퍼상에 균일한 층 두께를 용착시킬 수 있다.
그러나, 층 두께의 충분한 면내(in plane) 균일성을 달성할 수는 없다. 특히, 가스 출구에 근접한 웨이퍼상의 층은, 웨이퍼의 에지에서의 층 두께가 웨이퍼의 중간에서의 층 두께보다 두꺼운, 접시 형상을 나타내는 경향이 있다. 일반적으로, 에지에서의 층 두께와 중간에서의 층 두께의 차이는 층 두께가 200㎚인 평균값에서 대략 10㎚이다. 반면에, 가스 입구에 근접한 웨이퍼상의 층은, 웨이퍼의 에지에서의 층 두께가 웨이퍼의 중간에서의 층 두께보다 얇은, 베개 형상을 나타내는 경향이 있다.
미국 특허 제 5,775,889 호는 반도체 웨이퍼의 고온 처리용 반응기를 개시하고 있다. 웨이퍼는 반응기의 종축에 평행한 반응 가스 유동 방향에 대해 수직하게 유지된다. 가열 시스템은 슬립(slip)이라 불리우는 결정 결함을 회피하기 위해 웨이퍼 프로세스 동안 상승 및 저하하는 온도 프로파일을 실행한다. 반응 튜브가 약 1,100℃에 도달하면, 산화 가스가 반응 튜브내로 공급된다.
국제 특허 출원 제 공개 WO 00/39840 호는 반도체 웨이퍼의 붕소 도핑을 위한 수직형 오븐 시스템(vertical oven system)을 개시하고 있다. 웨이퍼는 수직으로 배열된다. 이 오븐은 독립적으로 가열될 수 있는 여러개의 온도 영역을 포함한다.
용착 및 산화중 어느 하나를 위한 반응기를 가열하기 위한 가열 시스템 및 방법이 제공되며, 이에 의해 용착된 또는 산화된 층 두께의 면내(in plane) 균일성이 향상된다.
발명의 요약
삭제
본 발명에 따르면, 상기 목적은 청구항 1의 특징부에 따른 가열 시스템에 의해 달성된다.
또한, 상기 목적은 청구항 6의 특징부에 따른 반응기 가열 방법에 의해 달성된다.
본 발명의 발명자들이 알아낸 바와 같이, 용착된 층의 면내 균일성은 용착 처리중에 반응기 온도를 변화시킴으로써 대단히 향상될 수 있다. 따라서, 반응기 온도는 더이상 일정한 값으로 유지되지 않고 변화된다. 예를 들면, 온도는 낮춰지거나, 상승되거나 또는 임의 방식(arbitrary manner)으로 변화될 수 있다. 반응기의 모든 영역에 가해지는 예시적인 온도 프로파일이 도 2 및 도 3에 도시되어 있다. 도 2에 도시된 바와 같이, 온도는 40K 만큼 순차적으로 저하되며, 반면에 도 3에 있어서, 지점(A)에서 시작하여 지점(B)에서 끝나는 용착 동안, 온도는 우선 60K 만큼 순차적으로 상승하고 그 후 다시 60K 만큼 순차적으로 저하된다. 시간은 임의 유닛[arbitrary units(a.u.)]으로 표시된다. 용착 및 산화는 본 발명에서 교환가능함을 알 수 있다. 용착 반응에 대해 상술된 본 발명의 특징부는 산화 반응에 대해서도 동일하게 사용될 수 있다.
바람직한 실시예에 따르면, 용착(또는 산화) 반응기는 반응 가스 유동 방향을 따라 다수의 영역(대체로 5개)으로 분할된다. 가열 시스템은 가열 요소로 분할되고, 각각의 가열 요소는 도 4에 개략적으로 도시된 바와 같이 특정 온도 요소의 온도 대 시간을 나타내는 상이한 온도 프로파일을 제공하도록 개별적으로 제어된다. 가열 요소의 개수는 영역의 개수와 동일할 수 있다. 도 4에서 알 수 있는 바와 같이, 가스 출구에 근접한 영역 1에서 온도는 790℃에서 710℃로 저하되며, 영역 2에서 온도는 770℃에서 730℃로 저하되고, 영역 3에서 온도는 750℃로 유지되며, 가스 입구에 근접한 영역 4에서 온도는 720℃에서 780℃로 상승된다.
일반적으로, 온도는 가스 출구에 근접한 반응기의 2/3 에서는 순차적으로 저하된다. 용착 개시 온도와 용착 종료 온도 사이의 차이는 가스 입구에 근접한 영역보다는 가스 출구에 근접한 영역에서 큰 것이 바람직하다. 또한, 온도는 가스 입구에 가장 근접한 반응기의 1/3 에서는 순차적으로 상승된다. 이들 지역 사이에 경계를 형성하는 영역에서, 온도는 용착 동안 일정하게 유지된다. 용착 처리동안 각각의 영역내의 온도 프로파일은 서로 상이하다. 영역들중 적어도 한 영역에서의 온도 프로파일은 소정의 프로파일 또는 비율에 따라 용착 시간내내 변한다. 온도 프로파일은 영역들중 적어도 한 영역에서 일정할 수 있으며, 용착 시간내내 영역들중 적어도 다른 하나의 영역에서는 변화되어야 한다. 바람직하게는, 영역들중 2개 영역의 온도 프로파일은 서로 평행히 거동하지 않는다.
이러한 측정에 의해, 특정한 반응기 영역의 위치와는 무관하게 변하는 용착 조건에 따라 최적의 용착 온도를 조절할 수 있다. 특히, 반응 가스는 반응 가스 유동 방향을 따라서 고갈된다. 또한, 가스 출구에 근접한 영역에서, 반응 가스는 웨이퍼 표면에 평행한 방향으로 잘 고갈되어, 이 반응 가스가 웨이퍼의 중간부에서 가장 고갈된다. 가스 입구에 근접한 영역에서, 특히 반응기의 하측 1/3 지점에 위치된 영역에서, 이러한 효과는 덜 중요한데, 이는 이들 영역에서 반응 가스 유동 방향을 따라서의 반응 가스의 고갈 효과가 그렇게 강하지 않기 때문이다.
다른 관련 변수는 웨이퍼 표면 방향의 열 흐름(heat flow)이다. 일반적으로, 열은 반응기 벽에 위치된 가열 스파이럴(heating spiral) 또는 가열 램프에 의해 공급된다. 따라서, 용착 반응기의 영역의 특정 온도는 웨이퍼 에지에서의 온도로 간주된다. 또한, 가장 일반적으로 사용되는 용착 반응기에 있어서, 가스 입구에 가장 근접한 위치인, 웨이퍼가 위치되지 않는 위치에 여분의 가열 요소가 제공된다. 따라서, 가스 입구에 가장 근접한 영역에서, 가열은 웨이퍼 에지에서 뿐만 아니라 웨이퍼의 중간에서 영향을 받는다. 따라서, 영역의 특정 위치에 종속되어, 상이한 가열 조건이 제공된다.
특히, 가스 입구에 가장 근접하지 않은 영역에서, 웨이퍼 에지의 온도는 웨이퍼의 중간에서의 온도와는 상이하다. 따라서, 반응기의 온도를 낮춤으로써, 웨이퍼 표면을 따라서 균일한 가열량이 얻어질 수 있다.
반면에, 가스 입구에 가장 근접한 영역에서, 가열은 전술된 바와 같이 에지에 의해서만 영향받는 것은 아니다. 결과적으로, 용착 동안 반응기의 온도를 상승시킴으로써, 웨이퍼 표면을 따라서 균일한 가열량이 얻어질 수 있다.
이웃하는 영역들의 온도 프로파일이 용착 처리중에 서로 교차하지 않도록 영역들의 온도 프로파일이 적절히 설정된다면, 본 발명의 효과는 더욱 향상될 수 있다. 보다 구체적으로 언급하면, 영역들 사이의 유해한 열 흐름을 최소화시키고자 동시에 이웃하는 영역의 온도를 낮추는 경우, 일 영역의 온도 상승이 회피되어야 한다.
용착 처리가 모든 영역에서 동일한 온도로 종료된다면, 유해한 열 흐름은 최대로 억제될 수 있다.
상이한 용착 반응기는 상이한 가열 조건을 필요로 하기 때문에, 웨이퍼의 새로운 배치(batch)가 처리되자 마자 교정이 실시될 수 있다. 이를 달성하기 위해, 용착이 종료된 후, 각 영역의 웨이퍼는 예를 들면 타원편광계(ellipsometer)를 사용하여 평가된다. 그 후, 얻어진 측정 결과에 근거하여, 반응기의 영역에 대한 가열 조건은 다음 용착 처리를 위해 설정된다. 용착된 층이 접시형 형상을 나타낼 경우, 용착 개시 온도와 용착 종료 온도 사이의 차이는 특정 영역에서 증가되어야 한다. 반대로, 용착된 층이 베개 형상을 나타낼 경우, 용착 개시 온도와 용착 종료 온도 사이의 차이는 특정 영역에서 감소되어야 한다.
모든 영역에서 웨이퍼상에 동일한 층 두께를 용착시키기 위해, 각 영역에서 시간에 걸쳐 취해진 온도의 평균값이 가스 출구에 가장 근접한 영역에서 가스 입구에 가장 근접한 영역으로 갈수록 감소되는 것이 바람직하다. 예를 들면, 영역 1은 800℃의 평균 온도를 나타내고, 영역 2는 790℃의 평균 온도를 나타내며, 영역 3은 780℃의 평균 온도를 나타내고, 영역 4는 770℃의 평균 온도를 나타내며, 영역 5는 760℃의 평균 온도를 나타낸다. 예를 들면 특정 양만큼 낮아지고, 특정 양만큼 상승되거나 또는 임의 방식으로 변화되는 식으로 온도가 모든 영역에서 동일하게 변화될 때, 또는 모든 영역의 온도 프로파일이 상이한 방식으로 변화될 때 바람직하다.
요약컨대, 본 발명은 하기의 장점을 제공한다.
- 용착된 층의 면내 균일성은 크게 향상된다. 특히, 웨이퍼 에지에서의 층 두께와 웨이퍼의 중간에서의 층 두께 사이의 차이는, 층 두께의 평균값이 200㎚인 경우, 고작 4㎚이다.
- 본 발명은 기존의 용착 반응기에 용이하게 적용될 수 있다.
- 공지된 바와 같이, 용착 반응기내의 압력을 증가시킴으로써, 용착 속도가 빨라질 수 있다. 그러나, 높은 압력은 매우 불균일한 층을 초래하기도 한다. 본 발명에 따라 온도를 추가적으로 조절함으로써, 층의 균일성이 향상된다. 따라서, 본 발명이 증가된 압력에서 실시되는 용착 처리에 적용되는 경우, 용착 속도는 빨라지고, 동시에 균일성의 관점에서 층의 품질은 유지된다.
- 본 발명은 모든 저압 화학적 증착 프로세스에 적용될 수 있다. 특히, 질화규소, 이산화규소(TEOS 프로세스 및 열 산화), 산화비소(arsene oxide)(TEAS 프로세스), 폴리실리콘 층의 용착에 적용가능하다. 본 발명의 이로운 결과는 적어도 30㎚의 층 두께에서 특히 명확해진다. 층 두께가 보다 작다면, 장점은 덜 명확해진다.
비록 본 발명이 산화 프로세스를 포함하지만, 본 발명은 용착과 관련한 첨부도면을 참조하여 보다 자세히 상술된다.
도 1은 본 발명을 실시하기 위해 사용될 수 있는 CVD 반응기를 도시하는 도면,
도 2, 도 3 및 도 4는 용착 반응기에 적용된 예시적인 온도 프로파일,
도 5는 실시예 및 비교 실시예에 따라 용착된 층의 균일성을 나타내는 측정 결과를 나타내는 도면.
도 1에서, 참조부호(1)는 저압 화학적 증착이 실시되며 배치 노(batch furnace)로 구현된 용착 반응기를 나타낸다. 참조부호(2)는 하나 또는 그 이상의 반응 가스를 용착 반응기에 공급하기 위한 가스 입구를 나타내며, 참조부호(3)는 반응 가스를 배출하기 위한 가스 출구를 나타낸다. 명백한 바와 같이, 반응 가스 유동 방향은 반응기의 종축과 평행하다. 참조부호(4)는 다수의(대체로, 100개 내지 150개) 웨이퍼를 반송하기 위한 웨이퍼 캐리어를 나타내며, 참조부호(5)는 용착 반응기를 가열시키는 가열 시스템을 나타낸다.
반응기는 5개의 영역, 즉 영역 1 내지 영역 5로 분할될 수 있으며, 영역 1은 가스 출구에 가장 근접한 영역인 반면, 영역 5는 가스 입구에 가장 근접한 영역이다. 도 1에서, 참조부호(6)는 영역 1을 나타내고, 참조부호(7)는 영역 5를 나타낸다.
본 실시예에 있어서, 패드 질화물 층(pad nitride layer)이 실리콘 웨이퍼상에 용착된다. 그 후, DRAM 셀용 저장 캐패시터(storage capacitors)를 규정하는 트랜치(trenches)가 웨이퍼에 에칭된다.
웨이퍼를 용착 반응기내로 도입한 후, 반응기는 진공으로되고, 반응기의 온도는 상승된다. 일반적으로, 반응기는 대략 650℃의 예비 온도로 유지되며, 따라서 온도는 선택되는 반응 조건에 따라 약 100℃ 내지 250℃ 만큼 순차적으로 상승된다. 소망의 진공도가 달성되자마자, 제 1 반응 가스가 반응기내로 공급된다. 본 경우에 있어서, 480sccm(standard cubic centimeters per second)의 유량으로 NH3가 반응기내로 공급된다. 소망의 용착 온도에 도달하자 마자, 제 2 반응 가스(SiH2Cl2)가 120sccm의 유량으로 반응기내로 공급되어, 용착 반응이 시작된다. 용착 반응기내의 압력은 대체로 14.63㎩(110mTorr) 정도이다.
용착이 시작되는 온도 및 용착 동안의 온도 프로파일은 하기의 실시예 및 비교 실시예에 따라 변한다. 평균 온도가 영역 1에서 800℃, 영역 2에서 790℃, 영역 3에서 780℃, 영역 4에서 770℃, 영역 5에서 760℃로 되도록 온도 프로파일이 선택되었기 때문에, 용착 속도는 2㎚/분이다.
층은 100분의 시간 주기내에 200㎚의 평균 두께값으로 용착된다.
실시예 1
반응기는 영역 1에서 820℃, 영역 2에서 810℃, 영역 3에서 800℃, 영역 4에서 790℃, 영역 5에서 780℃의 온도로 된다. 용착 동안, 반응기 온도는 모든 영역에서 40K 만큼 순차적으로 저하된다.
실시예 2
반응기는 영역 1에서 840℃, 영역 2에서 830℃, 영역 3에서 820℃, 영역 4에서 810℃, 영역 5에서 800℃의 온도로 된다. 용착 동안, 반응기 온도는 모든 영역에서 80K 만큼 순차적으로 저하된다.
실시예 3
반응기는 영역 1에서 840℃, 영역 2에서 830℃, 영역 3에서 820℃, 영역 4에서 790℃, 영역 5에서 760℃의 온도로 된다. 용착 동안, 온도는 영역 1 내지 영역 3에서 80K 만큼 순차적으로 저하되고, 영역 4에서 40K 만큼 순차적으로 저하되며, 영역 5에서는 일정하게 유지된다.
실시예 4
반응기는 영역 1에서 840℃, 영역 2에서 830℃, 영역 3에서 810℃, 영역 4에서 790℃, 영역 5에서 750℃의 온도로 된다. 용착 동안, 온도는 영역 1 및 영역 2에서 80K 만큼 순차적으로 저하되고, 영역 3에서 60K 만큼 순차적으로 저하되며, 영역 4에서 40K 만큼 순차적으로 저하되고, 영역 5에서는 20K 만큼 순차적으로 상승된다.
실시예 5
반응기는 영역 1에서 840℃, 영역 2에서 830℃, 영역 3에서 820℃, 영역 4에서 785℃, 영역 5에서 740℃의 온도로 된다. 용착 동안, 온도는 영역 1 내지 영역 3에서 80K 만큼 순차적으로 저하되고, 영역 4에서 30K 만큼 순차적으로 저하되며, 영역 5에서 40K 만큼 순차적으로 상승된다.
실시예 6
반응기는 영역 1에서 841℃, 영역 2에서 832℃, 영역 3에서 820℃, 영역 4에서 790℃, 영역 5에서 734℃의 온도로 된다. 용착 동안, 온도는 영역 1에서 82K 만큼 순차적으로 저하되고, 영역 2에서 84K 만큼 순차적으로 저하되며, 영역 3에서 80K 만큼 순차적으로 저하되고, 영역 4에서 40K 만큼 순차적으로 저하되며, 영역 5에서 52K 만큼 순차적으로 상승된다.
비교 실시예
반응기는 영역 1에서 800℃, 영역 2에서 790℃, 영역 3에서 780℃, 영역 4에서 770℃, 영역 5에서 760℃의 온도로 된다. 용착 동안, 온도는 모든 영역에서 일정하게 유지된다.
용착 반응이 완료되었을 때, 반응 가스의 흐름은 차단되고 반응기는 질소와 같은 불활성 가스로 린싱(rinsed)된다.
그 후, 용착된 층의 품질은 하기와 같이 평가된다. 웨이퍼 표면상의 13개의 측정 지점에 근거하여 층 두께의 평균값의 표준 편차는 각각의 실시예 및 비교 실시예에 대해 결정되며, 균일성 시그마(sigma) %로 표시되는 결과가 하기의 표 1에 주어진다.
실시예 영역 1 [%] 영역 2 [%] 영역 3 [%] 영역 4 [%] 영역 5 [%]
1 1.14 0.92 0.77 0.37 1.07
2 0.45 0.61 0.54 0.41 1.78
3 0.49 0.59 0.22 0.17 0.95
4 0.64 0.74 0.67 0.31 0.85
5 0.58 0.73 0.47 0.32 0.69
6 0.71 0.73 0.57 0.29 0.66
비교 실시예 1.78 1.38 1.19 1.03 0.69
실시예 1, 2, 5 및 비교 실시예에 대한 측정 결과가 도 5에 도시되어 있다.
표 1에서 알 수 있는 바와 같이, 모든 실시예는 영역 1 내지 영역 4에서 향상된 면내 균일성을 갖는 층 두께를 제공하는 반면, 실시예 5 및 6만은 영역 5에서 향상된 균일성을 제공한다.
그러나, 일반적으로 사용된 용착 반응기에 있어서, 가스 입구에 가장 근접한 영역 5의 웨이퍼 캐리어의 위치 및 가스 출구에 가장 근접한 영역 1의 웨이퍼 캐리어의 위치는 칩 생산에 사용되지 않는 더미(dummy) 웨이퍼에 의해 점유되기 때문에, 영역 5에서의 저하된 면내 균일성은 칩 생산에 대해 관련성이 적다.
요약컨대, 본 발명은 실시예 1 내지 4에서 향상된 결과를 제공하며 실시예 5 및 6에서 탁월한 결과를 제공한다.

Claims (12)

  1. 용착 프로세스 또는 산화 프로세스가 가능하도록, 다수의 웨이퍼가 반응기(1)의 종축에 평행한 반응 가스 유동 방향과 수직으로 유지되는 다수의 반도체 웨이퍼의 용착 및 산화중 어느 하나를 위한 반응기(1)를 가열하기 위한 가열 시스템(5)으로서, 상기 가열 시스템이 상기 용착 또는 산화 프로세스 동안에 상기 반응기내의 온도를 변화시키는, 반응기(1) 가열용 가열 시스템(5)에 있어서,
    상기 가열 시스템(5)은 다수의 반응기 영역중 각 하나에 대응하는 다수의 가열 요소를 포함하며,
    각 영역의 상기 가열 요소는 온도 프로파일(temperature profile) 대 시간에 따른 온도 거동(temperature behavior)을 나타내도록 적응되며,
    하나 또는 그 이상의 반응 가스를 상기 반응기(1)로 공급하기 위해 가스 입구(2)에 근접한 영역(7)에 대응하는 가열 요소는 프로세스 동안 상승되는 온도 프로파일에 따른 온도 거동을 나타내도록 적응되며,
    상기 반응 가스를 상기 반응기(1)로부터 배기시키기 위해 가스 출구(3)에 근접한 영역에 대응하는 가열 요소는 프로세스 동안 저하되는 온도 프로파일에 따른 온도 거동을 나타내도록 적응되며,
    상기 영역중 적어도 하나의 가열 요소는 700℃ 이상의 온도로 각 영역을 작동적으로 가열하도록 적응되는 것을 특징으로 하는
    반응기 가열용 가열 시스템.
  2. 제 1 항에 있어서,
    상기 가스 출구(3)에 근접한 영역에 대응하는 적어도 2개의 가열 시스템은, 각 프로세스 개시 온도와 각 프로세스 종료 온도 사이의 차이가 상기 가스 입구에 근접한 영역보다는 상기 가스 출구에 근접한 영역에서 보다 크도록 하는 각 온도 프로파일에 따른 온도 거동을 나타내도록 적응되는 것을 특징으로 하는
    반응기 가열용 가열 시스템.
  3. 제 2 항에 있어서,
    상기 가열 요소는, 이웃하는 영역의 온도 프로파일이 상기 프로세스 동안 서로 교차하지 않도록 하는 온도 프로파일에 따른 온도 거동을 나타내도록 적응되는 것을 특징으로 하는
    반응기 가열용 가열 시스템.
  4. 제 3 항에 있어서,
    상기 가열 요소는 다수의 가열 영역의 각각에서 상기 프로세스의 동일한 종료 온도를 제공하도록 적응되는 것을 특징으로 하는
    반응기 가열용 가열 시스템.
  5. 제 2 항 내지 제 4 항중 어느 한 항에 있어서,
    상기 가열 시스템은 각 반응기 영역에 각기 대응하는 적어도 4개의 제 1 내지 제 4 가열 요소를 포함하며;
    제 1 가열 요소는 하나 또는 그 이상의 반응 가스를 상기 반응기(1)로 공급하기 위한 가스 입구(2)에 근접해 배치되고, 제 2 가열 요소는 상기 반응기(1)로부터 반응 가스를 배출시키기 위한 가스 출구(3)와 상기 제 1 가열 요소 사이에 배치되며, 제 3 가열 요소는 상기 제 2 가열 요소와 상기 가스 출구(3) 사이에 배치되며, 제 4 가열 요소는 상기 제 3 가열 요소와 상기 가스 출구(3) 사이에 배치되며;
    상기 제 1 가열 요소는 상기 용착 또는 산화 프로세스 동안 상승하는 온도 프로파일에 따른 온도 거동을 나타내며;
    상기 제 2 가열 요소는 상기 용착 또는 산화 프로세스 동안 일정하게 유지되는 온도 프로파일에 따른 온도 거동을 나타내며;
    상기 제 3 및 제 4 가열 요소는 각각 상기 용착 또는 산화 프로세스 동안 저하되는 온도 프로파일에 따른 온도 거동을 나타내는 것을 특징으로 하는
    반응기 가열용 가열 시스템.
  6. 용착 프로세스 또는 산화 프로세스가 가능하도록, 다수의 웨이퍼가 반응기(1)의 종축에 평행한 반응 가스 유동 방향과 수직으로 유지되는 다수의 반도체 웨이퍼의 용착 및 산화중 어느 하나를 위한 반응기(1)를 가열하기 위한 방법으로서, 상기 반응기는 다수의 반응기 영역을 포함하고, 상기 반응기 영역은 각각 용착 또는 산화 프로세스 동안 상이한 온도 프로파일 대 시간에 따라 가열되는, 반응기 가열 방법에 있어서,
    하나 또는 그 이상의 반응 가스를 상기 반응기(1)에 공급하기 위한 가스 입구(2)에 가장 근접한 영역(7)의 온도는 상기 프로세스 동안 상승되고,
    상기 반응기(1)로부터 반응 가스를 배출시키기 위한 가스 출구(3)에 근접한 영역의 온도는 상기 프로세스 동안 저하되며,
    상기 영역중 적어도 하나의 가열 요소는 700℃ 이상의 온도로 각 영역을 작동적으로 가열하도록 적응되는 것을 특징으로 하는
    반응기 가열 방법.
  7. 제 6 항에 있어서,
    상기 가스 출구(3)에 근접한 적어도 2개 영역의 온도는, 프로세스 개시 온도와 프로세스 종료 온도 사이의 차이가 상기 가스 입구에 근접한 영역보다는 상기 가스 출구에 근접한 영역에서 보다 커지도록 저하되는 것을 특징으로 하는
    반응기 가열 방법.
  8. 제 7 항에 있어서,
    상기 온도 프로파일은 이웃하는 영역의 온도 프로파일이 상기 프로세스 동안 서로 교차하지 않도록 되는 것을 특징으로 하는
    반응기 가열 방법.
  9. 제 8 항에 있어서,
    상기 온도 프로파일은 상기 프로세스의 종료 온도가 각 영역에서 동일해지도록 되는 것을 특징으로 하는
    반응기 가열 방법.
  10. 제 6 항 내지 제 9 항중 어느 한 항에 있어서,
    상기 가열 시스템은 각 반응기 영역에 각기 대응하는 적어도 4개의 제 1 내지 제 4 가열 요소를 포함하며;
    제 1 가열 요소는 하나 또는 그 이상의 반응 가스를 상기 반응기(1)로 공급하기 위한 가스 입구(2)에 근접해 배치되고, 제 2 가열 요소는 상기 반응기(1)로부터 반응 가스를 배출시키기 위한 가스 출구(3)와 상기 제 1 가열 요소 사이에 배치되며, 제 3 가열 요소는 상기 제 2 가열 요소와 상기 가스 출구(3) 사이에 배치되며, 제 4 가열 요소는 상기 제 3 가열 요소와 상기 가스 출구(3) 사이에 배치되며;
    상기 제 1 가열 요소는 상기 용착 또는 산화 프로세스 동안 상승하는 온도 프로파일에 따른 온도 거동을 나타내며;
    상기 제 2 가열 요소는 상기 용착 또는 산화 프로세스 동안 일정하게 유지되는 온도 프로파일에 따른 온도 거동을 나타내며;
    상기 제 3 및 제 4 가열 요소는 각각 상기 용착 또는 산화 프로세스 동안 저하되는 온도 프로파일에 따른 온도 거동을 나타내는 것을 특징으로 하는
    반응기 가열 방법.
  11. 삭제
  12. 삭제
KR1020037013355A 2001-04-12 2002-04-11 반응기 가열용 가열 시스템 및 반응기 가열 방법 KR100561120B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP01109164A EP1256973B1 (en) 2001-04-12 2001-04-12 Heating system and method for heating a reactor
EP01109164.2 2001-04-12
PCT/EP2002/004060 WO2002084711A1 (en) 2001-04-12 2002-04-11 Heating system and method for heating an atmospheric reactor

Publications (2)

Publication Number Publication Date
KR20040018352A KR20040018352A (ko) 2004-03-03
KR100561120B1 true KR100561120B1 (ko) 2006-03-15

Family

ID=8177130

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037013355A KR100561120B1 (ko) 2001-04-12 2002-04-11 반응기 가열용 가열 시스템 및 반응기 가열 방법

Country Status (8)

Country Link
US (1) US6802712B2 (ko)
EP (1) EP1256973B1 (ko)
JP (1) JP2004529497A (ko)
KR (1) KR100561120B1 (ko)
CN (1) CN1288713C (ko)
DE (1) DE60108078T2 (ko)
TW (1) TW541576B (ko)
WO (1) WO2002084711A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7220312B2 (en) * 2002-03-13 2007-05-22 Micron Technology, Inc. Methods for treating semiconductor substrates
FR2847714B1 (fr) * 2002-11-27 2005-02-18 Soitec Silicon On Insulator Procede et dispositif de recuit de tranche de semiconducteur
FR2858715B1 (fr) 2003-08-04 2005-12-30 Soitec Silicon On Insulator Procede de detachement de couche de semiconducteur
US8053324B2 (en) * 2007-08-01 2011-11-08 Texas Instruments Incorporated Method of manufacturing a semiconductor device having improved transistor performance
CN102969220A (zh) * 2011-09-02 2013-03-13 上海华虹Nec电子有限公司 使用炉管进行工艺加工的方法
US10741426B2 (en) * 2017-09-27 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method for controlling temperature of furnace in semiconductor fabrication process
EP3647459A1 (en) * 2018-10-31 2020-05-06 Petroceramics S.p.A. Method and an assembly by chemical vapor infiltration of porous components
TWI750749B (zh) * 2020-07-28 2021-12-21 華邦電子股份有限公司 化學氣相沉積製程及膜層的形成方法
CN114308947A (zh) * 2020-09-30 2022-04-12 中国科学院微电子研究所 多晶硅生产设备的清洗方法、清洗装置及多晶硅生产设备
CN112941489A (zh) * 2021-01-27 2021-06-11 长鑫存储技术有限公司 薄膜沉积方法以及薄膜沉积装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960001160B1 (ko) * 1987-07-31 1996-01-19 도오교오 에레구토론 가부시끼가이샤 가열로(加熱爐)
US5259883A (en) * 1988-02-16 1993-11-09 Kabushiki Kaisha Toshiba Method of thermally processing semiconductor wafers and an apparatus therefor
US5436172A (en) * 1991-05-20 1995-07-25 Texas Instruments Incorporated Real-time multi-zone semiconductor wafer temperature and process uniformity control system
US5387557A (en) * 1991-10-23 1995-02-07 F. T. L. Co., Ltd. Method for manufacturing semiconductor devices using heat-treatment vertical reactor with temperature zones
US5418885A (en) * 1992-12-29 1995-05-23 North Carolina State University Three-zone rapid thermal processing system utilizing wafer edge heating means
US5775889A (en) * 1994-05-17 1998-07-07 Tokyo Electron Limited Heat treatment process for preventing slips in semiconductor wafers
TW446995B (en) * 1998-05-11 2001-07-21 Semitool Inc Temperature control system for a thermal reactor
US6548378B1 (en) 1998-12-17 2003-04-15 Vishay Semiconductor Itzehoe Gmbh Method of boron doping wafers using a vertical oven system
WO2001061736A1 (fr) * 2000-02-18 2001-08-23 Tokyo Electron Limited Procede de traitement d'une plaquette
US6495805B2 (en) * 2000-06-30 2002-12-17 Tokyo Electron Limited Method of determining set temperature trajectory for heat treatment system
US6572371B1 (en) * 2002-05-06 2003-06-03 Messier-Bugatti Gas preheater and process for controlling distribution of preheated reactive gas in a CVI furnace for densification of porous annular substrates

Also Published As

Publication number Publication date
EP1256973A1 (en) 2002-11-13
KR20040018352A (ko) 2004-03-03
WO2002084711A1 (en) 2002-10-24
US6802712B2 (en) 2004-10-12
JP2004529497A (ja) 2004-09-24
CN1559079A (zh) 2004-12-29
CN1288713C (zh) 2006-12-06
DE60108078D1 (de) 2005-02-03
DE60108078T2 (de) 2005-12-01
US20040157183A1 (en) 2004-08-12
EP1256973B1 (en) 2004-12-29
TW541576B (en) 2003-07-11

Similar Documents

Publication Publication Date Title
KR102417931B1 (ko) 기판 지지 장치 및 이를 포함하는 기판 처리 장치
JP3819660B2 (ja) 半導体装置の製造方法および半導体製造装置
US6197694B1 (en) In situ method for cleaning silicon surface and forming layer thereon in same chamber
US6204194B1 (en) Method and apparatus for producing a semiconductor device
US8667928B2 (en) Semiconductor processing
US20030049372A1 (en) High rate deposition at low pressures in a small batch reactor
US20100107974A1 (en) Substrate holder with varying density
KR20060072084A (ko) 박막 처리 장치
KR100561120B1 (ko) 반응기 가열용 가열 시스템 및 반응기 가열 방법
JP4232307B2 (ja) バッチ式熱処理装置の運用方法
CN116825609A (zh) 半导体器件的制造方法、衬底处理装置及记录介质
JP3788836B2 (ja) 気相成長用サセプタ及びその製造方法
EP1187188A1 (en) Method of processing wafer
JP3904497B2 (ja) 半導体装置の製造方法
US5766785A (en) Method and apparatus for manufacturing a semiconductor device
JP4553227B2 (ja) 熱処理方法
US6943089B2 (en) Semiconductor device manufacturing method and semiconductor manufacturing apparatus
EP0029146B1 (en) Vapor growth method
US20080081112A1 (en) Batch reaction chamber employing separate zones for radiant heating and resistive heating
US6383949B1 (en) Method of depositing an ozone-TEOS oxide film to eliminate its base material dependence, and apparatus for forming such a film at several different temperatures
JP3899933B2 (ja) 成膜方法及び成膜装置
JPH021124A (ja) 誘電体膜の製造方法
JP2001338883A (ja) 半導体装置の製造方法
JP2004095940A (ja) 半導体装置の製造方法
JP2004304128A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee