KR100552594B1 - 주파수 조정 진동 소자 및 그를 제조하는 방법 - Google Patents

주파수 조정 진동 소자 및 그를 제조하는 방법 Download PDF

Info

Publication number
KR100552594B1
KR100552594B1 KR1020040033095A KR20040033095A KR100552594B1 KR 100552594 B1 KR100552594 B1 KR 100552594B1 KR 1020040033095 A KR1020040033095 A KR 1020040033095A KR 20040033095 A KR20040033095 A KR 20040033095A KR 100552594 B1 KR100552594 B1 KR 100552594B1
Authority
KR
South Korea
Prior art keywords
capacitor
sheet
ceramic
electrode
capacitor electrode
Prior art date
Application number
KR1020040033095A
Other languages
English (en)
Other versions
KR20050108054A (ko
Inventor
박인길
김덕희
황순하
Original Assignee
주식회사 이노칩테크놀로지
박인길
김덕희
황순하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 이노칩테크놀로지, 박인길, 김덕희, 황순하 filed Critical 주식회사 이노칩테크놀로지
Priority to KR1020040033095A priority Critical patent/KR100552594B1/ko
Publication of KR20050108054A publication Critical patent/KR20050108054A/ko
Application granted granted Critical
Publication of KR100552594B1 publication Critical patent/KR100552594B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02015—Characteristics of piezoelectric layers, e.g. cutting angles
    • H03H9/02031—Characteristics of piezoelectric layers, e.g. cutting angles consisting of ceramic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/06—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of magnetostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/125—Driving means, e.g. electrodes, coils
    • H03H9/13—Driving means, e.g. electrodes, coils for networks consisting of piezoelectric or electrostrictive materials
    • H03H9/131—Driving means, e.g. electrodes, coils for networks consisting of piezoelectric or electrostrictive materials consisting of a multilayered structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

본 발명은 다양한 커패시턴스 값을 갖는 진동 소자 및 그 제조 방법에 관한 것으로서, 정밀한 주파수 조정 또는 튜닝이 가능하고 생산 수율을 향상시키며, 소자의 제조 공정 중에서 트리밍 또는 튜닝을 행하여 정밀한 주파수 조정 또는 튜닝을 용이하게 할 수 있는 세라믹 진동 소자 및 그 제조 방법을 제공하는 것을 그 목적으로 한다. 이러한 목적을 달성하기 위한 본 발명의 진동 소자는 상하부에 상부 및 하부 내부 전극이 각각 형성된 압전 세라믹층과, 상기 압전 세라믹층의 상부 및 하부에 각각 적층된 상부 및 하부 세라믹층과, 상하에 커패시터 전극이 각각 형성되고 상기 상부 세라믹층의 상부에 적층된 커패시터 세라믹층과, 상기 압전 세라믹층과 상부 및 하부 세라믹층과 커패시터 세라믹층의 외부에 형성된 2개의 외부 단자를 포함하고, 상기 외부 단자의 어느 하나는 상기 내부 전극의 어느 하나 및 커패시터 전극의 어느 하나와 연결되고, 상기 외부 단자의 다른 하나는 상기 내부 전극의 다른 하나 및 커패시터 전극의 다른 하나와 연결되고, 상기 내부 전극과 상부 및 하부 세라믹 사이에는 진동홈이 구비된다.
커패시턴스, 진동 소자, 주파수 튜닝, 트리밍, 세라믹, 압전

Description

주파수 조정 진동 소자 및 그를 제조하는 방법{FREQUENCY CONTROLLABLE VIBRATOR AND MANUFACTURING METHOD THEREOF}
도 1a는 본 발명의 실시예 1에 따른 진동 소자의 제조 공정도.
도 1b는 본 발명의 실시예 1에 따른 진동 소자의 단면도.
도 1c는 본 발명의 실시예 1에 따른 진동 소자의 등가 회로도.
도 1d는 본 발명의 실시예 1에 따른 진동 소자의 커패시터 용량에 따른 공진 및 반공진 주파수를 나타내는 그래프.
도 2는 본 발명의 실시예 2에 따른 진동 소자의 제조 공정도.
도 3a는 본 발명의 실시예 3에 따른 진동 소자의 제조 공정도.
도 3b는 본 발명의 실시예 3에 따른 진동 소자의 단면도.
도 3c는 본 발명의 실시예 3에 따른 진동 소자의 등가 회로도.
도 4는 본 발명의 실시예 4에 따른 진동 소자의 제조 공정도.
도 5는 본 발명의 실시예 1의 진동 소자를 오목법에 의해 제조하는 실시예 5에 따른 진동 소자의 제조 공정도.
도 6은 본 발명의 실시예 3의 진동 소자를 오목법에 의해 제조하는 실시예 6에 따른 진동 소자의 제조 공정도.
도 7 및 8은 본 발명을 종래의 벌크형 세라믹 진동 소자의 제조 방법에 적용 시킨 실시예 7에 따른 진동 소자의 제조 공정도.
도 9는 본 발명에 따른 진동 소자의 외부로 노출된 커패시터 전극의 예시도.
도 10a는 종래 기술에 따른 진동 소자의 단면도.
도 10b는 종래 기술에 따른 진동 소자의 등가 회로도.
도 10c는 종래 기술에 따른 진동 소자의 공진 주파수 및 반공진 주파수의 그래프.
<도면의 주요 부분에 대한 부호의 설명>
100, 200, 300, 400, 600: 압전체 시트
101, 201, 301, 401, 601: 상부 세라믹 시트
102, 202, 302, 402, 602: 하부 세라믹 시트
103, 203: 커패시터 시트
110, 111, 210, 211, 310, 311, 410, 411, 610, 611: 내부 전극
112, 113, 212, 213, 312, 412: 커패시터 전극
120, 121, 220, 221, 320, 321, 420, 421, 620, 621: 유기물 페이스트 패턴
130, 230, 330, 430: 소성체
140, 240, 340, 440, 640: 외부 단자
150, 250, 350, 450: 보호층
160, 161, 360, 361, 660, 661: 진동홈
570, 571, 572, 573: 트리밍 패턴
본 발명은 다양한 커패시턴스 값을 갖는 진동 소자 및 그 제조 방법에 관한 것으로서, 특히 공진 및 반공진 주파수를 정밀하게 조정 혹은 튜닝할 수 있는 구조로 제조한 진동 소자 및 그 제조 방법에 관한 것이다.
많은 전자기기의 주요 부품인 집적 회로(IC, Integrated Circuit)를 활용하기 위해서는 이들 IC에 대한 기준 클럭(reference clock)을 필요로 한다. 특히 IC 기술의 발전에 따라 다양한 기기가 단일 LSI(Single Large Scale Integration) 집적회로(예를 들어 단일칩 마이크로프로세서, one chip microprocessor)에 의해 제어되고 있다. 대부분 이러한 마이크로프로세서는 타이밍 소자로서 세라믹 진동 소자를 사용하고 있다. 세라믹 진동 소자는 고안정성, 무조정, 소형이 가능함과 동시에 낮은 가격으로 제조가 가능하여 응용 범위가 점차 확대되고 있다.
또한 최근 전자기기의 성능 및 속도의 향상은 진동 소자의 발진 주파수의 상승을 요구하고 있다. 따라서, 앞으로 개발되는 진동 소자는 더 높은 발진 주파수를 가지면서도 안정적인 발진을 할 수 있어야 하며, 기기의 소형화에 따라 진동 소자 자체도 소형화될 것으로 요구된다.
종래에는 이러한 기준 클럭을 발생시키는 타이밍 소자(Timing Element)로서 수정 진동자(Crystal Oscillator)가 사용되어 왔다. 상기 수정 진동자는 수정(Quartz)의 압전 현상을 이용한 것으로서 진동주파수 정밀도가 뛰어나 고정밀의 타이밍 소자로 많이 사용되고 있다. 그러나, 수정 진동자는 고가이며 또한 MHz 대의 진동주파수를 얻기 위해서는 수정의 두께를 매우 얇게 가공해야 하는데 이는 기계적 가공의 한계를 갖는다. 따라서, 수정 진동자는 주파수를 MHz대로 높일 수가 없기 때문에, 이러한 경우에 MHz대의 고주파를 위해서는 통상 세라믹 진동 소자를 사용한다.
압전 세라믹을 이용한 세라믹 진동 소자는 두께 진동 모드를 이용할 수 있어 작은 부품 크기로도 MHz대의 진동주파수를 구현할 수 있으며 압전 세라믹 및 적층공정을 이용하므로 가격이 저렴한 편이다. 이는 또한 안정성이 높고, 소형으로 제조가 가능하다. 그러나 이러한 압전 세라믹 진동 소자는 제조 공정 중에 공진 주파수 및 반공진 주파수가 일정하게 얻어지지 않는 경우가 있어서, 주파수 조정 또는 튜닝이 필요한 경우가 있다.
도 10a는 종래 MHz대 진동 소자의 단면도로서 압전체 시트(1000)의 상하에 각각 내부 전극(1010, 1020)이 형성되어 있다. 상하의 내부 전극(1010, 1020)에 전계를 가할 때 압전체 시트(1000)에 기계적 진동이 발생한다. 이때, 도 10c에서 나타난 바와 같이 상기 진동 소자는 임피던스(Z)에 따라서 공진 및 반공진 주파수(fr, fa)가 형성된다. 상기 진동 소자는 공진 및 반공진 주파수 사이에서는 인덕터로 작동하고 그 이외의 주파수에서는 캐패시터로 작동하여 실질적으로는 전기적인 LC 공진이 일어나게 된다. 상기 진동 소자의 진동 주파수는 보통 공진 주파수와 반공진 주파수 사이의 주파수에서 형성된다.
도 10b는 상기 진동 소자의 등가 회로도로서, 외부 단자 사이에 형성된 병렬 등가 커패시터(C0)가 있고 이와반대로 진동체 내에는 등가저항(R1), 인덕터(L 1) 및 커패시터(C1) 성분이 있다.
이와 같은 진동 소자는 압전체 시트(1000)의 두께와 상하 내부 전극(1010, 1020)의 면적을 조절함으로써 주파수 조정이 가능하지만, 이들만으로 정밀하게 주파수를 조정하기에는 한계가 있어 진동 주파수를 조절하기 힘들다.
본 발명의 목적은 전술된 종래의 세라믹 진동 소자가 갖고 있는 주파수 조정의 한계를 극복하여 정밀한 주파수 조정 또는 튜닝이 가능하고 생산 수율을 향상시킨 세라믹 진동 소자 및 그 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은, 소체의 표면에 트리밍 또는 튜닝 패턴을 형성하여 소자의 제조 공정 중에서 트리밍 또는 튜닝을 행하여 정밀한 주파수 조정 또는 튜닝을 용이하게 할 수 있는 세라믹 진동 소자 및 그 제조 방법을 제공하는 것이다.
상기한 목적을 달성하기 위한, 본 발명의 진동 소자는 상하부에 상부 및 하부 내부 전극이 각각 형성된 압전 세라믹층과, 상기 압전 세라믹층의 상부 및 하부에 각각 적층된 상부 및 하부 세라믹층과, 상하에 커패시터 전극이 각각 형성되고 상기 상부 세라믹층의 상부에 적층된 커패시터 세라믹층과, 상기 압전 세라믹층과 상부 및 하부 세라믹층과 커패시터 세라믹층의 외부에 형성된 2개의 외부 단자를 포함하고, 상기 외부 단자의 어느 하나는 상기 내부 전극의 어느 하나 및 커패시터 전극의 어느 하나와 연결되고, 상기 외부 단자의 다른 하나는 상기 내부 전극의 다른 하나 및 커패시터 전극의 다른 하나와 연결되고, 상기 내부 전극과 상부 및 하부 세라믹 사이에는 진동홈이 구비된 진동 소자이다.
또한 본 발명은 상하부에 상부 및 하부 내부 전극이 각각 형성된 압전 세라믹층과, 상기 압전 세라믹층의 상부 및 하부에 각각 적층된 상부 및 하부 세라믹층과, 상기 압전 세라믹층과 상부 및 하부 세라믹층의 외부에 형성된 2개의 외부 단자를 포함하고, 상기 상부 세라믹층의 상부에는 상기 상부 내부 전극과 일부가 중첩되는 커패시터 전극이 형성되고, 상기 외부 단자의 어느 하나는 상기 압전 세라믹층의 하부에 형성된 내부 전극과 연결되고, 상기 외부 단자의 다른 하나는 상기 커패시터 전극과 연결되고, 상기 내부 전극과 상부 및 하부 세라믹 사이에는 진동홈이 구비된 진동 소자일 수 있다.
또한 본 발명의 진동 소자는 상기 커패시터 전극 중 외부로 노출되는 커패시터 전극은 트리밍에 의해 일부를 끊어 형성될 수 있으며, 상기 커패시터 전극 중 외부로 노출되는 커패시터 전극은 하나 이상의 빗살을 포함하는 빗형으로 형성될 수 있다. 또한 본 발명의 진동 소자는 상기 상부 또는 하부 세라믹층은 진동홈 형성을 위한 관통 구멍이 구비된 제1 세라믹층과 상기 관통 구멍을 덮는 제2 세라믹층을 포함할 수 있다.
한편, 본 발명의 진동 소자의 제조 방법은 상기와 같은 구조의 진동 소자를 마련하는 단계와, 상기 커패시터 전극 중 외부로 노출된 커패시터 전극의 일부를 끊어 트리밍하는 단계를 더 포함한다. 또한 상기 외부로 노출된 커패시터 전극은 하나 이상의 빗살을 포함하는 빗형으로 형성할 수 있고, 상기 트리밍하는 단계는 상기 빗형의 커패시터 전극에서 빗살의 일부를 끊어 진행할 수 있으며, 상기 외부로 노출된 커패시터 전극의 일부를 트리밍하는 단계는 레이저광 식각, 적외선 식각 또는 다이싱쏘를 이용할 수 있다.
또한 본 발명의 진동 소자 제조 방법은 상기 세라믹층을 원하는 조성의 슬러리로 제조된 성형 시트로 제조할 수 있고, 이들 성형 시트는 적층 후 소성될 수 있으며, 또한 상기 세라믹층은 원하는 조성의 세라믹 분말을 가압 성형 및 소성하고 이를 연마하여 제조된 세라믹 소체일 수 있고, 이들 세라믹 소체는 적층되며 접착제로 결합될 수 있다.
또한 본 발명의 상기의 진동 소자를 마련하는 방법은 여러 가지가 있으며 이를 각각 대략적으로 설명하면 아래와 같다. 즉, 본 발명의 진동 소자 제조 방법은 원하는 조성의 슬러리로 복수의 성형 시트를 제조하는 단계와, 상기 성형 시트 중 소정 시트의 상하부에 각각 상부 및 하부 내부 전극을 형성하여 압전 세라믹 시트를 제조하는 단계와, 상기 압전 세라믹 시트의 상부 및 하부에 각각 적층되는 상부 및 하부 세라믹 시트로서 상기 성형 시트를 준비하는 단계와, 상기 압전 세라믹 시트의 상부 및 하부 내부 전극과 각각 중첩하도록, 상기 상부 내부 전극과 상기 상부 세라믹 시트 사이, 그리고 상기 하부 내부 전극과 하부 세라믹 시트 사이에 유기물 페이스트 패턴을 형성하는 단계와, 상기 상부 세라믹 시트 상부에 적층되는 커패시터 시트로서 상기 성형 시트를 준비하는 단계와, 상기 커패시터 시트와 상부 세라믹 시트 사이, 그리고 상기 커패시터 시트 상부에 커패시터 전극을 형성하는 단계와, 상기 세라믹 시트들을 적층하는 단계와, 상기 적층된 세라믹 시트들인 적층물을 가열 및 소성하는 단계와, 상기 소성된 적층물의 외부에 상기 상부 내부 전극 및 상부 커패시터 전극과 연결되는 외부 단자와, 상기 하부 내부 전극 및 하부 커패시터 전극과 연결되는 또 다른 외부 단자를 형성하는 단계를 포함할 수 있다.
또한, 본 발명의 진동 소자의 제조 방법은 원하는 조성의 슬러리로 복수의 성형 시트를 제조하는 단계와, 상기 성형 시트 중 소정 시트의 상하부에 각각 상부 및 하부 내부 전극을 형성하여 압전 세라믹 시트를 제조하는 단계와, 상기 압전 세라믹 시트 상부 및 하부에 각각 적층되는 상부 및 하부 세라믹 시트로서 상기 성형 시트를 준비하는 단계와, 상기 압전 세라믹 시트의 상부 및 하부 내부 전극과 각각 중첩하도록, 상기 상부 내부 전극과 상기 상부 세라믹 시트 사이, 그리고 상기 하부 내부 전극과 하부 세라믹 시트 사이에 관통 구멍이 형성된 진동홈 시트를 준비하는 단계와, 상기 상부 세라믹 시트 상부에 적층되는 커패시터 시트로서 상기 성형 시트를 준비하는 단계와, 상기 커패시터 시트와 상부 세라믹 시트 사이, 그리고 상기 커패시터 시트 상부에 커패시터 전극을 형성하는 단계와, 상기 시트들을 적층하는 단계와, 상기 적층된 시트들인 적층물을 가열 및 소성하는 단계와, 상기 소성된 적층물의 외부에 상기 상부 내부 전극 및 상부 커패시터 전극과 연결되는 외부 단자와, 상기 하부 내부 전극 및 하부 커패시터 전극과 연결되는 또 다른 외부 단자를 형성하는 단계를 포함할 수 있다.
또한, 본 발명의 진동 소자의 제조 방법은 원하는 조성의 슬러리로 복수의 성형 시트를 제조하는 단계와, 상기 성형 시트 중 소정 시트의 상하부에 각각 상부 및 하부 내부 전극을 형성하여 압전 세라믹 시트를 제조하는 단계와, 상기 압전 세라믹 시트의 상부 및 하부에 각각 적층되는 상부 및 하부 세라믹 시트로서 상기 성형 시트를 준비하는 단계와, 상기 압전 세라믹 시트의 상부 및 하부 내부 전극과 각각 중첩하도록 상기 상부 내부 전극과 상기 상부 세라믹 시트 사이, 그리고 상기 하부 내부 전극과 하부 세라믹 시트 사이에 유기물 페이스트 패턴을 형성하는 단계와, 상기 상부 세라믹 시트 상부에 적층되는 커패시터 시트로서 상기 성형 시트를 준비하는 단계와, 상기 커패시터 시트와 상부 세라믹 시트 사이에 하부 커패시터 전극을 형성하는 단계와, 상기 세라믹 시트들을 적층하는 단계와, 상기 적층된 세라믹 시트들인 적층물을 가열 및 소성하는 단계와, 상기 소성된 적층물의 상부에 상부 커패시터 전극을 형성하는 단계와, 상기 소성된 적층물의 외부에 상기 상부 내부 전극 및 상부 커패시터 전극과 연결되는 외부 단자와, 상기 하부 내부 전극 및 하부 커패시터 전극과 연결되는 또 다른 외부 단자를 형성하는 단계를 포함할 수 있다.
또한, 본 발명의 진동 소자의 제조 방법은 원하는 조성의 슬러리로 복수의 성형 시트를 제조하는 단계와, 상기 성형 시트 중 소정 시트의 상하부에 각각 상부 및 하부 내부 전극을 형성하여 압전 세라믹 시트를 제조하는 단계와, 상기 압전 세라믹 시트의 상부 및 하부에 각각 적층되는 상부 및 하부 세라믹 시트로서 상기 성형 시트를 준비하는 단계와, 상기 압전 세라믹 시트의 상부 및 하부 내부 전극과 각각 중첩하도록, 상기 상부 내부 전극과 상기 상부 세라믹 시트 사이, 그리고 상 기 하부 내부 전극과 하부 세라믹 시트 사이에 관통 구멍이 형성된 진동홈 시트를 준비하는 단계와, 상기 상부 세라믹 시트 상부에 적층되는 커패시터 시트로서 상기 성형 시트를 준비하는 단계와, 상기 커패시터 시트와 상부 세라믹 시트 사이에 하부 커패시터 전극을 형성하는 단계와, 상기 시트들을 적층하는 단계와, 상기 적층된 시트들인 적층물을 가열 및 소성하는 단계와, 상기 소성된 적층물의 상부에 상부 커패시터 전극을 형성하는 단계와, 상기 소성된 적층물의 외부에 상기 상부 내부 전극 및 상부 커패시터 전극과 연결되는 외부 단자와, 상기 하부 내부 전극 및 하부 커패시터 전극과 연결되는 또 다른 외부 단자를 형성하는 단계를 포함할 수 있다.
또한, 본 발명의 진동 소자의 제조 방법은 원하는 조성의 슬러리로 복수의 성형 시트를 제조하는 단계와, 상기 성형 시트 중 소정 시트의 상하부에 각각 상부 및 하부 내부 전극을 형성하여 압전 세라믹 시트를 제조하는 단계와, 상기 압전 세라믹 시트의 상부 및 하부에 각각 적층되는 상부 및 하부 세라믹 시트로서 상기 성형 시트를 준비하는 단계와, 상기 제1 시트의 상부 및 하부 내부 전극과 각각 중첩하도록 상기 상부 내부 전극과 상기 상부 세라믹 시트 사이, 그리고 상기 하부 내부 전극과 하부 세라믹 시트 사이에 유기물 페이스트 패턴을 형성하는 단계와, 상기 세라믹 시트들을 적층하는 단계와, 상기 적층된 세라믹 시트들인 적층물을 가열 및 소성하는 단계와, 상기 소성된 적층물의 상부에 상기 상부 내부 전극의 일부와 중첩하는 커패시터 전극을 형성하는 단계와, 상기 소성된 적층물의 외부에 상기 하부 내부 전극과 연결되는 외부 단자와, 상기 커패시터 전극과 연결되는 또 다른 외 부 단자를 형성하는 단계를 포함할 수 있다.
또한, 본 발명의 진동 소자의 제조 방법은 원하는 조성의 슬러리로 복수의 성형 시트를 제조하는 단계와, 상기 성형 시트 중 소정 시트의 상하부에 각각 상부 및 하부 내부 전극을 형성하여 압전 세라믹 시트를 제조하는 단계와, 상기 압전 세라믹 시트의 상부 및 하부에 각각 적층되는 상부 및 하부 세라믹 시트로서 상기 성형 시트를 준비하는 단계와, 상기 압전 세라믹 시트의 상부 및 하부 내부 전극과 각각 중첩하도록, 상기 상부 내부 전극과 상기 상부 세라믹 시트 사이, 그리고 상기 하부 내부 전극과 하부 세라믹 시트 사이에 관통 구멍이 형성된 진동홈 시트를 준비하는 단계와, 상기 시트들을 적층하는 단계와, 상기 적층된 세라믹 시트들인 적층물을 가열 및 소성하는 단계와, 상기 소성된 적층물의 상부에 상기 상부 내부 전극의 일부와 중첩하는 커패시터 전극을 형성하는 단계와, 상기 소성된 적층물의 외부에 상기 하부 내부 전극과 연결되는 외부 단자와, 상기 커패시터 전극과 연결되는 또 다른 외부 단자를 형성하는 단계를 포함할 수 있다.
또한, 본 발명의 진동 소자의 제조 방법은 원하는 조성의 슬러리로 복수의 성형 시트를 제조하는 단계와, 상기 성형 시트 중 소정 시트의 상하부에 각각 상부 및 하부 내부 전극을 형성하여 압전 세라믹 시트를 제조하는 단계와, 상기 압전 세라믹 시트의 상부 및 하부에 각각 적층되는 상부 및 하부 세라믹 시트로서 상기 성형 시트를 준비하는 단계와, 상기 상부 세라믹 시트 상에 상기 상부 내부 전극의 일부와 중첩하는 커패시터 전극을 형성하는 단계와, 상기 제1 시트의 상부 및 하부 내부 전극과 각각 중첩하도록 상기 상부 내부 전극과 상기 상부 세라믹 시트 사이, 그리고 상기 하부 내부 전극과 하부 세라믹 시트 사이에 유기물 페이스트 패턴을 형성하는 단계와, 상기 세라믹 시트들을 적층하는 단계와, 상기 적층된 세라믹 시트들인 적층물을 가열 및 소성하는 단계와, 상기 소성된 적층물의 외부에 상기 하부 내부 전극과 연결되는 외부 단자와, 상기 커패시터 전극과 연결되는 또 다른 외부 단자를 형성하는 단계를 포함할 수 있다.
또한, 본 발명의 진동 소자의 제조 방법은 원하는 조성의 슬러리로 복수의 성형 시트를 제조하는 단계와, 상기 성형 시트 중 소정 시트의 상하부에 각각 상부 및 하부 내부 전극을 형성하여 압전 세라믹 시트를 제조하는 단계와, 상기 압전 세라믹 시트의 상부 및 하부에 각각 적층되는 상부 및 하부 세라믹 시트로서 상기 성형 시트를 준비하는 단계와, 상기 상부 세라믹 시트 상에 상기 상부 내부 전극의 일부와 중첩하는 커패시터 전극을 형성하는 단계와, 상기 압전 세라믹 시트의 상부 및 하부 내부 전극과 각각 중첩하도록, 상기 상부 내부 전극과 상기 상부 세라믹 시트 사이, 그리고 상기 하부 내부 전극과 하부 세라믹 시트 사이에 관통 구멍이 형성된 진동홈 시트를 준비하는 단계와, 상기 시트들을 적층하는 단계와, 상기 적층된 세라믹 시트들인 적층물을 가열 및 소성하는 단계와, 상기 소성된 적층물의 외부에 상기 하부 내부 전극과 연결되는 외부 단자와, 상기 커패시터 전극과 연결되는 또 다른 외부 단자를 형성하는 단계를 포함할 수 있다.
하기에서는 본 발명의 진동 소자의 제조 공정 및 제조된 진동 소자를 구체적으로 설명한다. 다음에서 설명되는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래의 실시예로 한정되는 것은 아니다.
[실시예 1]
도 1a는 본 발명의 실시예 1에 따른 진동 소자의 제조 공정을 나타내는 도면이다.
우선 원하는 소자용 성형 시트를 제조한다. 공업용으로 시판하고 있는 압전체 진동 소자의 원료 분말을 이용하거나 PZT, PLZT 등의 원하는 압전체 세라믹 조성의 원료 분말을 준비한다. 성형 시트를 준비하기 위해 상기 준비된 압전체 세라믹 조성의 원료 분말에 첨가제로 PVB계 바인더(binder)를 알코올(alcohol)계 솔벤트(solvent)에 용해시켜 투입한 후 소형 볼 밀(ball mill)로 약 24시간 동안 밀링(milling) 및 혼합하여 슬러리(slurry)를 제조하고, 이러한 슬러리를 닥터 블레이드(doctor blade) 등의 방법으로 도 1a와 같이 원하는 두께의 세라믹 압전체 시트(100)로 제조한다. 또한 압전체 외의 세라믹 시트용 조성의 원료 분말도 상기와 같은 방법으로 원하는 두께의 성형 시트로 제조할 수 있다. 이때 진동을 유발하는 압전체 시트 외에 압전체 상하부에 위치되는 시트들(예를 들면 커패시터 시트)은 동일한 세라믹 압전체 시트를 사용할 수도 있고, 일반적인 유전체 조성의 세라믹 시트를 사용할 수도 있다.
도 1a에는 적층 시트 상에 4개의 단위 소자를 병렬로 나란히 형성하여 이를 추후에 절단하여 단위 소자를 개별적으로 하는 공정이 도시되어 있다. 이와 달리, 4개 (또는 다른 복수개의) 단위 소자를 하나의 칩 내에서 그대로 사용할 수 있다.
도 1a의 (a)에서는 병렬로 형성된 각각의 단위 소자에 대응하는 내부 전극(110)이 형성된 압전체 시트(100)와, 상기 압전체 시트(100)의 상부에 배치되 고 커패시터 전극(112)이 형성된 상부 세라믹 시트(101)와, 상기 압전체 시트(100)의 하부에 배치되고 상기 내부 전극(110)에 대응하는 카본 페이스트나 유기물 페이스트 패턴(120)이 형성된 하부 세라믹 시트(102)와, 상기 상부 세라믹 시트(101)의 상부에 배치되는 커패시터 시트(103)를 제조한다. 상기 내부 전극(110)은 (예를 들어, 본 실시예에서는 4개) 서로 이격 형성되고, 각각의 일 단부는 시트의 일 모서리까지 연장 형성된다. 상기 커패시터 전극(112)은 상기 내부 전극(110)과 일부가 중첩되고, 상기 내부 전극(110)이 연장 형성된 시트의 상기 모서리와 다른 모서리(바람직하게는 도면에 도시된 바와 같이 대향하는 시트 모서리)까지 일 단부가 연장 형성된다. 또한, 상기 유기물 페이스트 패턴(120)은 상기 내부 전극(110)의 일부와 중첩되면서 시트의 모서리에는 닿지 않도록 형성된다.
상기 압전체 시트(100) 상에 형성된 내부 전극(110) 위에 상기 내부 전극(110)의 일부와 중첩되면서 시트의 모서리에는 닿지 않도록 카본 페이스트나 유기물 페이스트 패턴(121)을 형성하고, 상기 하부 세라믹 시트(102) 상에 형성된 유기물 페이스트 패턴(120) 위에는 내부 전극(111)을 형성한다. 이 때, 내부 전극(111)은 상기 내부 전극(110)이 연장 형성된 시트의 상기 모서리와 다른 모서리까지 일 단부가 연장 형성되고, 바람직하게는 도면에 도시된 바와 같이 커패시터 전극(112)과 동일한 방향의 시트 모서리까지 연장 형성된다. 상기 유기물 페이스트 패턴(120, 121)은 추후에 제거되어 유기물 페이스트 패턴(120, 121)이 존재하던 위치에는 진동홈이 형성된다. 여기서, 유기물 페이스트 패턴(120, 121)은 각각 압전체 시트(100) 및 상부 세라믹 시트(101)의 하부면에 형성될 수 있다. 유기물 페 이스트 패턴뿐만 아니라 해당 시트의 상부면에 형성된 내부 전극도 인접한 시트의 하부면에 형성될 수 있음은 물론이다. 이때, 시트 위에 형성되는 전극 패턴 또는 유기물 페이스트 패턴은 스크린 프린팅(screen printing) 등의 후막 증착법, 스퍼터링(Sputtering), 증발법(Evaporation), 화학기상증착법(Chemical Vapor Deposition) 또는 졸-겔 코팅법(Sol-Gel Coating) 등의 박막 증착법을 이용한다.
이와 같이 전극 및 유기물 페이스트 패턴을 시트 위에 형성한 후에, 이들 시트는 적층 및 압착한 다음, 이를 다음과 같이 가열 및 소성한다. 즉, 상기와 같은 적층물 내의 각종 바인더 등 유기물 성분을 모두 제거하기 위하여 약 300℃ 정도에서 가열하여 베이크 아웃(Bake-out)시킨 후 온도를 상승시켜 적당한 소성 온도(예를 들면 약 1,100℃)에서 적층물을 소성한다. 상기 적층물을 소성하게 되면, 전술된 바와 같이, 상기 유기물 페이스트 패턴은 제거되어 유기물 페이스트 패턴이 있었던 곳에 폐쇄 공간인 진동홈이 형성된다.
도 1a의 (c)에서는 소성체(130) 위에는, 즉 커패시터 시트(103) 위에는 상부 세라믹 시트(101)에 형성된 커패시터 전극(112)의 일부와 중첩되도록 커패시터 전극(113)을 형성한다. 이 때, 커패시터 전극(113)은 내부 전극(111) 및 커패시터 전극(112)이 연장 형성된 시트의 상기 모서리와 다른 모서리까지 일 단부가 연장 형성되고, 바람직하게는 내부 전극(110)과 동일한 방향의 시트 모서리까지 연장 형성된다. 이와 같이 외부로 노출되는 커패시터 전극(113)은 도9의 (a)와 같이 평판형으로 형성되거나 또는 도 9의 (b), (c) 및 (d)에 도시된 바와 같이 하나 이상의 빗살을 포함하는 빗형으로 형성될 수 있다. 도 9에 도시된 전극은 하나의 단위 소 자에 대해 형성된 것이며 4개의 단위 소자에 대해 모두 적용가능하다. 이는 정밀한 주파수 조정을 위한 것으로서 추후에 다시 설명된다.
그 다음으로 도 1a의 (d)에서는 상기 소성체(130)를 (2점 쇄선으로 표시된) 단위 소자로 절단하는 공정이 도시되어 있다. 이는 복수개의 소자를 주기적으로 절단하거나 절단 공정 없이, 하나의 칩 내에 복수개의 단위 소자를 포함시켜 사용할 수도 있다. 여기서는 상기 적층물을 소성하고 소성체 위에 커패시터 전극을 형성한 후 소성체를 절단하고 있으나, 이러한 공정 단계는 그 순서를 변경할 수 있다. 즉, 예를 들면 상기 적층물을 제조하고 적층물을 절단한 후 절단된 적층물을 소성한 후 그 위에 커패시터 전극을 형성할 수 있다.
도 1a의 (e)는 절단된 단위 소자의 양단에 외부 전극(140)을 형성한 후에 이를 소성하는 공정이 도시되어 있다. 이때, 상기 양단의 외부 전극(140)과 연결되는 상기 두 개의 내부 전극(110, 111)의 각각과 두 개의 커패시터 전극(112, 113) 각각은 서로 다른 단부의 외부 전극(140)과 연결된다. 즉, 내부 전극(110)과 커패시터 전극(113)은 외부 전극(140)의 어느 하나와 서로 연결되고, 내부 전극(111)과 커패시터 전극(112)은 외부 전극(140)의 다른 하나와 서로 연결된다. 상기와 같이 외부 전극(140)을 형성한 후에 다음으로 외부단자전극사이에 전계를 가하여 분극처리한다. 분극은 세라믹 소체에 압전성을 부여하기 위한 것으로 세라믹 소체의 내부 전극에 전계를 가하여 전기 쌍극자를 한쪽으로 배향시키는 공정이다.
상기와 같이 분극처리후에 상기 외부로 노출된 커패시터 전극(113)을 트리밍(Trimming)한다. 여기서 트리밍이란 도 9에 도시된 바와 같이 외부로 노출 된 커패시터 전극의 일부를 끊어서 커패시터 역할을 하는 면적을 조절하는 것으로 결과적으로 커패시터의 용량을 조절하는 것이다. 이러한 트리밍 작업은 도9의 (b) 내지 (d)에 도시되어 있듯이 커패시터 전극이 하나 이상의 빗살을 포함하는 빗형으로 형성되는 경우 필요에 따라 적어도 하나의 빗살의 일부를 끊어서 커패시터 전극의 면적을 용이하게 변경할 수 있으며, 또한 빗살의 크기 및 형상을 변경함에 의해 원하는 커패시터 전극의 면적을 용이하게 얻을 수 있다. 이처럼 트리밍 작업을 통하여 커패시터의 값을 변화시켜 소자의 공진, 반공진 주파수를 원하는 값에 정확히 맞출 수 있다. 트리밍 방법, 즉 빗살의 일부를 끊는 방법은 레이저 광선 식각, 적외선 식각 또는 다이싱쏘를 이용한 방법 등이 있을 수 있다. 이러한 트리밍 과정은 하기의 실시예들에서도 동일하게 적용될 수 있다.
트리밍이 완료되면 도 1a의 (f)에서 상기 외부로 노출된 커패시터 전극(113)을 보호하는 보호층(150)을 형성하여 진동 소자를 완성한다.
도 1b는 본 발명의 실시예 1에 따른 진동 소자의 단면도이다. 도 1b를 참조하면, 본 실시예 1의 진동 소자는 압전체 시트(100)의 상하에 각각 내부 전극(110, 111) 및 진동홈(160, 161)이 형성되어 있고, 커패시터 전극(112, 113)이 상하에 각각 형성된 커패시터 시트(103)가 상기 압전체 시트(100) 상에 적층되어 있다. 즉, 내부 전극(110, 111)이 압전체 시트(100)를 사이에 두고 서로 마주보도록 배치되고, 상기 압전체 시트(100)의 상하에 형성된 내부 전극(110, 111)의 상하에 다시 진동홈(160, 161)이 배치되고, 이러한 압전체 시트(100)의 상하부에 각각 상부 세라믹 시트(101) 및 하부 세라믹 시트(102)가 각각 배치되고, 커패시터 전극(112, 113)이 커패시터 시트(103)를 사이에 두고 서로 마주보도록 배치되어 상기 상부 세라믹 시트(101)의 상부에 배치된 형태이다. 한편, 커패시터 전극(112, 113)이 형성된 상기 커패시터 시트(103)는 상기 하부 세라믹 시트(102)의 하부에 배치되어도 무방하다.
본 실시예 1에 의한 진동 소자 역시 종래 기술에 의한 진동 소자와 마찬가지로 소자의 양단에 전계를 가하면 압전체 시트에 기계적 진동이 발생한다. 상기 진동 소자는 임피던스(Z)에 따라서 공진 및 반공진 주파수(fr, fa)가 형성되는데, 공진 및 반공진 주파수 사이에서는 인덕터로 작동하고, 그 이외의 주파수에서는 커패시터로 작동한다.
도 1c는 상기 진동 소자의 등가 회로도로서, 외부 단자 사이에 형성된 등가병렬 커패시터(C0)가 있고, 커패시터 전극(112, 113) 사이에 형성된 커패시터(CP)가 있고, 진동 소자의 저항(R1), 인덕터(L1) 및 커패시터(C1)가 직렬로 연결되어 있다. 결국 상기 진동 소자는 커패시터(C0, CP)가 저항(R1), 인덕터(L1 ) 및 커패시터(C1)와 병렬로 연결되어 있는 형태이다. 여기서 상기 커패시터 전극 사이에 형성된 커패시터(CP)의 값을 조절하면 공진 및 반공진 주파수가 변하게 된다. 상기 커패시터(CP)의 값은 상기 커패시터 시트의 두께 또는 유전율을 변화시키거나 커패시터 전극의 면적을 변화시킴으로 조절할 수 있다. 특히, 상술한 바와 같이 외부로 노출되는 커패시터 전극을 하나 이상의 빗살을 포함하는 빗형으로 형성하고, 상 기 커패시터 전극의 일부를 끊어서 커패시터 역할을 하는 면적을 조절하면, 커패시터의 용량을 용이하게 조절할 수 있다. 진동 소자의 커패시터 용량에 따른 공진 및 반공진 주파수를 나타내는 도 1d와 같이 커패시터의 값을 조절하여 공진 및 반공진 주파수를 원하는 값에 정확히 맞출 수 있다. 즉, 이와 같은 구성에 의하면, 각 시트의 두께와 각 전극의 면적을 미리 설계하여 시트를 적층하고 이를 소성하여 진동 소자를 제작한 이후에도 커패시터 전극을 트리밍함에 의해 추가로 주파수를 다시 정밀하게 조정할 수 있다.
[실시예 2]
본 발명의 실시예 2에 따른 진동 소자의 제조 공정은 도 2에 도시되어 있다. 본 실시예 2는 실시예 1과 유사하지만, 외부로 노출되는 커패시터 전극을 소성 전에 형성하는 점에서 상이하다. 즉, 도 2의 (a) 및 (b)에서 적층되기 위한 시트(200 내지 202) 상에 형성되는 전극(210 내지 212)과 카본 페이스트나 유기물 페이스트 패턴(220, 221)은 도 1a의 (a) 및 (b)에 도시된 시트(100 내지 102) 상에 형성된 전극(110 내지 112)과 유기물 페이스트 패턴(120, 121)과 동일하다. 다만, 실시예 1에서는 도 1a의 (a) 및 (b)에서 상부 세라믹 시트(101) 위에 적층되는 커패시터 시트(103) 상에 커패시터 전극이 형성되지 않고 시트의 적층 및 소성 후인 도 1a의 (c)에서 형성되었으나, 본 실시예에서는 상부 세라믹 시트(201) 위에 적층되는 커패시터 시트(203) 상에 커패시터 전극(213)을 미리 형성하여 시트들을 적층한 다음 압착한다. 이러한 적층물은 단위 소자별로 또는 원하는 복수개의 소자를 주기적으로 절단한다.
도 2의 (c)에서는 상기 절단된 적층물 내의 각종 바인더 등 유기물 성분을 모두 제거하기 위하여 약 300℃ 정도에서 가열하여 베이크 아웃(Bake-out)시킨 후 온도를 상승시켜 적당한 소성 온도(예를 들면 약 1,100℃)에서 적층물을 소성한다. 상기 적층물을 소성하게 되면 상기 유기물 페이스트 패턴은 제거되고, 유기물 페이스트 패턴이 있었던 곳에 진동홈이 형성된다. 이 때, 실시예 1에서와 같이 적층물의 절단 전에 적층물을 소성한 다음, 이를 절단할 수 있다.
도 2의 (d) 및 (e)에서는 도 1a의 (e) 및 (f)에서와 같이, 절단된 소자의 양단에 외부 전극(240)을 형성한 후에 이를 소성하고, 상기 외부로 노출된 커패시터 전극(213)을 트리밍하여 원하는 주파수를 조정한 다음, 외부로 노출된 커패시터 전극(213)을 보호하는 보호층(250)을 형성하여 진동 소자를 완성한다.
이와 같은 제조 공정으로 형성된 진동 소자는 실시예 1에 비해서 구조와 효과는 동일하지만 제조 공정이 좀 더 간단해져서 제조 단가를 줄일 수 있다.
[실시예 3]
본 발명의 실시예 3에 따른 진동 소자의 제조 공정은 도 3a에 도시되어 있다. 부가적으로 형성되는 커패시터가 압전체와 병렬로 연결되는 실시예 1의 진동 소자와 달리, 본 실시예 3에 따른 진동 소자는 부가적으로 형성되는 커패시터가 압전체와 직렬로 연결된다.
우선 실시예 1과 같이 원하는 소자용 성형 시트를 제조한다.
도 3a의 (a)에서는 병렬로 형성된 각각의 단위 소자에 대응하는 내부 전극(310)이 형성된 압전체 시트(300)와, 상기 압전체 시트(300)의 상부에 배치되 는 상부 세라믹 시트(301)와, 상기 압전체 시트(300)의 하부에 배치되고 상기 내부 전극(310)에 대응하는 카본 페이스트나 유기물 페이스트 패턴(320)이 형성된 하부 세라믹 시트(302)를 제조한다. 상기 내부 전극(310)은 4개가 서로 이격 형성되고, 각각의 내부 전극(310)은 실시예 1 및 2와 달리 시트의 외부에 노출되지 않도록 어떤 일 단부도 모서리까지 연장 형성되지 않는다. 또한, 상기 유기물 페이스트 패턴(320)은 상기 내부 전극(310)의 일부와 중첩되면서 시트의 모서리에는 닿지 않도록 형성된다.
도 3a의 (b)에서는 상기 압전체 시트(300) 상에 형성된 내부 전극(310) 위에 상기 내부 전극(310)의 일부와 중첩되면서 시트의 모서리에는 닿지 않도록 유기물 페이스트 패턴(321)을 형성하고, 상기 하부 세라믹 시트(302) 상에 형성된 유기물 페이스트 패턴(320) 위에는 내부 전극(311)을 형성한다. 이 때, 내부 전극(311)은 상기 하부 세라믹 시트(302)의 일 모서리까지 연장 형성된다. 상기 유기물 페이스트 패턴(320, 321)은 추후에 제거되어 유기물 페이스트 패턴(320, 321)이 존재하던 위치에는 진동홈이 형성된다. 여기서, 유기물 페이스트 패턴(320, 321)은 각각 압전체 시트(300) 및 상부 세라믹 시트(301)의 하부면에 형성될 수 있다. 유기물 페이스트 패턴뿐만 아니라 해당 시트의 상부면에 형성된 내부 전극도 인접한 시트의 하부면에 형성될 수 있음은 물론이다. 이와 같이 전극 및 유기물 페이스트 패턴을 시트 위에 형성한 후에, 이들 시트는 적층 및 압착한 다음, 이를 다음과 같이 소성한다. 즉, 이와 같이 적층된 시트는 시트와 시트 사이에의 각종 바인더 등 유기물 성분을 모두 제거하기 위하여 약 300℃ 정도에서 가열하여 베이크 아웃(Bake-out) 시킨 후 온도를 상승시켜 적당한 소성 온도(예를 들면 약 1,100℃)에서 소성한다. 상기 적층물을 소성하게 되면 상기 유기물 페이스트 패턴은 제거되고, 유기물 페이스트 패턴이 있었던 위치에 진동홈이 형성된다.
도 3a의 (c)에서는 소성체(330)(소성된 적층물) 위에 상기 내부 전극(310)의 일부와 중첩되고 일 단부가 내부 전극(311)이 연장된 시트 모서리와 다른 모서리까지 연장되도록 커패시터 전극(312)을 형성한다. 외부로 노출되는 상기 커패시터 전극(312)은 도 9의 (a)와 같이 평판형으로 형성되거나, 도 9의 (b), (c) 및 (d)에 도시된 바와 같이 하나 이상의 빗형으로 형성될 수 있다.
그 다음으로 도 3a의 (d) 내지 (f)에서는, 도 1a의 (d) 내지 (f)에서와 같이, 소성체(330)를 절단하고(d), 단위 소자의 양단에 외부 전극(340)을 형성한 후에 이를 소성하고 외부로 노출된 커패시터 전극(313)을 상기 실시예1과 같이 트리밍하여 소자의 공진 및 반공진 주파수를 원하는 값으로 조절하고(e), 상기 외부로 노출된 커패시터 전극(313)을 보호하는 보호층(350)을 형성하여(f) 진동 소자를 제조한다. 이때, 상기 양 단에 형성된 외부 전극(340)의 하나는 커패시터 전극(312)과 연결되며, 다른 하나는 상기 하부 세라믹 시트(302) 상에 형성된 내부 전극(311)과 연결된다. 즉, 내부 전극(310)은 어떠한 외부 전극과도 연결되지 않는다.
도 3b는 본 발명의 실시예 3에 따른 진동 소자의 단면도이다. 도 3b를 참조하면, 본 실시예 3의 진동 소자는 압전체 시트(300)의 상하에 각각 내부 전극(310, 311) 및 진동홈(360)이 형성되어 있고, 상부 세라믹 시트(102)의 위에는 커패시터 전극(312)이 형성되어 있다. 즉, 내부 전극(310, 311)이 압전체 시트(300)를 사이에 두고 서로 마주보도록 배치되고, 상기 압전체 시트(300)의 상하에 형성된 내부 전극(310, 311)의 상하에 다시 진동홈(360, 361)이 배치된다. 또한, 내부 전극(310, 311) 및 진동홈(360, 361)이 상하에 형성된 상기 압전체 시트(300)의 상하부에 각각 상부 세라믹 시트(301) 및 하부 세라믹 시트(302)가 각각 배치된다. 커패시터 전극(312)은 상기 상부 세라믹 시트(302) 상에 배치된 형태이다. 한편, 커패시터 전극(312)은 상기 하부 세라믹 시트(302)의 하부에 형성되어도 무방하다.
이와 같은 본 실시예 3에 따른 진동 소자는 상기 압전체 시트(300) 상에 형성된 내부 전극(310, 311)과 상기 상부 세라믹 시트(301) 상에 형성된 커패시터 전극(312) 사이에는 상기 두 전극의 넓이에 따라 일정한 커패시턴스 값이 형성되고, 상기 내부 전극(310, 311)의 사이는 단순한 진동 소자로 형성되어, 외부 단자(340)의 양단에 커패시터와 진동 소자가 직렬로 연결된 형태가 된다.
본 실시예 3에 의한 진동 소자 역시 종래 기술에 의한 진동 소자와 마찬가지로 소자의 양단에 전계를 가하면 압전체 시트에 기계적 진동이 발생한다. 상기 진동 소자는 임피던스(Z)에 따라서 공진 및 반공진 주파수(fr, fa)가 형성되는데, 공진 및 반공진 주파수 사이에서는 인덕터로 작동하고, 그 이외의 주파수에서는 커패시터로 작동한다.
도 3c는 상기 진동 소자의 등가 회로도로서, 외부 단자 사이에 형성된 등가병렬 커패시터(C0)가 있고, 진동 소자의 저항(R1), 인덕터(L1) 및 커패시터(C 1)가 직 렬로 연결되어 있고, 커패시터 전극(312)과 압전체 시트(300) 상에 형성된 내부 전극(310) 사이에 형성된 커패시터(CS)가 상기 진동 소자와 직렬로 연결되어 있다. 결국 상기 진동 소자는 커패시터(C0)가 커패시터(CS), 저항(R1), 인덕터(L 1) 및 커패시터(C1)와 병렬로 연결되어 있는 형태이다. 여기서 상기 커패시터 전극과 내부 전극 사이에 형성된 커패시터(CS)의 값을 조절하면 , 즉 상부 세라믹 시트(301)의 두께 또는 유전율을 변화시키거나 내부 전극(310)과 커패시터 전극(312)의 중첩된 면적을 조절하면 공진 및 반공진 주파수가 변하게 되다. 또한, 상술한 바와 같이 외부로 노출되는 커패시터 전극의 일부를 끊어서(트리밍하여) 커패시터 역할을 하는 면적을 더욱 정밀하고 용이하게 조절하여, 커패시터의 용량을 조절할 수 있다.
[실시예 4]
본 발명의 실시예 4에 따른 진동 소자의 제조 공정은 도 4에 도시되어 있다. 본 실시예 4는 실시예 3과 유사하지만, 외부로 노출되는 커패시터 전극을 소성 전에 형성하는 점에서 상이하다.
즉, 도 4의 (a) 및 (b)에서 적층되기 위한 시트(400, 402) 상에 형성되는 전극(410, 411)과 카본 페이스트나 유기물 페이스트 패턴(420, 421)은 도 3a의 (a) 및 (b)에 도시된 시트(300, 302) 상에 형성된 전극(310, 311)과 유기물 페이스트 패턴(320, 321)과 동일하다. 다만, 실시예 3에서는 도 3a의 (a) 및 (b)에서 상부 세라믹 시트(301) 상에 커패시터 전극이 형성되지 않고 시트의 적층 및 소성 후인 도 1a의 (c)에서 형성되었으나, 본 실시예에서는 상부 세라믹 시트(401) 상에 커패 시터 전극(412)을 미리 형성하여 시트들을 적층한 다음 압착한다. 이러한 적층물은 단위 소자별로 또는 원하는 복수개의 소자를 주기적으로 절단한다.
도 4a의 (c)에서는 상기 절단된 적층물 내의 각종 바인더 등 유기물 성분을 모두 제거하기 위하여 약 300℃ 정도에서 가열하여 베이크 아웃(Bake-out)시킨 후 온도를 상승시켜 적당한 소성 온도(예를 들면 약 1,100℃)에서 적층물을 소성한다. 상기 적층물을 소성하게 되면 상기 유기물 페이스트 패턴은 제거되고, 유기물 페이스트 패턴이 있었던 곳에 진동홈이 형성된다. 이 때, 실시예 3에서와 같이 적층물의 절단 전에 적층물을 소성한 다음, 이를 절단할 수 있다.
도 4의 (d) 및 (e)에서는 도 3a의 (e) 및 (f)에서와 같이, 절단된 소자의 양단에 외부 전극(440)을 형성한 후에 이를 소성하고, 상기 외부로 노출된 커패시터 전극(413)을 트리밍하여 원하는 주파수를 조정한 다음, 외부로 노출된 커패시터 전극(413)을 보호하는 보호층(450)을 형성하여 진동 소자를 완성한다.
이와 같은 제조 공정으로 형성된 진동 소자는 실시예 3에 비해서 구조와 효과는 같지만 제조 공정이 좀 더 간단해져서 제조 단가를 줄일 수 있다. 따라서, 실시예 3과 같은 방법은 고수율로 진동 소자를 제작할 수 있다.
본 발명은 기본적인 진동 소자 구조에 병렬 및 직렬로 캐패시터를 부가하여 이들의 캐패시턴스 값을 조절함으로써, 공진 및 반공진 주파수를 조절하여 진동 주파수를 변화시킬 수가 있기 때문에 주파수의 정밀한 조정 및 튜닝이 가능하다.
[실시예 5]
전술된 실시예 1 내지 4에서는 시트 상에 유기물 페이스트 패턴을 형성한 후 이를 소성에 의해 제거함으로써 유기물 페이스트 패턴을 형성되었던 위치에 진동홈을 형성한 소위 볼록법이 설명되었다. 본 실시예 5에서는 진동홈이 형성될 위치의 시트에 관통 구멍을 형성한 후 이를 적층하여 진동홈을 형성하는 오목법에 대해 설명하고자 한다.
도 5에는 실시예 1의 진동 소자를 오목법에 의해 제조하는 공정을 도시한다. 도 5의 (a)에서는 병렬로 형성된 각각의 단위 소자에 대응하는 내부 전극(510)이 형성된 압전체 시트(500)와, 상기 압전체 시트(500)의 상부에 배치되고 상기 내부 전극(510)에 대응하는 진동홈이 될 관통 구멍(500a1)이 형성된 상부 진동홈 시트(500a)와, 상기 상부 진동홈 시트(500a)의 상부에 배치되고 커패시터 전극(512)이 형성된 상부 세라믹 시트(501)와, 상기 압전체 시트(500)의 하부에 배치되고 (도 5의 (b)에서 형성될) 내부 전극(511)에 대응하는 진동홈이 될 관통 구멍(500b1)이 형성된 하부 진동홈 시트(500b)와, 상기 하부 진동홈 시트(500b)의 하부에 배치된 하부 세라믹 시트(502)와, 상기 상부 세라믹 시트(501)의 상부에 배치되는 커패시터 시트(503)를 적층한다.
도 5의 (b)에서는 상기 관통 구멍(500a1, 500b1) 내에 카본 페이스트나 유기물 페이스트(500a2, 500b2)를 충전한다. 이는 각 시트를 적층한 후 절단 전에 압착을 행하게 되는 데 압착시 압착 압력에 의해 진동홀이 함몰되는 것을 막기 위한 것이다. 그러나 압착시 발생하는 함몰량이 제품에 영향을 주지 않는 범위 내에서 상기 관통 구멍(500a1, 500b1) 내에는 카본 페이스트나 유기물 페이스트(500a2, 500b2)를 충전하지 않을 수도 있다. 이상의 사항들은 이하 실시예에서도 동일하게 적용될 수 있다. 또한, 상기 압전체 시트(500)의 하부면에는 상부면에 형성된 내부 전극(510)에 대응하는 내부 전극(511)을 형성한다. 이때, 내부 전극(511)은 상기 하부 진동홈 시트(500b)의 관통 구멍(500b1) 내에 유기물 페이스트(500b2)를 충전하는 경우, 유기물 페이스트(500b2) 위에 형성할 수도 있다. 본 실시예 5의 진동 소자에 형성된 전극은 실시예 1에서와 동일한 형태로 형성된다. 이들 시트는 적층된 후 도 1a의 (c) 내지 (f) 공정을 거쳐 진동 소자로서 완성된다. 이들 공정에 대한 설명은 중복을 피하기 위하여 생략한다. 이때 커패시터 전극 트리밍 과정도 실기예1의 트리밍 과정을 적용할 수 있음은 물론이다.
커패시터 시트(503) 상에 형성되는 커패스터 전극의 형성 순서에 따라 본 실시예는 실시예 2에도 적용될 수 있다.
[실시예 6]
본 실시예 6에서는 진동홈이 형성될 위치의 시트에 관통 구멍을 형성한 후 이를 적층하여 진동홈을 형성하는 오목법을 이용하여 실시예 3의 진동 소자를 제조하고자 한다.
도 6에는 실시예 3의 진동 소자를 오목법에 의해 제조하는 공정을 도시한다. 도 6의 (a)에서는 내부 전극(610)이 형성된 압전체 시트(600)와, 상기 압전체 시트(600)의 상부에 배치되고 상기 내부 전극(610)에 대응하는 진동홈이 될 관통 구멍(600a1)이 형성된 상부 진동홈 시트(600a)와, 상기 상부 진동홈 시트(600a)의 상부에 배치되는 상부 세라믹 시트(601)와, 상기 압전체 시트(600)의 하부에 배치되고 (도 6의 (c)에서 형성될) 내부 전극(611)에 대응하는 진동홈이 될 관통 구멍(600b1)이 형성된 하부 진동홈 시트(600b)와, 상기 하부 진동홈 시트(600b)의 하부에 배치된 하부 세라믹 시트(602)를 적층한다.
도 6의 (b)에서는 상기 관통 구멍(600a1, 600b1) 내에 카본 페이스트나 유기물 페이스트(600a2, 600b2)를 충전한다. 그 다음, 도 6의 (c)에서는 상기 하부 진동홈 시트(600b)의 관통 구멍(600b1) 내에 충전된 유기물 페이스트(600b2) 위에 내부 전극(610)에 대응하는 내부 전극(611)을 형성한다. 이 때, 내부 전극(611)은 상기 압전체 시트(600)의 하부면에 형성될 수도 있다. 본 실시예 5의 진동 소자에 형성된 전극은 실시예 3에서와 동일한 형태로 형성된다. 이들 시트는 적층된 후 도 3a의 (c) 내지 (f) 공정을 거쳐 진동 소자로서 완성된다. 이들 공정에 대한 설명은 중복을 피하기 위하여 생략한다. 이때 커패시터 전극 트리밍 과정도 실기예1의 트리밍 과정을 적용할 수 있음은 물론이다.
커패시터 시트(603) 상에 형성되는 커패스터 전극의 형성 순서에 따라 본 실시예는 실시예 4에도 적용될 수 있다.
[실시예 7]
본 실시예 7은 본 발명을 기존의 벌크형 세라믹 진동 소자의 제조 방법에 적용시킨 예이다. 즉, 전술된 실시예 1 내지 6에서 각각의 시트를 적층 및 압착하여 이를 소성하지만, 기존의 벌크형 세라믹 진동 소자의 제조 방법에서는 각각의 시트 대신 세라믹 소체를 가압 성형 및 소성한 후, 이들을 적절한 크기로 다시 절단 연마한 다음, 이들을 서로 접착시켜 진동소자를 완성한다. 도 7은 실시예 1, 2, 또는 5에 의해 제조된 커패시터가 병렬로 부가된 진동 소자를, 도 8은 실시예 3, 4, 또는 6에 의해 제조된 커패시터가 직렬고 부가된 진동 소자를 기존의 벌크형 세라믹 진동 소자의 제조 방법에 따라 제조하는 공정이 도시되어 있다.
즉, 도 7 및 도 8에 도시된 바와 같이, 압전체용 세라믹 분말을 이용하여 일반적인 분말 성형법 등으로 사각 형상으로 가압 성형하여 세라믹 성형체를 제조하고 이러한 성형체를 소성하고 원하는 주파수에 해당하는 두께에 도달할 때까지 다이싱쏘(Dicing Saw)를 이용하여 절단 및 연마(Polishing)하여 원하는 크기의 세라믹 소체(700 내지 703, 800 내지 802)로 가공한다. 이 때, 세라믹 소체(701, 801)의 하부면과 세라믹 소체(702, 802)의 상부면에는 진동홈이 형성되도록 그에 대응하는 주형을 이용하여 성형한 다음, 이를 소성, 연마 가공한다. 이렇게 하여 적절한 크기(두께)로 가공된 세라믹 소체의 상부 및 하부의 각각에 스퍼터링(Sputtering) 등의 전극 형성 방법을 이용하여 전극(710 내지 713, 810 내지 812)을 형성하고 압전체를 분극(Polling)처리 한다. 이때, 전극(710 내지 713, 810 내지 812)은 실시예 1 및 실시예 3에서 형성된 전극(110 내지 113, 310 내지 312)과 동일한 형상을 갖는다. 한편, 분극은 세라믹 소체에 압전성을 부여하기 위한 것으로 세라믹 소체의 내부 전극에 전계를 가하여 전기 쌍극자를 한쪽으로 배향시키는 공정이다.
이와 같이 전극(710 내지 713, 810 내지 812) 형성 및 분극 처리된 세라믹 소체(700 내지 703, 800 내지 802)는 에폭시(Epoxy) 등의 접착제(730, 830)를 이용하여 접착 결합시킨다. 이들 소체의 접착 후에는 절단 및 외부 전극(740, 840)의 형성 및 에폭시 몰딩 또는 SMD(Surface Mount Device)용 패키지를 하여 진동 소자 를 완성한다. 이때 접착된 소체를 절단하기 전 또는 후에 노출된 커패시터 전극(713, 812)을 실시예1과 동일한 방법으로 트리밍하여 주파주를 조정한다.
상기와 같은 구성에 의한 본 발명의 진동 소자는, 정밀 주파수 조정 또는 튜닝을 할 수 있도록 소체의 표면에 트리밍 또는 튜닝 패턴을 형성하고, 소자를 제조하는 공정에서 트리밍 또는 튜닝을 행하여 생산 수율의 향상시킬 수 있어서, 고정밀의 세라믹 진동 소자 및 그 제조 방법을 제공할 수 있다.
즉, 종래 기술의 진동 소자에 커패시터를 직렬 또는 병렬로 연결한 후, 트리밍에 의하여 간단하게 진동 주파수를 조절할 수 있다.

Claims (10)

  1. 상하부에 상부 및 하부 내부 전극이 각각 형성된 압전 세라믹층과,
    상기 압전 세라믹층의 상부 및 하부에 각각 적층된 상부 및 하부 세라믹층과,
    상하에 커패시터 전극이 각각 형성되고 상기 상부 세라믹층의 상부에 적층된 커패시터 세라믹층과,
    상기 압전 세라믹층과 상부 및 하부 세라믹층과 커패시터 세라믹층의 외부에 형성된 2개의 외부 단자를 포함하고,
    상기 외부 단자의 어느 하나는 상기 내부 전극의 어느 하나 및 커패시터 전극의 어느 하나와 연결되고, 상기 외부 단자의 다른 하나는 상기 내부 전극의 다른 하나 및 커패시터 전극의 다른 하나와 연결되고,
    상기 내부 전극과 상부 및 하부 세라믹 사이에는 진동홈이 구비되고,
    상기 커패시터 전극중 외부로 노출되는 커패시터 전극의 일부가 끊겨 트리밍된 것을 특징으로 하는 진동 소자.
  2. 상하부에 상부 및 하부 내부 전극이 각각 형성된 압전 세라믹층과,
    상기 압전 세라믹층의 상부 및 하부에 각각 적층된 상부 및 하부 세라믹층과,
    상기 압전 세라믹층과 상부 및 하부 세라믹층의 외부에 형성된 2개의 외부 단자를 포함하고,
    상기 상부 세라믹층의 상부에는 상기 상부 내부 전극과 일부가 중첩되는 커패시터 전극이 형성되고,
    상기 외부 단자의 어느 하나는 상기 압전 세라믹층의 하부에 형성된 내부 전극과 연결되고, 상기 외부 단자의 다른 하나는 상기 커패시터 전극과 연결되고,
    상기 내부 전극과 상부 및 하부 세라믹 사이에는 진동홈이 구비된 것을 특징으로 하는 진동 소자.
  3. 청구항 2에 있어서, 상기 커패시터 전극 중 외부로 노출되는 커패시터 전극은 트리밍에 의해 일부를 끊어 형성되는 것을 특징으로 하는 진동 소자.
  4. 청구항 1 또는 청구항 2에 있어서, 상기 커패시터 전극 중 외부로 노출되는 커패시터 전극은 하나 이상의 빗살을 포함하는 빗형으로 형성된 것을 특징으로 하는 진동 소자.
  5. 청구항 1 또는 청구항 2에 있어서, 상기 상부 또는 하부 세라믹층은 진동홈 형성을 위한 관통 구멍이 구비된 제1 세라믹층과 상기 관통 구멍을 덮는 제2 세라믹층을 포함하는 것을 특징으로 하는 진동 소자.
  6. 내부 전극과 진동홈을 포함하는 세라믹층과, 커패시터 전극을 포함하고 상기 세라믹측 상에 적층된 커패시터 세라믹층을 포함하는 진동 소자를 마련하는 단계와,
    상기 커패시터 전극 중 외부로 노출된 커패시터 전극의 일부를 끊어 트리밍하는 단계를 더 포함하는 것을 특징으로 하는 진동 소자의 제조 방법.
  7. 청구항 6에 있어서, 상기 외부로 노출된 커패시터 전극은 하나 이상의 빗살을 포함하는 빗형으로 형성하고, 상기 트리밍하는 단계는 상기 빗형의 커패시터 전극에서 빗살의 일부를 끊는 것을 특징으로 하는 진동 소자의 제조 방법.
  8. 청구항 6에 있어서, 상기 외부로 노출된 커패시터 전극의 일부를 트리밍하는 단계는 레이저광 식각, 적외선 식각 또는 다이싱쏘를 이용하여 커패시터 전극을 끊는 것을 특징으로 하는 진동 소자의 제조 방법.
  9. 청구항 6에 있어서, 상기 세라믹층은 원하는 조성의 슬러리로 제조된 성형 시트를 포함하고, 이들 성형 시트는 적층 후 소성되는 것을 특징으로 하는 진동 소자의 제조 방법.
  10. 청구항 6에 있어서, 상기 세라믹층은 원하는 조성의 세라믹 분말을 가압 성형 및 소성하고 이를 연마하여 제조된 세라믹 소체를 포함하고, 이들 세라믹 소체는 적층되며 접착제로 결합된 것을 특징으로 하는 진동 소자의 제조 방법.
KR1020040033095A 2004-05-11 2004-05-11 주파수 조정 진동 소자 및 그를 제조하는 방법 KR100552594B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040033095A KR100552594B1 (ko) 2004-05-11 2004-05-11 주파수 조정 진동 소자 및 그를 제조하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040033095A KR100552594B1 (ko) 2004-05-11 2004-05-11 주파수 조정 진동 소자 및 그를 제조하는 방법

Publications (2)

Publication Number Publication Date
KR20050108054A KR20050108054A (ko) 2005-11-16
KR100552594B1 true KR100552594B1 (ko) 2006-02-22

Family

ID=37284289

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040033095A KR100552594B1 (ko) 2004-05-11 2004-05-11 주파수 조정 진동 소자 및 그를 제조하는 방법

Country Status (1)

Country Link
KR (1) KR100552594B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101243868B1 (ko) 2009-12-14 2013-03-20 한국전자통신연구원 가변 축전층이 내장된 능동형 압전 에너지변환 소자 및 그 제조 방법
US10109424B2 (en) 2014-04-22 2018-10-23 Industry-Academic Cooperation Foundation Yonsei University Multilayer ceramic capacitor using poling process for reduction of vibration

Also Published As

Publication number Publication date
KR20050108054A (ko) 2005-11-16

Similar Documents

Publication Publication Date Title
US8186027B2 (en) Method of fabricating a piezoelectric vibrator
JPH1051261A (ja) 圧電共振子とその製造方法およびそれを用いた電子部品
US4652784A (en) Trapped-energy mode resonator and method of manufacturing the same
KR100430753B1 (ko) 압전 소자 및 그의 제조방법
US5889357A (en) Piezoelectric oscillation device and surface acoustic wave device
KR100552594B1 (ko) 주파수 조정 진동 소자 및 그를 제조하는 방법
KR100490502B1 (ko) 압전체 진동소자 및 그 제조 방법
KR100490501B1 (ko) 압전체 진동소자 및 그 제조 방법
KR100852162B1 (ko) 압전 진동 소자
KR100697851B1 (ko) 질량하중효과를 이용하여 발진주파수가 조절된 진동소자및 이를 이용한 압전 레조네이터
JP2007227751A (ja) 電子部品およびその製造方法
JPH0818392A (ja) 圧電フィルタ
KR100675781B1 (ko) 주파수 조정 진동 소자 및 이의 제조 방법
JP2006187000A (ja) 質量荷重効果を利用したシアモード振動素子及びこれを利用した圧電共振器
JP4578176B2 (ja) 圧電共振子及びフイルタ
KR100790811B1 (ko) 진동 소자 및 그 제조 방법
JP2004282621A (ja) 容量内蔵型圧電共振子及びその周波数調整方法
KR20060074017A (ko) 적층형 두께 미끄럼모드 진동소자와 이를 이용한 압전레조네이터
JP3301901B2 (ja) 圧電共振子
JP2004282619A (ja) 容量内蔵型圧電共振子及びその周波数調整方法
JPH0666634B2 (ja) エネルギー閉じ込め形圧電フィルタ
JP2001177371A (ja) 圧電共振装置および共振周波数の調整方法
JPH11145763A (ja) 圧電共振部品およびその分極処理方法
JP2003133891A (ja) 積層圧電振動子
JPH11145765A (ja) 圧電共振部品およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130207

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140210

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150210

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160205

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170210

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180205

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190208

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20200207

Year of fee payment: 15