KR100548609B1 - 초장 명령어 프로세서의 효율적인 서브-명령 에뮬레이션 - Google Patents
초장 명령어 프로세서의 효율적인 서브-명령 에뮬레이션 Download PDFInfo
- Publication number
- KR100548609B1 KR100548609B1 KR1020000012374A KR20000012374A KR100548609B1 KR 100548609 B1 KR100548609 B1 KR 100548609B1 KR 1020000012374 A KR1020000012374 A KR 1020000012374A KR 20000012374 A KR20000012374 A KR 20000012374A KR 100548609 B1 KR100548609 B1 KR 100548609B1
- Authority
- KR
- South Korea
- Prior art keywords
- vliw
- sub
- instruction
- exception
- instructions
- Prior art date
Links
- 238000000034 method Methods 0.000 claims description 33
- 230000007246 mechanism Effects 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 10
- 230000009471 action Effects 0.000 claims description 9
- 230000003213 activating effect Effects 0.000 claims 1
- 230000008569 process Effects 0.000 description 8
- 230000006870 function Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/3017—Runtime instruction translation, e.g. macros
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30101—Special purpose registers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3853—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution of compound instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3885—Concurrent instruction execution, e.g. pipeline, look ahead using a plurality of independent parallel functional units
Abstract
Description
Claims (22)
- 초장 명령어(VLIW) 프로세서에서 서브 명령을 효율적으로 에뮬레이팅하기 위한 방법으로서, 상기 방법은:VLIW 프로그램 내의 VLIW 명령 실행 중 예외 상황을 수신하고; 이때 상기 예외 상황이란 VLIW 명령의 한 개 이상의 서브 명령이 소프트웨어적 에뮬레이션을 필요로 하는 것을 말하며,한 개 이상의 서브 명령의 한 개 이상의 부분을 소프트웨어적으로 에뮬레이팅하여 그 에뮬레이션 결과를 저장하며;소프트웨어적인 에뮬레이션을 필요로 하지 않는 VLIW 명령의 나머지 서브 명령을 하드웨어적으로 선택적으로 실행하고;소프트웨어적으로 에뮬레이팅된 한 개 이상의 서브 명령에서의 저장 결과를 하드웨어적으로 실행된 나머지 서브 명령에서의 결과와 조합하며; 그리고VLIW 프로그램 실행을 다시 시작하는; 이상의 단계로 구성되는 것을 특징으로 하는 방법.
- 제 1 항에 있어서, 한 개 이상의 서브 명령 중 한 개 이상의 부분을 소프트웨어적으로 에뮬레이팅하는 작용은:VLIW 프로세서 내의 다수의 레지스터로부터 상태를 저장하고;VLIW 프로세서를 특권 모드에 위치시키며; 그리고에뮬레이션 실행을 위해 트랩 핸들러를 작동시키는; 이상의 단계로 구성되는 것을 특징으로 하는 방법.
- 제 2 항에 있어서, 다수의 레지스터로부터 상태를 저장하는 작용은 다수의 레지스터와 동일한 반도체 칩 상에 위치하는 다수의 섀도 레지스터에 상태를 저장하는 단계를 포함하는 것을 특징으로 하는 방법.
- 제 2 항에 있어서, 트랩 핸들러를 작동시키는 작용은:예외 상황을 유발한 서브 명령을 표시하는 예외 레지스터를 판독하고; 그리고우선 순위대로 예외 상황을 유발한 서브 명령들을 에뮬레이팅하는; 이상의 단계로 구성되는 것을 특징으로 하는 방법.
- 제 1 항에 있어서, 나머지 서브 명령들을 하드웨어적으로 선택적으로 실행하는 작용은:에뮬레이팅될 필요가 없는 나머지 서브 명령들의 실행을 작동시키고;작동 중인 나머지 서브 명령들만이 실행되도록 VLIW 명령을 실행하며; 그리고예외 상황 처리를 진행하기 위해 VLIW 명령 실행 후 트랩을 발생시키는; 이상의 단계로 구성되는 것을 특징으로 하는 방법.
- 제 5 항에 있어서, 나머지 서브 명령의 실행을 작동시키는 작용은:작동 레지스터에 작동 신호 패턴을 저장하고; 이때 작동 레지스터의 각각의 비트는 상응하는 서브 명령이 작동하는 지를 표시하며, 그리고하드웨어 기능 유닛이 작동 중인 서브 명령만을 실행하도록 VLIW 프로세서의 하드웨어 기능 유닛에 작동 레지스터로부터의 작동 신호 패턴을 적용하는; 이상의 단계로 구성되는 것을 특징으로 하는 방법.
- 제 1 항에 있어서, 소프트웨어적으로 에뮬레이팅된 한 개 이상의 서브 명령으로부터 저장된 결과를 조합하는 작용은:VLIW 프로세서의 레지스터 파일에 한 개 이상의 서브 명령에 대한 결과를 이송하는; 단계로 구성되는 것을 특징으로 하는 방법.
- 제 1 항에 있어서, 한 개 이상의 서브 명령을 소프트웨어적으로 에뮬레이팅하는 작용은:나머지 서브 명령들을 하드웨어적으로 선택적으로 에뮬레이팅하는 작용 이후에 발생하는 것을 특징으로 하는 방법.
- 제 1 항에 있어서, VLIW 명령 중 각각의 서브 명령은 VLIW 프로세서의 연산 작용을 실행하는 다른 하드웨어 기능 유닛을 제어하는 것을 특징으로 하는 방법.
- 제 1 항에 있어서, 한 개 이상의 서브 명령 중 한 개 이상의 부분을 소프트웨어적으로 에뮬레이팅하는 작용은:한 개 이상의 서브 명령에 대한 예외 상황을 처리하는; 단계를 포함하는 것을 특징으로 하는 방법.
- 초장 명령어(VLIW) 프로세서에서 서브 명령들을 효율적으로 에뮬레이팅하기 위한 방법으로서, 상기 방법은:VLIW 프로그램 내의 VLIW 명령 실행 중 예외 상황을 수신하고; 이때 상기 예외 상황이란 VLIW 명령의 한 개 이상의 서브 명령이 소프트웨어적 에뮬레이션을 필요로 하는 것을 말하며,한 개 이상의 서브 명령의 한 개 이상의 부분을 소프트웨어적으로 에뮬레이팅하여 그 에뮬레이션 결과를 저장하며; 이때 상기 에뮬레이팅 작용은:VLIW 프로세서 내의 다수의 레지스터로부터 상태를 저장하고;VLIW 프로세서를 특권 모드에 위치시키며;예외 상황을 유발한 서브 명령을 표시하는 예외 레지스터를 판독하고; 그리고우선 순위에 따라 예외 상황을 유발한 서브 명령들을 에뮬레이팅하고;작동 레지스터에 작동 신호 패턴을 저장하고; 이때 작동 레지스터의 각각의 비트는 상응하는 서브 명령이 작동하는 지를 표시하며,하드웨어 기능 유닛이 작동 서브 명령들만을 실행하도록 VLIW 프로세서의 하드웨어 기능 유닛에 작동 레지스터로부터의 작동 신호 패턴을 적용하며;작동 중인 나머지 서브 명령들만이 실행되도록 VLIW 명령을 실행하고;예외 상황 처리를 진행하기 위해 VLIW 명령이 실행된 후에 트랩을 발생시키며;소프트웨어적으로 에뮬레이팅된 한 개 이상의 서브 명령에서의 저장 결과를 하드웨어적으로 실행된 나머지 서브 명령에서의 결과와 조합하며; 그리고VLIW 프로그램 실행을 다시 시작하는; 이상의 단계로 구성되는 것을 특징으로 하는 방법.
- 초장 명령어(VLIW) 명령의 서브 명령을 효율적으로 에뮬레이팅하는 장치로서, 상기 장치는:VLIW 명령을 포함하는 VLIW 프로그램을 실행하기 위한, VLIW 프로세서;VLIW 명령 중 한 개 이상의 서브 명령이 소프트웨어적 에뮬레이션을 필요로 하는 경우 VLIW 명령 실행 중 예외를 발생시키도록 배치되는, 예외 발생 메카니즘;한 개 이상의 서브 명령 중 한 개 이상의 부분을 소프트웨어적으로 에뮬레이팅하고 그 에뮬레이션 결과를 저장하도록 배치되는, 에뮬레이션 메카니즘;소프트웨어적 에뮬레이션을 필요로 하지 않는 VLIW 명령의 나머지 서브 명령을 실행하기 위해 VLIW 프로세서 내의 하드웨어 기능 유닛을 선택적으로 작동시키도록 배치되는, 작동 메카니즘; 그리고소프트웨어적으로 에뮬레이팅된 한 개 이상의 서브 명령에서의 저장 결과를 하드웨어적으로 실행된 나머지 서브 명령에서의 결과와 조합하도록 배치되는 조합 메카니즘;으로 구성되는 것을 특징으로 하는 장치.
- 제 12 항에 있어서, 상기 에뮬레이션 메카니즘은:VLIW 프로세서 내의 다수의 레지스터로부터 상태를 저장하고;VLIW 프로세서를 특권 모드에 위치시키며; 그리고에뮬레이션 실행을 위해 트랩 핸들러를 작동시키도록; 배치되는 것을 특징으로 하는 장치.
- 제 13 항에 있어서, 다수의 레지스터로부터 상태 정보를 저장하기 위해, 다수의 레지스터와 동일한 반도체 칩 상에 위치하는, 다수의 섀도 레지스터를 추가로 포함하는 것을 특징으로 하는 장치.
- 제 13 항에 있어서, 에뮬레이션 메카니즘은:예외 상황을 유발한 에뮬레이션 메카니즘을 표시하는 예외 레지스터를 판독하고; 그리고우선 순위에 따라 예외를 유발한 서브 명령들을 에뮬레이팅하도록; 배치되는 것을 특징으로 하는 장치.
- 제 12 항에 있어서, 소프트웨어적 에뮬레이션을 필요로 하지 않는 VLIW 명령의 나머지 서브 명령들을 VLIW 명령이 실행한 후에, 트랩을 발생시키도록 배치되는 트랩 발생 메카니즘을 추가로 포함하는 것을 특징으로 하는 장치.
- 제 16 항에 있어서, 작동 메카니즘은:작동 레지스터에 작동 신호 패턴을 저장하고; 이때 작동 레지스터의 각각의 비트는 상응하는 서브 명령이 작동하는 지를 표시하며, 그리고다수의 하드웨어 기능 유닛이 작동하는 서브 명령들만을 실행하도록 VLIW 프로세서의 다수의 하드웨어 기능 유닛에 작동 레지스터로부터의 작동 신호 패턴을 적용하도록; 배치되는 것을 특징으로 하는 장치.
- 제 12 항에 있어서, 상기 조합 메카니즘은 소프트웨어적으로 에뮬레이팅된 한 개 이상의 서브 명령에 대한 결과를, VLIW 프로세서의 레지스터 파일에 이송하도록 배치되는 것을 특징으로 하는 장치.
- 제 12 항에 있어서, VLIW 명령의 각각의 서브 명령은 VLIW 프로세서의 연산 작용을 실행하는 다른 하드웨어 기능 유닛을 제어하는 것을 특징으로 하는 장치.
- 제 12 항에 있어서, 에뮬레이션 메카니즘은 한 개 이상의 서브 명령에 대한 예외 상황을 처리하도록 배치되는 것을 특징으로 하는 장치.
- 초장 명령어(VLIW) 명령에서 서브 명령을 효율적으로 에뮬레이팅하기 위한 장치로서; 상기 장치는:VLIW 명령을 포함하는 VLIW 프로그램을 실행하기 위한, VLIW 프로세서;VLIW 명령 중 한 개 이상의 서브 명령이 소프트웨어적 에뮬레이션을 필요로 할 경우 VLIW 명령의 실행 중 예외를 발생시키도록 배치되는, 예외 발생 메카니즘;소프트웨어적으로 한 개 이상의 서브 명령 중 한 개 이상의 부분을 에뮬레이팅하도록, 그리고 그 에뮬레이션 결과를 저장하도록 배치되는, 에뮬레이션 메카니즘; 이때 상기 에뮬레이션 메카니즘은:VLIW 프로세서 내의 다수의 레지스터로부터 상태를 저장하고;VLIW 프로세서를 특권 모드에 위치시키며;우선 순위에 따라 예외 상황을 발생시킨 서브 명령들을 에뮬레이팅하도록; 배치되고,소프트웨어적 에뮬레이션을 필요로 하지 않는 VLIW 명령의 나머지 서브 명령들만을 실행하기 위해 VLIW 프로세서 내의 하드웨어 기능 유닛을 선택적으로 작동시키도록 배치되는, 작동 메카니즘; 이때 상기 작동 메카니즘은:작동 레지스터에 작동 신호 패턴을 저장하고; 이때 작동 레지스터의 각각의 비트는 상응하는 서브 명령이 작동하는 지를 나타내고, 그리고하드웨어 기능 유닛이 작동 중인 서브 명령들만을 실행하도록 VLIW 프로세서의 하드웨어 기능 유닛에 작동 레지스터로부터의 작동 신호 패턴을 적용하도 록; 배치되며,소프트웨어적 에뮬레이션을 필요로 하지 않는 VLIW 명령의 나머지 서브 명령들을 VLIW 명령이 실행한 후에, 트랩을 발생시키도록 배치되는, 트랩 발생 메카니즘; 그리고소프트웨어적으로 에뮬레이팅된 한 개 이상의 서브 명령에서의 저장 결과를 하드웨어적으로 실행된 나머지 서브 명령들에서의 결과와 조합하도록 배치되는, 조합 메카니즘;으로 구성되는 것을 특징으로 하는 장치.
- 초장 명령어(VLIW) 명령의 서브 명령들을 효율적으로 에뮬레이팅하는 컴퓨터 시스템으로서, 상기 시스템은:제 2 저장 장치;VLIW 명령을 포함하는 VLIW 프로그램을 실행하기 위한 VLIW 프로세서;VLIW 명령의 한 개 이상의 서브 명령이 소프트웨어적 에뮬레이션을 필요로 하는 경우 VLIW 명령의 실행 중 예외를 발생시키도록 배치되는, VLIW 프로세서 내의 예외 발생 메카니즘;한 개 이상의 서브 명령 중 한 개 이상의 부분을 소프트웨어적으로 에뮬레이팅하여 그 에뮬레이션 결과를 저장하도록 배치되는, VLIW 프로세서 내의 에뮬레이션 메카니즘;소프트웨어적 에뮬레이션을 필요로 하지 않는 VLIW 명령의 나머지 서브 명령만을 실행하기 위해 VLIW 프로세서 내의 하드웨어 기능 유닛을 선택적으로 작동시 키도록 배치되는, VLIW 프로세서 내의 작동 메카니즘; 그리고소프트웨어적으로 에뮬레이팅된 한 개 이상의 서브 명령에서의 저장 결과를 하드웨어적으로 실행된 나머지 서브 명령에서의 결과와 조합하도록 배치되는, VLIW 프로세서 내의 조합 메카니즘;으로 구성되는 것을 특징으로 하는 컴퓨터 시스템.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/273,602 US6405300B1 (en) | 1999-03-22 | 1999-03-22 | Combining results of selectively executed remaining sub-instructions with that of emulated sub-instruction causing exception in VLIW processor |
US09/273,602 | 1999-03-22 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010006789A KR20010006789A (ko) | 2001-01-26 |
KR100548609B1 true KR100548609B1 (ko) | 2006-02-01 |
Family
ID=23044652
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000012374A KR100548609B1 (ko) | 1999-03-22 | 2000-03-13 | 초장 명령어 프로세서의 효율적인 서브-명령 에뮬레이션 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6405300B1 (ko) |
EP (1) | EP1039376B1 (ko) |
JP (1) | JP4465081B2 (ko) |
KR (1) | KR100548609B1 (ko) |
DE (1) | DE60039808D1 (ko) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4825357B2 (ja) * | 2001-04-05 | 2011-11-30 | 富士通株式会社 | シミュレーション方法、その方法をコンピュータに実行させるプログラムおよびそのプログラムを記録した記録媒体 |
US20040054877A1 (en) * | 2001-10-29 | 2004-03-18 | Macy William W. | Method and apparatus for shuffling data |
KR100464406B1 (ko) * | 2002-02-08 | 2005-01-03 | 삼성전자주식회사 | 가변길이 vliw 명령어를 위한 디스패치 장치 및 방법 |
JP2007058731A (ja) * | 2005-08-26 | 2007-03-08 | Matsushita Electric Ind Co Ltd | プロセッサ、及び並列命令実行対応デバッグ装置 |
US9361114B1 (en) * | 2005-12-06 | 2016-06-07 | Azul Systems, Inc. | Instruction based interrupt masking for managing interrupts in a computer environment |
JP2007164243A (ja) * | 2005-12-09 | 2007-06-28 | Fuji Xerox Co Ltd | コントロール装置および記憶装置の有効利用方法 |
US9710270B2 (en) * | 2010-12-20 | 2017-07-18 | International Business Machines Corporation | Exception control method, system, and program |
US11573802B2 (en) * | 2019-10-23 | 2023-02-07 | Texas Instruments Incorporated | User mode event handling |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0474297B1 (en) * | 1990-09-05 | 1998-06-10 | Koninklijke Philips Electronics N.V. | Very long instruction word machine for efficient execution of programs with conditional branches |
JP3442225B2 (ja) * | 1996-07-11 | 2003-09-02 | 株式会社日立製作所 | 演算処理装置 |
US6065106A (en) * | 1996-12-20 | 2000-05-16 | Texas Instruments Incorporated | Resuming normal execution by restoring without refetching instructions in multi-word instruction register interrupted by debug instructions loading and processing |
US5881280A (en) | 1997-07-25 | 1999-03-09 | Hewlett-Packard Company | Method and system for selecting instructions for re-execution for in-line exception recovery in a speculative execution processor |
US6038652A (en) | 1998-09-30 | 2000-03-14 | Intel Corporation | Exception reporting on function generation in an SIMD processor |
-
1999
- 1999-03-22 US US09/273,602 patent/US6405300B1/en not_active Expired - Lifetime
-
2000
- 2000-03-13 EP EP00200878A patent/EP1039376B1/en not_active Expired - Lifetime
- 2000-03-13 DE DE60039808T patent/DE60039808D1/de not_active Expired - Lifetime
- 2000-03-13 KR KR1020000012374A patent/KR100548609B1/ko active IP Right Grant
- 2000-03-21 JP JP2000079047A patent/JP4465081B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE60039808D1 (de) | 2008-09-25 |
EP1039376A1 (en) | 2000-09-27 |
US6405300B1 (en) | 2002-06-11 |
JP4465081B2 (ja) | 2010-05-19 |
EP1039376B1 (en) | 2008-08-13 |
JP2000284964A (ja) | 2000-10-13 |
KR20010006789A (ko) | 2001-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100571322B1 (ko) | 파이프라인식 프로세서에서의 예외 취급 방법, 장치 및시스템 | |
RU2263949C2 (ru) | Перезапускаемые транслированные команды | |
KR20010030587A (ko) | 데이터 처리장치 | |
JPS58151655A (ja) | 情報処理装置 | |
JPH07248897A (ja) | コンピュータ・システムにおける例外からの回復方法、及びそのための装置 | |
WO2007002408A2 (en) | Computer processor pipeline with shadow registers for context switching, and method | |
WO2002033570A2 (en) | Digital signal processing apparatus | |
KR100548609B1 (ko) | 초장 명령어 프로세서의 효율적인 서브-명령 에뮬레이션 | |
JPH10505444A (ja) | 処理システム、プロセッサ、命令ストリーム格納用メモリ及びコンパイラ | |
JP4569934B2 (ja) | 情報処理装置、例外制御回路及び例外制御方法 | |
JP3756410B2 (ja) | 述語データを提供するシステム | |
KR20040004617A (ko) | 컴퓨팅 시스템 | |
JPH1185513A (ja) | プロセッサ | |
WO2002050666A2 (en) | Method and apparatus for processing program loops in parallel | |
US11847455B2 (en) | Clearing register data using a write enable signal | |
JPH0461390B2 (ko) | ||
TW200535698A (en) | Apparatus and method for managing registersn in a processor to emulate a portion of a stack | |
EP1537480B1 (en) | Method and apparatus for handling nested interrupts | |
JPH03204030A (ja) | コンピュータ用プロセツサ | |
US5819081A (en) | Method of executing a branch instruction of jumping to a subroutine in a pipeline control system | |
JPS6236575B2 (ko) | ||
TWI249130B (en) | Semiconductor device | |
EP0211487A1 (en) | Conditional operations in computers | |
KR100246465B1 (ko) | 마이크로프로세서 스택 명령어의 수행사이클을 줄이기 위한 장치 및 그 방법 | |
JP2583614B2 (ja) | ベクトル演算装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130107 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140103 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150106 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160104 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180103 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20190103 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20200103 Year of fee payment: 15 |