KR100542192B1 - Plasma display device - Google Patents

Plasma display device Download PDF

Info

Publication number
KR100542192B1
KR100542192B1 KR1020040050748A KR20040050748A KR100542192B1 KR 100542192 B1 KR100542192 B1 KR 100542192B1 KR 1020040050748 A KR1020040050748 A KR 1020040050748A KR 20040050748 A KR20040050748 A KR 20040050748A KR 100542192 B1 KR100542192 B1 KR 100542192B1
Authority
KR
South Korea
Prior art keywords
board
plasma display
buffer
display panel
driver
Prior art date
Application number
KR1020040050748A
Other languages
Korean (ko)
Inventor
김준형
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040050748A priority Critical patent/KR100542192B1/en
Application granted granted Critical
Publication of KR100542192B1 publication Critical patent/KR100542192B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/46—Connecting or feeding means, e.g. leading-in conductors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J17/00—Gas-filled discharge tubes with solid cathode
    • H01J17/02—Details
    • H01J17/18—Seals between parts of vessels; Seals for leading-in conductors; Leading-in conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명에 따른 플라즈마 디스플레이 장치는, 플라즈마 디스플레이 패널; 상기 플라즈마 디스플레이 패널을 부착 지지하는 샤시 베이스; 및 상기 샤시 베이스의 플라즈마 디스플레이 패널 반대측에 설치되는 보드들을 포함하며, 상기 보드들 중 적어도 어느 하나는 상기 플라즈마 디스플레이 패널의 구동에 필요한 소정의 제어신호를 생성하는 제1 보드와, 상기 제1 보드와 전기적으로 연결되어 상기 제어신호를 상기 플라즈마 디스플레이 패널로 인가하는 적어도 하나의 제2 보드를 포함하고, 상기 제2 보드는 상기 플라즈마 디스플레이 패널의 전극과 전기적으로 연결되는 복수의 드라이버 IC와, 상기 제어신호를 버퍼링하여 상기 드라이버 IC로 인가하는 버퍼 IC를 구비한다.Plasma display device according to the invention, the plasma display panel; A chassis base to attach and support the plasma display panel; And boards disposed opposite the plasma display panel of the chassis base, wherein at least one of the boards includes: a first board generating a predetermined control signal required for driving the plasma display panel; At least one second board electrically connected to the control panel to apply the control signal to the plasma display panel, wherein the second board includes a plurality of driver ICs electrically connected to electrodes of the plasma display panel; A buffer IC for buffering and applying to the driver IC is provided.

PDP, 샤시베이스, 보드, 스캔, 구동보드, 버퍼보드, 드라이버IC, 버퍼IC, 신호전달경로, 임피던스, 노이즈PDP, chassis base, board, scan, drive board, buffer board, driver IC, buffer IC, signal transmission path, impedance, noise

Description

플라즈마 디스플레이 장치 {PLASMA DISPLAY DEVICE}Plasma Display Device {PLASMA DISPLAY DEVICE}

도 1은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 장치의 분해 사시도이다.1 is an exploded perspective view of a plasma display device according to a first embodiment of the present invention.

도 2는 도 1에 도시한 샤시 베이스의 부분 평면 구성도이다.FIG. 2 is a partial plan view of the chassis base shown in FIG. 1.

도 3은 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 장치에 있어 샤시 베이스의 부분 평면 구성도이다.3 is a partial plan view of a chassis base in the plasma display device according to the second embodiment of the present invention.

도 4는 종래기술에 따른 샤시 베이스의 부분 평면 구성도이다.4 is a partial plan view of a chassis base according to the prior art.

본 발명은 플라즈마 디스플레이 장치에 관한 것으로서, 보다 상세하게는 스캔 신호의 인가 구조를 개선한 플라즈마 디스플레이 장치에 관한 것이다.The present invention relates to a plasma display device, and more particularly, to a plasma display device having an improved structure of applying a scan signal.

주지된 바와 같이, 플라즈마 디스플레이 패널(Plasma Display Panel, 이하 PDP라 한다)은 방전 셀 내에서 일어나는 기체 방전에 의한 진공 자외선으로 형광체를 여기시켜 화상을 구현하는 표시 패널로서 표시용량과 휘도, 콘트라스트, 시야각 등의 성능이 우수하고, 박형이면서 경량으로 대화면을 구현한다.As is well known, a plasma display panel (hereinafter referred to as a plasma display panel) is a display panel that realizes an image by exciting phosphors by vacuum ultraviolet rays caused by gas discharge occurring in a discharge cell, and displays display capacity, brightness, contrast, and viewing angle. Excellent performance of the back, thin and lightweight to implement a large screen.

이 PDP를 사용하는 플라즈마 디스플레이 장치는 화상을 구현하는 PDP와, PDP 를 지지하는 샤시 베이스와, PDP를 대향하여 샤시 베이스에 설치되는 구동 보드들과, PDP와 샤시 베이스 및 구동 보드를 감싸며 플라즈마 디스플레이 장치의 외관을 형성하는 케이스로 이루어진다.The plasma display device using the PDP includes a PDP for realizing an image, a chassis base for supporting the PDP, driving boards installed on the chassis base facing the PDP, a plasma display device surrounding the PDP, the chassis base, and the driving board. It is made of a case forming the appearance of.

이 케이스는 PDP의 전방에 위치하는 프런트 커버와, PDP의 후방에 위치하는 백 커버로 이루어진다. 여기서 프런트 커버와 백 커버는 일반적으로 서로 분해 결합 가능한 결합 구조를 이룬다.This case consists of a front cover located in front of the PDP and a back cover located behind the PDP. In this case, the front cover and the back cover generally form a coupling structure that is decomposable to each other.

상기 샤시 베이스에 장착되는 구동 보드들은 PDP의 구동을 위한 타이밍 생성 및 제어를 담당하는 로직 보드, 어드레스전극을 위한 어드레스 보드, X, Y 전극을 위한 X, Y 보드, 및 이들 보드들에 전원을 공급하는 파워 서플라이 보드 등으로 구성된다.The driving boards mounted on the chassis base supply a logic board for timing generation and control for driving the PDP, an address board for address electrodes, an X and Y board for X and Y electrodes, and these boards. It is composed of a power supply board and the like.

도 4는 종래기술에 따른 샤시 베이스의 부분 평면 구성도이다.4 is a partial plan view of a chassis base according to the prior art.

이 도면을 참조하여 상기 샤시 베이스(117)의 후면에 장착되는 보드를 설명하면, 이 보드 들 중 Y 보드(113)는 PDP의 Y 전극 즉, 스캔 전극에 인가될 스캔 신호를 생성하는 스캔 구동 보드(113a)와, 케이블 또는 플랙서블 인쇄회로 기판(115)을 통하여 전송되는 상기 스캔 신호를 PDP의 스캔 전극으로 선택적으로 인가하는 한 쌍의 버퍼 보드(113b)를 포함한다. 이 때 상기 스캔 구동 보드(113a)에는 상기 스캔 신호를 생성하는 각종 회로소자 및 이 스캔 신호를 버퍼링하여 상기 버퍼 보드(113b)로 인가하는 버퍼 IC(121)를 구비하고 있다. 그리고 상기 버퍼 보드(113b)는 소정 간격 이격되게 배치되면서 상기 버퍼링된 스캔 신호를 PDP의 스캔 전극에 선택적으로 인가하는 다수의 드라이버 IC(123)를 구비하고 있다.Referring to this drawing, a board mounted on the rear side of the chassis base 117 will be described. Among these boards, the Y board 113 is a scan driving board generating a scan signal to be applied to the Y electrode of the PDP, that is, the scan electrode. 113a and a pair of buffer boards 113b for selectively applying the scan signal transmitted through the cable or the flexible printed circuit board 115 to the scan electrodes of the PDP. In this case, the scan driving board 113a includes various circuit elements for generating the scan signal, and a buffer IC 121 for buffering the scan signal and applying it to the buffer board 113b. The buffer board 113b is provided with a plurality of driver ICs 123 selectively arranged to be spaced apart at predetermined intervals and selectively applying the buffered scan signal to the scan electrodes of the PDP.

그런데 상기와 같은 플라즈마 디스플레이 장치는, 버퍼 IC(121)가 스캔 구동 보드(113a)에 장착되는 바, 버퍼 보드(113b)의 드라이버 IC(123)와 버퍼 IC(121) 간의 신호 전달 경로가 증가된다. 따라서 종래의 플라즈마 디스플레이 장치는 드라이버 IC(123)와 버퍼 IC(121) 간 신호 전달 경로의 증가로 인하여 임피던스가 증가하게 되고, 상기 경로를 통하는 대전류에 의하여 노이즈 특성이 취약한 문제점이 있다.However, in the plasma display apparatus as described above, since the buffer IC 121 is mounted on the scan driving board 113a, a signal transmission path between the driver IC 123 and the buffer IC 121 of the buffer board 113b is increased. . Therefore, in the conventional plasma display apparatus, the impedance is increased due to the increase in the signal transmission path between the driver IC 123 and the buffer IC 121, and the noise characteristic is weak due to the large current through the path.

따라서 본 발명은 상기한 문제점을 해소하기 위한 것으로서, 그 목적은 스캔 구동 보드의 버퍼 IC와 버퍼 보드의 드라이버 IC 간 신호 전달 경로를 짧게 하여 이 경로에 의한 임피던스를 최소화하고, 대전류에 의한 노이즈 특성을 개선할 수 있는 플라즈마 디스플레이 장치를 제공하는데 있다.Accordingly, an object of the present invention is to solve the above problems, and an object thereof is to shorten a signal transmission path between a buffer IC of a scan driving board and a driver IC of a buffer board, thereby minimizing impedance due to this path, and improving noise characteristics due to high current. The present invention provides a plasma display device that can be improved.

상기와 같은 목적을 달성하기 위하여 본 발명에 따른 플라즈마 디스플레이 장치는, 플라즈마 디스플레이 패널; 상기 플라즈마 디스플레이 패널을 부착 지지하는 샤시 베이스; 및 상기 샤시 베이스의 플라즈마 디스플레이 패널 반대측에 설치되는 보드들을 포함하며,In order to achieve the above object, a plasma display device according to the present invention includes a plasma display panel; A chassis base to attach and support the plasma display panel; And boards installed opposite the plasma display panel of the chassis base.

상기 보드들 중 적어도 어느 하나는 상기 플라즈마 디스플레이 패널의 구동에 필요한 소정의 제어신호를 생성하는 제1 보드와, 상기 제1 보드와 전기적으로 연결되어 상기 제어신호를 상기 플라즈마 디스플레이 패널로 인가하는 적어도 하나의 제2 보드를 포함하고,At least one of the boards includes: a first board generating a predetermined control signal required for driving the plasma display panel; and at least one electrically connected to the first board to apply the control signal to the plasma display panel. Includes a second board of,

상기 제2 보드는 상기 플라즈마 디스플레이 패널의 전극과 전기적으로 연결되는 복수의 드라이버 IC와, 상기 제어신호를 버퍼링하여 상기 드라이버 IC로 인가하는 버퍼 IC를 구비한다.The second board includes a plurality of driver ICs electrically connected to electrodes of the plasma display panel, and a buffer IC that buffers the control signal and applies the buffers to the driver ICs.

본 발명에 따른 플라즈마 디스플레이 장치에 있어서, 상기 제1 보드는 스캔 구동 보드이고, 상기 제2 보드는 스캔 버퍼 보드인 것이 바람직하다.In the plasma display device according to the present invention, it is preferable that the first board is a scan driving board, and the second board is a scan buffer board.

또한 본 발명에 따른 플라즈마 디스플레이 장치는, 상기 복수의 드라이버 IC가 연속적으로 배치되고, 상기 버퍼 IC를 최외측의 상기 드라이버 IC에 근접되도록 설치할 수 있다.Further, in the plasma display device according to the present invention, the plurality of driver ICs may be arranged in succession, and the buffer IC may be provided so as to be close to the outermost driver IC.

그리고 본 발명에 따른 플라즈마 디스플레이 장치는, 상기 복수의 드라이버 IC가 연속적으로 배치되고, 상기 버퍼 IC를 상기 복수의 드라이버 IC 중 대략 중앙에 위치하는 드라이버 IC에 근접되도록 설치할 수도 있다.In the plasma display device according to the present invention, the plurality of driver ICs may be disposed in succession, and the buffer IC may be provided so as to be close to the driver IC located approximately at the center of the plurality of driver ICs.

또한 본 발명에 따른 플라즈마 디스플레이 장치는, 상기 제1 보드와 제2 보드가 FPC(Flexible Printed Circuit)에 의해 전기적으로 연결될 수 있다.In addition, in the plasma display device according to the present invention, the first board and the second board may be electrically connected by FPC (Flexible Printed Circuit).

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

도 1은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 장치의 분해 사시도이다.1 is an exploded perspective view of a plasma display device according to a first embodiment of the present invention.

이 도면을 참조하여 플라즈마 디스플레이 장치를 설명하면, 본 발명의 플라즈마 디스플레이 장치는 실질적으로 영상을 구현하는 PDP(3), 및 이 PDP(3)의 일면 즉, 영상이 구현되는 반대측 면으로 배치되어 PDP(3)와 결합되는 샤시 베이스(5)를 포함하며, 이 PDP(3)의 전면 측으로 배치되는 프런트 커버(7)와 샤시 베이스(5)의 후면 측으로 배치되는 백 커버(9)를 더 포함한다.Referring to the plasma display device with reference to the drawings, the plasma display device of the present invention is disposed on the PDP (3) for substantially implementing the image, and one side of the PDP (3), that is, the opposite side on which the image is implemented, the PDP And a chassis base (5) coupled to (3), further comprising a front cover (7) disposed on the front side of the PDP (3) and a back cover (9) disposed on the rear side of the chassis base (5). .

여기서 PDP(3)와 샤시 베이스(5) 사이에는 PDP(3)로부터 발생되는 열을 샤시 베이스(5) 측으로 전달하는 방열 시트(도시하지 않음)가 배치되며, 프런트 커버(7)에는 PDP(3)로부터 방사되는 전자파를 차폐시키기 위한 필터(11)가 장착된다.Here, a heat dissipation sheet (not shown) for transferring heat generated from the PDP 3 to the chassis base 5 is disposed between the PDP 3 and the chassis base 5, and the PDP 3 is disposed at the front cover 7. The filter 11 for shielding the electromagnetic wave radiated from the () is mounted.

상기에서 PDP(3)는 통상적으로 대략 사각형(도면에서 X축 방향의 길이가 Y축 방향의 길이보다 긴 직사각형)의 형상으로 이루어지며, 샤시 베이스(5)는 PDP(3)의 형상에 대응하는 형상을 지니면서, 열전도 특성이 우수한 가령, 알루미늄과 같은 재질로 형성된다.In the above, the PDP 3 is generally formed in a substantially rectangular shape (a rectangle in which the length in the X-axis direction is longer than the length in the Y-axis direction in the drawing), and the chassis base 5 corresponds to the shape of the PDP 3. It has a shape and is formed of a material such as aluminum having excellent thermal conductivity.

이 샤시 베이스(5)의 일측에는 상기 PDP(3)가 부착되고, 이의 반대측에는 PDP(3)의 구동에 필요한 각종 보드(13)들이 다수로 장착된다. 이 보드(13)들은 실질적으로 세트 스크류(미도시)에 의하여 샤시 베이스(5)의 후면에 다수로 구비되는 보스(미도시)들에 장착된다.The PDP 3 is attached to one side of the chassis base 5, and a plurality of boards 13 required for driving the PDP 3 are mounted on the opposite side thereof. These boards 13 are mounted to a plurality of bosses (not shown) provided on the rear of the chassis base 5 substantially by a set screw (not shown).

도 2는 도 1에 도시한 샤시 베이스의 부분 평면 구성도이다.FIG. 2 is a partial plan view of the chassis base shown in FIG. 1.

이 도면들을 참조하여 샤시 베이스(5)를 설명하면, 이 샤시 베이스(5)의 후면(PDP 반대측)에는 상기한 보드(13)들이 다수 장착된다.Referring to the drawings, the chassis base 5 will be described. A plurality of the boards 13 described above are mounted on the rear surface (opposite side of the PDP) of the chassis base 5.

본 실시예에 따르면, 이들 보드 중에서 PDP(3)의 전극 예컨대, 스캔 전극('Y 전극' 이라고도 한다.)으로 소정의 스캔 신호를 인가하는 보드(13)는 PDP(3)의 구동에 필요한 상기 스캔 신호를 생성하는 제1 보드(13a)와, 상기 스캔 신호를 버퍼링하여 PDP(3)의 스캔 전극으로 상기 스캔 신호를 인가하는 적어도 하나의 제2 보 드(13b)를 포함하고 있다.According to the present embodiment, the board 13 that applies a predetermined scan signal to an electrode of the PDP 3, for example, a scan electrode (also referred to as a 'Y electrode'), is required for driving the PDP 3. A first board 13a for generating a scan signal and at least one second board 13b for buffering the scan signal and applying the scan signal to a scan electrode of the PDP 3 are included.

부연 설명하면, 상기 제1 보드(13a)는 상기 스캔 신호를 제2 보드(13b)로 전송하는 스캔 구동 보드이고, 상기 제2 보드(13b)는 상기 스캔 신호를 버퍼링하여 상기 버퍼링된 신호를 PDP(3)의 스캔 전극으로 인가하느 스캔 버퍼 보드를 의미한다.In detail, the first board 13a is a scan driving board that transmits the scan signal to the second board 13b, and the second board 13b buffers the scan signal to PDP the buffered signal. (3) means a scan buffer board applied to the scan electrode.

이러한 제1 보드(13a)와 제2 보드(13b)는 FPC(Flexible Printed Circuit)(15)에 의해 전기적으로 연결될 수 있다. 바람직하게, 상기한 제2 보드(13b)는 제1 보드(13a)에 대해 샤시 베이스(5)의 Y축 방향으로 이격되게 위치하는 한 쌍의 보드로 구성된다.The first board 13a and the second board 13b may be electrically connected by a flexible printed circuit (FPC) 15. Preferably, the second board 13b includes a pair of boards spaced apart from each other in the Y-axis direction of the chassis base 5 with respect to the first board 13a.

대안으로서, 상기한 제1, 제2 보드(13a, 13b)는 스캔 구동 보드와 스캔 버퍼 보드를 각각 예시하고 있으나, 일측 보드에서 다른 측 보드로 제어신호를 전송하고 다른 측 보드에서 상기 제어신호를 버퍼링하여 PDP(3)로 소정의 전압을 인가하는 경우, 예컨대 어드레스 전압 인가 구조에 효과적으로 적용될 수도 있다.Alternatively, the first and second boards 13a and 13b illustrate a scan driving board and a scan buffer board, respectively, but transmit a control signal from one board to the other board and transmit the control signal from the other board. When a predetermined voltage is applied to the PDP 3 by buffering, it may be effectively applied to, for example, an address voltage application structure.

본 실시예에 따르면, 상기와 같은 제2 보드(13b) 즉, 스캔 버퍼 보드에는 상기 PDP(3)의 스캔 전극과 전기적으로 연결되는 복수의 드라이버 IC(23)와, 드라이버 IC(23)를 통해 스캔 전극으로 인가될 스캔 신호를 버퍼링하여 이 스캔 신호를 상기 드라이버 IC(23)로 인가하는 버퍼 IC(21)를 구비하고 있다.According to the present exemplary embodiment, the second board 13b as described above, that is, the scan buffer board, includes a plurality of driver ICs 23 electrically connected to the scan electrodes of the PDP 3 and the driver ICs 23. A buffer IC 21 is provided which buffers a scan signal to be applied to the scan electrode and applies the scan signal to the driver IC 23.

여기서 상기 각각의 드라이버 IC(23)는 제2 보드(13b)에 COB(Chip On Board) 형태로 실장되어, 제1 보드(13a)로부터 FPC(15)를 통해 전송되는 스캔 신호를 PDP(3)의 스캔 전극에 선택적으로 인가하는 기능을 하게 된다.In this case, each of the driver ICs 23 is mounted on the second board 13b in the form of a chip on board (COB), and transmits the scan signal transmitted from the first board 13a through the FPC 15 to the PDP 3. A function of selectively applying to the scan electrode of the.

그리고 상기 버퍼 IC(21)는 상기 드라이버 IC(23)로 전송되는 스캔 신호를 버퍼링하여 소정의 전압 레벨로 변환시켜 이 전압을 드라이버 IC(23)로 전송하는 레벨 쉬프터의 기능을 하게 된다.The buffer IC 21 functions as a level shifter that buffers a scan signal transmitted to the driver IC 23, converts the scan signal to a predetermined voltage level, and transfers the voltage to the driver IC 23.

이와 같은 드라이버 IC(23)는 각각의 제2 보드(13b)에 대해 샤시 베이스(5)의 Y축 방향으로 일정 간격 이격되게 연속 배치되는 것이 바람직하다.Such driver ICs 23 are preferably arranged continuously with respect to each of the second boards 13b at regular intervals in the Y-axis direction of the chassis base 5.

그리고 본 실시예에 의한 상기 버퍼 IC(21)는 제2 보드(13b)에 대해 상기 Y축 방향의 최외측에 위치하는 드라이버 IC(23) 중의 어느 하나에 근접되도록 배치된다.The buffer IC 21 according to the present embodiment is arranged to be close to any one of the driver ICs 23 located at the outermost side in the Y-axis direction with respect to the second board 13b.

따라서 본 실시예에 의하면, 제2 보드(13b)에 대하여 상기 버퍼 IC(21)를 최외곽에 위치하는 드라이버 IC(23)에 근접되도록 배치함에 따라, 종래와 달리 버퍼 IC(21)와 각 드라이버 IC(23)의 신호 전달 경로를 짧게 형성할 수 있다.Therefore, according to the present embodiment, the buffer IC 21 is disposed close to the driver IC 23 located at the outermost side with respect to the second board 13b. The signal transmission path of the IC 23 can be shortened.

이로써 본 발명에 의한 플라즈마 디스플레이 장치는 버퍼 IC(21)를 각각의 제2 보드(13b) 상에 설치하여 드라이버 IC(23)와의 신호 전달 경로를 짧게 함으로써, 이 신호 전달 경로에 의한 임피던스를 최소화하고, 각각의 제2 보드(13b) 간의 신호 임피던스에 따른 불균형을 해소할 수 있으며, 대전류에 의한 노이즈 특성을 개선할 수 있다.Thus, the plasma display device according to the present invention shortens the signal transmission path with the driver IC 23 by installing the buffer IC 21 on each of the second boards 13b, thereby minimizing the impedance caused by the signal transmission path. In addition, the imbalance due to the signal impedance between the respective second boards 13b can be solved, and the noise characteristic due to the large current can be improved.

도 3은 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 장치에 있어 샤시 베이스의 부분 평면 구성도이다.3 is a partial plan view of a chassis base in the plasma display device according to the second embodiment of the present invention.

본 실시예에 의하면, 각각의 제2 보드(13b)에 대해 버퍼 IC(21)를 복수의 드라이버 IC(23) 중 대략 중앙에 위치하는 드라이버 IC(23)에 근접되도록 설치하여 샤시 베이스(5)의 보드(13)를 구성할 수 있다.According to the present embodiment, for each second board 13b, the buffer IC 21 is installed to be close to the driver IC 23 located approximately at the center of the plurality of driver ICs 23, so that the chassis base 5 is provided. The board 13 can be configured.

구체적으로, 상기 버퍼 IC(21)는 샤시 베이스(5)의 Y축 방향으로 일정 간격 이격되게 연속적으로 배치되는 드라이버 IC(23)들 중 대략 중앙에 위치하는 어느 하나의 드라이버 IC(23)에 대하여 가장 근접하게 배치되는 것이 바람직하다.Specifically, the buffer IC 21 is provided with respect to any one of the driver ICs 23 which are located approximately in the center of the driver ICs 23 that are continuously disposed at regular intervals in the Y-axis direction of the chassis base 5. It is preferred to be placed closest.

따라서 상기 버퍼 IC(21)를 복수의 드라이버 IC(23)에 대해 가장 근접한 위치로 이동시켜 형성함으로써, 종래와 달리 버퍼 IC(21)와 각 드라이버 IC(23)의 신호 전달 경로를 짧게 형성할 수 있다.Accordingly, by forming the buffer IC 21 by moving the buffer IC 21 to the closest position with respect to the plurality of driver ICs 23, a signal transmission path between the buffer IC 21 and each driver IC 23 can be shortened. have.

상기와 같이 배치 형성되는 버퍼 IC(21)에 의하여 각각의 드라이버 IC(23)와 버퍼 IC(21) 간의 신호 전달 경로는 그 경로의 길이를 짧게 하여, 전기 제1 실시예에서와 같은 작용 효과를 발휘할 수 있다.The signal transfer path between each driver IC 23 and the buffer IC 21 by the buffer IC 21 arranged as described above shortens the length of the path, thereby producing the same operational effects as in the first embodiment. Can be exercised.

이상을 통해 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.Although the preferred embodiments of the present invention have been described above, the present invention is not limited thereto, and various modifications and changes can be made within the scope of the claims and the detailed description of the invention and the accompanying drawings. Naturally, it belongs to the scope of the invention.

이와 같이 본 발명의 플라즈마 디스플레이 장치에 의하면, 스캔 버퍼 보드에 대하여 버퍼 IC를 복수의 드라이버 IC에 가장 근접하게 장착하여, 드라이버 IC와 버퍼 IC 사이에 형성되는 신호 전달 경로를 짧게 형성함으로써, 신호 전달 경로에 의한 임피던스를 최소화하고, 버퍼 보드 간의 신호 임피던스에 따른 불균형을 해소할 수 있으며, 대전류에 의한 노이즈 특성을 개선하여 스캔 오동작을 방지할 수 있 는 효과가 있다.As described above, according to the plasma display device of the present invention, a signal transfer path is formed by mounting a buffer IC closest to a plurality of driver ICs with respect to a scan buffer board, and shortening a signal transfer path formed between the driver IC and the buffer IC. By minimizing the impedance due to the signal, the imbalance caused by the signal impedance between the buffer boards can be solved, and the noise characteristic due to the large current can be improved to prevent the scan malfunction.

Claims (5)

플라즈마 디스플레이 패널;A plasma display panel; 상기 플라즈마 디스플레이 패널을 부착 지지하는 샤시 베이스; 및A chassis base to attach and support the plasma display panel; And 상기 샤시 베이스의 플라즈마 디스플레이 패널 반대측에 설치되는 보드들을 포함하며,Boards installed on the opposite side of the chassis of the plasma display panel, 상기 보드들 중 적어도 어느 하나는 상기 플라즈마 디스플레이 패널의 구동에 필요한 소정의 제어신호를 생성하는 제1 보드와, 상기 제1 보드와 전기적으로 연결되어 상기 제어신호를 상기 플라즈마 디스플레이 패널로 인가하는 적어도 하나의 제2 보드를 포함하고,At least one of the boards includes: a first board generating a predetermined control signal required for driving the plasma display panel; and at least one electrically connected to the first board to apply the control signal to the plasma display panel. Includes a second board of, 상기 제2 보드는 상기 플라즈마 디스플레이 패널의 전극과 전기적으로 연결되는 복수의 드라이버 IC와, 상기 제어신호를 버퍼링하여 상기 드라이버 IC로 인가하는 버퍼 IC를 구비하는 플라즈마 디스플레이 장치.And the second board includes a plurality of driver ICs electrically connected to electrodes of the plasma display panel, and a buffer IC buffering the control signal and applying the buffer signal to the driver IC. 제 1 항에 있어서,The method of claim 1, 상기 제1 보드는 스캔 구동 보드이고, 상기 제2 보드는 스캔 버퍼 보드인 플라즈마 디스플레이 장치.And the first board is a scan driving board, and the second board is a scan buffer board. 제 2 항에 있어서,The method of claim 2, 상기 복수의 드라이버 IC가 연속적으로 배치되고, 상기 버퍼 IC를 최외측의 상기 드라이버 IC에 근접되도록 설치하는 플라즈마 디스플레이 장치.And the plurality of driver ICs are arranged in succession, and the buffer ICs are arranged so as to be close to the outermost driver ICs. 제 2 항에 있어서,The method of claim 2, 상기 복수의 드라이버 IC가 연속적으로 배치되고, 상기 버퍼 IC를 상기 복수의 드라이버 IC 중 대략 중앙에 위치하는 드라이버 IC에 근접되도록 설치하는 플라즈마 디스플레이 장치.And the plurality of driver ICs are arranged in succession, and the buffer ICs are provided so as to be close to the driver ICs located approximately in the center of the plurality of driver ICs. 제 1 항에 있어서,The method of claim 1, 상기 제1 보드와 제2 보드가 FPC(Flexible Printed Circuit)에 의해 전기적으로 연결되는 플라즈마 디스플레이 장치.And the first board and the second board are electrically connected to each other by a flexible printed circuit (FPC).
KR1020040050748A 2004-06-30 2004-06-30 Plasma display device KR100542192B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040050748A KR100542192B1 (en) 2004-06-30 2004-06-30 Plasma display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040050748A KR100542192B1 (en) 2004-06-30 2004-06-30 Plasma display device

Publications (1)

Publication Number Publication Date
KR100542192B1 true KR100542192B1 (en) 2006-01-11

Family

ID=37178105

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040050748A KR100542192B1 (en) 2004-06-30 2004-06-30 Plasma display device

Country Status (1)

Country Link
KR (1) KR100542192B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100943946B1 (en) * 2006-11-08 2010-02-26 삼성에스디아이 주식회사 Plasma display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100943946B1 (en) * 2006-11-08 2010-02-26 삼성에스디아이 주식회사 Plasma display device

Similar Documents

Publication Publication Date Title
KR100625976B1 (en) Plasma display device
US20080186662A1 (en) Plasma display device
KR100839412B1 (en) Plasma display device
JP2006119635A (en) Plasma display apparatus
KR100450216B1 (en) Plasma display device having a highly heat dischargeable reinforcing member for circuit board
KR100542192B1 (en) Plasma display device
KR100922361B1 (en) Plasma display device
KR100648715B1 (en) Plasma display device
KR100612336B1 (en) Plasma display device
KR100796660B1 (en) Plasma display device
KR100670268B1 (en) Display apparatus
KR100741073B1 (en) Heat radiation apparatus for signal transmission part of display apparatus and plasma display apparatus including the same
KR20070013941A (en) Plasma display device
KR20060112811A (en) A plasma display device
KR20050052612A (en) Plasma display device
KR100749479B1 (en) Plasma display device
KR100696487B1 (en) Display apparatus
KR100728184B1 (en) Plasma display device
KR100766901B1 (en) Plasma display device
KR100749474B1 (en) A plasma display device
KR100709209B1 (en) A plasma display device
KR100683740B1 (en) Plasma display module
KR20080105550A (en) Plasma display device
KR100766963B1 (en) Plasma display device
KR20070056629A (en) Plasma display device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090105

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee