KR100541074B1 - 납내열 특성이 우수한 적층 세라믹 콘덴서 - Google Patents
납내열 특성이 우수한 적층 세라믹 콘덴서 Download PDFInfo
- Publication number
- KR100541074B1 KR100541074B1 KR1019980056535A KR19980056535A KR100541074B1 KR 100541074 B1 KR100541074 B1 KR 100541074B1 KR 1019980056535 A KR1019980056535 A KR 1019980056535A KR 19980056535 A KR19980056535 A KR 19980056535A KR 100541074 B1 KR100541074 B1 KR 100541074B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- ceramic capacitor
- multilayer ceramic
- dielectric layer
- chip body
- Prior art date
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 49
- 239000010410 layer Substances 0.000 claims abstract description 97
- 239000011241 protective layer Substances 0.000 claims abstract description 49
- 239000006185 dispersion Substances 0.000 claims abstract description 16
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 32
- 239000000203 mixture Substances 0.000 claims description 11
- 239000000843 powder Substances 0.000 claims description 10
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical compound [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 claims description 3
- 238000000034 method Methods 0.000 claims description 3
- 239000006104 solid solution Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 230000000694 effects Effects 0.000 abstract 1
- 238000005476 soldering Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
- H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
- C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
- C04B35/46—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates
- C04B35/462—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates
- C04B35/465—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on alkaline earth metal titanates
- C04B35/468—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on alkaline earth metal titanates based on barium titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
본 발명은 적층 세라믹 콘덴서에 관한 것으로서, 그 목적은 수축율이 적은 보호층을 구비하여 납내열 특성이 향상된 적층 세라믹 콘덴서를 제공함에 있다.
본 발명의 적층 세라믹 콘덴서는 내부전극과 유전체층이 교대로 적층된 칩 소체(4)와, 상기 소체의 양측부에 내부전극과 전기적으로 통하도록 형성된 외부전극(2)과, 상기 소체의 상하부에 다수개의 층으로 이루어지는 보호층(5)이 형성되며; 상기 보호층(5)은 그 최상층과 최하층(5a)에 칩 소체(4)의 유전체층보다 수축율이 작은 층을 포함하고, 그 하부에는 분산층(5b)이 형성되는 것으로서, 이러한 적층 세라믹 콘덴서는 표면층과 외부전극의 접촉부에서의 균열 생성을 억제하여 납내열 특성을 크게 향상시킬 수 있는 효과가 있다.
Description
본 발명은 적층 세라믹 콘덴서에 관한 것으로서, 보다 상세하게는 개선된 보호층을 구비하여 납내열 특성이 크게 향상된 적층 세라믹 콘덴서에 관한 것이다.
통상적으로 적층 세라믹 콘덴서(multi layer ceramic capacitor)는 BaTiO3 계의 유전체에 내부전극을 인쇄하여 교대로 적층한 다음, 도1a에 도시된 바와 같이, 적층된 세라믹 소체(4)의 상하부에 보호층(cover)(3)을 적층한 후, 그 양측부에 외부전극(2)을 형성하여 제조된다.
제조된 적층 세라믹 콘덴서는 사전에 납내열시험에 의해 보호층의 균열에 의한 불량 발생 여부를 사전에 검사하게 된다. 납내열시험은 보통 약 270℃의 납욕조에서 칩 부품을 10초 정도 담긴 후 꺼내어 칩 부품의 납내열 특성을 확인한 후 다시 약 320℃의 납욕조에서 약 5초간 실험을 하여 칩 부품의 불량 여부를 검사하는 시험으로서, 이는 실제 칩 부품이 납땜을 통해 기판 등과 접속될 때 발생되는 균열로 인한 불량을 사전에 방지하기 위함이다.
납내열 시험에서 적층 세라믹 콘덴서의 보호층에 생성되는 균열(C)은 도1b와 같이, 외부전극(2)에 부착된 납이 고화, 수축되면서 적층 세라믹 콘덴서(1)의 표면에 인장응력(T)이 인가되기 때문이다. 즉, 유전체와 같은 세라믹은 압축응력에는 강하나 인장응력에는 매우 약하므로 수축율 차이에 의해 발생되는 인장응력은 곧 보호층에 균열을 발생시키게 되는 것이다.
종래의 적층 세라믹 콘덴서의 보호층(3)은 칩 소체(4)의 유전체와 동일한 조성을 갖는 약 45~50㎛의 시트(sheet)를 적어도 3층이상 적층하여 구성되었다. 즉, 종래의 적층 세라믹 콘덴서는 BaTiO3계의 유전체층과 동일한 조성을 갖는 보호층을 형성하였기 때문에 상기 유전체층과 보호층은 동일한 수축 거동을 보이며, 이로 인하여 납땜을 하는 경우 납이 고화하면서 수축하는 과정에서 적층 세라믹 콘덴서의 표면에는 인장응력이 생성되어 주로 적층 세라믹 콘덴서의 표면과 외부전극이 만나는 지점에서 균열이 빈번히 발생되는 문제가 있었다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위하여 제안된 것으로서, 그 목적은 보호층을 개선하여 납내열 특성이 크게 향상되는 적층 세라믹 콘덴서를 제공함에 있다.
상기 목적달성을 위한 본 발명은 내부전극과 유전체층이 교대로 적층된 칩 소체와, 상기 소체의 양측부에 내부전극과 전기적으로 통하도록 형성된 외부전극과, 상기 소체의 상하부에 다수개의 층으로 이루어지는 보호층이 형성된 적층 세라믹 콘덴서에 있어서,
상기 칩 소체의 상하부 보호층은 그 최상층과 최하층에 칩 소체의 유전체층보다 수축율이 작은 층을 포함하고, 그 하부에는 분산층이 형성된, 적층 세라믹 콘덴서에 관한 것이다.
이하, 본 발명을 상세히 설명한다.
우선, 본 발명은 내부전극과 유전체층이 교대로 적층된 칩 소체와, 상기 소체의 양측부에 내부전극과 전기적으로 통하도록 형성된 외부전극과, 상기 소체의 상하부에 다수개의 층으로 이루어지는 보호층이 형성된 적층 세라믹 콘덴서이면 어느 것이나 적용 가능하다. 바람직하게는 BaTiO3계의 유전체층을 갖는 적층 세라믹 콘덴서에 적용하는 것이다. 더욱 바람직하게는 (BaxR1-x)m(TiyZr(1-y))O3(R: Sr, Ca)로 표현될 때 0.7≤x≤1.0, 0.6≤y<1.0, 1≤m≤1.02의 범위로 조성되는 유전체층으로 구성된 적층 세라믹 콘덴서에 적용하는 것이다.
본 발명에 의해 칩 소체의 상하부에 형성되는 보호층(5)은, 도2와 같이 그 최상층(5a)과 최하층(5a)에 칩 소체(4)의 유전체층보다 수축율이 작은 층을 포함하며, 그 하층에는 분산층(5b)이 형성됨에 특징이 있다. 즉, 적층 세라믹 콘덴서의 보호층은 적어도 3층이상의 유전체층으로 구성되는데, 이때 보호층의 최상하층은 유전체층보다 수축율이 작은 층을 적어도 1개이상 포함하고, 그 하층에는 분산층(5b)이 형성되며, 나머지 보호층(5c)은 내부 유전체층과 동일하도록 조성하는 것이다. 이러한 보호층을 갖는 적층 세라믹 콘덴서는 납땜을 하는 경우 땜납이 고화되어 수축될 때 보호층의 수축율이 작아 적층 세라믹 콘덴서의 표면이 내부 유전체층에 비하여 덜 수축하도록 하므로써 적층 세라믹 콘덴서의 표면에 압축응력이 잔류되도록 하여 땜납의 응고시 인장응력이 인가되더라도 상기 잔류 압축응력에 의해 상쇄되어 표면에 균열이 생성되지 않는다. 또한, 만일 다른 외부의 영향에 의해 적층 세라믹 콘덴서의 보호층의 최상하층(5a)에 균열이 생기는 경우 그 균열은 분산층(5b)을 통과하지 못하여 내부 유전체층으로 균열이 전파되지 않는다.
이를 위해 먼저 본 발명의 적층 세라믹 콘덴서는 상기 상하부의 보호층중 그 최상층과 최하층에 칩 소체의 유전체층보다 지르코니아 함량을 많이 함유되도록 하여 표면의 수축을 크게 줄일 수 있다. 바람직하게는 상기 상하부의 보호층은 그 최상층과 최하층에 칩 소체의 유전체층보다 지르코니아 함량이 5~15몰% 만큼 많이 고용된 층이 적어도 1개이상 구비하는 것이다. 보호층의 최상층과 최하층중 적어도 1개의 층에 칩 소체의 유전체층보다 지르코니아 함량이 5몰% 미만으로 많이 고용되지 않으면 내부 유전체층과 거의 수축율이 유사하여 바람직하지 않다. 반대로 보호층의 최상층과 최하층중 적어도 1개의 층에 칩 소체의 유전체층보다 지르코니아 함량이 15몰%를 초과하여 많이 고용되면 보호층의 수축율은 적게 될 수 있으나, 오히려 보호층과 내부 유전체층 사이에 박리현상(delamination)이 발생되어 바람직하지 않다.
만일 상기 칩 소체의 유전체층이 (BaxR1-x)m(TiyZr(1-y))O3(R: Sr, Ca)로 표현될 때 0.7≤x≤1.0, 0.6≤y<1.0, 1≤m≤1.02의 범위로 조성되는 것이라면 상기 칩 소체의 보호층은 (BaxR1-x)m(Tiy-zZr1-y+z)O3(R: Sr, Ca)로 표현될 때 0.7≤x≤1.0, 0.6≤y<1.0, 0.05≤z≤0.15, 1≤m≤1.02의 범위로 조성되는 것이 더욱 바람직하다. 이러한 조성을 갖는 보호층은 유전체층의 수축율보다 대략 4~10×10-7/℃ 만큼 작아진다. 따라서, 이러한 보호층을 갖는 적층 세라믹 콘덴서는 소성후 냉각단계에서 보호층의 최상층과 최하층은 내부에 비해 적게 수축하게 되고, 이 수축율의 차이에 의해 적층 세라믹 콘덴서의 표면에는 압축응력이 잔류될 수 있어 납땜의 경우에도 균열이 발생되지 않게 된다.
또한, 본 발명의 적층 세라믹 콘덴서에 있어 상기 보호층의 분산층(5b)은 최상하층(5a) 바로 아래에 형성되어 설혹 외부의 영향에 의해 균열이 생성되더라도 그 생성되는 균열의 전파를 억제한다.
상기 분산층은 지르코니아 입자가 고용상태로 존재하는 최상하층(5a)과는 달리, 내부 유전체층과 동일한 조성을 갖는 유전체에 지르코니아를 분산시켜 형성될 수 있다. 바람직하게는 상기 분산층은 칩 소체(4)의 내부 유전체층과 동일한 조성을 갖는 유전체에 지르코니아 분말을 약 5~15부피%의 범위로 분산시킨 층을 사용하는 것이다. 보통 지르코니아 분말을 사용하는 경우 그 함량이 5부피% 보다 적게 되면 유전체와 반응하여 유전체에 고용될 수 있으며, 15부피% 보다 많은 경우에는 기계적 성질이 저하되어 바람직하지 못하다.
유전체층에 지르코니아 분말을 균일하게 분산시키는 방법은 유전체 조성에 적정량의 지르코니아 분말을 첨가하여 슬러리로 만들어 도포하는 방법이 적당하다. 이때, 지르코니아 분말은 입방정(cubic) 또는 정방정계(tetragonal)의 분말을 사용하는 것이 보다 바람직하다. 이러한 지르코니아 분말이 분산층에 분산되는 경우 분산된 지르코니아는 전파되는 균열 에너지를 흡수하여 단사정계의 상태(monoclinic phase)로 상전이되어 균열의 전파를 내부 유전체에 더 이상 진행되지 못하도록 한다.
따라서, 본 발명의 보호층을 갖는 적층 세라믹 콘덴서는 소성후 냉각단계에서 보호층의 최상층과 최하층은 내부에 비해 적게 수축하게 되고, 이 수축율의 차이에 의해 적층 세라믹 콘덴서의 표면에는 압축응력이 잔류될 수 있어 납땜의 경우에도 균열이 발생되지 않게 될 뿐만아니라 설혹 외부의 다른 인자에 의해 균열이 생성되더라도 분산층에서 균열이 더 이상 전파되지 못하게 되는 것이다.
한편, 본 발명의 적층 세라믹 콘덴서에 형성되는 보호층은 도3과 같이, 적어도 3개이상으로 층이 형성되는 경우 최상하층에는 내부 유전체층보다 수축이 적은 층이 형성되고, 그 하부에는 적어도 1개 이상의 분산층(5b)이 형성될 수 있다. 최근 용량이 큰 적층 세라믹 콘덴서의 경우 콘덴서의 크기 조절을 위해서도 다수개의 층을 갖는 보호층을 형성하게 되는데, 이 경우 보호층에는 적어도 1개 이상의 분산층이 형성되면 더욱 바람직하다. 또한, 상기 분산층은 도3과 같이 연속되어 형성될 필요가 없음은 물론이다.
상술한 바와 같이, 본 발명은 적층 세라믹 콘덴서의 보호층에 내부 유전체층에 비하여 수축이 적은 층을 적어도 1개이상 포함하고 동시에 그 하부에 분산층을 형성하도록 하여 적층 세라믹 콘덴서의 표면층과 외부전극의 접촉부에서의 균열 생성을 억제하는 한편 설혹 생성되는 균열의 전파를 방지하여 납내열 특성을 크게 향상시킬 수 있는 효과가 있다.
도1a는 일반 적층 세라믹 콘덴서의 구조도
도1b는 도1a의 "A"부 상세도
도2는 본 발명의 보호층을 갖는 적층 세라믹 콘덴서의 일부 상세 구조도
도3은 본 발명의 다른 보호층을 갖는 적층 세라믹 콘덴서의 일부 상세 구조도
* 도면의 주요 부분에 대한 부호의 설명 *
1 ...... 적층 세라믹 콘덴서, 2 ...... 외부전극,
3, 5, 6 ...... 보호층, 4 ...... 소체
Claims (10)
- 내부전극과 유전체층이 교대로 적층된 칩 소체와, 상기 소체의 양측부에 내부전극과 전기적으로 통하도록 형성된 외부전극과, 상기 소체의 상하부에 다수개의 층으로 이루어지는 보호층이 형성된 적층 세라믹 콘덴서에 있어서,상기 칩 소체의 상하부 보호층은 그 최상층과 최하층에 칩 소체의 유전체층보다 수축율이 작은 층을 포함하고, 그 하부에는 분산층이 형성됨을 특징으로 하는 적층 세라믹 콘덴서
- 제1항에 있어서, 상기 최상층과 최하층 각각은 칩 소체의 유전체층보다 지르코니아 함량이 5~15몰% 만큼 많이 고용된 층으로 구성됨을 특징으로 하는 적층 세라믹 콘덴서
- 제1항에 있어서, 상기 칩 소체의 유전체층은 BaTiO3계임을 특징으로 하는 적층 세라믹 콘덴서
- 제3항에 있어서, 상기 칩 소체의 유전체층은 (BaxR1-x)m(TiyZr(1-y))O3(R: Sr, Ca)로 표현될 때 0.7≤x≤1.0, 0.6≤y<1.0, 1≤m≤1.02의 범위로 조성되는 것임을 특징으로 하는 적층 세라믹 콘덴서
- 제3항에 있어서, 상기 칩 소체의 보호층은 (BaxR1-x)m(Tiy-zZr1-y+z)O3(R: Sr, Ca)로 표현될 때 0.7≤x≤1.0, 0.6≤y<1.0, 0.05≤z≤0.15, 1≤m≤1.02의 범위로 조성되는 것임을 특징으로 하는 적층 세라믹 콘덴서
- 제1항에 있어서, 상기 칩 소체의 상하부 보호층은 그 최상층과 최하층에 칩 소체의 유전체층보다 수축율이 작은 층을 포함하고, 나머지 보호층은 소체 내부의 유전체층과 동일한 조성을 갖도록 구성됨을 특징으로 하는 적층 세라믹 콘덴서
- 제1항에 있어서, 상기 칩 소체의 상하부 보호층은 적어도 3층 이상의 층으로 구성됨을 특징으로 하는 적층 세라믹 콘덴서
- 제1항에 있어서, 상기 상하부 보호층의 분산층은 내부 유전체층과 동일한 조성을 갖는 유전체에 지르코니아 분말을 5~15부피%의 범위로 함유되어 구성됨을 특징으로 하는 적층 세라믹 콘덴서
- 제8항에 있어서, 상기 분산층에 함유된 지르코니아 분말은 입방정 또는 정방정계의 분말임을 특징으로 하는 적층 세라믹 콘덴서
- 제1항에 있어서, 상기 분산층은 적어도 1층 이상의 층으로 구성됨을 특징으로 하는 적층 세라믹 콘덴서
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980056535A KR100541074B1 (ko) | 1998-12-19 | 1998-12-19 | 납내열 특성이 우수한 적층 세라믹 콘덴서 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980056535A KR100541074B1 (ko) | 1998-12-19 | 1998-12-19 | 납내열 특성이 우수한 적층 세라믹 콘덴서 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000040807A KR20000040807A (ko) | 2000-07-05 |
KR100541074B1 true KR100541074B1 (ko) | 2006-03-14 |
Family
ID=19564041
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980056535A KR100541074B1 (ko) | 1998-12-19 | 1998-12-19 | 납내열 특성이 우수한 적층 세라믹 콘덴서 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100541074B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3460683B2 (ja) * | 2000-07-21 | 2003-10-27 | 株式会社村田製作所 | チップ型電子部品及びその製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6464209A (en) * | 1987-09-02 | 1989-03-10 | Nec Corp | Laminated ceramic-capacitor |
JPS6464210A (en) * | 1987-09-02 | 1989-03-10 | Nec Corp | Laminated ceramic-capacitor |
JPH06290989A (ja) * | 1993-03-31 | 1994-10-18 | Taiyo Yuden Co Ltd | チップ状回路部品 |
JPH08115845A (ja) * | 1994-10-14 | 1996-05-07 | Tokin Corp | 積層セラミックコンデンサ |
-
1998
- 1998-12-19 KR KR1019980056535A patent/KR100541074B1/ko not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6464209A (en) * | 1987-09-02 | 1989-03-10 | Nec Corp | Laminated ceramic-capacitor |
JPS6464210A (en) * | 1987-09-02 | 1989-03-10 | Nec Corp | Laminated ceramic-capacitor |
JPH06290989A (ja) * | 1993-03-31 | 1994-10-18 | Taiyo Yuden Co Ltd | チップ状回路部品 |
JPH08115845A (ja) * | 1994-10-14 | 1996-05-07 | Tokin Corp | 積層セラミックコンデンサ |
Also Published As
Publication number | Publication date |
---|---|
KR20000040807A (ko) | 2000-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101523630B1 (ko) | 적층형 세라믹 전자부품 | |
KR20190116173A (ko) | 적층형 전자 부품 | |
JPH113834A (ja) | 積層セラミックコンデンサおよびその製造方法 | |
KR20190116168A (ko) | 적층형 전자 부품 | |
KR20230057174A (ko) | 세라믹 전자부품 | |
JPH02283664A (ja) | チタン酸マグネシウムセラミック及びそれを用いた二重誘電性基板 | |
KR20170112381A (ko) | 세라믹 조성물 및 이를 포함하는 적층형 커패시터 | |
KR100541074B1 (ko) | 납내열 특성이 우수한 적층 세라믹 콘덴서 | |
JPH09148175A (ja) | セラミックコンデンサ | |
US20230215636A1 (en) | Multilayer electronic component | |
JPH10335168A (ja) | 積層セラミックコンデンサ | |
KR100541075B1 (ko) | 적층 세라믹 콘덴서 | |
JP2763478B2 (ja) | コンデンサ材料及び多層アルミナ質配線基板並びに半導体素子収納用パッケージ | |
JP2022081393A (ja) | 積層型電子部品 | |
JP7493322B2 (ja) | 積層セラミックコンデンサ | |
KR20230057161A (ko) | 세라믹 전자부품 | |
KR102194706B1 (ko) | 적층형 커패시터 | |
US20230215638A1 (en) | Mutilayer electronic component | |
KR102391580B1 (ko) | 적층형 커패시터 | |
JPH11297561A (ja) | 複合ペロブスカイト化合物を用いた積層セラミックコンデンサ | |
US20230215642A1 (en) | Multilayer electronic component | |
KR20240133138A (ko) | 적층형 전자 부품 | |
JP2023143584A (ja) | 積層型電子部品 | |
JP2023099426A (ja) | 積層型電子部品 | |
JP2023077394A (ja) | 積層型電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121002 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20130916 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |