KR100534157B1 - 반도체 집적 장치 및 집적 회로의 전압 강하 검출 방법 및그 전압 강하 보정 방법 - Google Patents

반도체 집적 장치 및 집적 회로의 전압 강하 검출 방법 및그 전압 강하 보정 방법 Download PDF

Info

Publication number
KR100534157B1
KR100534157B1 KR10-2001-0004989A KR20010004989A KR100534157B1 KR 100534157 B1 KR100534157 B1 KR 100534157B1 KR 20010004989 A KR20010004989 A KR 20010004989A KR 100534157 B1 KR100534157 B1 KR 100534157B1
Authority
KR
South Korea
Prior art keywords
voltage
voltage drop
power supply
detection
circuit
Prior art date
Application number
KR10-2001-0004989A
Other languages
English (en)
Other versions
KR20010107531A (ko
Inventor
다카바야시츠토무
가와노겐지
모리자네시즈오
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20010107531A publication Critical patent/KR20010107531A/ko
Application granted granted Critical
Publication of KR100534157B1 publication Critical patent/KR100534157B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/159—Applications of delay lines not covered by the preceding subgroups
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/19—Monitoring patterns of pulse trains

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Power Sources (AREA)

Abstract

집적 회로내에 있어서의 전원 전압의 전압 강하를 검출하여, 적절히 보정하는 것이다.
반도체 집적 장치(10)내의 전원선(3)상의 소정 위치에 배치하여, 이 소정 위치에 있어서의 전원 전압을 검출하는 검출용 셀(4)과, 검출용 셀(4)에 의해서 검출된 전원 전압의 전압 강하를 검출하는 검출 회로(7)와, 검출용 셀(4)과 검출 회로(7)를 접속하여, 검출용 셀(4)이 검출한 전원 전압을 검출 회로(7)에 출력하는 접속 배선(6)을 구비한다.

Description

반도체 집적 장치 및 집적 회로의 전압 강하 검출 방법 및 그 전압 강하 보정 방법{SEMICONDUCTOR INTEGRATED DEVICE, METHODS OF DETECTING AND CORRECTING A VOLTAGE DROP IN AN INTEGRATED CIRCUIT}
본 발명은 반도체 집적 회로의 저전압 구동화, 고속화, 고집적화를 기능하게 하는 반도체 집적 장치 및 집적 회로의 전압 강하 검출 방법 및 그 전압 강하 보정 방법에 관한 것이다.
최근의 고도의 정보화에 따라, 집적 회로의 집적도도 매년 고집적화되고 있다. 한편, 집적 회로의 구동 전압도 에너지 절약화나 모바일화에 대응하여, 2.5V 구동이나 1.8V 구동 등으로의 저전압화가 진행되고 있다.
이 집적 회로의 고밀도화에 의해, 집적 회로상의 전원 배선은 가늘어지고, 저항의 증대에 의해 전원 공급상 불리하게 된다. 한편, 고속 동작에 의해 소비 전력이 증대하고, 다수의 트랜지스터를 동작시키기 때문에, 집적 회로 내부에까지 전류를 공급할 동안에 전압 강하가 발생하기 쉽게 된다.
이러한 전압 강하에 대응하는 일반적인 기술로서는, 예를 들면, 특허 공개 평성 제 7-56885 호 공보에 기재된 마이크로컴퓨터가 있다. 이 마이크로컴퓨터는 전원 전압이 강하하거나, 혹은 시스템 클럭의 주파수가 높게 되어 동작 한계에 근접한 경우에, 이것을 검지하고, 복수의 회로 정수를 갖는 센스 앰프 회로를, 전원 전압에 따른 적절한 동작 범위를 확보할 수 있도록 전환하거나, 혹은 시스템 클럭의 주파수를 전환하도록 하고 있다.
그런데, 집적 회로상에 있어서 전압 강하가 커지면, 집적 회로 내부의 트랜지스터는 정상으로 동작할 수 없게 되고, 그 결과 집적 회로 전체의 정상 동작도 보증할 수 없게 된다고 하는 문제점이 있었다. 특히, 이 정상 동작을 보증할 수 없게 되는 현상은, 저전압 구동으로 발생하기 쉽고, 전술한 집적 회로의 저전압 구동화, 고속화, 고집적화를 방해하는 큰 요인으로 되어 있다.
본 발명은 상기한 것을 감안하여 이루어진 것으로, 집적 회로내에 있어서의 전원 전압의 전압 강하를 검출하여, 적절히 보정할 수 있는 반도체 집적 장치 및 집적 회로의 전압 강하 검출 방법 및 그 전압 강하 보정 방법을 얻는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명에 따른 반도체 집적 장치는, 반도체집적 회로내의 전원 배선상의 소정 위치에 배치되고, 해당 소정 위치에 있어서의 전원 전압을 검출하는 전압 검출 셀과, 상기 전압 검출 셀에 의해서 검출된 전원 전압의 전압 강하를 검출하는 전압 강하 검출 회로와, 상기 전압 검출 셀과 상기 전압 강하 검출 회로를 접속하여, 상기 전압 검출 셀이 검출한 전원 전압을 상기 전압 강하 검출 회로에 출력하는 접속 배선를 구비한 것을 특징으로 한다.
본 발명에 의하면, 전압 검출 셀이 반도체 집적 회로내의 전원 배선상의 소정 위치에 배치되어, 해당 소정 위치에 있어서의 전원 전압을 검출하고, 접속 배선을 거쳐서 전압 강하 검출 회로에 출력되며, 전압 강하 검출 회로는 상기 전압 검출 셀에 의해서 검출된 전원 전압의 전압 강하를 검출하도록 하고 있다.
본 발명에 따른 반도체 집적 장치는, 상기 발명에 있어서, 상기 전압 강하 검출 회로는, 상기 전압 검출 셀이 검출한 전원 전압과 기준 전압을 비교하는 비교기인 것을 특징으로 한다.
본 발명에 의하면, 상기 전압 강하 검출 회로는 비교기로 구성되고, 상기 전압 검출 셀이 검출한 전원 전압과 기준 전압을 비교하여, 그 결과를 바탕으로, 전압 강하가 있었는지 여부를 판단하도록 하고 있다.
본 발명에 따른 반도체 집적 장치는, 상기 발명에 있어서, 상기 전압 강하 검출 회로는, 상기 전압 검출 셀이 검출한 전원 전압의 전압 강하에 대응하여 소정 입력 신호를 지연 출력하는 지연 소자와, 상기 소정 입력 신호와 상기 지연 소자가 지연 출력하는 신호를 바탕으로 전압 강하량이 소정 값 이상인지 여부를 판정 출력하는 플립플롭 회로를 구비한 것을 특징으로 한다.
본 발명에 의하면, 전압 강하 검출 회로내의 지연 소자가, 전압 검출 셀이 검출한 전원 전압의 전압 강하에 대응하여 소정 입력 신호를 지연 출력하고, 플립플롭 회로가 상기 소정 입력 신호와 상기 지연 소자가 지연 출력하는 신호를 바탕으로 전압 강하량이 소정 값 이상인지 여부를 판정 출력하도록 하고 있다.
본 발명에 따른 반도체 집적 장치는, 상기 발명에 있어서, 상기 전압 강하 검출 회로가 검출한 전압 강하를 바탕으로 상기 전원 전압의 전압 강하를 보정하는 전압 강하 보정 회로를 더 구비한 것을 특징으로 한다.
본 발명에 의하면, 전압 강하 보정 회로가, 상기 전압 강하 검출 회로가 검출한 전압 강하를 바탕으로 상기 전원 전압의 전압 강하를 보정하도록 하고 있다.
본 발명에 따른 반도체 집적 장치는, 상기 발명에 있어서, 상기 전압 강하 보정 회로는, 상기 전압 강하 검출 회로가 검출한 전압 강하를 바탕으로 상기 전원 전압의 클럭 주파수를 변화시켜, 상기 전압 강하를 보정 제어하는 주파수 제어 회로인 것을 특징으로 한다.
본 발명에 의하면, 상기 전압 강하 보정 회로는 주파수 제어 회로이며, 이 주파수 제어 회로가, 상기 전압 강하 검출 회로가 검출한 전압 강하를 바탕으로 상기 전원 전압의 클럭 주파수를 변화시켜, 상기 전압 강하를 보정 제어하도록 하고 있다.
본 발명에 따른 반도체 집적 장치는, 상기 발명에 있어서, 상기 전압 강하 보정 회로는, 상기 전압 강하 검출 회로가 검출한 전압 강하를 바탕으로 상기 전원 전압의 전압을 변화시켜, 상기 전압 강하를 보정 제어하는 전압 제어 회로인 것을 특징으로 한다.
본 발명에 의하면, 상기 전압 강하 보정 회로는 전압 제어 회로이며, 이 전압 제어 회로가, 상기 전압 강하 검출 회로가 검출한 전압 강하를 바탕으로 상기 전원 전압의 전압을 변화시켜, 상기 전압 강하를 보정 제어하도록 하고 있다.
본 발명에 따른 집적 회로의 전압 강하 검출 방법은, 반도체 집적 회로내의 전원 배선상의 소정 위치에 배치되고, 해당 소정 위치에 있어서의 전원 전압을 검출하는 전압 검출 셀의 해당 소정 위치를 결정하는 셀 배치 결정 공정과, 상기 전압 검출 셀과, 해당 전압 검출 셀에 의해서 검출된 전원 전압의 전압 강하를 검출하는 전압 강하 검출 회로 사이를 접속하는 접속 배선의 배선 위치를 결정하는 배선 위치 결정 공정과, 상기 전압 검출 셀 및 상기 접속 배선을 포함하는 집적 회로를 생성하는 집적 회로 생성 공정과, 상기 전압 검출 셀에 의해서 검출된 전원 전압의 전압 강하를 상기 전압 강하 검출 회로가 검출하는 전압 강하 검출 공정을 포함하는 것을 특징으로 한다.
본 발명에 의하면, 셀 배치 결정 공정에 의해서, 반도체 집적 회로내의 전원 배선상의 소정 위치에 배치되고, 해당 소정 위치에 있어서의 전원 전압을 검출하는 전압 검출 셀의 해당 소정 위치를 결정하고, 배선 위치 결정 공정에 의해서, 상기 전압 검출 셀과, 해당 전압 검출 셀에 의해서 검출된 전원 전압의 전압 강하를 검출하는 전압 강하 검출 회로 사이를 접속하는 접속 배선의 배선 위치를 결정하고, 집적 회로 생성 공정에 의해서, 상기 전압 검출 셀 및 상기 접속 배선을 포함하는 집적 회로를 생성하며, 전압 강하 검출 공정에 의해서, 상기 전압 검출 셀에 의해서 검출된 전원 전압의 전압 강하를 상기 전압 강하 검출 회로가 검출하도록 하고 있다.
본 발명에 따른 집적 회로의 전압 강하 검출 방법은, 상기 발명에 있어서, 상기 전압 강하 검출 공정은, 상기 전압 검출 셀이 검출한 전압과 기준 전압을 비교하여, 이 비교 결과를 바탕으로 전원 전압의 전압 강하를 검출하는 것을 특징으로 한다.
본 발명에 의하면, 상기 전압 강하 검출 공정이, 상기 전압 검출 셀이 검출한 전압과 기준 전압을 비교하여, 이 비교 결과를 바탕으로 전원 전압의 전압 강하를 검출하도록 하고 있다.
본 발명에 따른 집적 회로의 전압 강하 검출 방법은, 상기 발명에 있어서, 상기 전압 강하 검출 공정은, 상기 전압 검출 셀이 검출한 전압에 대응한 지연량을 바탕으로 전원 전압의 전압 강하를 검출하는 것을 특징으로 한다.
본 발명에 의하면, 상기 전압 강하 검출 공정이, 상기 전압 검출 셀이 검출한 전압에 대응한 지연량을 바탕으로 전원 전압의 전압 강하를 검출하도록 하고 있다.
본 발명에 따른 집적 회로의 전압 강하 보정 방법은, 반도체 집적 회로내의 전원 배선상의 소정 위치에 배치되고, 해당 소정 위치에 있어서의 전원 전압을 검출하는 전압 검출 셀의 해당 소정 위치를 결정하는 셀 배치 결정 공정과, 상기 전압 검출 셀과, 해당 전압 검출 셀에 의해서 검출된 전원 전압의 전압 강하를 검출하는 전압 강하 검출 회로 사이를 접속하는 접속 배선의 배선 위치를 결정하는 배선 위치 결정 공정과, 상기 전압 검출 셀 및 상기 접속 배선을 포함하는 집적 회로를 생성하는 집적 회로 생성 공정과, 상기 전압 검출 셀에 의해서 검출된 전원 전압의 전압 강하를 상기 전압 강하 검출 회로가 검출하는 전압 강하 검출 공정과, 상기 전압 강하 검출 공정이 검출한 전압 강하를 바탕으로 상기 전원 전압의 전압 강하를 보정하는 전압 강하 보정 공정을 포함하는 것을 특징으로 한다.
본 발명에 의하면, 셀 배치 결정 공정에 의해서, 반도체 집적 회로내의 전원 배선상의 소정 위치에 배치되고, 해당 소정 위치에 있어서의 전원 전압을 검출하는 전압 검출 셀의 해당 소정 위치를 결정하고, 배선 위치 결정 공정에 의해서, 상기 전압 검출 셀과, 해장 전압 검출 셀에 의해서 검출된 전원 전압의 전압 강하를 검출하는 전압 강하 검출 회로 사이를 접속하는 접속 배선의 배선 위치를 결정하며, 집적 회로 생성 공정에 의해서, 상기 전압 검출 셀 및 상기 접속 배선을 포함하는 집적 회로를 생성하고, 전압 강하 검출 공정에 의해서, 상기 전압 검출 셀에 의해서 검출된 전원 전압의 전압 강하를 상기 전압 강하 검출 회로가 검출하며, 전압 강하 보정 공정에 의해서, 상기 전압 강하 검출 공정이 검출한 전압 강하를 바탕으로 상기 전원 전압의 전압 강하를 보정하도록 하고 있다.
본 발명에 따른 집적 회로의 전압 강하 보정 방법은, 상기 발명에 있어서, 상기 전압 강하 보정 공정은, 상기 전압 강하 검출 공정에 의해서 검출된 전압 강하를 바탕으로 상기 전원 전압의 클럭 주파수를 변화시켜, 상기 전압 강하를 보정 제어하는 것을 특징으로 한다.
본 발명에 의하면, 상기 전압 강하 보정 공정이, 상기 전압 강하 검출 공정에 의해서 검출된 전압 강하를 바탕으로 상기 전원 전압의 클럭 주파수를 변화시켜, 상기 전압 강하를 보정 제어하도록 하고 있다.
본 발명에 따른 집적 회로의 전압 강하 보정 방법은, 상기 발명에 있어서, 상기 전압 강하 보정 공정은, 상기 전압 강하 검출 공정에 의해서 검출된 전압 강하를 바탕으로 상기 전원 전압의 전압을 변화시켜, 상기 전압 강하를 보정 제어하는 것을 특징으로 한다.
본 발명에 의하면, 상기 전압 강하 보정 공정이, 상기 전압 강하 검출 공정에 의해서 검출된 전압 강하를 바탕으로 상기 전원 전압의 전압을 변화시켜, 상기 전압 강하를 보정 제어하도록 하고 있다.
(발명의 실시예)
이하에 첨부 도면을 참조하여, 본 발명에 따른 반도체 집적 장치 및 집적 회로의 전압 강하 검출 방법 및 그 전압 강하 보정 방법의 바람직한 실시예를 상세하게 설명한다.
(실시예 1)
우선, 도 1은 본 발명의 실시예 1인 반도체 집적 장치가 적용되는 피반도체 집적 장치의 개요 구성을 도시하는 도면이다. 도 l에서, 본 반도체 집적 장치상에는, 복수의 로직 셀(l)이 탑재된다. 각 로직 셀(1)에 대해, 전원을 공급하기 위한 전원선(3)은 전원 공급 본딩 패드(2)를 거쳐서, 반도체 집적 장치상에 강목 형상으로 배선된다.
여기서, 전원선(3)은 피반도체 집적 장치의 중앙부의 로직 셀(1)에 이를 때까지의 사이에 배치된 다수의 트랜지스터에 전원을 공급하고 있다. 이 때문에, 전원 전압은 트랜지스터 부하, 전원선(3)의 배선 용량, 및 저항 부하 등에 의해서 전압 강하가 발생하고, 반도체 집적 장치의 중앙부 근방에서는, 일반적으로 큰 전압 강하가 발생하게 된다.
도 2는 도 1에 나타낸 피반도체 집적 장치내에 배치되는 검출용 셀(4), 접속 배선(6) 및 검출 회로(7)의 구성을 도시하는 도면이다. 피반도체 집적 장치내의 전원선(3)상의 소정 위치에, 전원선(3)의 전압을 검출하는 검출용 셀(4)이 마련된다. 검출용 셀(4)은 전원선(3)상의 소정 위치로부터 전원 전압을 검출하는 검출선(3a)을 형성하고, 검출선(3a)의 선단부에 검출용 패드(5)를 배치한다. 검출 회로(7)는 검출용 셀(4)이 검출한 전원 전압의 전압 강하를 검출한다. 검출용 셀(4)과 검출 회로(7) 사이는, 접속 배선(6)에 의해서 접속된다.
도 3은 본 발명의 실시예 1인 반도체 집적 장치의 구성을 도시하는 도면이고, 도 2에 나타낸 검출용 셀(4), 접속 배선(6) 및 검출 회로(7)를 도 1에 나타낸 피반도체 집적 장치상에 배치한 것이다. 도 3에 있어서, 검출용 셀(4)은 반도체 집적 장치(10)상에 배선된 전원선(3)의 임의의 선상에 배치된다. 검출 회로(7)는 전압 강하의 검출 결과를 외부에 출력하기 위한 검출 신호 출력 본딩 패드(8)의 근방에 배치된다. 또한, 검출용 셀(4)과 검출 회로(7) 사이는, 접속 배선(6)에 의해서 접속된다. 또, 도 3에 나타낸 반도체 집적 장치(10)에서는, l개의 검출용 셀(4)을 배치하도록 하고 있지만, 복수의 검출용 셀(4)을 마련하도록 하더라도 좋다. 복수의 검출용 셀(4)을 마련하는 것에 의해, 반도체 집적 장치(10)내에서의 전원 전압의 편차도 검출할 수 있게 된다.
검출용 셀(4)의 소정 위치는 전압 강하가 가장 크다고 생각되는 위치, 예를 들면 전원 공급 본딩 패드(2)로부터 가장 먼 위치이다. 또, 반도체 집적 장치(l0)의 중앙부 혹은 PLL 회로나 클럭 동작 회로부 등의 고속 동작 회로부 등에 있어서의 전원선의 위치로 하도록 하더라도 좋다.
검출용 셀(4)의 소정 위치가 전원 공급 본딩 패드(2)로부터 가장 먼 위치인 경우에는, 전원선(3)의 길이를 계측하는 것에 의해 용이하게 구할 수 있다. 따라서, 반도체 집적 장치(10)의 회로 설계시에 있어서 전원선(3)의 길이를 계측하는 것에 의해 검출용 셀(4)의 소정 위치가 결정되게 된다. 이 검출용 셀(4)의 소정 위치가 결정되면, 그 후, 접속 배선(6)의 배선이 결정되게 된다. 이러한 검출용 셀(4)의 배치 및 접속 배선(6)의 배선은 자동 배치 배선의 소프트웨어에 의해서 용이하게 실현할 수 있다.
이 자동 배치 배선의 소프트웨어는, 또한 소비 전력을 계산시켜, 소비 전력이 가장 큰 로직 셀(1)내의 중앙부에 검출용 셀(4)을 배치하도록 하더라도 좋다. 혹은, 소비 전력이 가장 큰 로직 셀(1)에 인접하는 로직 셀과의 경계상에 검출용 셀(4)을 배치하도록 하더라도 좋다. 또한, 아날로그 집적 회로나, 디지탈 아날로그 혼재 집적 회로인 경우에는, 전압 변화가 출력 신호에 큰 영향을 주는 아날로그 회로 부분에 검출용 셀(4)을 배치하도록 하여, 아날로그 신호의 신뢰성을 높이도록 하더라도 좋다.
또, 검출용 셀(4)의 소정 위치의 결정에는, 반도체 집적 장치(10)내의 실 배선을 바탕으로 배치 결정하는 경우와, 실 배선 전에 있어서의 회로도를 참고로 하여 배치 결정하는 경우를 생각할 수 있지만, 어느 쪽의 경우에도, 소정 위치를 결정할 수 있다. 본 발명은 검출용 셀(4)의 배치 위치(예를 들면, 칩 중앙부나 로직 셀 중앙부)와 검출 회로(7)의 결정을 먼저 실행하고, 이어서 접속 배선(6)을 우선적으로 결정하고 나서 집적 회로 생성 공정을 진행시키도록 한다. 이 경우, 검출용 셀(4)의 배치 위치는 상기 기재와 같이 계산에 의해서 자동적으로 배치하는 방법과, 수동으로 칩 중앙부나 로직 셀 중앙부에 배치하는 방법을 선택할 수 있도록 한다. 또한, 검출용 셀(4)을 실 배선 전의 회로도에 포함시키는 경우, 검출 회로(7)만 우선적으로 배치하고, 검출용 셀(4)의 배치 결정 공정과 접속 배선(6)의 배선 위치 결정 공정은 집적 회로 생성 공정에서 순차적으로 실시되는 것으로 한다.
도 4는 도 3에 나타낸 검출 회로(7)의 상세 구성을 도시하는 도면이다. 도 4에 있어서, 검출 회로(7)는 비교기(21)를 이용하도록 하고 있다. 검출 회로(7)의 비교기(21)의 플러스 단자에는, 검출용 패드(5)로부터 출력되는 전원 전압 Vdd가 입력되고, 비교기(21)의 마이너스 단자에는, 참조 전압 Vref가 입력된다. 비교기(21)는 전원 전압 Vdd가 참조 전압 Vref 이하의 값인 경우에는,「L」을 출력하고, 전원 전압 Vdd가 참조 전압 Vref를 초과하는 값인 경우에는,「H」를 출력한다.
이 비교기(21)의「H」,「L」출력인 검출 신호 Vout는 검출 신호 출력 본딩 패드(8)를 거쳐서 외부에 출력된다. 이 외부에 출력된 검출 신호 Vout를 바탕으로 하여, 검출 신호 Vout가「H」출력인 경우에는, 전원 전압 Vdd가 정상 상태, 즉 전압 강하가 허용 범위라고 판단되고, 검출 신호 Vout가「L」출력인 경우에는, 전원 전압 Vdd가 이상 상태, 즉 전압 강하가 허용 범위를 초과하고 있다고 판단되어, 전원 전압 Vdd의 보정을 실행할 필요가 있는 것으로 인식된다.
본 실시예 1에서는, 반도체 집적 장치(10)상의 소정 위치에 검출용 셀(4)을 배치하고, 이 검출용 셀(4)이 검출한 전원 전압의 값을 바탕으로 검출 회로(7)가 전원 전압의 전압 강하를 검출하도록 하고 있기 때문에, 집적도가 높은 반도체 집적 장치이더라도, 전원 전압의 전압 강하를 용이하게 인식할 수 있다.
(실시예 2)
다음에, 본 발명의 실시예 2에 대해 설명한다. 전술한 실시예 1에서는, 검출 회로(7)를 비교기(21)를 이용하여 전원 전압의 전압 강하가 정상인지 여부를 판정 출력하도록 하였지만, 본 실시예 2에서는, 지연 소자(31) 및 플립플롭 회로(32)를 이용하여 전원 전압의 전압 강하가 정상인지 여부를 판정 출력하도록 하고 있다. 그 밖의 구성은, 실시예 1과 동일한 구성이다.
도 5는 본 발명의 실시예 2인 반도체 집적 장치의 검출 회로(7)의 상세 구성을 도시하는 도면이고, 도 6은 도 5에 나타낸 각 부의 신호의 타이밍차트를 나타내고 있다. 도 5에 있어서, 지연 소자(31)에는, 기준 신호 Sa와, 검출용 셀(4)이 검출한 전원 전압 Vdd가 입력된다. 지연 소자(31)는 전원 전압 Vdd에 비례한 지연량을 기준 신호 Sa에 부여한 지연 신호 Sb, Sb'를 플립플롭 회로(32)의「D」단자에 출력한다.
한편, 플립플롭 회로(32)의「T」단자에는, 기준 신호 Sa인 신호 Sc가 입력된다. 플립플롭 회로(32)는「T」단자에 입력되는 신호 Sc의 하강 시점에 있어서의「D」단자의 지연 신호 Sb, Sb'를「Q」단자로부터 신호 Sd, Sd'로서 출력한다.
따라서, 도 6(b), 도 6(c)에 도시하는 바와 같이 전압 강하가 작은 전원 전압 Vdd인 경우에는, 작은 지연량 tb를 갖는 지연 신호 Sb로 되고, 전압 강하가 큰 전원 전압 Vdd인 경우에는, 큰 지연량 tb'을 갖는 지연 신호 Sb'로 된다. 이 경우, 신호 Sc의 하강 시점에서는, 지연 신호 Sb는「H」로 되고, 지연 신호 Sb'는 「L」로 되기 때문에, 플립플롭 회로(32)는 각각「H」출력 및「L」을 출력하게 된다 (도 6(d), 도 6(e) 참조).
이 플립플롭 회로(32)의「Q」단자로부터의 신호가「H」출력인 신호 Sd의 경우에는, 전원 전압 Vdd가 정상 상태, 즉 전압 강하가 허용 범위라고 판단되고, 「L」출력인 신호 Sd'인 경우에는, 전원 전압 Vdd가 이상 상태, 즉 전압 강하가 허용 범위를 초과하고 있다고 판단되어, 전원 전압 Vdd의 보정을 행할 필요가 있는 것으로 인식된다.
또, 기준 신호 Sa로서 클럭 신호를 이용하도록 하더라도 좋다. 또한, 이 경우, 지연 소자(31)를 이용하지 않고, 반도체 집적 장치(10)로의 입력 직후의 클럭 신호를 플립플롭 회로(32)의「T」단자에 입력하고, 반도체 집적 장치(10)내의 클럭 신호를 플립플롭 회로(32)의「D」단자에 입력하도록 하더라도 좋다. 반도체 집적 장치(10)내의 클럭 신호가 지연하는 경우에는, 전압 강하가 발생하고 있는 것과 마찬가지로 간주할 수 있기 때문이다. 이 경우, 클럭 신호의 1 주기를 초과하여 지연이 발생할 가능성이 생기지만, 전원 전압의 전압 강하는 크기 때문에, 플립플롭 회로(32)는 클럭 신호를 인식할 수 없게 되기 때문에,「H」출력은 없어, 문제는 발생하지 않는다.
본 실시예 2에서는, 실시예 1과 마찬가지로, 반도체 집적 장치(10)상의 소정 위치에 검출용 셀(4)을 배치하여, 이 검출용 셀(4)이 검출한 전원 전압의 값을 바탕으로 검출 회로(7)가 전원 전압의 전압 강하를 검출하도록 하고 있기 때문에, 집적도가 높은 반도체 집적 장치에 있어서도, 전원 전압의 전압 강하를 용이하게 인식할 수 있다.
(실시예 3)
다음에, 본 발명의 실시예 3에 대해 설명한다. 전술한 실시예 1, 2에서는, 모두 전원 전압의 전압 강하를 검출하도록 하였지만, 본 실시예 3에서는, 전압 강하의 검출 결과를 바탕으로, 반도체 집적 장치(10)가 정상 동작을 유지할 수 있도록 전압 강하 보정을 행하도록 하고 있다.
도 7은 본 발명의 실시예 3인 반도체 집적 장치의 구성을 도시하는 도면이다. 본 반도체 집적 장치는 반도체 집적 장치(10)로부터 출력되는 검출 신호 Vout (Sd)를 이용하여, 전원 전압의 전압 강하에 대처하도록 클럭 주파수를 변화시키도록 하고 있다.
즉, 도 7에 있어서, 분주기(34)는 클럭 신호 CK를 분주한 복수의 주파수를 멀티플렉서(33)에 출력한다. 디코더(35)는 카운터에 의해서 실현되고, 검출 신호 Vout를 카운터의 인에이블 신호로서 이용하도록 하고 있다. 즉, 디코더(35)는 검출 신호 Vout가「L」인 한, 순차적으로 클럭 신호 CK에 대응하여, 카운트를 증분하고, 그 값을 선택 신호 Ss로서 멀티플렉서(33)에 출력한다. 멀티플렉서(33)는 선택 신호 Ss의 값이「0」→「9」로 변화되면, 이것에 대응하여, 클럭 주파수 CK의「1/1」주파수인 클럭 신호「1/1」CK로부터, 클럭 주파수 CK의「1/n」주파수인 클럭 신호「1/n」CK까지의 클럭 신호를 출력하도록 하고 있다. 따라서, 멀티플렉서(33)로부터 출력되는 클럭 신호의 주파수는 검출 신호 Vout가「L」, 즉 전압 강하가 있었던 경우에, 클럭 신호 CK의 주파수를 낮게 하도록 제어하고 있다.
이 결과, 반도체 집적 장치(10)의 전원 전압의 전압 강하가 정상으로 회복할 때까지, 클럭 신호 CK의 주파수는 순차적으로 하강되고, 반도체 집적 장치(10)의 동작의 신뢰성을 확보할 수 있다.
(실시예 4)
다음에, 본 발명의 실시예 4에 대해 설명한다. 전술한 실시예 3에서는, 클럭 신호 CK의 주파수를 변화시키는 것에 의해 전원 전압의 전압 강하에 의한 불안정 동작을 없애도록 하였지만, 본 실시예 4에서는, 검출 신호 Vout를 바탕으로, 직접 전원 전압을 제어하도록 하고 있다.
도 8은 본 발명의 실시예 4인 반도체 집적 장치의 구성을 도시하는 도면이다. 본 반도체 집적 장치는 반도체 집적 장치(10)와 전원 공급 회로(40)를 갖는다. 전원 공급 회로(40)은 전압 보정 회로(41)를 갖는다. 전압 보정 회로(41)는 반도체 집적 장치(10)로부터 출력된 검출 신호 Vout(Sd)를 이용하여, 반도체 집적 장치(10)에 출력하는 전원 전압의 전압을 제어하도록 하고 있다.
즉, 전압 보정 회로(41)는 검출 신호 Vout가「L」출력인 경우에는, 전압 강하가 발생하고 있기 때문에, 반도체 집적 장치(10)에 공급해야 할 전원 전압을 현재의 전원 전압에 비해 높게 하도록 제어하고, 검출 신호 Vout가「H」출력인 경우에는, 전압 강하가 허용 범위내이기 때문에, 반도체 집적 장치(10)에 공급해야 할 전원 전압을 유지시키는 제어를 실행한다. 단, 전원 전압의 제어 범위는 반도체 집적 장치(10)가 허용할 수 있는 범위내이다.
본 실시예 4에서는, 반도체 집적 장치(10)의 전원 전압의 전압 강하가 정상으로 회복할 때까지, 전원 전압의 전압을 높게 하여 공급하도록 하고 있기 때문에, 반도체 집적 장치(10)의 동작의 신뢰성을 확보할 수 있다.
이상 설명한 바와 같이, 본 발명에 의하면, 전압 검출 셀이 반도체 집적 회로내의 전원 배선상의 소정 위치에 배치되어, 해당 소정 위치에 있어서의 전원 전압을 검출하고, 접속 배선을 거쳐서 전압 강하 검출 회로에 출력되며, 전압 강하 검출 회로는 상기 전압 검출 셀에 의해서 검출된 전원 전압의 전압 강하를 검출하 도록 하고 있기 때문에, 반도체 집적 회로내의 전압 강하의 확인을 간단하고 또한 용이하게 실행할 수 있다고 하는 효과를 얻는다.
본 발명에 의하면, 상기 전압 강하 검출 회로는 비교기로 구성되고, 상기 전압 검출 셀이 검출한 전원 전압과 기준 전압을 비교하여, 그 결과를 바탕으로, 전압 강하가 있었는지 여부를 판단하도록 하고 있기 때문에, 간단한 구성으로 전압 강하의 확인을 용이하게 실행할 수 있다고 하는 효과를 얻는다.
본 발명에 의하면, 전압 강하 검출 회로내의 지연 소자가, 전압 검출 셀이 검출한 전원 전압의 전압 강하에 대응하여 소정 입력 신호를 지연 출력하고, 플립플롭 회로가, 상기 소정 입력 신호와 상기 지연 소자가 지연 출력하는 신호를 바탕으로 전압 강하량이 소정 값 이상인지 여부를 판정 출력하도록 하고 있기 때문에, 간단한 구성으로 전압 강하의 확인을 용이하게 실행할 수 있다고 하는 효과를 얻는다.
본 발명에 의하면, 전압 강하 보정 회로가, 상기 전압 강하 검출 회로가 검출한 전압 강하를 바탕으로 상기 전원 전압의 전압 강하를 보정하도록 하고 있기 때문에, 반도체 집적 회로의 저전압화 및 고속화를 보증하여, 신뢰성을 높일 수 있다고 하는 효과를 얻는다.
본 발명에 의하면, 상기 전압 강하 보정 회로는 주파수 제어 회로이며, 이 주파수 제어 회로가, 상기 전압 강하 검출 회로가 검출한 전압 강하를 바탕으로 상기 전원 전압의 클럭 주파수를 변화시켜, 상기 전압 강하를 보정 제어하도록 하고 있기 때문에, 반도체 집적 회로의 저전압화 및 고속화를 보증하여, 신뢰성을 높일 수 있다고 하는 효과를 얻는다.
본 발명에 의하면, 상기 전압 강하 보정 회로는 전압 제어 회로이며, 이 전압 제어 회로가, 상기 전압 강하 검출 회로가 검출한 전압 강하를 바탕으로 상기 전원 전압의 전압을 변화시켜, 상기 전압 강하를 보정 제어하도록 하고 있기 때문에, 반도체 집적 회로의 저전압화 및 고속화를 보증하여, 신뢰성을 높일 수 있다고 하는 효과를 얻는다.
본 발명에 의하면, 셀 배치 결정 공정에 의해서, 반도체 집적 회로내의 전원 배선상의 소정 위치에 배치하여, 해당 소정에 있어서의 전원 전압을 검출하는 전압 검출 셀의 해당 소정 위치를 결정하고, 배선 위치 결정 공정에 의해서, 상기 전압 검출 셀과 해당 전압 검출 셀에 의해서 검출된 전원 전압의 전압 강하를 검출하는 전압 강하 검출 회로 사이를 접속하는 접속 배선의 배선 위치를 결정하며, 집적 회로 생성 공정에 의해서, 상기 전압 검출 셀 및 상기 접속 배선을 포함하는 집적 회로를 생성하고, 전압 강하 검출 공정에 의해서, 상기 전압 검출 셀에 의해서 검출된 전원 전압의 전압 강하를 상기 전압 강하 검출 회로가 검출하도록 하고 있기 때문에, 반도체 집적 회로내의 전압 강하의 확인을 간단하고 또한 용이하게 실행할 수 있다고 하는 효과를 얻는다.
본 발명에 의하면, 상기 전압 강하 검출 공정이, 상기 전압 검출 셀이 검출한 전압과 기준 전압을 비교하여, 이 비교 결과를 바탕으로 전원 전압의 전압 강하를 검출하도록 하고 있기 때문에, 반도체 집적 회로내의 전압 강하의 확인을 간단하고 또한 용이하게 실행할 수 있다고 하는 효과를 얻는다.
본 발명에 의하면, 상기 전압 강하 검출 공정이, 상기 전압 검출 셀이 검출한 전압에 대응한 지연량을 바탕으로 전원 전압의 전압 강하를 검출하도록 하고 있기 때문에, 반도체 집적 회로내의 전압 강하의 확인을 간단하고 또한 용이하게 실행할 수 있다고 하는 효과를 얻는다.
본 발명에 의하면, 셀 배치 결정 공정에 의해서, 반도체 집적 회로내의 전원 배선상의 소정 위치에 배치하여, 해당 소정 위치에 있어서의 전원 전압을 검출하는 전압 검출 셀의 해당 소정 위치를 결정하고, 배선 위치 결정 공정에 의해서, 상기 전압 검출 셀과 해당 전압 검출 셀에 의해서 검출된 전원 전압의 전압 강하를 검출하는 전압 강하 검출 회로 사이를 접속하는 접속 배선의 배선 위치를 결정하며, 집적 회로 생성 공정에 의해서, 상기 전압 검출 셀 및 상기 접속 배선을 포함하는 집적 회로를 생성하고, 전압 강하 검출 공정에 의해서, 상기 전압 검출 셀에 의해서 검출된 전원 전압의 전압 강하를 상기 전압 강하 검출 회로가 검출하며, 전압 강하 보정 공정에 의해서, 상기 전압 강하 검출 공정이 검출한 전압 강하를 바탕으로 상기 전원 전압의 전압 강하를 보정하도록 하고 있기 때문에, 반도체 집적 회로의 저전압화 및 고속화를 보증하여, 신뢰성을 높일 수 있다고 하는 효과를 얻는다.
본 발명에 의하면, 상기 전압 강하 보정 공정이, 상기 전압 강하 검출 공정에 의해서 검출된 전압 강하를 바탕으로 상기 전원 전압의 클럭 주파수를 변화시켜, 상기 전압 강하를 보정 제어하도록 하고 있기 때문에, 반도체 집적 회로의 저전압화 및 고속화를 보증하여, 신뢰성을 높일 수 있다고 하는 효과를 얻는다.
본 발명에 의하면, 상기 전압 강하 보정 공정이, 상기 전압 강하 검출 공정에 의해서 검출된 전압 강하를 바탕으로 상기 전원 전압의 전압을 변화시켜, 상기 전압 강하를 보정 제어하도록 하고 있기 때문에, 반도체 집적 회로의 저전압화 및 고속화를 보증하여, 신뢰성을 높일 수 있다고 하는 효과를 얻는다.
도 1은 본 발명의 실시예 1에 적용되는 피반도체 집적 장치의 개요 구성을 도시하는 도면,
도 2는 본 발명의 실시예 l인 반도체 집적 장치의 검출용 셀, 접속 배선 및 검출 회로의 접속 관계를 도시하는 도면,
도 3은 본 발명의 실시예 1인 반도체 집적 장치의 구성을 도시하는 도면,
도 4는 도 3에 나타낸 검출 회로의 상세 구성의 일례를 도시하는 도면,
도 5는 본 발명의 실시예 2인 반도체 집적 장치의 검출 회로의 상세 구성을 도시하는 도면,
도 6은 도 5에 나타낸 검출 회로의 동작을 나타내는 타이밍차트,
도 7은 본 발명의 실시예 3인 반도체 집적 장치의 구성을 도시하는 도면,
도 8은 본 발명의 실시예 4인 반도체 집적 장치의 구성을 도시하는 도면.
도면의 주요 부분에 대한 부호의 설명
1 : 로직 셀 2 : 전원 공급 본딩 패드
3, 3a : 전원선 4 : 검출용 셀
5 : 검출용 패드 6 : 접속 배선
7 : 검출 회로 8 : 검출 신호 출력 본딩 패드
l0 : 반도체 집적 장치 21 : 비교기
31 : 지연 소자 32 : 플립플롭 회로
33 : 멀티플렉서 34 : 분주기
35 : 디코더 40 : 전원 공급 회로
41 : 전압 보정 회로

Claims (3)

  1. 반도체 집적 회로내의 전원 배선상의 소정 위치에 배치되고, 상기 소정 위치에 있어서의 전원 전압을 검출하는 전압 검출 셀과,
    상기 전압 검출 셀에 의해서 검출된 전원 전압의 전압 강하를 검출하는 전압 강하 검출 회로와,
    상기 전압 검출 셀과 상기 전압 강하 검출 회로를 접속하여, 상기 전압 검출 셀이 검출한 전원 전압을 상기 전압 강하 검출 회로에 출력하는 접속 배선을 구비한 것을 특징으로 하는
    반도체 집적 장치.
  2. 반도체 집적 회로내의 전원 배선상의 소정 위치에 배치되고, 상기 소정 위치에 있어서의 전원 전압을 검출하는 전압 검출 셀의 상기 소정 위치를 결정하는 셀 배치 결정 공정과,
    상기 전압 검출 셀과, 상기 전압 검출 셀에 의해 검출된 전원 전압의 전압 강하를 검출하는 전압 강하 검출 회로 사이를 접속하는 접속 배선의 배선 위치를 결정하는 배선 위치 결정 공정과,
    상기 전압 검출 셀 및 상기 접속 배선을 포함하는 집적 회로를 생성하는 집적 회로 생성 공정과,
    상기 전압 검출 셀에 의해 검출된 전원 전압의 전압 강하를 상기 전압 강하 검출 회로가 검출하는 전압 강하 검출 공정을 포함하는 것을 특징으로 하는
    집적 회로의 전압 강하 검출 방법.
  3. 반도체 집적 회로내의 전원 배선상의 소정 위치에 배치되고, 상기 소정 위치에 있어서의 전원 전압을 검출하는 전압 검출 셀의 상기 소정 위치를 결정하는 셀 배치 결정 공정과,
    상기 전압 검출 셀과, 상기 전압 검출 셀에 의해서 검출된 전원 전압의 전압 강하를 검출하는 전압 강하 검출 회로 사이를 접속하는 접속 배선의 배선 위치를 결정하는 배선 위치 결정 공정과,
    상기 전압 검출 셀 및 상기 접속 배선을 포함하는 집적 회로를 생성하는 집적 회로 생성 공정과,
    상기 전압 검출 셀에 의해서 검출된 전원 전압의 전압 강하를 상기 전압 강하 검출 회로가 검출하는 전압 강하 검출 공정과,
    상기 전압 강하 검출 공정에서 전압 강하가 검출되면, 상기 소정 위치의 전원 전압을 상승시키는 전원 전압 제어 공정
    을 포함하는 것을 특징으로 하는 집적 회로의 전압 강하 보정 방법.
KR10-2001-0004989A 2000-05-25 2001-02-02 반도체 집적 장치 및 집적 회로의 전압 강하 검출 방법 및그 전압 강하 보정 방법 KR100534157B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-155300 2000-05-25
JP2000155300A JP2001332699A (ja) 2000-05-25 2000-05-25 半導体集積装置および集積回路の電圧降下検出方法並びにその電圧降下補正方法

Publications (2)

Publication Number Publication Date
KR20010107531A KR20010107531A (ko) 2001-12-07
KR100534157B1 true KR100534157B1 (ko) 2005-12-06

Family

ID=18660267

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0004989A KR100534157B1 (ko) 2000-05-25 2001-02-02 반도체 집적 장치 및 집적 회로의 전압 강하 검출 방법 및그 전압 강하 보정 방법

Country Status (4)

Country Link
US (1) US6377083B1 (ko)
JP (1) JP2001332699A (ko)
KR (1) KR100534157B1 (ko)
TW (1) TW469626B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100516712B1 (ko) * 2002-12-30 2005-09-22 주식회사 하이닉스반도체 타임 히스테리시스 특성을 가지는 디지털 제어로직 회로
US20050075809A1 (en) * 2003-09-18 2005-04-07 Ewc Controls Incorporated Apparatus and method for detecting, filtering and conditioning AC voltage signals
EP1678594B1 (en) 2003-10-22 2008-09-10 Nxp B.V. A method and a system for powering an integrated circuit, and an integrated circuit especially designed to be used therein
JP4209377B2 (ja) * 2004-10-20 2009-01-14 株式会社ルネサステクノロジ 半導体装置
JP5061593B2 (ja) 2005-11-21 2012-10-31 富士通セミコンダクター株式会社 制御装置、半導体集積回路装置及び供給制御システム
US20070271473A1 (en) * 2006-05-18 2007-11-22 Eiichi Hosomi Method and system for a semiconductor device with multiple voltage sensors and power control of semiconductor device with multiple voltage sensors
JP2008072045A (ja) 2006-09-15 2008-03-27 Oki Electric Ind Co Ltd 半導体集積回路
US7793125B2 (en) * 2007-01-10 2010-09-07 International Business Machines Corporation Method and apparatus for power throttling a processor in an information handling system
US20080249727A1 (en) * 2007-04-04 2008-10-09 Satoru Takase Systems and Methods for Determining Variations in Voltages Applied to an Integrated Circuit Chip
JP5169085B2 (ja) * 2007-09-05 2013-03-27 富士通株式会社 半導体装置および電源補償方法
KR20090028193A (ko) * 2007-09-14 2009-03-18 삼성전자주식회사 전압강하 측정회로, 이를 포함하는 반도체 장치, 시스템 및반도체 장치의 전압강하 측정방법
US7944248B2 (en) * 2008-04-17 2011-05-17 Altera Corporation Techniques for measuring voltages in a circuit
JP4530074B2 (ja) * 2008-05-07 2010-08-25 ルネサスエレクトロニクス株式会社 半導体装置
JP5273813B2 (ja) * 2009-09-28 2013-08-28 Ｎｅｃインフロンティア株式会社 携帯端末および電圧調整方法
KR20120100496A (ko) * 2011-03-04 2012-09-12 삼성전자주식회사 전압 레귤레이터 및 이를 포함하는 집적 회로
US9541603B2 (en) 2013-07-10 2017-01-10 Apple Inc. Method and apparatus for power glitch detection in integrated circuits
TWI651733B (zh) * 2016-03-03 2019-02-21 東芝記憶體股份有限公司 電流檢測電路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59202526A (ja) * 1983-04-30 1984-11-16 Minolta Camera Co Ltd 制御回路における電圧降下保護回路
JPS62188090A (ja) * 1986-02-13 1987-08-17 Mitsubishi Electric Corp 電圧検出回路
KR960032491A (ko) * 1995-02-17 1996-09-17 가네코 히사시 반도체 기억 회로
KR20000041746A (ko) * 1998-12-23 2000-07-15 김영환 전원 전압 검출 회로

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4104860A (en) * 1976-12-27 1978-08-08 Solid State Scientific Inc. High speed dynamic flip-flop system
JPH01276660A (ja) 1988-04-28 1989-11-07 Nec Corp Ｌｓｉの電源供給回路
US5367202A (en) * 1992-11-06 1994-11-22 National Semiconductor Corporation Voltage reference ladder having improved linearity
JPH0756885A (ja) 1993-08-20 1995-03-03 Mitsubishi Electric Corp マイクロコンピュータ
JPH07325633A (ja) 1994-06-01 1995-12-12 Matsushita Electric Ind Co Ltd 電池駆動機器の電源系統切換え回路
US5672997A (en) * 1994-09-21 1997-09-30 Intel Corporation Method and apparatus for reducing the nominal operating voltage supplied to an integrated circuit
JP3592423B2 (ja) * 1996-01-26 2004-11-24 株式会社ルネサステクノロジ 半導体集積回路装置
US5847587A (en) * 1997-01-07 1998-12-08 Holtek Microelectronics Inc. Means for instantaneously detecting abnormal voltage in a micro controller
KR100270957B1 (ko) * 1998-06-08 2000-11-01 윤종용 반도체 메모리 장치의 내부 전원전압 변환회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59202526A (ja) * 1983-04-30 1984-11-16 Minolta Camera Co Ltd 制御回路における電圧降下保護回路
JPS62188090A (ja) * 1986-02-13 1987-08-17 Mitsubishi Electric Corp 電圧検出回路
KR960032491A (ko) * 1995-02-17 1996-09-17 가네코 히사시 반도체 기억 회로
KR20000041746A (ko) * 1998-12-23 2000-07-15 김영환 전원 전압 검출 회로

Also Published As

Publication number Publication date
KR20010107531A (ko) 2001-12-07
JP2001332699A (ja) 2001-11-30
TW469626B (en) 2001-12-21
US6377083B1 (en) 2002-04-23

Similar Documents

Publication Publication Date Title
KR100534157B1 (ko) 반도체 집적 장치 및 집적 회로의 전압 강하 검출 방법 및그 전압 강하 보정 방법
US7501868B2 (en) Power supply voltage control apparatus
US8912778B1 (en) Switching voltage regulator employing current pre-adjust based on power mode
US7250821B2 (en) Semiconductor integrated circuit
US7852061B2 (en) Band gap generator with temperature invariant current correction circuit
US6194937B1 (en) Synchronous delay circuit system
KR20100085834A (ko) 보상 회로, 디지털 회로 보상 방법, 전압 공급 보상 시스템 및 집적 회로
US8117466B2 (en) Data processing device and power supply voltage generator that control a power supply voltage during an auxiliary period, and method of controlling the power supply voltage thereof during an auxiliary period
US7199653B2 (en) Semiconductor device with operation mode set by external resistor
JPH11296243A (ja) 電源電圧調整回路及び半導体装置並びに半導体装置の電源電圧調整方法
US7603572B2 (en) Voltage stabilizer stabilizing the voltage of a power line wherein power consumption elements are individually activated based on a quantity of currents to be drained
US7956594B2 (en) Device and method for compensating for voltage drops
US8639952B1 (en) Field-programmable gate array having voltage identification capability
US6456129B1 (en) Internal clock signal generator
US6870353B2 (en) Power supply control circuit and LSI using the same
US11374410B2 (en) Method for controlling current amount flowing into circuit module and associated chip
US6480053B1 (en) Semiconductor device having an internal power supply circuit
JP2885186B2 (ja) 位相調整回路
US6320455B1 (en) Boost circuit
US7852130B2 (en) Voltage detection circuit and voltage detection method
US7548098B2 (en) Output buffer circuit and method with self-adaptive driving capability
JPH0338862A (ja) 半導体集積回路装置の電源調節方法
JPH08274607A (ja) Ｃｐｕの電源電圧監視回路
JP7273532B2 (ja) 半導体装置、信号処理システムおよび信号処理システムの制御方法
JP3460802B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20031120

Effective date: 20050720

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091123

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee