KR100527590B1 - 반도체소자의 콘택플러그 형성방법 - Google Patents
반도체소자의 콘택플러그 형성방법 Download PDFInfo
- Publication number
- KR100527590B1 KR100527590B1 KR10-2003-0043765A KR20030043765A KR100527590B1 KR 100527590 B1 KR100527590 B1 KR 100527590B1 KR 20030043765 A KR20030043765 A KR 20030043765A KR 100527590 B1 KR100527590 B1 KR 100527590B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- semiconductor device
- contact plug
- contact
- insulating layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 17
- 239000000126 substance Substances 0.000 claims abstract description 16
- 239000002002 slurry Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 8
- 229920005591 polysilicon Polymers 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 8
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 claims description 5
- 239000000654 additive Substances 0.000 claims description 5
- 230000000996 additive effect Effects 0.000 claims description 5
- 239000011810 insulating material Substances 0.000 claims description 4
- 125000003903 2-propenyl group Chemical group [H]C([*])([H])C([H])=C([H])[H] 0.000 claims description 3
- 125000000217 alkyl group Chemical group 0.000 claims description 3
- 125000003118 aryl group Chemical group 0.000 claims description 3
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 claims description 3
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 2
- 230000006866 deterioration Effects 0.000 abstract description 2
- 238000007517 polishing process Methods 0.000 abstract 1
- 238000000206 photolithography Methods 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 3
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체소자의 콘택플러그 형성방법에 관한 것으로,
콘택플러그의 형성공정시 수반되는 평탄화식각공정으로 인한 소자의 특성 열화를 방지하기 위하여,
게이트전극이 형성된 반도체기판 상부에 하부절연층을 형성하고 콘택마스크를 이용한 자기정렬적인 식각공정으로 상기 게이트전극 사이의 반도체기판을 노출시키는 콘택홀을 형성한 다음, 상기 콘택홀을 매립하는 폴리실리콘을 증착하고 상기 폴리실리콘을 티.엠.에이.에이취. ( Tetra Methyl Ammonium Hydroxide, 이하에서 TMAH 라 함 ) 계열의 화학물질이 첨가된 슬러리로 화학기계연마하는 구성으로, 상기 하부절연층의 손상을 최소화시키며 예정된 콘택플러그를 형성함으로써 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 수율 및 생산성을 향상시킬 수 있는 기술이다.
Description
본 발명은 반도체소자의 콘택플러그 형성방법에 관한 것으로, 랜딩 플러그 ( landing plug )의 형성공정시 실시되는 화학기계연마 ( chemical mechanical policing, CMP ) 공정으로 하부절연층이 손상되는 현상을 최소화시킬 수 있도록 하는 기술에 관한 것이다.
일반적으로, 반도체 메모리 소자인 디램은 하나의 트랜지스터와 캐패시터로 형성되고 이들을 구동하기 위하여 비트라인이나 금속배선 등을 필요로 하게 된다.
그러나, 반도체소자가 고집적화됨에 따라 높은 에스펙트비 ( aspect ratio )를 갖는 콘택 공정을 실시하여야 하게 되었고 그에 따른 소자의 제조 공정이 어렵게 되며 소자의 특성 및 신뢰성이 저하되게 되었다.
이를 극복하기 위하여, 비트라인과 캐패시터의 콘택 깊이를 감소시켜 소자의 제조 공정을 용이하게 실시할 수 있는 랜딩 플러그를 형성하는 공정을 사용하였다.
도시되지 않았으나, 종래기술에 따른 반도체소자의 콘택플러그 형성방법은 다음과 같다.
트렌치형 소자분리막이 구비되는 반도체기판 상에 게이트산화막, 게이트전극용 도전층 및 하드마스크층을 형성하고 게이트전극 마스크를 이용한 사진식각공정으로 게이트전극을 형성한다.
상기 게이트전극을 포함한 전체표면상부에 산화막 및 질화막을 적층한다.
상기 적층구조를 이방성 식각하여 상기 게이트전극 측벽에 산화막 스페이서 및 질화막 스페이서의 적층구조를 형성한다.
후속공정으로 전체표면상부에 하부절연층을 형성하고 랜딩 플러그 콘택마스크를 이용한 사진식각공정으로 상기 하부절연층을 식각하여 상기 반도체기판의 활성영역을 노출시키는 랜딩 플러그 콘택홀을 형성한다. 이때, 상기 하부절연층은 BPSG ( boro phospho silicate glass ) 와 같이 유동성이 우수한 산화 절연물질로 형성한다.
상기 랜딩 플러그 콘택홀을 매립하는 랜딩 플러그 폴리를 전체표면상부에 증착하고 상기 하부절연층을 노출시키는 평탄화식각공정을 실시하여 랜딩 플러그를 형성한다.
이때, 상기 평탄화식각공정은 CMP 공정으로 실시하며, 상기 하부절연층인 BPSG 절연막 상의 랜딩 플러그 폴리를 모두 제거하기 위하여 과도식각을 수반하게 된다.
그러나, 상기 BPSG 절연막과 랜딩 플러그 폴리인 폴리실리콘의 식각선택비 차이가 크지 않기 때문에 상기 BPSG 절연막이 과도하게 식각되어 결함을 유발하는 경우가 발생된다.
이를 보완하기 위하여 상기 하드마스크층 상부의 하부절연층 두께를 두껍게 형성하는 경우 자기정렬적인 콘택 공정을 어렵게 하여 소자의 생산성 및 수율을 저하시키는 문제점이 있다.
본 발명은 이러한 종래기술의 문제점을 해결하기 위하여, 랜딩 플러그 폴리를 평탄화식각할 때 하부절연층과 랜딩플러그 폴리와의 식각선택비 차이를 크게 할 수 있는 슬러리를 이용하여 실시함으로써 상기 하부절연층의 손상을 최소화시킬 수 있도록 하여 소자의 특성 열화를 방지하고 그에 따른 반도체소자의 생산성 및 수율을 향상시킬 수 있는 반도체소자의 콘택플러그 형성방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 콘택플러그 형성방법은,
게이트전극이 형성된 반도체기판 상부에 하부절연층을 형성하는 공정과,
콘택마스크를 이용한 자기정렬적인 식각공정으로 상기 게이트전극 사이의 반도체기판을 노출시키는 콘택홀을 형성하는 공정과,
상기 콘택홀을 매립하는 폴리실리콘을 증착하는 공정과,
상기 폴리실리콘을 세리아 ( ceria ) 연마제 및 R4NOH 을 사용하는 TMAH 계열의 화학물질이 첨가된 슬러리로 화학기계연마하는 공정을 포함하는 것과,
상기 하부절연층은 BPSG, APL 및 SOG ( spin on glass ) 계열의 산화 절연물질 중에서 선택된 임의의 한가지로 구비되는 것과,
R4NOH 을 사용하는 TMAH 계열의 화학물질 중 상기 R 은 알킬 ( alkyl ), 알릴 ( allyl ) 및 아릴 ( aryl ) 중에서 임의로 선택된 한가지인 것과,
상기 슬러리는 2∼12 의 pH을 갖는 것과,
삭제
상기 슬러리는 알콜 ( alcohol )을 첨가제로 사용하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하면 다음과 같다.
도 2a 내지 도 2e 는 본 발명의 실시예에 따른 반도체소자의 콘택플러그 형성방법을 도시한 단면도이다.
도 2a 를 참조하면, 반도체기판(11)에 트렌치형 소자분리막(도시안됨)을 형성한다.
상기 반도체기판(11) 상부에 게이트산화막(도시안됨), 게이트전극용 도전층(13) 및 하드마스크층(15)을 형성하고 게이트전극 마스크(도시안됨)를 이용한 사진식각공정으로 게이트전극을 형성한다.
상기 게이트전극을 포함한 전체표면상부에 산화막, 질화막 또는 이들의 적층구조를 형성하고 이방성식각하여 상기 게이트전극 측벽에 절연막 스페이서(17)를 형성한다.
전체표면상부에 하부절연층(19)을 형성한다. 이때, 상기 하부절연층(19)은 BPSG 와 같이 유동성이 우수한 APL 이나 SOG 계열의 산화 절연물질로 형성한다.
이때, 상기 하부절연층(19)은 상기 하드마스크층(15)으로부터 t1 의 높이로 형성된다.
도 2b를 참조하면, 상기 하부절연층(19)을 평탄화식각한다. 이때, 상기 평탄화식각공정은 CMP 공정으로 실시한다.
이때, 상기 하부절연층(19)은 상기 하드마스크층(15)으로부터 t2 의 높이로 형성된다.
도 2c를 참조하면, 랜딩플러그 콘택마스크(도시안됨)를 이용한 사진식각공정으로 상기 하부절연층(19)을 식각하여 상기 반도체기판(11)의 활성영역을 노출시키는 랜딩 플러그 콘택홀(21)을 형성한다.
이때, 상기 사진식각공정은 자기정렬적인 콘택 공정으로 실시한다.
도 2d를 참조하면, 상기 랜딩 플러그 콘택홀(21)을 매립하는 랜딩 플러그 폴리 ( landing plug poly )(23)를 전체표면상부에 형성한다.
도 2e를 참조하면, 상기 랜딩 플러그 폴리(23)를 CMP 하여 상기 랜딩 플러그(25)를 형성한다.
이때, 상기 CMP 공정은 TMAH 계열의 화학물질이 첨가된 슬러리를 이용하여 실시한다. 상기 TMAH 계열의 화학물질은 R4NOH ( 단, R 은 alkyl, allyl 및 aryl 중에서 임의의 어느 한가지 )을 사용한다.
여기서, 상기 슬러리는 연마재로 세리아 ( ceria )를 포함한다.
상기 산화막용 슬러리는 2∼12 pH 를 갖되, 2∼7 pH 인 경우 디싱 ( dishing )을 최소화시킬 수 있다.
상기 산화막용 슬러리는 알콜 ( alcohol ) 또는 암모니아 계열의 화학물질을 첨가제로 사용할 수도 있다.
또한, 상기 TMAH 계열의 화학물질 대신 암모니아계열의 화학물질을 사용할 수도 있다.
도 3a 및 도 3b 는 본 발명에 따른 하부절연층과 랜딩 플러그 폴리와의 식각선택비 차이를 도시한 그래프이다.
도 3a 는 TMAH 계열 화학물질을 첨가했을 때 pH 변화에 따른 식각선택비 변화를 도시한 것으로, 랜딩플러그 폴리의 식각선택비가 우수함을 알 수 있다.
도 3b 는 TMAH 계열 화학물질의 첨가량에 대한 식각선택비 변화를 도시한 것으로, 랜딩플러그 폴리의 식각선택비가 우수함을 알 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체소자의 콘택플러그 형성방법은, 랜딩플러그 폴리의 식각선택비를 향상시키는 슬러리를 이용하여 하부절연층의 손상을 최소화시킴으로써 후속 공정을 용이하게 하고 그에 따른 반도체소자의 수율 및 생산성을 향상시킬 수 있는 효과를 제공한다.
도 1a 는 종래기술에 따른 반도체소자의 콘택플러그를 도시한 평면 셈사진.
도 1b 는 종래기술에 따른 반도체소자의 콘택플러그를 도시한 단면 셈사진.
도 2a 내지 도 2e 는 본 발명의 실시예에 따른 반도체소자의 콘택플러그 형성방법을 도시한 단면도.
도 3a 는 본 발명에 따른 슬러리의 pH 변화시 식각률 변화를 도시한 그래프.
도 3b 는 본 발명에 따른 첨가제(additive)의 첨가량 변화시 식각률 변화를 도시한 그래프.
<도면의 주요부분에 대한 부호 설명>
11 : 반도체기판 13 : 게이트전극용 도전층
15 : 하드마스크층 17 : 절연막 스페이서
19 : 하부절연층 21 : 콘택홀, 랜딩 플러그 콘택홀
23 : 폴리실리콘, 랜딩 플러그 폴리 25 : 콘택플러그, 랜딩 플러그
Claims (6)
- 게이트전극이 형성된 반도체기판 상부에 하부절연층을 형성하는 공정과,콘택마스크를 이용한 자기정렬적인 식각공정으로 상기 게이트전극 사이의 반도체기판을 노출시키는 콘택홀을 형성하는 공정과,상기 콘택홀을 매립하는 폴리실리콘을 증착하는 공정과,상기 폴리실리콘을 세리아 ( ceria ) 연마제 및 R4NOH 을 사용하는 TMAH 계열의 화학물질이 첨가된 슬러리로 화학기계연마하는 공정을 포함하는 반도체소자의 콘택플러그 형성방법.
- 제 1 항에 있어서,상기 하부절연층은 BPSG, APL 및 SOG 계열의 산화 절연물질 중에서 선택된 임의의 한가지로 구비되는 것을 특징으로 하는 반도체소자의 콘택플러그 형성방법.
- 제 1 항에 있어서,상기 R4NOH 을 사용하는 TMAH 계열의 화학물질 중 상기 R 은 알킬 ( alkyl ), 알릴 ( allyl ) 및 아릴 ( aryl ) 중에서 임의로 선택된 한가지인 것을 특징으로 하는 반도체소자의 콘택플러그 형성방법.
- 삭제
- 제 1 항에 있어서,상기 슬러리는 2∼12, 바람직하게는 2∼7 의 pH 을 갖는 것을 특징으로 하는 반도체소자의 콘택플러그 형성방법.
- 제 1 항에 있어서,상기 슬러리는 알콜 ( alcohol )을 첨가제로 사용하는 것을 특징으로 하는 반도체소자의 콘택플러그 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0043765A KR100527590B1 (ko) | 2003-06-30 | 2003-06-30 | 반도체소자의 콘택플러그 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0043765A KR100527590B1 (ko) | 2003-06-30 | 2003-06-30 | 반도체소자의 콘택플러그 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050002387A KR20050002387A (ko) | 2005-01-07 |
| KR100527590B1 true KR100527590B1 (ko) | 2005-11-09 |
Family
ID=37217919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0043765A KR100527590B1 (ko) | 2003-06-30 | 2003-06-30 | 반도체소자의 콘택플러그 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100527590B1 (ko) |
-
2003
- 2003-06-30 KR KR10-2003-0043765A patent/KR100527590B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050002387A (ko) | 2005-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI715615B (zh) | 半導體元件及其製造方法 | |
| US20050230734A1 (en) | Field effect transistors having trench-based gate electrodes and methods of forming same | |
| TWI412121B (zh) | 具埋入式字元線之裝置及其製造方法 | |
| US6063657A (en) | Method of forming a buried strap in a DRAM | |
| TW201220475A (en) | Memory device and method of fabricating the same | |
| CN111162079B (zh) | 选择性外延结构的形成方法及3d存储器件制造方法 | |
| KR100546133B1 (ko) | 반도체소자의 형성방법 | |
| US7510930B2 (en) | Method for fabricating recessed gate MOS transistor device | |
| KR100507862B1 (ko) | 반도체소자 제조 방법 | |
| KR100527590B1 (ko) | 반도체소자의 콘택플러그 형성방법 | |
| US7037821B2 (en) | Method for forming contact of semiconductor device | |
| KR100680948B1 (ko) | 반도체 소자의 스토리지 노드 콘택 형성방법 | |
| KR100356798B1 (ko) | 반도체 소자의 제조방법 | |
| KR100346450B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100345069B1 (ko) | 반도체 소자의 폴리실리콘 플러그 형성방법 | |
| KR100390838B1 (ko) | 반도체 소자의 랜딩 플러그 콘택 형성방법 | |
| CN116960064B (zh) | 半导体结构的制备方法 | |
| KR100649824B1 (ko) | 반도체소자의 콘택플러그 형성방법 | |
| KR100912988B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100672132B1 (ko) | 반도체 소자의 제조방법 | |
| KR100589498B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR100579851B1 (ko) | 반도체 소자의 분리 방법 | |
| US20050158963A1 (en) | Method of forming planarized shallow trench isolation | |
| US20080318428A1 (en) | Method for Achieving Uniform Chemical Mechanical Polishing In Integrated Circuit Manufacturing | |
| KR100897249B1 (ko) | 반도체 소자의 콘택홀 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101025 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |