KR100519642B1 - 반도체 소자 형성 방법 - Google Patents
반도체 소자 형성 방법 Download PDFInfo
- Publication number
- KR100519642B1 KR100519642B1 KR10-2003-0101473A KR20030101473A KR100519642B1 KR 100519642 B1 KR100519642 B1 KR 100519642B1 KR 20030101473 A KR20030101473 A KR 20030101473A KR 100519642 B1 KR100519642 B1 KR 100519642B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- gate
- substrate
- oxide film
- pmd
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000005468 ion implantation Methods 0.000 claims abstract description 11
- 150000004767 nitrides Chemical class 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 10
- 230000004888 barrier function Effects 0.000 claims abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims abstract description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 5
- 239000010937 tungsten Substances 0.000 claims abstract description 5
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 11
- 230000015572 biosynthetic process Effects 0.000 abstract description 9
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 종래의 반도체 제조 공정에서 게이트 형성 후 산화막을 형성하는 단계를 제거하고 질화막을 증착하는 등의 공정의 단순화를 가능하게 하는 반도체 제조 방법에 관한 것이다.
본 발명의 반도체 소자 형성 방법은 기판상에 트렌치, 게이트 절연막 및 폴리 게이트를 형성하는 단계; 상기 기판상에 질화막을 형성하는 단계; 상기 게이트를 마스크로 이용하여 이온주입 공정으로 LDD 영역을 형성하는 단계; 상기 기판상에 산화막을 형성하는 단계; 상기 산화막을 식각하여 측벽을 형성하는 단계; 상기 게이트 및 측벽을 마스크로 이용하여 이온주입 공정으로 소오스/드레인을 형성하는 단계; 상기 기판상에 PMD를 증착하고 평탄화하는 단계; 상기 PMD를 식각하여 콘택홀을 형성하는 단계; 및 상기 PMD상에 배리어 금속을 증착하고 열처리하고 텅스텐으로 콘택홀을 충진하는 단계를 포함하여 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 반도체 소자 형성 방법은 폴리 산화막 형성과 같은 공정을 제거하여 공정의 단순화한 장점이 있다.
Description
본 발명은 반도체 소자 형성 방법에 관한 것으로, 보다 자세하게는 폴리 산화막 대신 질화막을 증착하여 폴리 산화막 증착을 제거하는 등의 공정을 변화시켜 반도체 제조 공정을 단순화하는 반도체 제조 방법에 관한 것이다.
종래의 반도체 제조 공정은 게이트를 형성한 후에 게이트를 보호하는 산화막을 생성시킨 다음 LDD(Lightly Doped Drain, 이하 LDD) 이온 주입 공정을 진행하고 다시 캡 산화막과 질화막을 증착시킨 후 이를 식각하여 측벽을 형성한 후 소스 드레인 불순물을 주입하여 반도체 소자의 게이트를 형성한다. 그 이후 공정으로는 기판 위의 산화막을 제거하기 위하여 건식 식각 및 불산(HF) 세정 공정을 진행하고 Ti 또는 Co를 증착한 후 열처리를 하여 실리사이드를 형성하고 절연막을 증착 후 콘택 라인(Contact Line)을 형성하는 공정을 기본으로 진행하였다.
그러나, 상기와 같은 종래의 반도체 소자의 제조 방법은 소자의 집적화가 진행될수록 콘택 마진이 적어지고 이로 인하여 트렌치 절연막에 콘택 스파이크가 발생하거나 또는 마진이 적어져서 게이트와 붙는 단락(Shortage)현상이 발생하는 문제가 있으며 그외 여러 가지 문제를 발생하게 된다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 측벽을 산화물로 형성함으로써 콘택 형성의 마진을 넓히고, 산화물 제거 공정, 실리사이드 형성 공정 PMD(PreMetallic Dielectric, 이하 PMD) 라이너 형성 공정과 같은 여러 공정을 건너 뛰어 반도체 제조 공정이 단순화되도록 하는 반도체 제조 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 기판상에 트렌치, 게이트 절연막 및 폴리 게이트를 형성하는 단계; 상기 기판상에 질화막을 형성하는 단계; 상기 게이트를 마스크로 이용하여 이온주입 공정으로 LDD 영역을 형성하는 단계; 상기 기판상에 산화막을 형성하는 단계; 상기 산화막을 식각하여 측벽을 형성하는 단계; 상기 게이트 및 측벽을 마스크로 이용하여 이온주입 공정으로 소오스/드레인을 형성하는 단계; 상기 기판상에 PMD를 증착하고 평탄화하는 단계; 상기 PMD를 식각하여 콘택홀을 형성하는 단계; 및 상기 PMD상에 배리어 금속을 증착하고 열처리하고 텅스텐으로 콘택홀을 충진하는 단계를 포함하여 이루어진 반도체 소자 형성 방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 1 내지 도 9는 본 발명에 의한 반도체 소자 제조 방법의 단면도이다.
먼저, 도 1은 기판상에 트렌치, 게이트 절연막 및 폴리 게이트를 형성하는 단계이다. 도에서 보는 바와 같이 소정의 소자가 형성된 기판(10)상에서 트렌치를 형성하고, 상기 트렌치를 절연막으로 매립하여 소자분리막(11)을 형성하고, 게이트 산화막 및 폴리 실리콘을 형성하고, 포토레지스트로 패턴을 형성하고 상기 패턴으로 산화막 및 폴리 실리콘을 식각하여 게이트(12)를 형성한다.
다음, 도 2는 상기 기판상에 질화막을 형성하는 단계이다. 도에서 보는 바와 같이 소자분리막과 게이트가 형성된 기판상에 질화막(13)을 형성한다. 종래에는 산화막을 형성하였으나 본 발명에서는 반도체 제조 공정을 단순화하기 위해 질화막을 먼저 형성한다. 이때 상기 질화막은 200 내지 500Å의 두께로 형성한다.
다음, 도 3은 상기 게이트를 마스크로 이용하여 이온주입 공정으로 LDD 영역을 형성하는 단계이다. 도에서 보는 바와 같이 상기 형성된 게이트를 마스크로 이용하여 불순물을 이온 주입하여 LDD 영역(14)을 형성한다.
다음, 도 4는 상기 기판상에 산화막을 형성하는 단계이다. 도에서 보는 바와 같이 LDD가 형성된 기판상에 산화막(15)을 형성한다. 이때 상기 산화막은 이후 공정에 의해 게이트의 측벽을 형성하게 된다. 따라서 상기 산화막의 두께에 의해 콘택홀의 마진에 영향을 주게 되므로 적당한 두께로 형성하는데, 500 내지 2000Å의 두께로 형성한다.
다음, 도 5는 상기 산화막을 식각하여 측벽을 형성하고, 상기 게이트 및 측벽을 마스크로 이용하여 이온주입 공정으로 소오스/드레인을 형성하는 단계이다. 도에서 보는 바와 같이 상기 산화막을 식각하여 산화막 측벽(16)을 형성한다. 이어서, 상기 게이트 및 측벽을 마스크로 이용하여 불순물 이온 주입 공정을 이용하여 소오스 및 드레인 영역(17)을 형성한다.
다음, 도 6은 상기 기판상에 PMD를 증착하고 평탄화하는 단계이다. 도에서 보는 바와 같이 PMD(18)를 기판에 증착하고 평탄화하여 층간절연막을 형성한다. 이때 상기 PMD는 산화막으로 형성되며, 평탄화 후의 PMD의 두께는 4000 내지 10000Å이내로 형성된다.
다음, 도 7은 상기 PMD를 식각하여 콘택홀을 형성하는 단계이다. 도에서 보는 바와 같이 평탄화된 PMD를 주어진 CD(Critical Dimension)에 맞추어 콘택홀(19)을 형성한다.
다음, 도 8은 상기 PMD상에 배리어 금속을 증착하는 단계이다. 도에서 보는 바와 같이 콘택홀이 형성된 기판상에 배리어 금속(20)을 증착한다. 이때 상기 배리어 금속은 Ti 또는 Co와 TiN으로 형성한다. 즉, 상기 Ti 또는 Co는 실리사이드 형성 물질이고, TiN은 불순물이 확산하여 이동하는 것을 막기 위해 형성된다.
다음, 도 9는 상기 기판을 열처리하고 텅스텐으로 콘택홀을 충진하는 단계이다. 도에서 보는 바와 같이 상기 기판을 열처리하여 Ti 또는 Co가 하부의 실리콘 기판과 반응하여 티타늄 실리사이드 또는 코발트 실리사이드(21)가 콘택홀의 저면에서 자동적으로 생성되도록 한다. 이어서, 텅스텐으로 콘택홀을 증착하고 평탄화하여 콘택홀을 매립한다.
상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.
따라서, 본 발명의 반도체 소자 형성 방법은 측벽을 산화물로 형성함으로써 콘택 형성의 마진을 넓히고, 산화물 제거 공정, 실리사이드 형성 공정 PMD 라이너 형성 공정과 같은 여러 공정을 건너 뛰어 반도체 제조 공정이 단순화한 효과가 있다.
도 1 내지 도 9는 본 발명에 의한 반도체 소자 형성 방법의 공정 단면도.
Claims (5)
- 반도체 소자 형성 방법에 있어서,기판상에 트렌치, 게이트 절연막 및 폴리 게이트를 형성하는 단계;상기 기판상에 질화막을 형성하는 단계;상기 게이트를 마스크로 이용하여 이온주입 공정으로 LDD 영역을 형성하는 단계;상기 기판상에 산화막을 형성하는 단계;상기 산화막을 식각하여 측벽을 형성하는 단계;상기 게이트 및 측벽을 마스크로 이용하여 이온주입 공정으로 소오스/드레인을 형성하는 단계;상기 기판상에 PMD를 증착하고 평탄화하는 단계;상기 PMD를 식각하여 콘택홀을 형성하는 단계; 및상기 PMD상에 배리어 금속을 증착하고 열처리하고 텅스텐으로 콘택홀을 충진하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자 형성 방법.
- 제 1항에 있어서,상기 질화막은 두께가 200 내지 500Å임을 특징으로 하는 반도체 소자 형성 방법.
- 제 1항에 있어서,상기 산화막은 두께가 500 내지 2000Å임을 특징으로 하는 반도체 소자 형성 방법.
- 제 1항에 있어서,상기 PMD는 평탄화 공정 이후의 두께가 4000 내지 10000Å임을 특징으로 하는 반도체 소자 형성 방법.
- 제 1항에 있어서,상기 배리어 금속은 Ti 및 Co 중 어느 하나와 TiN로 구성됨을 특징으로 하는 반도체 소자 형성 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0101473A KR100519642B1 (ko) | 2003-12-31 | 2003-12-31 | 반도체 소자 형성 방법 |
| US11/024,659 US7232753B2 (en) | 2003-12-31 | 2004-12-30 | Method of fabricating semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0101473A KR100519642B1 (ko) | 2003-12-31 | 2003-12-31 | 반도체 소자 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050070900A KR20050070900A (ko) | 2005-07-07 |
| KR100519642B1 true KR100519642B1 (ko) | 2005-10-07 |
Family
ID=34737950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0101473A KR100519642B1 (ko) | 2003-12-31 | 2003-12-31 | 반도체 소자 형성 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7232753B2 (ko) |
| KR (1) | KR100519642B1 (ko) |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61137367A (ja) * | 1984-12-10 | 1986-06-25 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JPS64760A (en) * | 1987-06-23 | 1989-01-05 | Seiko Epson Corp | Manufacture of semiconductor device |
| JP3201061B2 (ja) * | 1993-03-05 | 2001-08-20 | ソニー株式会社 | 配線構造の製造方法 |
| US5512495A (en) * | 1994-04-08 | 1996-04-30 | Texas Instruments Incorporated | Method of manufacturing extended drain resurf lateral DMOS devices |
| JP3280803B2 (ja) * | 1994-08-18 | 2002-05-13 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
| US5648673A (en) * | 1994-12-28 | 1997-07-15 | Nippon Steel Corporation | Semiconductor device having metal silicide film on impurity diffused layer or conductive layer |
| KR100220935B1 (ko) * | 1995-12-15 | 1999-09-15 | 김영환 | 메탈 콘택 형성방법 |
| US20010045661A1 (en) * | 1995-12-29 | 2001-11-29 | Chi-Cheng Yang | Composite metallization process for filling high aspect ratio contact holes |
| US5895267A (en) * | 1997-07-09 | 1999-04-20 | Lsi Logic Corporation | Method to obtain a low resistivity and conformity chemical vapor deposition titanium film |
| US5933741A (en) * | 1997-08-18 | 1999-08-03 | Vanguard International Semiconductor Corporation | Method of making titanium silicide source/drains and tungsten silicide gate electrodes for field effect transistors |
| KR100282704B1 (ko) * | 1998-06-29 | 2001-03-02 | 윤종용 | 반도체 장치의 콘택 홀을 형성하는 방법(a method of forming a contact hole of semiconductor device) |
| US6177338B1 (en) * | 1999-02-08 | 2001-01-23 | Taiwan Semiconductor Manufacturing Company | Two step barrier process |
| TW417245B (en) * | 1999-07-16 | 2001-01-01 | Taiwan Semiconductor Mfg | Method of producing bitline |
| US6169017B1 (en) * | 1999-11-23 | 2001-01-02 | United Silicon Incorporated | Method to increase contact area |
| EP1348232B1 (de) * | 2001-01-04 | 2007-05-23 | Infineon Technologies AG | Verfahren zur kontaktierung eines dotiergebiets eines halbleiterbauelements |
| CN1320614C (zh) * | 2001-12-19 | 2007-06-06 | 先进微装置公司 | 用于改善晶体管性能的复合间隔区内衬 |
-
2003
- 2003-12-31 KR KR10-2003-0101473A patent/KR100519642B1/ko not_active IP Right Cessation
-
2004
- 2004-12-30 US US11/024,659 patent/US7232753B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20050153499A1 (en) | 2005-07-14 |
| US7232753B2 (en) | 2007-06-19 |
| KR20050070900A (ko) | 2005-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100350056B1 (ko) | 다마신 게이트 공정에서 자기정렬콘택패드 형성 방법 | |
| KR100282452B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| US6693026B2 (en) | Semiconductor device and method for fabricating the same | |
| KR100382727B1 (ko) | 셀프 얼라인 콘택 식각 공정을 채용할 경우 보이드 없이패드를 형성할 수 있는 반도체 소자의 제조방법 | |
| KR100271265B1 (ko) | 비정질화된폴리실리콘을사용하는서브미크론마이크로일렉트로닉스응용을위한자기정렬poci₃제조방법 | |
| US7323377B1 (en) | Increasing self-aligned contact areas in integrated circuits using a disposable spacer | |
| JP2002359369A (ja) | 半導体装置の製造方法 | |
| KR100519642B1 (ko) | 반도체 소자 형성 방법 | |
| KR20040007949A (ko) | 반도체 소자의 제조 방법 | |
| KR100525912B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100347149B1 (ko) | 반도체 장치 제조방법 | |
| KR100701369B1 (ko) | 트랜지스터 및 그 제조 방법 | |
| US7696075B2 (en) | Method of fabricating semiconductor device having a recess channel structure therein | |
| KR100713927B1 (ko) | 반도체 소자의 제조방법 | |
| US7294572B2 (en) | Method of forming contact | |
| US20080258145A1 (en) | Semiconductor Devices Including an Amorphous Region in an Interface Between a Device Isolation Layer and a Source/Drain Diffusion Layer | |
| KR20050058637A (ko) | 살리사이드를 갖는 반도체 소자 제조 방법 | |
| KR100226753B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100500937B1 (ko) | 모스트랜지스터의 구조 및 그 제조방법 | |
| KR100425769B1 (ko) | 반도체 소자 제조 방법 | |
| KR100247811B1 (ko) | 반도체장치의 제조방법 | |
| US6121135A (en) | Modified buried contact process for IC device fabrication | |
| KR20030051038A (ko) | 반도체 소자의 제조 방법 | |
| KR100298463B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR100273685B1 (ko) | 반도체장치제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110809 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |