KR100518396B1 - 부동 게이트를 구비한 전계 효과 트랜지스터의 제조 방법 - Google Patents

부동 게이트를 구비한 전계 효과 트랜지스터의 제조 방법 Download PDF

Info

Publication number
KR100518396B1
KR100518396B1 KR10-2002-7017055A KR20027017055A KR100518396B1 KR 100518396 B1 KR100518396 B1 KR 100518396B1 KR 20027017055 A KR20027017055 A KR 20027017055A KR 100518396 B1 KR100518396 B1 KR 100518396B1
Authority
KR
South Korea
Prior art keywords
layer
floating gate
manufacturing
layer structure
patterning
Prior art date
Application number
KR10-2002-7017055A
Other languages
English (en)
Other versions
KR20030011091A (ko
Inventor
호프만프란츠
템펠괴르크
슈트렌츠로버트
비스너로버트
Original Assignee
인피네온 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피네온 테크놀로지스 아게 filed Critical 인피네온 테크놀로지스 아게
Publication of KR20030011091A publication Critical patent/KR20030011091A/ko
Application granted granted Critical
Publication of KR100518396B1 publication Critical patent/KR100518396B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

부동 게이트를 구비한 전계 효과 트랜지스터의 제조 방법을 진행하는 중에는 부동 게이트의 재료로 이루어진 층의 노출된 측면 플랭크를 구비한 구조물을 산화 분위기에 노출시켜 그 측면 플랭크 및 동시에 구조물의 다른 영역을 절연 산화물 층(70, 90)으로 코팅하게 된다. 본 발명에 따르면, 산화 분위기를 작용시키기 전의 시점에 그 측면 플랭크의 산화를 현저히 감소시키는 양으로 부동 게이트의 재료 중에 질소를 주입시킨다.

Description

부동 게이트를 구비한 전계 효과 트랜지스터의 제조 방법{METHOD FOR PRODUCING A FIELD EFFECT TRANSISTOR HAVING A FLOATING GATE}
본 발명은 청구항 1 및 청구항 5의 전제부에 따른 부동 게이트(floating gate)를 구비한 전계 효과 트랜지스터의 제조 방법에 관한 것이다. 그러한 유형의 트랜지스터는 반도체 기판 상에 소스로부터 드레인까지 연장된 일정한 기하 형상의 영역에서 절연 층 위에 있는 제어 게이트를 포함한다. 부동 게이트는 제어 게이트 아래의 부분 영역에 연장되고 그 주위를 빙 둘러 절연된다. 그러한 전계 효과 트랜지스터에는 연(year) 단위의 매우 장시간에 걸쳐 전하가 저장될 수 있다. 따라서, 그것의 바람직한 사용 분야는 프로그래밍이 가능하거나 재프로그래밍이 가능한 반도체 롬(ROM)이다.
[종래기술]
부동 게이트를 구비한 전계 효과 트랜지스터의 종래 제조 방법에서는 우선 가장 아래에 부동 게이트용 터널 유전체(tunnel dielectric)로서의 얇은 유전 층(바람직하게는 소위 "터널 산화물(tunnel oxide)"로서의 산화물 층)을, 그 위에 부동 게이트의 재료로 이루어진 층을, 그리고 가장 위에 유전 특성이 우수한 층을 각각 구비하는 일련의 제 1 층을 형성하여 제어 게이트와 부동 게이트 사이의 소위 커플링 커패시턴스를 위한 유전체를 형성한다. 이후로 "커플링 유전체"로서 약칭되는 최후에 언급된 층은 2개의 얇은 산화물 층 사이에 질화물 층을 포함하는 것이 바람직하다. 통상적으로 "ONO" 층으로서 지칭되는 그러한 조합된 산화물/질화물/산화물 층은 높은 커플링 커패시턴스를 얻기 위해 매우 얇게 된다. 전체의 제 1 층 구조물을 포토리소그래피 식각 기술에 의해 부동 게이트의 최종적인 윤곽의 일부를 한정하는 측면 플랭크(lateral flank)가 생성되도록 패터닝한다. 이어서, 적어도 제어 게이트가 연장될 나머지 기판 표면 부분 및 전술된 측면 플랭크를 산화시켜 전술된 기판 표면 부분 상에 제어 게이트 절연 층(고전압 게이트 산화물)을 생성하고 전술된 측면 플랭크에 부동 게이트의 에지 절연물을 형성한다. 그런 다음, 제어 게이트의 재료를 침착시키고, 그와 같이 형성된 전체의 층 구조물을 패터닝한 후에 그 층 구조물의 플랭크를 포함한 표면을 사후 산화(post-oxidation)시킨다. 소스 영역 및 드레인 영역을 형성하기 위한 선택적 도핑은 사후 산화 전후에 각각 부분적으로 행해진다.
그러한 방법의 진행 중에 커플링 유전체의 에지 영역 아래에 있는 부동 게이트가 새 부리의 모양을 연상시키는 형태로 접촉 산화되는 것이 관찰되었다. 그와 같이 형성된 산화물로 이루어진 새 부리는 부동 게이트와 제어 게이트의 잔류 재료 사이의 간격을 확대시키는 이외에, 커플링 유전체의 에지를 위쪽으로 구부러뜨린다. 그러한 새 부리는 제어 게이트의 침착 전에 부동 게이트의 측면 플랭크를 산화시키는 곳에서 특히 심하게 생성된다. 그로 인해, 그러한 지점에서는 연이어 침착되는 제어 게이트 재료의 하면과 부동 게이트의 재료 사이의 간격이 추가로 더욱 확대되기 때문에, 커플링 유전체가 압축되게 된다. 아울러, 나중의 사후 산화 시에도 특히 전체의 층 구조물을 패터닝한 후에 커플링 유전체 및 부동 게이트가 외부 플랭크에 닿는 곳에서 유사한 새 부리가 생성된다. 다만, 사후 산화의 두께가 비교적 얇기 때문에 그러한 지점에서의 새 부리 형성물은 그렇게 두드러지지는 않다.
전술된 새 부리 효과로 인해, 제어 게이트와 부동 게이트 사이의 커플링 커패시턴스가 원하지 않게도 감소되게 된다. 그러한 단점을 보상하기 위해, 종래에는 부동 게이트 및 그 위에 놓인 커플링 유전체의 수평 방향 연장을 확장시켜 "셀 표면"이 본래 원하던 것보다 더 큰 크기로 되도록 했었다.부동 게이트를 구비하는 전계 효과 트랜지스터를 제조하기 위한 청구항 1 및 청구항 5의 전제부에 따른 방법이 미국 특허 제6,069,041호에 공지되어 있다. 이 간행물에는 측면 판넬 산화를 억제하기 위해, 소위 새 부리 형상을 회피하도록 부동 게이트를 질화시키는 것이 개시되어 있다.미국 특허 제5,936,883호에는 또 다른 방법이 개시되어 있는데, 여기에서는 부동 게이트 위에 커플링 유전체를 적용하기 전에 부동 게이트 플랑크를 수직으로 질화시키는 것이 개시되어 있다.종래 기술을 기초로 하여, 공지된 새 부리 억압 기술과 관련하여 새 부리를 회피하면서 전계 효과 트랜지스터에 유효하게 이용가능한 간략화된 제조 공정을 본 발명은 개시한다.
이하, 종래의 방법에서 새 부리의 생성을 가져오던 기구의 좀더 세부적인 사항 및 그러한 기구를 억제시키는 본 발명에 따른 방법의 상세한 사항에 관해 첨부 도면에 의거하여 설명하기로 한다. 첨부 도면 중에서,
도 1 내지 도 5는 각각 종래의 제조 방법에서 순차적으로 생성되는 구조물을 나타낸 단면도이고,
도 6 내지 도 12는 각각 본 발명에 따른 방법의 실시예를 단면으로 도시된 구조물에 의거하여 설명하는 단면도이며,
도 13 내지 도 16은 각각 도 6 내지 도 12에 나타낸 방법의 변형례를 단면으로 도시된 구조물에 의거하여 설명하는 도면이다.
본 발명의 목적은 전계 효과 트랜지스터에서 제어 게이트와 부동 게이트 사이의 커플링 커패시턴스를 형성하는 구조물의 표면 연장을 확장시킴이 없이 그러한 커플링 커패시턴스를 상승시키는데 있다. 그러한 목적은 본 발명에 따라 청구항 1또는 청구항 5에 개시된 제조 방법에 의해 달성된다. 본 발명의 바람직한 구성은 종속 청구항들에 의해 특징지워진다.
그에 따르면, 본 발명의 원리는 부동 게이트의 재료를 포함한 층 구조물의 측면 플랭크를 최초로 산화시키기 전에 그 재료 중에 질소를 주입시키는데 있다. 그와 같이 주입된 질소에 의해 커패시턴스를 감소시키는 새 부리의 형성이 억제되게 되는데, 그것은 질소가 부동 게이트의 재료 중에서 산화 억제제로서 작용하기 때문이다.
첨부 도면에 도시된 구조물은 대략적인 축척에 맞춰 도시되어 있다. 모든 도면은 동일한 축척을 갖고, 형성하려는 전계 효과 트랜지스터의 소스로부터 드레인까지의 영역을 지나도록 놓여진 수직 단면도로 도시되어 있다.
종래의 방법에서는 우선 도 1에 따라 예컨대 p형 도핑된 단결정 실리콘(모노실리콘)으로 이루어진 기판(10) 상에 기판 표면의 산화에 의해 매우 얇은 제 1 산화물 층(20)(전술된 예의 경우에 SiO2)을 생성한다. 그러한 층(20)은 나중에 부동 게이트용 터널 유전체(터널 산화물)를 형성하게 될 것으로서, 예컨대 8 내지 10 ㎚의 두께로 그 크기가 정해진다. 그 산화물 층(20) 위에 상당히 더 두꺼운 부동 게이트용 재료의 층(30)을 침착시킨다. 여기에서 설명되는 예의 경우, 그러한 층(30)은 현장에서 n형 불순물(비소 또는 인)로 도핑되는 다결정 실리콘(폴리실리콘)이다. 이어서, 폴리실리콘 층(30) 상에 얇은, 소위 ONO 층, 즉 하부의 산화물 층(40)(SiO2, 약 5 ㎚), 그 위에 놓인 질화물 층(50)(예컨대, 질화규소 Si3N4, 약 5 ㎚), 및 상부의 산화물 층(60)(SiO2, 약 5 ㎚)으로 이루어진 조합된 산화물/질화물/산화물 층을 형성한다. 그러한 ONO 층(40 내지 60)은 제조하려는 전계 효과 트랜지스터의 제어 게이트와 부동 게이트 사이의 커플링 커패시턴스를 위한 탁월한 유전체를 형성한다.
그 다음으로, 도 2에 따라 층(20 내지 60)으로 이루어진 구조물의 제 1 패터닝을 실시하여 나중에 제어 게이트가 아치형으로 덮을 부동 게이트의 윤곽을 그리는 라인에 그 수평 연장이 접경되도록 한다. 그를 위해, 통상의 포토리소그래피를 적용하여 제거하려는 층 구조물의 영역을 기판까지, 아니면 적어도 터널 유전체의 평면까지 선택적으로 식각 제거한다. 일반적으로, 그것은 그대로 나둘 층 구조물(20 내지 60)의 영역을 식각제에 대해 차폐하고 식각 과정 후에 제거되는(스트립핑) 포토래커로 제작된 마스크 층을 사용하여 실시된다.
이어서, 도 2에 따라 패터닝된 구조물을 산화 분위기에 노출시켜 식각된 영역을 산화물 층(70)으로 코팅한다. 그러한 산화는 산화물 층(70)이 기판(10)의 영역 위의 해당 영역(70a)에서 "고전압 게이트 산화물", 즉 제조하려는 전계 효과 트랜지스터의 제어 게이트와 기판 사이의 절연 층의 원하는 두께(예컨대, 30 ㎚)와 일치하는 두께로 성장되도록 제어된다. 질화물 층(50) 위에 이미 존재하는 산화물 층(60)도 역시 다소 성장되는데, 다만 질화물이 잘 산화될 수 없기 때문에 그 성장 정도는 훨씬 덜하다. 다른 한편으로, 층 구조물(20 내지 60)의 측면 플랭크의 영역(70b)에서는 특히 그 곳에 노출된 부동 게이트의 재료가 도핑된 다결정 실리콘으로 이루어진 경우에 산화물이 매우 크게 성장된다.
그로 인해, 측면 플랭크와 그에 인접된 에지에서는 도 3에 점선(31)으로 도시된 최초의 외곽과 비교하면 알 수 있는 바와 같이 재료(30)가 심부에까지 접촉 산화되게 된다. 그러한 접촉 산화는 특히 재료(30)의 상부 에지에 산화물로 이루어진 소위 "새 부리"를 형성하는데, 그 새 부리는 질화물 층(50) 아래의 영역에서 쐐기 형태로 연장되어 그 층을 상부 산화물 층(60)과 함께 위쪽으로 구부러뜨린다.
그 다음으로, 도 3에 도시된 구조물로부터 도 4에 도시된 구조물을 형성한다. 그를 위해, 우선 제어 게이트의 재료(80), 즉 예컨대 n형 불순물로 도핑된 다결정 실리콘을 침착시킨다. 그런 연후에, 부동 게이트의 측면 플랭크를 아치형으로 덮은 곳인 재료(80)의 외곽을 원하는 제어 게이트의 윤곽 형태에 맞춰 한정한다(즉, 나중에 드레인이 형성되는 우측 에지를 제외시킴). 그것도 역시 포토리소그래피 식각 기술에 의해 실시되는데, 그 경우에 식각하려는 영역을 제외한 모든 영역을 포토래커 마스크를 부착시켜 덮고 식각 과정 후에 다시 스트립핑한다. 기판(10)의 노출 식각된 지점에는 n형 불순물(예컨대, 비소 또는 인)의 주입에 의해 소스(S)를 형성하는데, 그것도 역시 주입 지점을 제외한 모든 영역을 덮고, 이어서 다시 스트립핑되는 새로운 포토래커 마스크를 사용하여 실시된다.
도 4에 따른 구조물을 후처리하여 도 5에 따른 구조물을 얻게 된다. 구체적으로, 드레인에 제공되는 영역을 제외한 모든 영역을 차폐하는 포토래커 마스크를 사용하여 그 영역(도면의 우측)에 있는 층 구조물(20 내지 80)을 기판(10)까지 식각 제거한다. 포토래커를 스트립핑한 후에 생성된 토포그래피의 표면을 산화시켜 그 전체를 산화물 층(90)으로 코팅한다. 그러한 소위 "사후" 산화에 의해, 부동 게이트의 측면 플랭크가 매우 심하게 접촉 산화되어 그 곳의 영역(90a)에서도 질화물 층(50)을 위쪽으로 구부러뜨릴 수 있는 산화물로 이루어진 "새 부리"가 생성된다. 다만, 대부분의 경우에 그러한 지점에서의 새 부리의 형성은 내부 제어 게이트 플랭크의 산화 영역(70b)에서보다는 별로 두드러지지 않은데, 그것은 대부분의 사후 산화물(예컨대, 제어 게이트(80) 상의 20 ㎚의 SiO2)이 고전압 게이트 산화물(70a)(예컨대, 30 ㎚의 SiO2)의 두께보다 상당히 얇은 크기로 되기 때문이다. 사후 산화 후에는 드레인에 제공되는 영역을 제외한 모든 영역을 차폐하는 포토래커 마스크를 새로이 형성한다. 그러한 마스크를 사용하여 n형 도핑물을 주입시켜 드레인(D)을 형성한다.
상세히 전술된 바와 같이, 상기 형식으로 형성된 전계 효과 트랜지스터의 산화물 영역(70b, 90a)에서의 "새 부리"로 인해, 제어 게이트(80)와 부동 게이트(30) 사이의 커플링 커패시턴스가 원하지 않게도 감소되는 결과를 가져온다. 그러한 문제점을 해소시키거나 적어도 완화시키기 위해, 제조 방법의 적절한 단계에서 부동 게이트의 재료 중에 질소를 주입시킨다. 이후로는 적절한 질소 주입을 위한 2가지 상이한 조치에 관해 설명하기로 한다.
제 1 실시예에서는 도 6에 따라 기판(10) 상에 도 1에 도시된 것과 동일한 층 구조물을 제조하되, 다만 제공하려는 ONO 층의 상부 산화물(60)을 형성하기 위한 질화물 층(50)의 산화를 우선은 중단시킨다. 이어서, 도 7에 따라 질소(N)를 위쪽으로부터 수직하게 부동 게이트(30)의 재료의 층(30) 중에, 특히 얇은 질화물 층(50) 및 그 아래에 놓인 얇은 산화물 층(40)을 관통하여 주입시킨다.
그런 연후에야 비로소, 질화물 층(50)의 표면을 산화시켜 상부 산화물(60)을 형성함으로써 ONO 층(40 내지 60)을 제작한다. 그와 같이 하여 얻어진 층 구조물은 도 8에 도시되어 있고, 이제는 도 1에 따른 층 구조물과 일치하게 된다.
그 다음으로, 도 2 내지 도 5에 의거하여 전술된 것과 동일한 방법 단계를 뒤이어 실시한다. 첫째로, 도 2에 의거하여 설명된 조치를 행하면서 포토리소그래피 패터닝을 실시하여 도 9에 따른 구조물을 형성한다. 이어서, 도 3에 의거하여 전술된 것과 동일한 방법에 의해 고전압 게이트 산화물(70a)을 형성하기 위한 산화를 실시하는데, 그 경우에 도 10에 도시된 바와 같이 부동 게이트의 재료(30)의 측면 플랭크에도 산화물 층(70b)이 형성된다. 도 3과 비교하면 알 수 있는 바와 같이, 재료(30) 중에 주입된 질소의 산화 억제 작용에 기인하여 영역(70b)에서의 접촉 산화가 현저하게 저하되게 된다. 특히, 위쪽으로부터 주입된 질소의 농도가 가장 높은 곳인 재료(30)의 상부 에지 부근에서 도 3의 경우에서보다 훨씬 덜한 접촉 산화가 일어나게 된다. 그에 따라, "새 부리"가 생성되지 않고(또는 단지 매우 약간만 생성되고), 질화물 층(50)이 위쪽으로 구부러지지 않게 된다(또는 단지 약간만 구부러지게 된다). 질화물 층(50) 그 자체는 그 곳에도 주입된 질소로 인해 사실상 더 이상 거의 접촉 산화되지 않아 층(60)이 질화물 층(50)을 희생시켜 두껍게 되는 일이 없게 된다.
이어서, 게이트 산화물의 층(80)을 침착시키고, 그 층을 패터닝하여 소스에 제공되는 기판 영역을 노출시키며, 도 10에 따라 소스(S)를 주입시키는데, 그 경우에 도 4에 의거하여 전술된 것과 동일한 방법 단계를 적용한다. 그 다음으로, 새로운 패터닝을 실시하여 드레인에 제공되는 영역을 드러내고, 사후 산화물 층(90)을 형성하며, 도 12에 따라 드레인을 주입시키는데, 그 경우에 도 5에 의거하여 전술된 것과 동일한 방법 단계를 적용한다. 도 11을 도 5와 비교하면 알 수 있는 바와 같이, 도 11의 경우에는 부동 게이트(30)의 드레인 측 플랭크의 영역(90a)의 사후 산화물(9)에서도 역시 질소 주입으로 인해 새 부리의 형성이 도 5의 경우보다 현저히 덜하게 된다.
제 2 실시예에서는 도 13에 따라 기판(10) 상에 도 1에 도시된 것과 동일한 층 구조물, 즉 제공되는 ONO 층의 상부 산화물(60)을 포함한 층 구조물을 제조한다. 이어서, 도 2에 의거하여 전술된 바와 같이 마스크(M)에 의한 포토리소그래피 식각 처리를 적용하여 층(20 내지 60)으로 이루어진 구조물의 패터닝을 시작한다. 그러나, 포토래커 마스크(14)까지도 도시되어 있는 도 14에 따라 최종적인 식각 깊이에 도달되기 전에, 바람직하게는 대략 절반의 깊이에 도달되었을 때에 식각을 중단시킨다. 그 단계에서 위쪽으로부터 비스듬하게 부동 게이트의 재료(30)의 부분 노출된 측면 플랭크 중에 질소를 주입시키는데, 그 경우에 식각으로부터 제외된 층 구조물의 영역의 상면은 포토래커 마스크(M)에 의해 차폐되게 된다.
그 다음으로, 최종적인 깊이까지 식각을 속행한다. 그에 의해 얻어진 구조물은 도 15에 도시되어 있는 바, 도 9에 따른 구조물과 일치한다. 그로부터 출발하여, 영역(70a)에 고전압 게이트 산화물을 형성하고 영역(70b)에 측면 플랭크 산화물을 형성하기 위한 산화를 실시한다. 그럼으로써, 도 10에 따른 구조물과 동일하게 산화물 층(70)의 영역(70b)에서의 새 부리의 형성이 마찬가지로 덜한 도 16에 따른 구조물이 나오게 된다. 다만, 도 16의 경우에는 질화물 층(50)이 측면 플랭크에 있는 그 에지 부근의 영역(50a)에서만 그 최초의 두께로 유지되는데, 왜냐하면 비스듬한 방향으로 주입되는 질소가 그 곳에서만 질화물 층(50) 중에 침투하여 그 산화 억제 작용을 발휘하기 때문이다. 질화물 층(50)의 잔여 영역 중에는 차폐 마스크(M)(도 14)로 인해 질소가 거의 주입되지 않고, 그에 따라 그 곳에서는 질화물의 약간의 접촉 산화가 일어나서 도 16에 도시된 바와 같이 그 영역의 질화물 층(50)이 다소 더 두껍게 되게 된다.
이어서, 도 4 및 도 5에 의거하여 전술된 것과 동일한 후처리를 실시한다. 그럴 경우, 도 11 및 도 12에 도시된 것과 동일한 구조물이 순차적으로 나오게 된다. 다만, 사후 산화물(90)(도 12)의 영역에서는 새 부리의 형성이 약간 덜 감소되는데, 그것은 그 지점에서의 부동 게이트의 재료(30)가 차폐 마스크(M)(도 14)로 인해 질소 주입물을 덜 받기 때문이다.
전술된 실시예는 단지 예로서만 이해되어야 한다. 본 발명은 전술된 일련의 단계에만 국한되는 것이 아니다. 질소 주입은 부동 게이트의 측면 플랭크를 산화시키는, 부동 게이트를 구비한 전계 효과 트랜지스터의 임의의 제조 방법에서 추가 단계로서 성공적으로 적용될 수 있다. 그 전제가 되는 조건은 단지 그와 같이 산화시키기 전의 언젠가 해당 측면 플랭크의 산화를 현격히 감소시키는 양으로 질소 주입을 실시하는 것뿐이다.

Claims (15)

  1. A) 반도체 기판(10)의 표면의 일부 상에 가장 아래 층으로서의 부동 게이트용 터널 유전체(20), 부동 게이트의 재료로 이루어진 그 위의 층, 및 질화물 층(50)을 동반한 가장 위 층으로서의 커플링 유전체(40 내지 60)를 포함하는 제 1 층 구조물(20 내지 60)을 생성하고 패터닝하여 부동 게이트의 윤곽의 일부를 한정하는 측면 플랭크를 형성하는 단계와,
    B) 기판 표면의 잔여 부분 및 제 1 층 구조물의 측면 플랭크를 산화성 분위기의 작용에 의해 산화물 층(70)으로 코팅하되, 산화 분위기를 작용시키기 전의 시점에 그 측면 플랭크의 산화를 현저히 감소시키는 양으로 부동 게이트의 재료(30) 중에 질소를 주입시키는 단계와,
    C) 이어서, 제어 게이트의 재료(80)를 침착시키고, 그와 같이 형성된 전체의 층 구조물(20 내지 80)의 기하 형상을 원하는 윤곽으로 패터닝한 후에 그 층 구조물의 플랭크를 비롯한 표면을 사후 산화시키는 단계를 포함하는 부동 게이트를 구비한 전계 효과 트랜지스터의 제조 방법에 있어서,
    질화물 층(50)을 침착시킨 후에 그 층을 관통하여 부동 게이트의 재료(30) 중에 질소를 주입시키는 것을 특징으로 하는
    제조 방법.
  2. 제 1 항에 있어서,
    부동 게이트의 재료(30)로 이루어진 층 상에 커플링 유전체(40 내지 60)를 제조하기 위해 우선 하부 산화물 층(40), 그 다음으로 질화물 층(50), 및 이어서 상부 산화물 층(60)을 형성하는 것을 특징으로 하는
    제조 방법.
  3. 제 2 항에 있어서,
    상부 산화물 층(60)을 침착시키기 전에 질소 주입을 실시하는 것을 특징으로 하는
    제조 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    제 1 층 구조물(20 내지 60)의 측면 플랭크를 패터닝하기 전에 질소 주입을 실시하는 것을 특징으로 하는
    제조 방법.
  5. A) 반도체 기판(10)의 표면의 일부 상에 가장 아래 층으로서의 부동 게이트용 터널 유전체(20), 부동 게이트의 재료로 이루어진 그 위의 층, 및 질화물 층(50)을 동반한 가장 위 층으로서의 커플링 유전체(40 내지 60)를 포함하는 제 1 층 구조물(20 내지 60)을 생성하고 패터닝하여 부동 게이트의 윤곽의 일부를 한정하는 측면 플랭크를 형성하는 단계와,
    B) 기판 표면의 잔여 부분 및 제 1 층 구조물의 측면 플랭크를 산화성 분위기의 작용에 의해 산화물 층(70)으로 코팅하되, 산화 분위기를 작용시키기 전의 시점에 그 측면 플랭크의 산화를 현저히 감소시키는 양으로 부동 게이트의 재료(30) 중에 질소를 주입시키는 단계와,
    C) 이어서, 제어 게이트의 재료(80)를 침착시키고, 그와 같이 형성된 전체의 층 구조물(20 내지 80)의 기하 형상을 원하는 윤곽으로 패터닝한 후에 그 층 구조물의 플랭크를 비롯한 표면을 사후 산화시키는 단계를 포함하는 부동 게이트를 구비한 전계 효과 트랜지스터의 제조 방법에 있어서,
    제 1 층 구조물(20 내지 60)의 측면 플랭크를 적어도 부동 게이트의 재료(30)의 하단까지 도달되는 최종적인 깊이로 선택적으로 식각함으로써 패터닝하되, 식각 공정의 제 1 부분 섹션을 마친 후에, 바람직하게는 최종적인 식각 깊이의 대략 절반에 도달된 후에, 그 식각 과정에 의해 노출된 부동 게이트의 재료(30)의 측면 플랭크 중에 질소를 주입시키는 것을 특징으로 하는
    제조 방법.
  6. 제 5 항에 있어서,
    질소 주입 중에 선택적 식각으로부터 남겨진 제 1 층 구조물(20 내지 60)의 영역을 마스크(m)로 차폐하는 것을 특징으로 하는
    제조 방법.
  7. 제 5 항 또는 제 6 항에 있어서,
    층 및 제 1 층 구조물(20 내지 60)의 측면 플랭크에 비스듬하게 질소를 주입시키는 것을 특징으로 하는
    제조 방법.
  8. 제 1 항 또는 제 5 항에 있어서,
    부동 게이트의 재료(30)를 침착시키기 전에 기판 표면을 산화시킴으로써 부동 게이트용 터널 유전체(20)를 형성하는 것을 특징으로 하는
    제조 방법.
  9. 제 1 항 또는 제 5 항에 있어서,
    C) 단계는,
    C1) 전체의 층 구조물(20 내지 80)의 소스 측 단부를 선택적 식각에 의해 패터닝하는 단계와,
    C2) 소스 도핑물을 주입시키는 단계와,
    C3) 전체의 층 구조물(20 내지 80)의 드레인 측 단부를 선택적 식각에 의해 패터닝하는 단계와,
    C4) C1) 단계 및 C3) 단계에 의해 노출된 기판(10)의 표면 및 패터닝된 전체의 층 구조물(20 내지 80)의 플랭크를 비롯한 모든 표면에 사후 산화물(90)을 형성하는 단계와,
    C5) 형성하려는 드레인(D0)의 영역의 기판 표면에 있는 사후 산화물(90)을 제거하고 그 영역 중에 드레인 도핑물을 주입시키는 단계를 포함하는 것을 특징으로 하는
    제조 방법.
  10. 제 1 항 또는 제 5 항에 있어서,
    기판(10)에는 단결정 실리콘을 사용하는 것을 특징으로 하는
    제조 방법.
  11. 제 1 항 또는 제 5 항에 있어서,
    부동 게이트(30) 및 제어 게이트(80)에는 도핑된 다결정 실리콘을 사용하는 것을 특징으로 하는
    제조 방법.
  12. 제 1 항 또는 제 5 항에 있어서,
    질화물 층(50)을 질화규소로 형성하는 것을 특징으로 하는
    제조 방법.
  13. 삭제
  14. 삭제
  15. 삭제
KR10-2002-7017055A 2000-06-14 2001-06-06 부동 게이트를 구비한 전계 효과 트랜지스터의 제조 방법 KR100518396B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10029287A DE10029287A1 (de) 2000-06-14 2000-06-14 Verfahren zur Herstellung eines Feldeffekttransistors mit einem Floating Gate
DE10029287.9 2000-06-14
PCT/EP2001/006407 WO2001097291A1 (de) 2000-06-14 2001-06-06 Verfahren zur herstellung eines feldeffekttransistors mit einem floating gate

Publications (2)

Publication Number Publication Date
KR20030011091A KR20030011091A (ko) 2003-02-06
KR100518396B1 true KR100518396B1 (ko) 2005-09-29

Family

ID=7645694

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-7017055A KR100518396B1 (ko) 2000-06-14 2001-06-06 부동 게이트를 구비한 전계 효과 트랜지스터의 제조 방법

Country Status (7)

Country Link
US (1) US7060558B2 (ko)
EP (1) EP1290732B1 (ko)
JP (1) JP4260476B2 (ko)
KR (1) KR100518396B1 (ko)
DE (2) DE10029287A1 (ko)
TW (1) TWI254383B (ko)
WO (1) WO2001097291A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7371637B2 (en) * 2003-09-26 2008-05-13 Cypress Semiconductor Corporation Oxide-nitride stack gate dielectric
KR100583609B1 (ko) * 2004-07-05 2006-05-26 삼성전자주식회사 반도체 장치의 게이트 구조물 제조방법 및 이를 이용한불휘발성 메모리 장치의 셀 게이트 구조물 제조방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5432106A (en) * 1993-08-02 1995-07-11 United Microelectronics Corporation Manufacture of an asymmetric non-volatile memory cell
JP2626523B2 (ja) * 1993-12-01 1997-07-02 日本電気株式会社 不揮発性半導体記憶装置及びその製造方法
JPH0964209A (ja) * 1995-08-25 1997-03-07 Toshiba Corp 半導体装置およびその製造方法
US5847427A (en) * 1995-12-21 1998-12-08 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device utilizing an oxidation suppressing substance to prevent the formation of bird's breaks
JPH09219459A (ja) * 1996-02-13 1997-08-19 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
US5936883A (en) 1996-03-29 1999-08-10 Sanyo Electric Co., Ltd. Split gate type transistor memory device
JP3312102B2 (ja) 1996-11-27 2002-08-05 シャープ株式会社 不揮発性半導体記憶装置の製造方法
US5923983A (en) * 1996-12-23 1999-07-13 Advanced Micro Devices, Inc. Integrated circuit gate conductor having a gate dielectric which is substantially resistant to hot carrier effects
US5923974A (en) * 1997-09-29 1999-07-13 Taiwan Semiconductor Manufacturing Company Method of manufacture of memory device with high coupling ratio
US5888870A (en) * 1997-10-22 1999-03-30 Advanced Micro Devices, Inc. Memory cell fabrication employing an interpoly gate dielectric arranged upon a polished floating gate
US5962914A (en) 1998-01-14 1999-10-05 Advanced Micro Devices, Inc. Reduced bird's beak field oxidation process using nitrogen implanted into active region
US5939750A (en) * 1998-01-21 1999-08-17 Advanced Micro Devices Use of implanted ions to reduce oxide-nitride-oxide (ONO) etch residue and polystringers
US6001713A (en) * 1998-09-16 1999-12-14 Advanced Micro Devices, Inc. Methods for forming nitrogen-rich regions in a floating gate and interpoly dielectric layer in a non-volatile semiconductor memory device
TW432508B (en) * 1999-08-02 2001-05-01 Taiwan Semiconductor Mfg Method of fabricating an integrated circuit used to prevent undercutting due to wet etching
US6323106B1 (en) * 1999-09-02 2001-11-27 Lsi Logic Corporation Dual nitrogen implantation techniques for oxynitride formation in semiconductor devices
DE10011885C2 (de) * 2000-03-07 2002-10-24 Infineon Technologies Ag Verfahren zur Herstellung eines Feldeffekttransistors mit Seitenwandoxidation
US6362045B1 (en) * 2000-05-09 2002-03-26 Chartered Semiconductor Manufacturing Ltd. Method to form non-volatile memory cells
US6420232B1 (en) * 2000-11-14 2002-07-16 Silicon-Based Technology Corp. Methods of fabricating a scalable split-gate flash memory device having embedded triple-sides erase cathodes
US6642112B1 (en) * 2001-07-30 2003-11-04 Zilog, Inc. Non-oxidizing spacer densification method for manufacturing semiconductor devices
US6677211B2 (en) * 2002-01-14 2004-01-13 Macronix International Co., Ltd. Method for eliminating polysilicon residue
US6706576B1 (en) * 2002-03-14 2004-03-16 Advanced Micro Devices, Inc. Laser thermal annealing of silicon nitride for increased density and etch selectivity
US6703277B1 (en) * 2002-04-08 2004-03-09 Advanced Micro Devices, Inc. Reducing agent for high-K gate dielectric parasitic interfacial layer

Also Published As

Publication number Publication date
DE10029287A1 (de) 2002-01-03
JP4260476B2 (ja) 2009-04-30
US20030119261A1 (en) 2003-06-26
TWI254383B (en) 2006-05-01
JP2004503943A (ja) 2004-02-05
US7060558B2 (en) 2006-06-13
DE50115645D1 (de) 2010-11-11
EP1290732A1 (de) 2003-03-12
EP1290732B1 (de) 2010-09-29
WO2001097291A1 (de) 2001-12-20
KR20030011091A (ko) 2003-02-06

Similar Documents

Publication Publication Date Title
US4868136A (en) Process of forming an isolation structure
DE4109184C2 (de) Verfahren zum Bilden einer Feldoxidschicht eines Halbleiterbauteils
JPH0799189A (ja) 半導体装置の製造方法
DE102005052133A1 (de) Verfahren zur Herstellung eines Flash-Speicherbauelements
DE10258787A1 (de) Verfahren zum Herstellen eines selbstausgerichteten potenzialfreien Gates in einer Flashspeicherzelle
US4473941A (en) Method of fabricating zener diodes
KR100272986B1 (ko) 반도체장치의제조방법
US4950618A (en) Masking scheme for silicon dioxide mesa formation
JPH0851144A (ja) 半導体集積回路の一部の構成体及びその製造方法
DE19840385C2 (de) Verfahren zm Isolieren von Bereichen eines integrierten Schaltkreises und Halbleiterbaustein mit integriertem Schaltkreis
US5374584A (en) Method for isolating elements in a semiconductor chip
KR100518396B1 (ko) 부동 게이트를 구비한 전계 효과 트랜지스터의 제조 방법
US5656533A (en) Method of preventing polysilicon stringers during formation of a stacked double polysilicon structure by using dielectric sidewall spacers
US5736451A (en) Method of forming planar isolation in integrated circuits
KR930011500B1 (ko) 반도체장치의 소자분리방법
US5139964A (en) Method for forming isolation region of semiconductor device
US6316804B1 (en) Oxygen implant self-aligned, floating gate and isolation structure
US5290721A (en) Method of making a stacked semiconductor nonvolatile memory device
JP3107848B2 (ja) 不揮発性メモリを含む半導体装置の製造方法
KR960013943B1 (ko) 박막 트랜지스터 제조방법
KR0140444B1 (ko) 바이폴라 소자 제조방법
KR0136481B1 (ko) 게이트전극 제조방법
KR930005237B1 (ko) 반도체장치의 소자분리막 제조방법
JPH04151838A (ja) 半導体装置の製造方法
JP4014763B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120917

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130913

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140912

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150911

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160919

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee