TWI254383B - Method to produce a field-effect-transistor with a floating gate - Google Patents

Method to produce a field-effect-transistor with a floating gate Download PDF

Info

Publication number
TWI254383B
TWI254383B TW090114142A TW90114142A TWI254383B TW I254383 B TWI254383 B TW I254383B TW 090114142 A TW090114142 A TW 090114142A TW 90114142 A TW90114142 A TW 90114142A TW I254383 B TWI254383 B TW I254383B
Authority
TW
Taiwan
Prior art keywords
layer
floating gate
oxidation
nitrogen
layer structure
Prior art date
Application number
TW090114142A
Other languages
English (en)
Inventor
Franz Hofmann
Robert Strenz
Robert Wiesner
Georg Tempel
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Application granted granted Critical
Publication of TWI254383B publication Critical patent/TWI254383B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • H01L29/4011Multistep manufacturing processes for data storage electrodes
    • H01L29/40114Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

1254383 五、發明説明(1) 本發明涉及一種如申請專利範圍第1項前言所述之 具有浮動閘極之場效電晶體之製造方法。此種電晶體 在半導體基板表面上在一種由源極至汲極延伸之區域 所定義之幾何形狀中包含一種位於隔離層上方之控制 閘極。此浮動閘極在控制閘極下方之部份區域中延伸 且周圍都是隔離的。在此種場效電晶體中,電荷可長久 地儲存很多年;其較佳之應用領域是可程式化之半導體 唯讀記憶體。 在具有浮動閘極之場效電晶體之傳統製法中,首先在 基板表面之一部份上形成第一層序列,其最下層是浮動 閘極用之薄介電質層以作爲隧道介電質(較佳是一種氧 化物層作爲所謂”隧道氧化物”),其上是一種由浮動閛 極之材料所構成之層,最上方是一種具有良好介電質特 性之層,以便在控制閘極和浮動聞極之閘形成所謂耦合 電容用之介電質。最後之此種層(其下稱爲”耦合介電 質”)較佳是在二個薄氧化物層之間含有一種氮化物 層。此種組合式之氧化物-氮化物-氧化物-層(通常稱爲 ΟΝΟ層)特別薄,以便獲得一種高的耦合電容。整個第 一層結構藉由微影術蝕刻技術而被結構化,因此形成一 些側面,其定義了此浮動閘極之最後之輪廓之一部份。 然後使基板表面之至少其餘之這些部份(控制閘極應經 由這些部份而延伸)以及第一層結構之上述之側面被氧 化,以便在基板表面之上述部份上產生該控制閘極-隔 離層(高壓-閘極氧化物)且在上述之側面上形成此浮動 1254383 五、發明説明(2 ) 聞極之邊緣隔離區,其上施加此控制聞極之材料,且在 此控制閘極所期望之輪廓上使這樣所形成之整個層結 構被結構化之後對各表面(包括此種層結構之側面)進 行一種後(P 0 s t )氧化作用。對此基板進行選擇性之摻雜 以形成源極區及汲極區時有一部份是在後氧化作用之 前進行,有一部份是在後氧化作用之後進行。 須注意:在本方法之過程中,浮動閘極之材料在耦合 介電質之邊緣區域下方氧化成一種形式,其是一種鳥嘴 之形式。此種由所形成之氧化物所構成之鳥嘴使浮動 閘極之殘留之材料和控制閘極之間之距離變大且另外 使耦合介電質之邊緣向上彎曲,這以特別大之程度在此 處(即,浮動閘極之側面在施加該控制閘極-材料之前被 氧化之處)形成。在此種位置上此耦合介電質會變厚, 因爲隨後所施加之控制閘極-材料之下側和浮動閘極之 材料之間之距離會因此而變大。但類似之鳥嘴亦會在 稍後之後(P 〇 s t )氧化作用中形成,且在此處(即,在整個層 結構被結構化之後該鍋合介電質及浮動閘極到達該外 側面之處)形成。由於後氧化作用所形成之較小之厚度 則在該處所形成之鳥嘴當然較不明顯。 藉由上述之鳥嘴效應,則控制閘極及浮動閘極之間& 耦合電容會以不期望之方式減少。爲了補償此種缺點, 則目前是使浮動閘極和其下方之耦!合介電質之水平尺 寸擴大,因此,”晶胞面積”會測定成較原來所期望者還大。 本發明之目的是使場效電晶體中該控制閘極及浮動 -4- 1254383 五、發明説明(3 ) 閘極之間之耦合電容增大,而不會使形成此電容所用之 結構之面積增大。本發明中此目的是由申請專利範圍 第1項之製造方法來達成。本發明中有利之其它形式 描述在申請專利範圍各附屬項中。 本發明之原理是:在此種層結構(其含有浮動閘極之 材料)之側面第一次氧化之前使氮植入此種材料中。藉 由植入之氮來防止此種會使電容變小之鳥嘴之形成,因 爲氮可用作浮動閘極之材料中之氧化防止劑。 此種機構(其在傳統方法中造成鳥嘴之形式)之細節 及本發明之方法之細節(其防止此種機構)以下將依據 圖式來說明: 第1至5圖傳統方法中依序產生之各結構之切面 圖。 第6至1 2圖依據這些已形成之結構之切面圖來說 明本發明之方法之實施形式。 第1 3至1 6圖依據這些已形成之結構之切面圖來 說明第6至I2圖中之方法之其它形式。 這些圖中所示之結構是以近似之比例來顯示。所有 圖式都有相同之比例且顯示相同之垂直切面圖中之一 些部份,這些部份由所形成之場效電晶體之源極區至汲 極區。 在傳統之方法中,依據第1圖在基板1 0 (其例如由P -ί爹雑之單晶矽所構成)上藉由基板表面之氧化作用而產 生很薄之第一氧化物層20 (在本例子中是Si 02)。此種 1254383 五、發明説明(4) 層2 0稍後形成此浮動閘極之隧道介電質(氧化物)且厚 度是8至1 0 nm。在氧化物層2 0上沈積此浮動閘極用 之材料之厚很多之層3 0。此處所示之例子中此層3 0 是多晶矽層,其以同次(in situ)方式以η-雜質(例如,砷 或磷)來摻雜。然後在多晶矽層3 0之表面上形成一種 薄的所謂ΟΝΟ層,即,組合而成之氧化物-氮化物氧化 物-層,其由:下方之氧化物層40(SiO2,5nm厚),其上之 氮化物層50 (氮化矽,Si 3 N4,5 nm厚)以及最上方之氧化 物層6 0 ( S i Ο 2,5 n m層)所構成。此種Ο Ν Ο層4 0 - 6 0形成 一種突出之介電質以用於此種場效電晶體之控制閘極 和浮動閘極之間之耦合電容中。 然後依據第2圖對此種由層2 0- 6 0所構成之構造進 行第一次結構化,使其水平範圍限制於一直線上,此直 線描述此浮動閘極之稍後由控制閘極所形成之拱形之 輪廓。此時較佳是使用一般之微影術,以便選擇性地對 基板(但至少除了隧道氧化物層之平面以外)來對此種 層結構之待去除之區域進行蝕刻而將之去除。這通常 是使用一種由光漆所製成之遮罩層來進行,其可針對此 蝕刻劑來對此層結構2 0 - 6 0之可保留之區域進行屏蔽 且在蝕刻過程之後又去除。 然後使此種依據第2圖之已結構化之結構承受一種 氧化用之大氣,使已蝕刻之區域塗佈一層氧化物層7 0。 須控制此種氧化過程,使氧化物層7 0在其區域7 0 a中 生長於基板1 〇之區域上,其厚度等於”高壓-閘極氧化 1254383 五、發明説明(5) 物”之所期望之厚度(例如,30nm),即,等於場效電晶體之 控制閘極和基板之間之隔離層之厚度。氮化物層5 0上 之已存在之氧化物層6 0當然生長得較少,這是因爲氮 化物不易被氧化。另一方面,區域7 0 b中之氧化物生長 層在層結構20-60之側面上特別厚,特別是浮動閘極之 該處裸露之材料3 0由摻雜之多晶矽所構成時。 側面上及相鄰之邊緣上之材料3 0因此被氧化得很深, 就像與原來之外形(c 0 111 0 u r)相比較時所顯不的一樣,其 由第3圖中之虛線3 1所示。此種氧化作用特別是在材 料3 0之上邊緣上形成所謂鳥嘴(由氧化物構成),其以楔 形方式在氮化物層5 0下方之區域中延伸且使此層5 0 及上方之氧化物層6 0向上彎曲。 然後由第3圖所示之構造形成第4圖所示之構造,此 時首先沈積此控制閘極用之材料80(例如,多晶矽),其 以同次(in situ)方式以η-雜質來摻雜。材料80之外形 (其使浮動閘極之側面形成拱形)限制成控制閘極所期 望之輪廓(即,除了右側邊緣以外,其上稍後將形成汲 極)。這亦藉由微影術之蝕刻技術來進行,其中所施加 之光阻遮罩覆蓋所有之區域(除了待蝕刻之區域以外) 且在蝕刻之後又去除。在基板〗0之已蝕刻而裸露之位 置上藉由η-雜質(例如,砷或磷)之植入而形成源極S,其 係使用一種新的光阻遮罩來達成,此種遮罩覆蓋所有區 域(除了植入位置之外)且隨後又被去除。 第4圖之結構又進一步處理,使成爲第5圖之結構5 1254383 五、發明説明(6) 此時使用一種光阻遮罩,其覆蓋所有區域(除了汲極區 以外),使此區域(圖式之右方)中之層結構2 0- 8 0被蝕刻 而去除直至基板1 〇爲止。在光阻去除之後,所產生之 拓樸形狀之表面被氧化,使所有表面都以氧化物層90 塗佈。藉由所謂後(P 〇 s t)氧化作用,則浮動閘極之側面 氧化成特別厚,使該處在區域9 0 a中形成一種氧化物構 成之”鳥嘴”,其使氮化物層5 0向上彎。當然此種位置 上之鳥嘴造形大部份較內部控制閘極-側面上之氧化區 7 0b中者還不明顯,這是因爲此種後氧化物層(例如,在 控制閘極80上之20nm厚之Si02)大部份較該高壓-閘 極氧化物7〇a之厚度(例如,30nm厚之Si02)薄很多。 在後氧化作用之後重新形成一種光阻遮罩,其屏蔽所有 之區域(除了汲極區以外)。使用此種遮罩來植入η-雜 質以形成汲極D。 如上所述,一種以上述方式所形成之場效電晶體之氧 化區70b及9 0a上之”鳥嘴”使控制閘極80及浮動閘極 3 0之間之耦合電容以不期望之方式變小。爲了防止 (或至少減輕)此種問題,則在本製程之適當階段中須在 浮動閘極之材料中植入氮。以下描述二種不同之方式 使氮適當地植入。 在弟一貫施形式中,依據第6圖在基板1 0上形成與 第1圖相同之層結構,不同之處只有:首先。不須使氮化 物層5 0氧化(其會形成該〇 Ν Ο層之上部氧化物6 0)。 然後依據第7圖垂直地由上方在浮動閘極之材料之層 1254383 五、發明説明(7) 3〇中植入氮(N),此種植入會穿過薄的氮化物層50及其 下方之薄的氧化物層4 0。 然後使氮化物層5 0之表面氧化以形成上部氧化物 6 〇且因此而製成此種〇 Ν Ο層4 0 - 6 0。這樣所得到之層 結構顯示在第8圖中且對應於第1圖。 然後進行如第2至5圖所示之相同之步驟:進行第一 次微影術結構化以形成第9圖之結構,其是依據第2圖 之方式來進行。然後依據第3圖所示之相同步驟進行 一種氧化作用以形成高壓-閘極氧化物7 〇 ,其中此氧化 區70b形成在浮動閘極之材料30之側面上,如第1〇圖 所不。與第3圖比較時顯示:由於材料3 0中所植入之 氮有防止氧化之作用,則區域7 0 b中之氧化作用會很困 難。特別是在材料3 0之上部邊緣之附近中(該處此種 由上方所植入之氮之濃度最大)所受到之氧化作用較第 3圖之情況小很多。因此不會形成(或只有很輕微之)鳥 嘴,氮化物層5 0因此不會(或只會很少)向上彎。氮化物 層5 0本身由於該處已植入之氮而已不會再被氧化,使 此層6 0變厚時不會造成氮化物層5 0之負擔。 然後沈積此閘極氧化物用之層80,使此層80結構化 而裸露出源極所在之基板區且依據第1 0圖植入此源極 S,其中使用這些與第4圖相同之步驟。然後重新進行結 構化使汲極所在之區域敞開(open),形成該後(post)氧 化物層9 0且依據第1 1圖植入該汲極,其中使用這些與 第5圖相同之步驟。第1 1圖與第5圖比較後顯示:第 1254383 五、發明説明(8 ) 1 1圖中在浮動閘極3 0之汲極側面上之區域90a中在 該後氧化物9 0中之鳥嘴造形由於氮植入作用而較第5 圖中者輕微很多。 在第二實施形式中,依據第13圖而在基板10上形成 一種與第1圖相同之層結構,因此包含所設置之ΟΝ Ο 層之上部氧化物6 0。然後以這些層2 0 - 6 0所構成之結 構之結構化開始進行,其係使用以遮罩Μ來進行之微影 術蝕刻方法,如第2圖所示。依據第1 4圖(其中亦顯示 光阻遮罩1 4 ),此種蝕刻是在到達最後之蝕刻深度之前 中斷,較佳是在到達一半深度時中斷。此時氮傾斜地由 上方植入此浮動閘極之材料3 0之部份裸露之側面中, 其中此種層結構之由飩刻所去除之區域之上側是由光 阻遮罩Μ所屏蔽。 然後繼續蝕刻直至最後之深度爲止。這樣所獲得之 結構顯示在第1 5圖中且與第9圖相對應。由此開始進 行一種氧化作用以便在區域7 〇 a中形成简壓-聞極氧化 物且在區域70b中形成側面-氧化物。因此形成第1 6 圖中所示之結構,其與第10圖相同,在氧化物層70之 區域7 Ob中有較小之鳥嘴造形。當然第1 6圖中此氮化 物層5 0只在區域5 0a中在其邊緣之附近中保留在其原 來厚度上之側面上,這是因爲只有該處此種由傾斜方向 所植入之氮才會進入氮化物層5 0中而施展其氧化防止 之作用。在氮化物層5 0之其餘區域中由於有屏蔽用之 遮罩Μ(第14圖)而幾乎不會有氮被植入,使該處之氮化 -10- 1254383 五、發明説明(9 ) 物之氧化作用極微且此區中之氮化物層5 0變成較薄, 如第1 6圖所示。 然後進行此種與第4,5圖相同之處理。因此依序形 成一些與第1 1,1 2圖相同之結構。在後氧化物9 0 (第 12圖)之區域90a中此種鳥嘴造形當然減少得較少,這 是因爲浮動閘極之材料3 0在位置上由於屏蔽用之遮罩 Μ (第1 4圖)而接收較少之植入之氮。 前述之實施例只作爲範例用。本發明不限於上述各 種步驟所形成之順序。在具有浮動閘極之場效電晶體 用之每一任意之製法中此種氮植入可成功地用作額外 之步驟,此時須對此浮動閘極之側面進行一種氧化作 用。條件只是:氮-植入在此種氧化之前之任意時間以 一種數量來進行,此種數量可明顯地使相關之側面之氧 化作用減小。 符號說明 10.. .半導體基板 20.. .隧道氧化物層 3 0...浮動閘極之層 3 1 ...側面-外形線 40···.ΟΝ〇之下部氧化物層 50.. .ΟΝΟ之氮化物層 60…ΟΝΟ之上部氧化物層 7 0…閘極氧化物及側面氧化物用之層 7 0a...閘極氧化物 -11- 1254383 五、發明説明( 7 Ob ...側面 8 0 .··控制p 90...後-氧 90a…浮動 D…汲極 M...遮罩 S…源極 1〇 ) 氧化物 ^極之層 化層 閘極之側面上之後氧化物 -12-

Claims (1)

1254383
法」專利案 (9 1年9月修正) 六申請專利範圍 1· 一種具有浮動閘極之場效電晶體之製造方法,其特 徵爲以下各步驟: (A)在半導體基板(10)之表面之一部份上形成第一層 結構( 20 - 60 ),其包含:最下層,其是浮動閘極用之 隧道介電質(20);此層(20)上方之層(30),由浮動 a 委 閘極之材料所構成;最上層,其是具有氮化物層 示 本 數 修 ^ 與第一層結構之各側面被塗佈一種氧化物層(70 ) 後 ¥ ,其中至氧化用之大氣發生作用之前之某一時點 一 % ,將氮以一種數量植入該浮動閘極之材料(30)中 Η ,此種氮可明顯地使各側面上之氧化作用減弱, (:¾ r4 且在塗佈該氮化物層(5 0 )之後,此氮經由此層 霉. (50)而植入於該浮動閘極之材料(30)中,以及; (C)然後塗佈此控制閘極之材料(80 ),且在這樣所形 成之整個層結構(20 - 80 )之幾何形狀被結構化成 所期望之輪廓之後對這些表面(包括此種層結構 之各側面)進行一種後氧化(90 )。 2.如申請專利範圍第1項之方法,其中爲了在此種由 (50)之耦合介電質( 40 - 60 ),然後進行結構化以形 成各側面,其定義此浮動閘極之輪廓之一些部份; (B )藉由氧化用之大氣之作用使基板表面之其餘部份 1254383 六、申請專利範圍 浮動閘極之材料(30 )所構成之層之上側上製成該 耦合介電質( 40 - 60 ),首先須形成一種下部氧化物 層(40.),然後形成氮化物層(50 ),之後形成上部氧 化物層(60)。 3. 如申請專利範圍第2項之方法,其中氮之植入是在 上部氧化物層(60 )施加之前進行。 4. 如申請專利範圍第1至3項中任一項之方法,其中 氮之植入是在第一層結構(20 - 60 )之各側面被結構 化之前進行。 5. —種具有浮動閘極之場效電晶體之製造方法,其 特徵爲實施以下步驟: (A) 在半導體基板(10)之表面之一部份上形成第一層 結構(20-60),其包含:最下層,其是浮動閘極用之 隧道介電質(20);此層(20)上方之層(30),由浮動 閘極之材料所構成;最上層,其是具有氮化物層 (50 )之耦合介電質(40 - 60 ),然後進行結構化以形 成各側面,其定義此浮動閘極之輪廓之一些部份; (B) 藉由氧化用之大氣之作用使基板表面之其餘部份 與第一層結構之各側面被塗佈一種氧化物層(70 ) ,其中至氧化用之大氣發生作用之前之某一時點 ,將此氮以一種數量植入該浮動閘極之材料(30) \ 中,此種氮可明顯地使各側面上之氧化作用減弱 ,其中第一層結構(20 - 60 )之各側面之結構化是 1254383 六、申請專利範圍 藉 由 選 擇性飩刻而進行至一種最後之深度 ,此種 深 度 至 少到達此浮動閘極之材料(30 )之下 端,其 中 氮 植 入此浮動閘極之材料(30 )之由於此種蝕刻 過 程 所 裸露之各側面中; (C)费 後 :施 丨加此控制閘極之材料(80 ),且在這樣 所形 成 之 整 個層結構(20 - 80 )之幾何形狀被結構 化成 所 期 望 之輪廓之後對這些表面(包括此種層 結構 之各 側 面)進行一種後氧化(90)。 6. 如 串 三主 m 專 利範圍第5項之方法,其中在鈾刻過 程之 第 一 階 段 之後進行氮之植入,較佳是在到達最 後之 蝕 刻 深 度 之一半時進行。 7. 如 甲 三主 m 專 利範圍第5或6項之方法,其中在氮 植入 期 間 第 一 層結構(20 - 60 )之由選擇性鈾刻所去 除之 域 是 由 遮罩(Μ )所屏蔽。 8. 如 串 3主 m 專 利範圍第5或6項之方法,其中氮之 植入 是 傾 斜 於 各層之平面及第一層結構(20-60)之 各側 面 而 進 行 〇 9. 如 串 三主 專 利範圍第1,2,3,5或6項之方法,其 中在 施 加 該 浮 動閘極之材料(30)之前藉由基板表 面之 氧 化而形成此浮動閘極用之隧道介電質(20)。 10. 如 串 Ξ主 m 專 利範圍第1,2,3,5或6項之方法,其 中步 驟 C 含有 以下之子(part)步驟: (C1 ) 藉 由選擇性蝕刻使整個層結構(20 - 80 )之源 -3- 1254383 六、申請專利範圍 極側之末端被結構化; (C2)植入該源極-摻雜區; (C3)藉由選擇性蝕刻使整個層結構(20 - 80 )之汲 極側之末端被結構化; (C4)使基板(1〇)之由於步驟C1和C3所裸露之 表面被後(post)氧化(90),且使所有表面(包括已 結構化之整個層結構(20 - 80 )之各側面)亦後氧化 (90); (C5 )在待形成之汲極(D )之區域中使基板表面上 之後(post )氧化物(90)被去除且在該區域中植入 該汲極-摻雜區。 1L如申請專利範圍第1,2,3,5或6項之方法,其中使 用單晶矽於基板(1 〇 )中。 12·如申請專利範圍第1,2,3,5或6項之方法,其中使 用已摻雜之多晶矽於浮動閘極(30 )及控制閘極(80 ) 中。 13·如申請專利範圍第1,2,3,5或6項之方法,其中由 氮化矽形成氮化物層(5 0 )。 -4 -
TW090114142A 2000-06-14 2001-06-12 Method to produce a field-effect-transistor with a floating gate TWI254383B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10029287A DE10029287A1 (de) 2000-06-14 2000-06-14 Verfahren zur Herstellung eines Feldeffekttransistors mit einem Floating Gate

Publications (1)

Publication Number Publication Date
TWI254383B true TWI254383B (en) 2006-05-01

Family

ID=7645694

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090114142A TWI254383B (en) 2000-06-14 2001-06-12 Method to produce a field-effect-transistor with a floating gate

Country Status (7)

Country Link
US (1) US7060558B2 (zh)
EP (1) EP1290732B1 (zh)
JP (1) JP4260476B2 (zh)
KR (1) KR100518396B1 (zh)
DE (2) DE10029287A1 (zh)
TW (1) TWI254383B (zh)
WO (1) WO2001097291A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7371637B2 (en) * 2003-09-26 2008-05-13 Cypress Semiconductor Corporation Oxide-nitride stack gate dielectric
KR100583609B1 (ko) * 2004-07-05 2006-05-26 삼성전자주식회사 반도체 장치의 게이트 구조물 제조방법 및 이를 이용한불휘발성 메모리 장치의 셀 게이트 구조물 제조방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5432106A (en) * 1993-08-02 1995-07-11 United Microelectronics Corporation Manufacture of an asymmetric non-volatile memory cell
JP2626523B2 (ja) * 1993-12-01 1997-07-02 日本電気株式会社 不揮発性半導体記憶装置及びその製造方法
JPH0964209A (ja) * 1995-08-25 1997-03-07 Toshiba Corp 半導体装置およびその製造方法
US5847427A (en) * 1995-12-21 1998-12-08 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device utilizing an oxidation suppressing substance to prevent the formation of bird's breaks
JPH09219459A (ja) * 1996-02-13 1997-08-19 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
US5936883A (en) 1996-03-29 1999-08-10 Sanyo Electric Co., Ltd. Split gate type transistor memory device
JP3312102B2 (ja) 1996-11-27 2002-08-05 シャープ株式会社 不揮発性半導体記憶装置の製造方法
US5923983A (en) * 1996-12-23 1999-07-13 Advanced Micro Devices, Inc. Integrated circuit gate conductor having a gate dielectric which is substantially resistant to hot carrier effects
US5923974A (en) * 1997-09-29 1999-07-13 Taiwan Semiconductor Manufacturing Company Method of manufacture of memory device with high coupling ratio
US5888870A (en) * 1997-10-22 1999-03-30 Advanced Micro Devices, Inc. Memory cell fabrication employing an interpoly gate dielectric arranged upon a polished floating gate
US5962914A (en) 1998-01-14 1999-10-05 Advanced Micro Devices, Inc. Reduced bird's beak field oxidation process using nitrogen implanted into active region
US5939750A (en) * 1998-01-21 1999-08-17 Advanced Micro Devices Use of implanted ions to reduce oxide-nitride-oxide (ONO) etch residue and polystringers
US6001713A (en) * 1998-09-16 1999-12-14 Advanced Micro Devices, Inc. Methods for forming nitrogen-rich regions in a floating gate and interpoly dielectric layer in a non-volatile semiconductor memory device
TW432508B (en) * 1999-08-02 2001-05-01 Taiwan Semiconductor Mfg Method of fabricating an integrated circuit used to prevent undercutting due to wet etching
US6323106B1 (en) * 1999-09-02 2001-11-27 Lsi Logic Corporation Dual nitrogen implantation techniques for oxynitride formation in semiconductor devices
DE10011885C2 (de) * 2000-03-07 2002-10-24 Infineon Technologies Ag Verfahren zur Herstellung eines Feldeffekttransistors mit Seitenwandoxidation
US6362045B1 (en) * 2000-05-09 2002-03-26 Chartered Semiconductor Manufacturing Ltd. Method to form non-volatile memory cells
US6420232B1 (en) * 2000-11-14 2002-07-16 Silicon-Based Technology Corp. Methods of fabricating a scalable split-gate flash memory device having embedded triple-sides erase cathodes
US6642112B1 (en) * 2001-07-30 2003-11-04 Zilog, Inc. Non-oxidizing spacer densification method for manufacturing semiconductor devices
US6677211B2 (en) * 2002-01-14 2004-01-13 Macronix International Co., Ltd. Method for eliminating polysilicon residue
US6706576B1 (en) * 2002-03-14 2004-03-16 Advanced Micro Devices, Inc. Laser thermal annealing of silicon nitride for increased density and etch selectivity
US6703277B1 (en) * 2002-04-08 2004-03-09 Advanced Micro Devices, Inc. Reducing agent for high-K gate dielectric parasitic interfacial layer

Also Published As

Publication number Publication date
DE10029287A1 (de) 2002-01-03
JP4260476B2 (ja) 2009-04-30
US20030119261A1 (en) 2003-06-26
KR100518396B1 (ko) 2005-09-29
JP2004503943A (ja) 2004-02-05
US7060558B2 (en) 2006-06-13
DE50115645D1 (de) 2010-11-11
EP1290732A1 (de) 2003-03-12
EP1290732B1 (de) 2010-09-29
WO2001097291A1 (de) 2001-12-20
KR20030011091A (ko) 2003-02-06

Similar Documents

Publication Publication Date Title
US4407696A (en) Fabrication of isolation oxidation for MOS circuit
JPH0472763A (ja) 半導体装置およびその製造方法
US5512509A (en) Method for forming an isolation layer in a semiconductor device
JPH0214782B2 (zh)
US3950188A (en) Method of patterning polysilicon
US6362045B1 (en) Method to form non-volatile memory cells
TWI254383B (en) Method to produce a field-effect-transistor with a floating gate
US7084022B2 (en) Method of manufacturing a semiconductor device including forming a pattern, an interlayer insulation film, exposing the patterning and flattening
US7022596B2 (en) Method for forming rectangular-shaped spacers for semiconductor devices
KR100824442B1 (ko) 비휘발성 메모리 디바이스들을 위한 이중 스페이서 공정
TW201036111A (en) Method for fabricating nonvolatile memory device
KR0136927B1 (ko) 트랜지스터 제조방법
JP3297937B2 (ja) 半導体装置及びその製造方法
US6365524B1 (en) Method for making a concave bottom oxide within a trench
KR20050068901A (ko) 비 휘발성 메모리 소자의 제조방법
US20030040169A1 (en) Source/drain extension fabrication process with direct implantation
JPS63302536A (ja) 素子分離領域の形成方法
KR100390043B1 (ko) 마스크롬 제조 방법
KR100347149B1 (ko) 반도체 장치 제조방법
TWI304642B (zh)
JP2003229496A (ja) 半導体装置の製造方法
TW506124B (en) Self-aligned formation of flash memory floating gate
CN110047750A (zh) 一种防止ono刻蚀造成衬底损伤的方法
JPH04142036A (ja) 半導体装置の製造方法
KR100302616B1 (ko) 모스 트랜지스터 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees