KR100501052B1 - 메모리 제어기 허브 - Google Patents
메모리 제어기 허브 Download PDFInfo
- Publication number
- KR100501052B1 KR100501052B1 KR10-2002-7017092A KR20027017092A KR100501052B1 KR 100501052 B1 KR100501052 B1 KR 100501052B1 KR 20027017092 A KR20027017092 A KR 20027017092A KR 100501052 B1 KR100501052 B1 KR 100501052B1
- Authority
- KR
- South Korea
- Prior art keywords
- graphics
- controller hub
- memory controller
- memory
- agp
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/363—Graphics controllers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/06—Use of more than one graphics processor to process data before displaying to one or more screens
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
- G09G2360/125—Frame memory handling using unified memory architecture [UMA]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Computer Graphics (AREA)
- Computer Hardware Design (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Abstract
Description
Claims (29)
- 메모리 제어기 허브에 있어서,시스템 메모리를 사용하여 그래픽 데이터를 저장하고 상기 시스템 메모리의 기능을 제어하도록 적응되는 데이터 스트림 제어기와;프로세서 인터페이스와;시스템 메모리 인터페이스와;상기 데이터 스트림 제어기에 결합되어 그래픽 데이터 상의 그래픽 동작을 수행하도록 적응되는 그래픽 서브시스템과;상기 메모리 제어기 허브를 외부 그래픽 장치에 결합하도록 적응되는 그래픽 포트를 포함하는 것을 특징으로 하는 메모리 제어기 허브.
- 제1항에 있어서, 상기 그래픽 서브시스템에 결합되고 상기 메모리 제어기 허브로부터 영상 신호를 출력하도록 적응되는 영상 출력 포트를 더 포함하는 것인 메모리 제어기 허브.
- 제2항에 있어서, 상기 영상 출력 포트는 영상 신호를 디스플레이 장치에 직접 제공하도록 적응되는 것인 메모리 제어기 허브.
- 제2항에 있어서, 상기 영상 출력 포트는 아날로그 영상 출력 포트를 포함하는 것인 메모리 제어기 허브.
- 제2항에 있어서, 상기 영상 출력 포트는 디지털 영상 출력 포트를 포함하는 것인 메모리 제어기 허브.
- 제2항에 있어서, 상기 영상 출력 포트는 아날로그 영상 출력 포트 및 디지털 영상 출력 포트를 포함하는 것인 메모리 제어기 허브.
- 제1항에 있어서, 상기 그래픽 포트는 상기 메모리 제어기 허브를 전용 버스 인터페이스를 통해 상기 외부 그래픽 장치에 결합하도록 적응되는 것인 메모리 제어기 허브.
- 제7항에 있어서, 상기 전용 버스 인터페이스는 초고속 그래픽 포트(AGP; accelerated graphics port)를 포함하는 것인 메모리 제어기 허브.
- 제7항에 있어서, 상기 외부 그래픽 장치는 AGP 인라인 메모리 모듈을 포함하는 것인 메모리 제어기 허브.
- 제9항에 있어서, 상기 그래픽 포트는 상기 데이터 스트림 제어기 및 상기 전용 버스 인터페이스를 통해 상기 시스템 메모리와 상기 AGP 인라인 메모리 모듈간에 그래픽 데이터를 전송하도록 적응되는 것인 메모리 제어기 허브.
- 제7항에 있어서, 상기 외부 그래픽 장치는 그래픽 제어기를 포함하는 것인 메모리 제어기 허브.
- 제11항에 있어서, 상기 그래픽 포트는 상기 데이터 스트림 제어기 및 상기 전용 버스 인터페이스를 통해 상기 시스템 메모리와 상기 그래픽 제어기간에 그래픽 데이터를 전송하도록 적응되는 것인 메모리 제어기 허브.
- 제11항에 있어서, 상기 그래픽 제어기는 영상 신호를 디스플레이 장치에 제공하도록 적응되는 것인 메모리 제어기 허브.
- 컴퓨터 시스템에 있어서,CPU와;디스플레이 장치와;영상 데이터 및 비영상 데이터를 저장하도록 적응되는 시스템 메모리와;상기 CPU 및 상기 시스템 메모리에 결합되고 메모리 제어 및 그래픽 기능을 수행하도록 적응되는 메모리 제어기 허브를 포함하고,상기 메모리 제어기 허브는,영상 신호를 디스플레이 장치에 제공하기 위한 영상 출력 포트와;상기 메모리 제어기 허브를 외부 그래픽 장치에 결합하기 위한 그래픽 포트를 포함하는 것을 특징으로 하는 컴퓨터 시스템.
- 제14항에 있어서, 상기 영상 출력 포트는 영상 신호를 상기 디스플레이 장치에 직접 제공하도록 적응되는 것인 컴퓨터 시스템.
- 제14항에 있어서, 상기 영상 출력 포트는 아날로그 출력 포트를 포함하는 것인 컴퓨터 시스템.
- 제14항에 있어서, 상기 영상 출력 포트는 디지털 출력 포트를 포함하는 것인 컴퓨터 시스템.
- 제14항에 있어서, 상기 영상 출력 포트는 아날로그 출력 포트 및 디지털 출력 포트를 포함하는 것인 컴퓨터 시스템.
- 제14항에 있어서, 상기 그래픽 포트에 결합되어 상기 메모리 제어기 허브를 상기 외부 그래픽 장치에 결합하는 전용 버스 인터페이스를 더 포함하는 것인 컴퓨터 시스템.
- 제19항에 있어서, 상기 전용 버스 인터페이스는 초고속 그래픽 포트(AGP)를 포함하는 것인 컴퓨터 시스템.
- 제19항에 있어서, 상기 외부 그래픽 장치는 AGP 인라인 메모리 모듈을 포함하는 것인 컴퓨터 시스템.
- 제21항에 있어서, 상기 그래픽 포트는 상기 메모리 제어기 허브 및 상기 전용 버스 인터페이스를 통해 상기 시스템 메모리 및 상기 AGP 인라인 메모리 모듈간에 그래픽 데이터를 전송하도록 적응되는 것인 컴퓨터 시스템.
- 제19항에 있어서, 상기 외부 그래픽 장치는 그래픽 코프로세서를 포함하는 것인 컴퓨터 시스템.
- 제21항에 있어서, 상기 그래픽 포트는 상기 메모리 제어기 허브 및 상기 전용 버스 인터페이스를 통해 상기 시스템 메모리 및 상기 그래픽 코프로세서간에 그래픽 데이터를 전송하도록 적응되는 것인 컴퓨터 시스템.
- 제21항에 있어서, 상기 그래픽 코프로세서는 영상 신호를 상기 디스플레이 장치에 제공하도록 적응되는 것인 컴퓨터 시스템.
- 제14항에 있어서, 상기 그래픽 포트가 외부 그래픽 장치에 결합되어 있는지 여부를 결정하는 엔진을 더 포함하는 것인 컴퓨터 시스템.
- 제24항에 있어서, 상기 엔진은,외부 그래픽 장치가 부트업 시간에 그래픽 포트에 결합되어 있는 경우, 외부 그래픽 장치를 활성화하는 신호를 발생시켜, 그래픽 데이터의 처리를 제어하고,외부 그래픽 장치가 부트업 시간에 상기 그래픽 포트에 결합되어 있지 않는 경우, 상기 메모리 제어기 허브를 활성화하는 신호를 발생시켜 그래픽 데이터의 처리를 제어하도록 적응되는 것인 컴퓨터 시스템.
- 외부 그래픽 장치가 전용 그래픽 포트를 통하여 컴퓨터 시스템의 메모리 제어기 허브 - 상기 메모리 제어기 허브는 내부 그래픽 엔진을 포함함 - 에 연결되어 있는지 여부를 결정하는 단계와;상기 외부 그래픽 장치가 상기 메모리 제어기 허브에 연결되어 있는 경우, 상기 외부 그래픽 장치를 활성화하여 디스플레이 장치를 제어하는 단계와;상기 외부 그래픽 장치가 상기 메모리 제어기 허브에 연결되어 있지 않은 경우, 상기 메모리 제어기 허브의 그래픽 엔진을 활성화하여 상기 디스플레이 장치를 제어하는 단계를 포함하는 디스플레이 장치 제어 방법.
- 제28항에 있어서, 상기 방법은 상기 컴퓨터 시스템이 리셋되는 경우에 수행되는 것인 디스플레이 장치 제어 방법.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/595,509 US6734862B1 (en) | 2000-06-14 | 2000-06-14 | Memory controller hub |
US09/595,509 | 2000-06-14 | ||
PCT/US2001/017168 WO2001097006A1 (en) | 2000-06-14 | 2001-05-25 | Memory controller hub |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030013441A KR20030013441A (ko) | 2003-02-14 |
KR100501052B1 true KR100501052B1 (ko) | 2005-07-18 |
Family
ID=24383512
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2002-7017092A KR100501052B1 (ko) | 2000-06-14 | 2001-05-25 | 메모리 제어기 허브 |
Country Status (8)
Country | Link |
---|---|
US (1) | US6734862B1 (ko) |
EP (1) | EP1295199A1 (ko) |
JP (1) | JP2004503859A (ko) |
KR (1) | KR100501052B1 (ko) |
CN (1) | CN1443322B (ko) |
AU (1) | AU2001265045A1 (ko) |
TW (1) | TW508501B (ko) |
WO (1) | WO2001097006A1 (ko) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7092035B1 (en) * | 2001-07-09 | 2006-08-15 | Lsi Logic Corporation | Block move engine with scaling and/or filtering for video or graphics |
US7931533B2 (en) | 2001-09-28 | 2011-04-26 | Igt | Game development architecture that decouples the game logic from the graphics logics |
US8708828B2 (en) | 2001-09-28 | 2014-04-29 | Igt | Pluggable modular gaming modifiers and configuration templates for gaming environments |
US6902481B2 (en) | 2001-09-28 | 2005-06-07 | Igt | Decoupling of the graphical presentation of a game from the presentation logic |
US7039568B1 (en) * | 2003-01-08 | 2006-05-02 | Unisys Corporation | System for testing the hardware of a digital computer by executing, viewing, and editing a simulated operator program |
US7345689B2 (en) * | 2003-12-19 | 2008-03-18 | Intel Corporation | Interfacing a digital display card through PCI express connector |
JP4069078B2 (ja) * | 2004-01-07 | 2008-03-26 | 松下電器産業株式会社 | Dram制御装置およびdram制御方法 |
KR100586981B1 (ko) * | 2004-05-12 | 2006-06-08 | 삼성전자주식회사 | 컴퓨터시스템 및 그 제어방법 |
US7722468B2 (en) * | 2005-03-09 | 2010-05-25 | Igt | Magnetoresistive memory units as read only memory devices in gaming machines |
US20060205513A1 (en) * | 2005-03-09 | 2006-09-14 | Igt | MRAM as nonvolatile safe storage for power hit and ESD tolerance in gaming machines |
US7736234B2 (en) * | 2005-03-09 | 2010-06-15 | Igt | MRAM as critical event storage for powered down gaming machines |
US8462164B2 (en) * | 2005-11-10 | 2013-06-11 | Intel Corporation | Apparatus and method for an interface architecture for flexible and extensible media processing |
JP5076317B2 (ja) * | 2005-12-27 | 2012-11-21 | ソニー株式会社 | 情報処理装置、情報処理方法及びそのプログラム |
US8914618B2 (en) * | 2005-12-29 | 2014-12-16 | Intel Corporation | Instruction set architecture-based inter-sequencer communications with a heterogeneous resource |
KR100614193B1 (ko) * | 2006-04-13 | 2006-08-22 | 대금환경개발 주식회사 | 폐콘크리트 파쇄용 수직형 임팩트 밀의 회전판 |
JP4439491B2 (ja) * | 2006-05-24 | 2010-03-24 | 株式会社ソニー・コンピュータエンタテインメント | マルチグラフィックスプロセッサシステム、グラフィックスプロセッサおよびデータ転送方法 |
JP5111797B2 (ja) * | 2006-06-29 | 2013-01-09 | 株式会社東芝 | 情報処理装置及び情報処理方法 |
KR101510694B1 (ko) * | 2007-12-12 | 2015-04-10 | 엘지전자 주식회사 | 데이터 처리 장치 및 방법 |
US9865233B2 (en) * | 2008-12-30 | 2018-01-09 | Intel Corporation | Hybrid graphics display power management |
US8732357B2 (en) * | 2010-10-28 | 2014-05-20 | International Business Machines Corporation | Apparatus and method for dynamically enabling and disabling write XFR—RDY |
US10229468B2 (en) * | 2015-06-03 | 2019-03-12 | Intel Corporation | Automated conversion of GPGPU workloads to 3D pipeline workloads |
CN107533441B (zh) * | 2016-02-12 | 2020-12-25 | 慧与发展有限责任合伙企业 | 创建操作系统卷 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01191914A (ja) | 1988-01-27 | 1989-08-02 | Toshiba Corp | コンピュータシステム |
US5793996A (en) | 1995-05-03 | 1998-08-11 | Apple Computer, Inc. | Bridge for interconnecting a computer system bus, an expansion bus and a video frame buffer |
JPH0997214A (ja) | 1995-09-29 | 1997-04-08 | Internatl Business Mach Corp <Ibm> | 補助プロセッサのためのアドレス変換を含む情報処理システム |
US5941968A (en) * | 1997-04-14 | 1999-08-24 | Advanced Micro Devices, Inc. | Computer system for concurrent data transferring between graphic controller and unified system memory and between CPU and expansion bus device |
US6069638A (en) | 1997-06-25 | 2000-05-30 | Micron Electronics, Inc. | System for accelerated graphics port address remapping interface to main memory |
US6195734B1 (en) * | 1997-07-02 | 2001-02-27 | Micron Technology, Inc. | System for implementing a graphic address remapping table as a virtual register file in system memory |
US5914730A (en) | 1997-09-09 | 1999-06-22 | Compaq Computer Corp. | System and method for invalidating and updating individual GART table entries for accelerated graphics port transaction requests |
WO1999028893A1 (en) | 1997-12-01 | 1999-06-10 | Mediaq, Inc. | High performance, highly integrated computer architecture with extendible embedded memory |
WO1999034293A1 (en) | 1997-12-30 | 1999-07-08 | Micron Technology, Inc. | Accelerated graphics port for multiple memory controller computer system |
US6097402A (en) * | 1998-02-10 | 2000-08-01 | Intel Corporation | System and method for placement of operands in system memory |
US6304244B1 (en) * | 1998-04-24 | 2001-10-16 | International Business Machines Corporation | Method and system for dynamically selecting video controllers present within a computer system |
US6532019B1 (en) * | 1998-06-17 | 2003-03-11 | Advanced Micro Devices, Inc. | Input/output integrated circuit hub incorporating a RAMDAC |
US6148357A (en) * | 1998-06-17 | 2000-11-14 | Advanced Micro Devices, Inc. | Integrated CPU and memory controller utilizing a communication link having isochronous and asynchronous priority modes |
US6477623B2 (en) | 1998-10-23 | 2002-11-05 | Micron Technology, Inc. | Method for providing graphics controller embedded in a core logic unit |
GB9825107D0 (en) | 1998-11-16 | 1999-01-13 | Checkout Computer Systems Limi | Multiple screen pc based systems |
US6208273B1 (en) * | 1999-01-29 | 2001-03-27 | Interactive Silicon, Inc. | System and method for performing scalable embedded parallel data compression |
US6275240B1 (en) * | 1999-05-27 | 2001-08-14 | Intel Corporation | Method and apparatus for maintaining load balance on a graphics bus when an upgrade device is installed |
TW436694B (en) | 1999-08-24 | 2001-05-28 | Via Tech Inc | System control chip and computer system having a multiplexed graphic bus architecture |
US6374317B1 (en) | 1999-10-07 | 2002-04-16 | Intel Corporation | Method and apparatus for initializing a computer interface |
US6496193B1 (en) | 1999-12-30 | 2002-12-17 | Intel Corporation | Method and apparatus for fast loading of texture data into a tiled memory |
US6480200B1 (en) | 2000-06-09 | 2002-11-12 | Hewlett-Packard Company | Method and apparatus for deferred texture validation on a multi-tasking computer |
-
2000
- 2000-06-14 US US09/595,509 patent/US6734862B1/en not_active Expired - Lifetime
-
2001
- 2001-05-25 JP JP2002511066A patent/JP2004503859A/ja active Pending
- 2001-05-25 KR KR10-2002-7017092A patent/KR100501052B1/ko active IP Right Grant
- 2001-05-25 AU AU2001265045A patent/AU2001265045A1/en not_active Abandoned
- 2001-05-25 WO PCT/US2001/017168 patent/WO2001097006A1/en active IP Right Grant
- 2001-05-25 EP EP01939538A patent/EP1295199A1/en not_active Ceased
- 2001-05-25 CN CN018131050A patent/CN1443322B/zh not_active Expired - Fee Related
- 2001-06-14 TW TW090114422A patent/TW508501B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP1295199A1 (en) | 2003-03-26 |
KR20030013441A (ko) | 2003-02-14 |
AU2001265045A1 (en) | 2001-12-24 |
US6734862B1 (en) | 2004-05-11 |
TW508501B (en) | 2002-11-01 |
JP2004503859A (ja) | 2004-02-05 |
WO2001097006A1 (en) | 2001-12-20 |
CN1443322B (zh) | 2010-05-05 |
CN1443322A (zh) | 2003-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100501052B1 (ko) | 메모리 제어기 허브 | |
US7383412B1 (en) | On-demand memory synchronization for peripheral systems with multiple parallel processors | |
US5941968A (en) | Computer system for concurrent data transferring between graphic controller and unified system memory and between CPU and expansion bus device | |
US5960213A (en) | Dynamically reconfigurable multi-function PCI adapter device | |
US7327370B2 (en) | Memory controller hub interface | |
JP3096431B2 (ja) | コンピュータシステム、グラフィックスプロセッサ、インストラクションプリフェッチユニットおよびオペコードインストラクションをプリフェッチする方法 | |
US8098255B2 (en) | Graphics processing system with enhanced memory controller | |
US7145568B2 (en) | Shared translation address caching | |
US6956579B1 (en) | Private addressing in a multi-processor graphics processing system | |
US6560674B1 (en) | Data cache system | |
US6405271B1 (en) | Data flow control mechanism for a bus supporting two-and three-agent transactions | |
US5638531A (en) | Multiprocessor integrated circuit with video refresh logic employing instruction/data caching and associated timing synchronization | |
US6750870B2 (en) | Multi-mode graphics address remapping table for an accelerated graphics port device | |
EP0747872B1 (en) | Video processor with addressing mode control | |
US5860086A (en) | Video processor with serialization FIFO | |
KR100218620B1 (ko) | 집적회로 장치, 디지탈 데이타 처리 및 영상 디스플레이 신호 발생 장치, 프로세서 컴플렉스 | |
US5784076A (en) | Video processor implementing various data translations using control registers | |
EP0747873B1 (en) | Video processor with non-stalling interrupt service | |
JPH0792962A (ja) | ポートアドレス入出力優先アーキテクチャー | |
US6097403A (en) | Memory including logic for operating upon graphics primitives | |
US6895458B2 (en) | Opcode to turn around a bi-directional bus | |
JP3114209B2 (ja) | 情報処理装置および表示部の高速化方法および表示制御ワンチップic | |
WO1999028893A1 (en) | High performance, highly integrated computer architecture with extendible embedded memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130701 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20140701 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20150630 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20160630 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20170704 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20180628 Year of fee payment: 14 |