KR100481741B1 - 세라믹 다층 커패시터 - Google Patents

세라믹 다층 커패시터 Download PDF

Info

Publication number
KR100481741B1
KR100481741B1 KR10-1998-0701094A KR19980701094A KR100481741B1 KR 100481741 B1 KR100481741 B1 KR 100481741B1 KR 19980701094 A KR19980701094 A KR 19980701094A KR 100481741 B1 KR100481741 B1 KR 100481741B1
Authority
KR
South Korea
Prior art keywords
ceramic
electrode layers
composition
capacitor
layers
Prior art date
Application number
KR10-1998-0701094A
Other languages
English (en)
Other versions
KR19990036425A (ko
Inventor
델트레브 헤닝스
헤르베르트 쉬라이네마허
헨리쿠스 휴베르투스 마리 바게만스
Original Assignee
디 엠 씨 스퀘어 일렉트로닉 머티리얼즈 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 디 엠 씨 스퀘어 일렉트로닉 머티리얼즈 비.브이. filed Critical 디 엠 씨 스퀘어 일렉트로닉 머티리얼즈 비.브이.
Publication of KR19990036425A publication Critical patent/KR19990036425A/ko
Application granted granted Critical
Publication of KR100481741B1 publication Critical patent/KR100481741B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/46—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates
    • C04B35/462—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates
    • C04B35/465—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on alkaline earth metal titanates
    • C04B35/468—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on alkaline earth metal titanates based on barium titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates

Abstract

본 발명은 새로운 형태의 세라믹 다층 커패시터와, 세라믹 다층 커패시터에 적절하게 사용될 수 있는 세라믹 물질뿐만 아니라 상기 커패시터를 제조하는 방법을 개시하고 있다. 상기 커패시터는 도핑된 BaTiO3을 주성분으로 하는 다수의 세라믹 층들과 Ni의 다수의 전극층들을 포함한다. 세라믹층들 및 전극층들은 두 측면들에 전기 접속부들이 제공되는 다층 구조를 형성하도록 교대로 적층되며, 상기 전기 접속부들은 상기 다수의 전극층들에 접속된다. 본 발명은 상기 BaTiO3의 주성분의 조성이 다음 식, (Ba1-a-bCaaSrb)(Ti1-c-d-e-fZrcAldMneNbf)kO3+δ에 부합하며, 여기서, 0.02 ≤ a ≤ 0.08, 0.002 ≤ b ≤ 0.03, 0.15 ≤ c ≤ 0.20, 0.00 〈 d ≤ 0.03, 0.001 ≤ e ≤ 0.02, 0.0005 ≤ f ≤ 0.01, 1.001 ≤ k ≤ 1.005인 것을 특징으로 한다. 이러한 형태의 다층 커패시터들은 비교적 낮은 온도(1300℃ 이하)에서 소결 촉진제들을 사용하지 않고 소결될 수 있다. 최저 소결 온도들은 1.002 내지 1.004의 k 값들로 달성된다. 본 발명에 따른 커패시터들의 세라믹 물질은 비교적 높은 유전 상수를 갖는다. 또한, 상기 커패시터는 긴 서비스 수명 및 높은 절연 저항을 갖는다.

Description

세라믹 다층 커패시터
본 발명은 Ni로 이루어지는 다수의 전극층들뿐만 아니라 도핑된 BaTiO3을 주성분으로 하는 다수의 세라믹층들을 포함하는 세라믹 다층 커패시터에 관한 것으로, 상기 세라믹층들 및 전극층들은 두 측면들에 전기 접속부들이 제공되는 다층 구조를 형성하도록 교대로 적층(stacking)되며, 상기 전기 접속부들은 다수의 전극층들에 접속된다. 본 발명은 또한 세라믹 다층 커패시터에 적절하게 사용될 수 있는 세라믹 물질에 관한 것이다. 본 발명은 또한 세라믹 다층 커패시터를 제조하는 방법에 관한 것이다.
서두에 언급된 형태의 세라믹 다층 커패시터들은 그 자체로서 공지되어 있다. 특히, 미국 특허 문서 US 5,319,517호에 개시되어 있다. 더 상세하게는, 이 특허 공보는 주로 도핑된 BaTiO3을 주성분으로 하는 세라믹층들을 갖는 다층 커패시터를 개시하고 있다. 이 물질은 소위 페로브스카이트 구조(perovskite structure)를 갖는다. 이 공지된 물질의 경우, 특정량의 Ca 이온들 및 Sr 이온들이 페로브스카이트 구조의 Ba 사이트들(sites)에서 치환되며, 특정량의 Zr 이온들이 Ti 사이트들에서 치환된다. 이 공지된 커패시터의 전극층들은 주로 Ni로 이루어진다. 커패시터의 제조시, 소결 촉진제가 세라믹 물질의 최소 소결 온도를 감소시키기 위해 첨가된다. 전극층들의 Ni가 소결 처리되는 동안 용해되는 것을 막기 위해 비교적 낮은 소결 온도가 요구된다.
공지된 세라믹 다층 커패시터는 단점을 갖고 있다. 사실상, 지정된 조성은 커패시터의 최적 특성들을 나타내지 못하는 것으로 발견되었다. 특히, 이들 커패시터들의 제조동안의 소결 촉진제의 첨가는 불리한 것으로 여겨지고 있다. 이와 같이 소결 촉진제의 첨가는 제조 과정을 복잡하게 한다. 또한, 이 소결 촉진제는 세라믹 다층 커패시터의 특성들에 나쁜 영향을 미칠 수도 있다.
도 1은 본 발명에 따른 커패시터의 개략 단면도.
도 2는 도핑된 BaTiO3을 주성분으로 하는 세라믹 물질의 최소 소결 온도가 k의 함수로서 도시되는 그래프.
본 발명의 목적은 상술된 단점들을 제거하는 것이다. 더 상세하게, 본 발명은 Ni로 이루어지는 전극층들을 포함하는 세라믹 다층 커패시터를 제공하는 것을 목적으로 하며, 이 세라믹 물질은, 예를 들어, 약 1300℃ 이하의 비교적 낮은 온도에서 소결 촉진제를 사용하지 않고도 소결될 수 있다. 본 발명은 또한 약 1300℃ 이하의 비교적 낮은 최소 소결 온도를 갖는 세라믹 물질을 제공해야 하며, 이 물질은 세라믹 다층 커패시터에서 적절하게 사용될 수 있다. 본 발명의 다른 목적은 상술된 형태의 세라믹 다층 커패시터를 제조하는 방법을 제공하는 것이다.
본 발명의 상기 및 다른 목적들은 서두에 언급된 형태의 세라믹 다층 커패시터에 의해 달성되는데, 이는 도핑된 BaTiO3의 주성분의 조성이 다음 식에 부합하는 것을 특징으로 한다.
(Ba1-a-bCaaSrb)(Ti1-c-d-e-fZrcAldMneNbf)kO3+δ
여기서, 0.02 ≤ a ≤ 0.08
0.002 ≤ b ≤ 0.03
0.15 ≤ c ≤ 0.20
0.00 ＜ d ≤ 0.03
0.001 ≤ e ≤ 0.02
0.0005 ≤ f ≤ 0.01
1.001 ≤ k ≤ 1.005
놀랍게도, 어떠한 소결 촉진제도 사용하지 않고, 본 발명에 따른 세라믹 조성은 비교적 낮은 소결 온도를 나타내는 것으로 발견되었다. 이 온도는 1300℃ 이하이다. 기타 다른 연구에 의해, 세라믹 물질에서 Ba 사이트들의 수에 대한 Ti 사이트들의 수의 비는 이러한 관점에서 아주 중요하다. 이 Ti/Ba비는 인덱스 k에 의해 표시된다. 이 인덱스는 1.001 내지 1.005 범위에 존재해야 한다.
상기 조성을 갖는 세라믹 물질의 소결 온도는 실질적으로 k가 1.001 보다 작게 선택될 경우 증가하는 것으로 발견되었다. 소결 온도는 k가 1.001 보다 작게 선택될 경우 심지어는 1400℃를 초과하는 온도로 증가한다. 1.005를 초과하는 k 값에서, 사용된 억셉터 도핑들(acceptor dopings)의 수는 BaTiO3의 페로브스카이트 구조 내에 불충분하게 합체된다. 결과적으로, 제공된 억셉터 도핑들의 수는 산소 결여(oxygen vacancies)로 형성되는 도전 전자들의 수를 더 이상 충분하게 보상할 수 없다. 따라서, 세라믹 물질은 반도체적 특성들을 필요로 한다. 이것은 이 세라믹 물질이 다층 커패시터들에서 사용될 경우 매우 바람직하지 못하다. k가 1.002 내지 1.004의 범위에 존재할 때 상기 언급된 세라믹 조성에 의해 최저 소결 온도가 얻어진다. 이 조성들은 1250℃ 이하의 온도에서도 소결될 수 있다.
다른 실험들이 본 발명의 세라믹 조성의 소결동안, k가 상술된 범위 내에서 선택될 경우 액상들(liquid phases)이 형성됨이 가능함을 보여주었다. 이 액상들은 세라믹 물질의 소결 온도의 감소를 초래한다. 두 개의 중요한 액상들은 BaAl2O4 및 Ba6Ti17O40으로 특징지어질 수 있다. 이 액상들의 용해 온도는 1250 내지 1260℃ 범위 내에 존재한다. 이 바람직한 액상들은 k가 1.001보다 작을 경우에는 형성되지 않거나, 또는 불충분한 정도로 형성되는 것으로 발견되었다. 공지된 세라믹 커패시터의 경우, k의 값은 0.980 내지 1.000의 범위에서 선택된다는 것을 유념해야 한다. 결국, 공지된 커패시터들을 제조하기 위해, Al2O3과 같은 소결 촉진제가 소결 온도의 필요한 감소를 달성하는데 필요하다.
본 발명의 물질을 세라믹 다층 커패시터에서 유전체 물질로 사용하기에 적합하도록 하기 위해 BaTiO3에서 도펀트들의 주입이 필요하다. 이 경우에 있어서, Ca 및 Sr 이온들은 Ba 사이트들 내에 주입되며, Zr, Al, Mn, 및 Nb 이온들은 BaTiO3 물질의 Ti 사이트들 내에 주입된다. 지정된 도펀트의 양은 이 물질에서 유용한 Ba 및 Ti 사이트들의 전체 양의 일부분으로서 계산된다는 것을 유념해야 한다.
세라믹 물질의 Ba 사이트들에서의 지정된 양의 Ca 및 Sr의 존재는 적절하게 기능하는 세라믹 다층 커패시터들을 얻기 위한 중요한 전제 조건으로 간주된다. 세라믹 물질의 소결 농도는 Sr의 존재에 의해 영향을 받는 것으로 발견되었다. Sr의 양이 0.002 비율 이하일 경우, 세라믹 물질은 충분히 짙게 소결될 수 없다. 세라믹 물질 내의 Sr의 양이 0.03 비율들을 초과할 경우, 이 물질의 유전 상수는 아주 크게 감소한다. 이러한 바람직하지 않은 효과들간의 최적의 절충은 세라믹 물질의 Ba 사이트들에서 Sr의 양이 0.01 내지 0.02 비율의 범위에 존재할 경우 달성된다.
Ca의 존재는 상기 세라믹 물질의 유전 피크를 확대시키도록 작용한다. Ca의 0.02 비율 이하의 양은 아주 작은 피크를 확대시키도록 한다. 세라믹 물질에서의 Ca의 0.08 비율 이상의 양은 매우 낮은 상기 물질의 유전 상수를 제공한다. 상기 바람직하지 않은 두 효과들간의 절충은 세라믹 물질의 Ba 사이트들에서의 Ca의 양이 0.03 내지 0.05 비율의 범위에 존재할 경우 달성된다.
세라믹 물질의 Ti 사이트들에서의 지정된 양의 Zr, Al, Mn, 및 Nb의 존재는 또한 적절하게 기능하는 다층 커패시터를 얻기 위한 중요한 전제 조건으로 간주된다. Zr의 존재는 BaTiO3의 유전 상수(큐리 온도)의 최대 값이 낮은 온도 범위로 시프트되도록 한다. Zr의 양이 0.15 비율보다 작거나 0.20 비율보다 클 경우, 큐리 온도는 각각 아주 높아지거나 아주 낮아진다. 이것은 물질의 동작 온도(=실온)에서 유전 상수가 아주 작아지도록 한다. Zr의 양이 0.17 내지 0.18 비율의 범위에 있을 경우, 큐리 온도의 위치가 최적으로 선택된다.
Al의 존재는, 특히, 세라믹 물질의 소결동안 하나 이상의 액상들의 형성에 중요하다. 또한, Al은 물질의 소결동안 발생할 수도 있는 환원으로부터 BaTiO3을 보호하는 역할을 한다. 특히, 환원으로부터 보호하기 위한 Al의 기능은 물질의 그레인 경계들에서 발생하는 것으로 발견되었다. 물질에 0.03 비율 이상의 Al이 존재할 경우, 형성된 이질 상들(foreign phases)의 양은 바람직하지 않을 정도로 커진다. 이것은 유전 상수를 바람직하지 않을 정도로 감소시킨다. Al의 양은 0.0010 내지 0.0025 비율의 범위에서 선택되는 것이 바람직하다.
Mn은 또한 본 발명에 따른 다층 커패시터의 세라믹 물질의 소결시 중요한 역할을 한다. 상기 소결 처리는 환원 가스에서 발생한다. 소결동안, BaTiO3의 환원이 발생할 수도 있다. 이것은 소결 처리시 형성된 세라믹 물질의 저항을 감소시킨다. 이것은 바람직하지 않다. 실험에서, 세라믹 물질의 Ti 사이트들에서의 특정량의 Mn이 존재하는 것은 세라믹 물질의 이러한 바람직하지 않은 환원을 방지할 수 있다는 것이 확인되었다. Al과는 달리, 환원으로부터 보호하는 Mn의 능력은 특히 세라믹 물질의 그레인들에서 발생한다. 세라믹 물질이 Mn의 0.001 비율보다 작은 양을 포함할 경우, 보호 효과는 불충분하게 발생한다. Mn의 양이 0.02 비율을 초과할 경우, 세라믹의 서비스 수명은 크게 감소된다. 두 바람직하지 않은 특성들간의 최적의 절충은 0.002 내지 0.010 비율 범위의 Mn 양으로 달성된다.
본 발명에 따른 다층 커패시터의 세라믹 물질은 또한 소량의 Nb를 함유해야 한다. 이 원소의 존재는 세라믹 물질의 서비스 수명에 긍정적인 영향을 미친다. 상기 서비스 수명은 높게 가속화된 수명 테스트(HALT, Highly Accelerated Life Tests)에 의해 측정된다. 물질이 0.0005 비율 미만의 Nb를 함유할 경우, 서비스 수명-연장 효과는 불충분하게 된다. 물질이 0.01 비율 이상의 Nb를 함유할 경우, 물질의 전기 저항은 감소한다. 이것은 바람직하지 못하다. 바람직하게, Nb의 양은 0.001 내지 0.005 비율 범위 내에서 선택된다.
Ti 사이트들과 Ba 사이트들의 수가 일치하지 않기 때문에(k는 1과 같지 않음), 0 사이트들의 수는 3과 같지 않다. 3으로부터 벗어나는 것은 δ에 의한 공식으로 나타내어진다. 팩터 δ는 주성분이 전기적으로 중성이 되도록 선택되는 값을 갖는다.
본 발명은 또한 도핑된 BaTiO3을 주성분으로 하는 새로운 세라믹 조성에 관한 것이다. 본 발명에 따라, 이 조성은 주성분의 조성이 다음 공식에 부합하는 것을 특징으로 한다.
(Ba1-a-bCaaSrb)(Ti1-c-d-e-fZrcAldMneNbf)kO3+δ
여기서, 0.02 ≤ a ≤ 0.08
0.002 ≤ b ≤ 0.03
0.15 ≤ c ≤ 0.20
0.00 ＜ d ≤ 0.03
0.001 ≤ e ≤ 0.02
0.0005 ≤ f ≤ 0.01
1.001 ≤ k ≤ 1.005
이 공식에 부합하는 세라믹 조성들은 세라믹 커패시터들, 특히, Ni로 이루어지는 전극층들을 포함하는 세라믹 다층 커패시터들에서 매우 유용하게 사용될 수 있다. 이러한 전극층들의 금속 함유량은 최소 90wt.%, 바람직하게는 98wt.%의 Ni로 이루어진다. 바람직하게, 1.002 ≤ k ≤ 1.004이다. 상술된 이유로 인해, 바람직하게 다음을 적용한다. 즉, 0.03 〈 a 〈 0.05, 0.01 〈 b 〈 0.02, 0.17 〈 c 〈 0.18, 0.001 〈 d 〈 0.0025, 0.002 〈 e 〈 0.010 및/또는 0.001 〈 f 〈 0.005.
본 발명은 또한 세라믹 다층 커패시터들을 제조하는 방법에 관한 것으로, 도핑된 BaTiO3을 주성분으로 하는 세라믹 포일들(foils)에는 Ni의 스크린-인쇄된 전극층들이 제공되고, 그후 세라믹층들 및 전극층들이 환원 분위기 중에서 연속적으로 하소 및 소결되며, 그후 다층 구조에는 상기 다수의 전극층들에 접속되는 전기 접속부들이 제공된다. 본 발명에 따라, 이 방법은 도핑된 BaTiO3의 주성분의 조성이 다음 공식에 부합하는 것을 특징으로 한다.
(Ba1-a-bCaaSrb)(Ti1-c-d-e-fZrcAldMneNbf)kO3+δ
여기서, 0.02 ≤ a ≤ 0.08
0.002 ≤ b ≤ 0.03
0.15 ≤ c ≤ 0.20
0.00 ＜ d ≤ 0.03
0.001 ≤ e ≤ 0.02
0.0005 ≤ f ≤ 0.01
1.001 ≤ k ≤ 1.005
이며, 어떠한 소결 촉진제도 도핑된 BaTiO3에 첨가되지 않는다. 상술된 이유로 인해, 바람직하게 다음을 적용한다. 0.03 〈 a 〈 0.05, 0.01 〈 b 〈 0.02, 0.17 〈 c 〈 0.18, 0.001 〈 d 〈 0.0025, 0.002 〈 e 〈 0.010 및/또는 0.001 〈 f 〈 0.005.
상술된 바와 같이, 본 발명에 따른 세라믹 조성들은 어떠한 소결 촉진제도 함유하지 않으며, 비교적 낮은 소결 온도를 나타낸다. Ba 사이트들의 수에 대한 Ti 사이트들의 수의 비는 이러한 견지에서 아주 중요하다. 이 비는 인덱스 k로 표시된다. 이 인덱스는 1.001 내지 1.005의 범위 내에 존재해야 한다.
상기 조성을 갖는 세라믹 물질의 소결 온도는 실질적으로 k가 1.001보다 작게 선택될 경우 크게 증가하는 것으로 발견되었다. 본 발명에 따른 세라믹 물질의 k가 1.005 이상으로 선택될 경우, 세라믹 물질은 반도체적 특성들을 나타낸다. 이것은 이 세라믹 물질이 다층 커패시터들에 사용될 경우 바람직하지 못하다. 최저 소결 온도는 상술된 세라믹 조성이 1.002 내지 1.004 범위의 k가 사용될 경우 달성된다. Ti 사이트들에서의 도핑된 이온들에 대한 Ba 사이트들에서의 도핑된 이온들의 비율이 k로 표시된 범위 내로 선택될 경우, Al2O3 또는 SiO2와 같이, 소결동안 소결 온도를 감소시키기 위한 작용제가 세라믹 조성에 첨가되지 않는다.
본 발명의 상기 양상 및 기타 다른 양상들이 이하에 기술되는 실시예들을 참조하여 설명되며, 그로부터 명백해질 것이다.
명료성을 위해 도면에 도시된 부분들은 축적으로 도시되지 않았음을 유념해야 한다.
도 1은 본 발명에 따른 다층 커패시터를 도시한다. 이 커패시터는 도핑된 BaTiO3을 주성분으로 하는 다수의 세라믹층들(1)을 포함한다. 그 정확한 조성은 (Ba0.942Ca0.04Sr0.018)(Ti0.8125Zr0.178Al0.002Mn0.005Nb0.0025)1.003O3+δ 이다. 커패시터는 또한 Ni로 이루어지는 다수의 전극층들(2)을 포함한다. 커패시터는 또한 2개의 전기 접속부들을 가지며, 이 경우에 있어서 상기 접속부들은 대향하여 위치한 두 측면들 상에 제공된다. 이 전기 접속부들은 땜납 가능한 물질, 예를 들면, 구리를 함유하고 있다. 실제로, 전극층들은 스크린 인쇄에 의해 세라믹 포일 상에 제공되며, 그후 다수의 이 스크린 인쇄된 포일들이 적층된다. 도면에 도시된 바와 같이, 세라믹 포일들은 연속하는 전극층들이 한 전기 접속부 또는 다른 한 전기 접속부에 교대로 접속되도록 적층된다.
명료성을 위해, 도 1에는 단지 6개의 전극층들이 도시되어 있다. 실제로, 세라믹 다층 커패시터들은 최소 10개, 최대 수백 개의 전극층들을 포함한다. 전형적으로 이 층들의 두께는 약 0.5 내지 2.0㎛의 범위 내에 있다. 세라믹 포일들의 두께는 전형적으로 5 내지 20㎛ 범위 내에 있다. 실제로, 커패시터들에는 스택형의 인쇄된 포일들의 상부 측면과 하부 측면상의 보호층(도시되지 않음)이 제공된다. 이 보호층은 통상적으로 인쇄된 포일들을 적층하는 동안 스택 내에 삽입되는 다수의 인쇄되지 않은 세라믹 포일들로 이루어진다.
본 발명에 따른 세라믹 다층 커패시터들은 다음과 같이 제조된다. 먼저, 계획된 조성에 상당하는 양으로 원하는 금속들의 산화물들로 된 파우더들과 탄산염들을 혼합함으로써 파우더 혼합물(powder mixture)이 준비된다. 이 파우더 혼합물은 소량의 소산 작용제가 첨가되는 수용액 내에 부유된다. 이 부유는 수 시간동안 지속적인 마멸 밀(attrition mill)에서 마멸되며, 그 결과 0.4㎛ 이하의 평균 크기를 갖는 파우더 입자들이 얻어진다. 계속해서, 파우더는 건조된다.
그후, 건조된 파우더는 약 1100℃에서 수 시간동안 공기 중에서 하소된다. 이것은 원하는 도핑된 BaTiO3을 발생시킨다. 그후, 이것은 수 시간동안 마멸된다. 이와 같이 형성된 파우더는 1.0㎛ 이하의 평균 입자 크기를 갖는다. 바인더 용액이 이 파우더에 첨가된다. 계속해서, 예를 들어, 40㎛의 두께를 갖는 녹색의 세라믹 포일들이 이 파우더-바인더 혼합물로부터 얻어진다. 전극층들은 그 자체로서 공지되어 있는 기술들에 의해 이 포일들 상에 스크린 인쇄된다. 이를 위해, 주로 Ni로 이루어지는 금속 입자들을 함유하는 스크린-인쇄 페이스트들을 사용하게 된다. 이러한 페이스트의 금속 함유량은 적어도 90wt.%, 바람직하게는 98wt.%의 Ni로 이루어진다. 소결되지 않은 전극층들의 층 두께는 약 2㎛이다.
계속해서, 원하는 크기를 가진 인쇄된 포일들이 적층된다. 포일들은 짝수 층들 및 홀수 층들의 전극층들이 서로에 대해 미소한 간격으로 이격되는 방식으로 적층된다. 적층된 포일들에는 다층 구조를 형성하기 위해 증가된 온도(약 80℃)에서 단축으로(uniaxially) 높은 압력(약 300bar)이 가해진다. 이 구조는 실질적으로 로드들(rods)을 형성하기 위해 한 방향으로 파열되고, 분리된 다층 커패시터 몸체들을 형성하기 위해 제 2 방향으로(제 1 방향에 대해 직각인 방향) 파열된다. 이 몸체들은 물-포화된 질소 분위기 내의 환원 수소 분위기 내에서 소결된다.
마지막으로, 다층 커패시터 몸체들의 두 개의 대향하여 위치한 표면들에는 구리로 된 전기 접속부들이 딥 코팅(dip coating)에 의해 제공된다. 이 접속부들은 갈바니 전기적으로(galvanically) 강화되며 납땜 가능한 NiSn 합금이 제공된다. 이와 같이 생성된 세라믹 다층 커패시터들의 기계적 및 전기적 특성들이 이어서 측정될 수 있다.
제 1 실험에서, 도핑된 BaTiO3을 주성분으로 한 일련의 다층 커패시터들이 상술된 바와 같이 제조되었다. 세라믹층들의 주성분의 조성은 식, (Ba0.942Ca0.04Sr0.018)(Ti0.8125Zr0.178Al0.002Mn0.005Nb0.0025)kO3+δ 에 부합한다. k의 값은 0.999 내지 1.005에서 변화되었다.
세라믹 다층 커패시터들은 환원 분위기(99vol.% 물-포화된 질화물에서의 1vol.% 수소)에서 소결되었다. 마지막으로, 커패시터들은 1000℃에서 재산화 처리되었다. 일련의 실험들에서, 3-시간 소결 처리에서 이론적 X-선 밀도(5.95g/㎤)의 적어도 99%의 밀도를 달성하는데 필요한 최소 소결 온도가 결정되었다. 이 실험들의 결과들은 도 2에 그래프로 도시되어 있다.
도 2는 1.001을 초과하는 k의 값에서 상기 세라믹 물질이 비교적 작은 k 값들보다 훨씬 낮은 소결 온도를 갖는 것을 보여주고 있다. 다른 실험들은, 1.005를 초과하는 k 값들이 세라믹 물질의 절연 저항을 크게 감소시키는 것을 보여준다. 이 조건들 하에서, 유전체 물질은 반도체적 특성들을 필요로 한다. 1.001 내지 1.005의 k 값들을 갖는 물질들의 낮은 소결 온도로 인해, 이 물질들은 Ni 전극들을 갖는 다층 커패시터들에서 소결 촉진제들 없이도 사용될 수 있다.
상술된 조성(1.003의 k 값)의 세라믹층들을 갖는 Ni 전극들을 갖는 다층 커패시터들의 다수의 전기적 특성들이 결정되었다. 유전 상수는 약 15.500에 달하는 것으로 발견되었다. 물질의 유전 손실들(tan δ)은 5%보다 작았다. HALT 조건들(140℃에서 100시간, 및 유전체 두께 ㎛당 20V의 필드 세기) 하에서, 이 커패시터의 서비스 수명은 50시간 이상에 달했다. 커패시터는 소위 Y5V 명세를 만족시키는 것으로 발견되었다.
다른 실험들에서, Ti 사이트들에서의 Zr, Al, Mn 및 Nb 이온들의 양뿐만 아니라 Ba 사이트들에서의 Ca 및 Sr 이온들의 양들은 상술된 조성 부근에서 변화했다. 상술된 조성은 주로 Ni로 이루어지는 전극층들을 갖는 세라믹 다층 커패시터들에서 사용하기 가장 적합한 것으로 발견되었다.

Claims (6)

  1. Ni의 다수의 전극층들뿐만 아니라 도핑된 BaTiO3을 주성분으로 하는 다수의 세라믹층들을 포함하는 세라믹 다층 커패시터로서, 상기 세라믹층들 및 상기 전극층들은 두 측면들에 전기 접속부들이 제공되는 다층 구조를 형성하도록 교대로 적층(stack)되며, 상기 전기 접속부들은 상기 다수의 전극층들에 접속되는, 상기 세라믹 다층 커패시터에 있어서,
    상기 도핑된 BaTiO3의 주성분의 조성이 다음 식,
    (Ba1-a-bCaaSrb)(Ti1-c-d-e-fZrcAldMneNbf)kO3+δ
    에 부합하며,
    여기서, 0.02 ≤ a ≤ 0.08
    0.002 ≤ b ≤ 0.03
    0.15 ≤ c ≤ 0.20
    0.00 ＜ d ≤ 0.03
    0.001 ≤ e ≤ 0.02
    0.0005 ≤ f ≤ 0.01
    1.001 ≤ k ≤ 1.005
    이고, δ 는 상기 주성분이 전기적으로 중성이 되도록 선택되는 값인 것을 특징으로 하는, 세라믹 다층 커패시터.
  2. 제 1 항에 있어서,
    상기 조성은 상기 1.002 ≤ k ≤ 1.004인 관계를 따르는 것을 특징으로 하는, 세라믹 다층 커패시터.
  3. 도핑된 BaTiO3을 주성분으로 하는 세라믹 조성에 있어서,
    상기 조성은 다음 식,
    (Ba1-a-bCaaSrb)(Ti1-c-d-e-fZrcAldMneNbf)kO3+δ
    에 부합하며,
    여기서, 0.02 ≤ a ≤ 0.08
    0.002 ≤ b ≤ 0.03
    0.15 ≤ c ≤ 0.20
    0.00 ＜ d ≤ 0.03
    0.001 ≤ e ≤ 0.02
    0.0005 ≤ f ≤ 0.01
    1.001 ≤ k ≤ 1.005
    이고, δ 는 상기 주성분이 전기적으로 중성이 되도록 선택되는 값인 것을 특징으로 하는, 세라믹 조성.
  4. 제 3 항에 있어서,
    상기 조성은 상기 1.002 ≤ k ≤ 1.004인 관계를 따르는 것을 특징으로 하는, 세라믹 조성.
  5. 세라믹 다층 커패시터를 제조하는 방법으로서, 도핑된 BaTiO3을 주성분으로 하는 세라믹 포일들(foils)에 주로 Ni로 이루어지는 스크린-인쇄된 전극층들이 제공되고, 그후 환원 분위기에서 후속하여 하소 및 소결되는 다층 구조를 형성하도록 상기 세라믹층들 및 상기 전극층들이 교대로 적층되며, 그후 상기 다층 구조에 상기 다수의 전극층들에 접속되는 전기 접속부들이 제공되는, 상기 세라믹 다층 커패시터를 제조하는 방법에 있어서,
    상기 도핑된 BaTiO3의 주성분의 조성이 다음 식,
    (Ba1-a-bCaaSrb)(Ti1-c-d-e-fZrcAldMneNbf)kO3+δ
    에 부합하며,
    여기서, 0.02 ≤ a ≤ 0.08
    0.002 ≤ b ≤ 0.03
    0.15 ≤ c ≤ 0.20
    0.00 ＜ d ≤ 0.03
    0.001 ≤ e ≤ 0.02
    0.0005 ≤ f ≤ 0.01
    1.001 ≤ k ≤ 1.005
    이고, δ 는 상기 주성분이 전기적으로 중성이 되도록 선택되는 값이며, 어떠한 소결 촉진제들도 상기 도핑된 BaTiO3에 첨가되지 않는 것을 특징으로 하는, 세라믹 다층 커패시터 제조 방법.
  6. 제 5 항에 있어서,
    상기 조성은 상기 1.002 ≤ k ≤ 1.004인 관계를 따르는 것을 특징으로 하는, 세라믹 다층 커패시터 제조 방법.
KR10-1998-0701094A 1996-06-14 1997-05-29 세라믹 다층 커패시터 KR100481741B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP96201677.0 1996-06-14
EP96201677 1996-06-14

Publications (2)

Publication Number Publication Date
KR19990036425A KR19990036425A (ko) 1999-05-25
KR100481741B1 true KR100481741B1 (ko) 2005-07-18

Family

ID=8224085

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0701094A KR100481741B1 (ko) 1996-06-14 1997-05-29 세라믹 다층 커패시터

Country Status (7)

Country Link
US (1) US5841625A (ko)
EP (1) EP0844989B1 (ko)
JP (1) JPH11510784A (ko)
KR (1) KR100481741B1 (ko)
DE (1) DE69707247T2 (ko)
TW (1) TW362227B (ko)
WO (1) WO1997047567A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997047567A1 (en) * 1996-06-14 1997-12-18 Philips Electronics N.V. Ceramic multilayer capacitor
WO1998044523A1 (fr) * 1997-03-31 1998-10-08 Tdk Corporation Materiau ceramique dielectrique non reducteur
TW492017B (en) * 2000-06-29 2002-06-21 Tdk Corp Dielectrics porcelain composition and electronic parts
US7230817B2 (en) * 2005-04-15 2007-06-12 Ferro Corporation Y5V dielectric composition
EP2190083A4 (en) * 2007-11-27 2013-03-13 Panasonic Corp COMPONENT FOR PROTECTION AGAINST STATIC ELECTRICITY AND METHOD FOR PRODUCING THE COMPONENT FOR PROTECTION AGAINST STATIC ELECTRICITY
US9892853B2 (en) 2014-07-09 2018-02-13 Ferro Corporation Mid-K LTCC compositions and devices
KR20160095383A (ko) * 2015-02-03 2016-08-11 삼성전기주식회사 유전체 조성물 및 이를 포함하는 적층 세라믹 커패시터
KR102005291B1 (ko) 2015-02-27 2019-07-30 페로 코포레이션 로우-k 및 미드-k ltcc 유전체 조성물 및 소자
TWI634092B (zh) 2015-07-23 2018-09-01 菲洛公司 與鎳電極倂用之ｃｏｇ介電組成物及形成電子組件之方法
CN107848872B (zh) 2015-08-05 2020-11-06 费罗公司 高介电常数ltcc介电组合物和装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61147405A (ja) * 1984-12-18 1986-07-05 太陽誘電株式会社 誘電体磁器組成物
GB2197540B (en) * 1986-11-12 1991-04-17 Murata Manufacturing Co A circuit structure.
KR920700462A (ko) * 1989-03-22 1992-02-19 다니이 아끼오 적층형입계 절연형 반도체 세라믹콘덴서 및 그 제조방법
EP0534378B1 (en) * 1991-09-25 1996-03-27 Murata Manufacturing Co., Ltd. Non-reducible dielectric ceramic composition
US5319517A (en) * 1992-03-27 1994-06-07 Tdk Corporation Multilayer ceramic chip capacitor
JP3435607B2 (ja) * 1992-05-01 2003-08-11 株式会社村田製作所 非還元性誘電体磁器組成物
EP0722176B1 (en) * 1995-01-12 1999-10-06 Murata Manufacturing Co., Ltd. Monolithic ceramic capacitors
WO1997047567A1 (en) * 1996-06-14 1997-12-18 Philips Electronics N.V. Ceramic multilayer capacitor

Also Published As

Publication number Publication date
EP0844989A1 (en) 1998-06-03
DE69707247D1 (de) 2001-11-15
WO1997047567A1 (en) 1997-12-18
KR19990036425A (ko) 1999-05-25
EP0844989B1 (en) 2001-10-10
JPH11510784A (ja) 1999-09-21
US5841625A (en) 1998-11-24
DE69707247T2 (de) 2002-11-07
TW362227B (en) 1999-06-21

Similar Documents

Publication Publication Date Title
US6485701B2 (en) Oxide having perovskite structure, barium titanate, and manufacturing method therefor, dielectric ceramic, and ceramic electronic component
US6396681B2 (en) Nonreducing dielectric ceramic and monolithic ceramic capacitor using the same
US5097391A (en) Ceramic multilayer chip capacitor and method for making
US6900977B2 (en) Dielectric ceramic, manufacturing method thereof, and multilayer ceramic capacitor
TWI402874B (zh) Laminated ceramic capacitors
KR100566396B1 (ko) 유전체 세라믹 및 그 제조방법 및 적층 세라믹 커패시터
JP7262181B2 (ja) 積層セラミックコンデンサおよびその製造方法
US8488298B2 (en) Dielectric ceramic and laminated ceramic capacitor
KR980011542A (ko) 유전체 세라믹 조성물 및 이를 이용한 적층 세라믹 커패시터
KR102163417B1 (ko) 적층 세라믹 커패시터
KR20210151689A (ko) 적층 세라믹 콘덴서 및 유전체 재료
KR100481741B1 (ko) 세라믹 다층 커패시터
JP3603607B2 (ja) 誘電体セラミック、積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
KR100374471B1 (ko) 유전체 세라믹 재료 및 모놀리식 세라믹 전자 부품
KR20020071780A (ko) 적층세라믹커패시터와 그 제조방법
US6043974A (en) Ceramic (multilayer) capacitor and ceramic composition for use in such capacitor
KR100917080B1 (ko) 도전 페이스트용 동합금 분말
EP0548394B1 (en) A laminated semiconductor ceramic capacitor with a grain boundary-insulated structure and a method for producing the same
JPH06302403A (ja) 積層型半導体セラミック素子
KR20180094786A (ko) 적층 세라믹 콘덴서 및 그 제조 방법
US7054137B1 (en) Refractory metal nickel electrodes for capacitors
JP3323801B2 (ja) 磁器コンデンサ
JP2017119610A (ja) 誘電体組成物及びこれを含む積層セラミックキャパシター
KR20160095383A (ko) 유전체 조성물 및 이를 포함하는 적층 세라믹 커패시터
KR20230098984A (ko) 적층 세라믹 전자부품

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20120312

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130312

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee