KR100478205B1 - method of reject die fonder marking - Google Patents
method of reject die fonder marking Download PDFInfo
- Publication number
- KR100478205B1 KR100478205B1 KR10-2001-0087587A KR20010087587A KR100478205B1 KR 100478205 B1 KR100478205 B1 KR 100478205B1 KR 20010087587 A KR20010087587 A KR 20010087587A KR 100478205 B1 KR100478205 B1 KR 100478205B1
- Authority
- KR
- South Korea
- Prior art keywords
- die
- marking
- bonding
- defective
- defect
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
Abstract
본 발명은 반도체 칩에 다이본더장치가 다이본딩 작업시 불량상태의 다이본딩 반도체 패키지 현 위치에서 바로 불량 상태를 확인함과 동시에 불량 마킹이 이루어질 수 있도록 작업자의 불량 검색으로 인한 생산성 저하를 미연에 방지할 수 있는 다이본더의 불량마킹방법에 관한 것이다.The present invention prevents a decrease in productivity due to a worker's defect search so that the die bonder can check the defect state at the same time as the die bonding semiconductor package at the current state during the die bonding operation. The defect marking method of the die bonder can be.
Description
본 발명은 다이본더의 불량마킹방법에 관한 것으로서, 더 자세하게는 반도체 칩에 다이본더장치가 다이본딩 작업시 불량상태의 다이본딩 반도체 패키지 현 위치에서 바로 불량 상태를 확인함과 동시에 불량 마킹이 이루어질 수 있도록 작업자의 불량 검색으로 인한 생산성 저하를 미연에 방지할 수 있는 다이본더의 불량마킹방법에 관한 것이다.The present invention relates to a defect marking method of a die bonder, and more particularly, the die bonding apparatus can check the defect state at the same time as the die bonding semiconductor package at the current state during the die bonding operation. The present invention relates to a defect marking method of a die bonder, which can prevent a decrease in productivity due to a worker's defect search.
일반적으로 반도체 장치는 여러 단계의 공정(원자재검사, 소잉공정, 다이본딩공정, 와이어본딩공정, 몰딩공정, 마킹공정 등)을 거쳐 반도체 장치의 제품으로 완성된다.Generally, a semiconductor device is completed as a product of a semiconductor device through several steps (a raw material inspection, a sawing process, a die bonding process, a wire bonding process, a molding process, a marking process, etc.).
상기에 있어서, 마킹공정은 패키지 또는 케이스의 표면에 구매자가 요구하는 특징기호, 숫자 및 문자를 마킹 잉크 또는 레이져 빔을 사용하여 표시하므로써 구매자 및 사용자가 그 장치를 관리 및 사용하는데 필요한 정보를 쉽게 얻을 수 있도록 하는데 있다. 따라서, 마킹을 통해 그 장치의 기능은 물론 웨이퍼를 제작한 회사 및 조립/ 최종 검사한 회사를 식별할 수 있다.In the above, the marking process displays markings, numbers, and letters required by the purchaser on the surface of the package or case by using marking ink or laser beam, so that the buyer and user can easily obtain the information necessary for managing and using the device. It is to make it possible. Thus, the marking can identify the function of the device as well as the company that produced the wafer and the company that assembled / finalized the inspection.
도 1은 종래의 불량 다이본딩 반도체 패키지를 확인하여 마킹하기 위한 절차를 도시한 것으로서, 도 1을 참조하여 종래의 반도체 패키지의 마킹공정을 살펴보면, 다이본딩 이후에 작업자는 불량 다이본딩처리된 반도체 패키지에 직접 네임팬(NAME)으로 마킹을 처리한다.1 illustrates a procedure for identifying and marking a conventional defective die-bonding semiconductor package. Referring to FIG. 1, a marking process of a conventional semiconductor package is described. Marking is done directly with NAME.
그러나, 이러한 종래의 마킹공정은 작업자가 직접 손으로 불량 다이본딩처리된 반도체 패키지를 골라 내어 불량임을 표시하게 되므로 작업자는 마킹 공정 이후의 트림(trim) 및 폼(from)을 진행하기 이전에 반드시 다이본딩된 전체의 반도체 패키지를 하나씩 하나씩 확인하여 마킹해야 되므로 작업자의 공수가 많이 들고 생산성이 떨어지는 문제점을 가지고 있다.However, such a conventional marking process selects a defective die-bonded semiconductor package by hand and indicates that it is defective. Therefore, the operator must die before proceeding to trim and form after the marking process. Since the entire bonded semiconductor package must be checked and marked one by one, there is a problem that a lot of labor and productivity is reduced.
본 발명은 이와 같은 종래의 제반 문제점을 해결하기 위기 위한 것으로서 그 목적은 반도체 칩에 다이본더장치가 다이본딩 작업시 불량상태의 다이본딩 반도체 패키지 현 위치에서 바로 불량 상태를 확인함과 동시에 불량 마킹이 이루어질 수 있도록 작업자의 불량 검색으로 인한 생산성 저하를 미연에 방지할 수 있도록 하는 데 있다.The present invention is intended to solve such problems in the related art, and an object thereof is to check a bad state at a current state of a die-bonding semiconductor package in a bad state when a die bonder is die bonded to a semiconductor chip, and at the same time, a bad marking is performed. In order to achieve this, it is possible to prevent a decrease in productivity due to a worker's defect search.
이하, 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 이 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 상세히 설명하기로 한다. 이 발명의 목적, 작용, 효과를 포함하여 기타 다른 목적들, 특징점들, 그리고 동작상의 이점들이 바람직한 실시예의 설명에 의해 보다 명확해질 것이다. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to the accompanying drawings in order to describe in detail enough to enable those skilled in the art to easily carry out the present invention. . Other objects, features, and operational advantages, including the object, operation, and effect of the present invention will become more apparent from the description of the preferred embodiment.
참고로, 여기에서 개시되는 실시예는 여러가지 실시가능한 예중에서 당업자의 이해를 돕기 위하여 가장 바람직한 예를 선정하여 제시한 것일 뿐, 이 발명의 기술적 사상이 반드시 이 실시예에만 의해서 한정되거나 제한되는 것은 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 다양한 변화와 변경이 가능함은 물론, 균등한 타의 실시예가 가능함을 밝혀 둔다.For reference, the embodiments disclosed herein are only presented by selecting the most preferred examples to help those skilled in the art from the various possible examples, the technical spirit of the present invention is not necessarily limited or limited only to this embodiment. However, various changes and modifications are possible within the scope without departing from the technical spirit of the present invention, as well as other equivalent embodiments.
본 발명은 불량 다이본딩 반도체 패키지를 자동으로 마킹처리할 수 있도록 하는 기술에 관한 것으로서, 도 2 또는 도 3에서 보는 바와 같이 전기적인 신호를 외부와 상호 전달할 수 있도록 하는 반도체 칩의 상단에 리드 프레임과 와이어를 본딩하기 위한 다이본드장치가 불량 다이본딩된 반도체 패키지를 자동으로 마킹 처리하기 전에 먼저 반도체 패키지의 반도체 칩에 리드 프레임과 와이등을 본딩처리하는 다이 본딩 단계(S1)와, 상기 단계(S1)로부터 다이본딩처리가 완료된 반도체 패키지의 언로딩 이전에 불량다이본딩 패키지를 다이본더장치를 통해 검색할 수 있도록 하는 검색단계(S2)와, 상기 검색단계(S2)로부터 불량 다이본딩 위치에서 언로딩장치를 통해 불량 마킹을 위해 동작하는 단계(S3)와, 상기 단계(S3)로부터 언로딩장치에 의해 불량 다이본딩장치가 불량 다이본딩된 반도체 패키지에 불량 마킹(10)이 이루어질 수 있도록 하는 단계(S4)로 이루어진 구성을 갖는다.The present invention relates to a technology for automatically marking a defective die-bonding semiconductor package, and as shown in FIG. 2 or FIG. 3, a lead frame and a lead frame on an upper end of a semiconductor chip that can transfer electrical signals to the outside. The die bonding step (S1) of bonding the lead frame and the wire to the semiconductor chip of the semiconductor package before the die-bonding apparatus for bonding wires automatically marks the defective die-bonded semiconductor package, and the step (S1). A search step (S2) to search for a defective die-bonding package through a die-bonding apparatus before unloading the semiconductor package in which the die-bonding process is completed, and the unloading at the bad die-bonding position from the searching step (S2). Step S3 operating for defective marking through the device, and from the step S3 a bad diebone by the unloading device It has a structure consisting of a step (S4) to enable the device to be a bad mark (10) on the defective die bonding the semiconductor package.
이와 같이 구성되는 본 발명의 작용효과를 상세히 설명하면 다음과 같다.Referring to the effects of the present invention configured as described in detail as follows.
본 발명은 불량 다이본딩 반도체 패키지를 자동으로 마킹처리할 수 있도록 하는 기술에 관한 것으로서, 도 2 또는 도 3에서 보는 바와 같이 불량 다이 본딩 마킹 작업을 다이 본딩시 바로 마킹이 이루어질 수 있도록 먼저 다이본딩은 다이본더가 전자회로가 집적되어 있는 반도체 칩에서 신호를 인출하기 위하여 상기 반도체 칩의 패드와 리드프레임 및 와이어로 연결하게 된다(S1). The present invention relates to a technology for automatically marking a defective die bonding semiconductor package, and as shown in FIG. 2 or FIG. 3, the first die bonding is performed so that the marking can be performed immediately upon die bonding. The die bonder is connected to the pad, the lead frame and the wire of the semiconductor chip in order to extract the signal from the semiconductor chip in which the electronic circuit is integrated (S1).
이러한 다이 본딩 공정에서 불량(리드 프레임의 단선 및 쇼트와 와이어의 단선 및 와이어의 쇼트)이 발생되면 반도체 장치는 그 기능을 수행할 수 없음은 당연하다. 즉, 리드 프레임 및 와이어의 단선은 반도체 칩의 신호를 외부로 인출할 수 없고, 와이어의 쇼트는 반도체 칩의 신호가 정확하게 전달되지 않는다.It is natural that the semiconductor device cannot perform its function when defects (disconnection and short of the lead frame and disconnection of the wire and short of the wire) occur in such a die bonding process. That is, the disconnection of the lead frame and the wire cannot lead out the signal of the semiconductor chip to the outside, and the short of the wire does not correctly transmit the signal of the semiconductor chip.
따라서, 상기의 와이어 본딩 불량을 검사하여야 하는데, 작업자가 육안으로 확인 하는 기존 검사방법과는 달리 다이본더가 리드프레임 및 와이어를 언로딩하기 전에 다이본딩을 검색하게 된다(S2).Therefore, the wire bonding defect should be inspected. Unlike the conventional inspection method that the operator visually checks, the die bonder searches for die bonding before unloading the lead frame and the wire (S2).
이때 검색이 완료된 반도체 패키지중 불량 다이본딩이 된 위치에서 다이본더와 일체 연결된 불량 마킹장치가 동작하면서 마킹 작업 준비를 완료하게 된다(S3).At this time, the defect marking device integrally connected with the die bonder is operated at the position where the defective die bonding is performed among the semiconductor packages, in which the searching is completed (S3).
이후에 다이본더는 불량마킹(10)작업을 수행한 후 언로딩처리하여 트림 및 펌 공정이 이루어질 수 있도록 하는 것이다.Afterwards, the die bonder performs the bad marking 10 and then unloads the trim and perm processes.
따라서, 본 발명은 불량 다이본딩된 반도체 패키지의 마킹을 다이본딩시에 마킹이 자동으로 이루어질 수 있도록 하므로 작업자는 마킹된 불량 다이본딩 반도체 패키지를 수거하여 폐기처리만을 수행하면 되는 것이다(S4).Therefore, since the present invention allows marking to be automatically performed during die bonding, the operator only needs to collect the marked defective die-bonded semiconductor package and perform the disposal process (S4).
이와 같이 작용하는 본 발명은 반도체 칩에 다이본더장치가 다이본딩 작업시 불량상태의 다이본딩 반도체 패키지 현 위치에서 바로 불량 상태를 확인함과 동시에 불량 마킹이 이루어질 수 있도록 작업자의 불량 검색으로 인한 생산성 저하를 미연에 방지할 수 있는 효과를 갖는다.The present invention, which acts as described above, decreases productivity due to a worker's defect search so that the die bonder can check the defective state directly at the current position of the die-bonding semiconductor package at the time of the die bonding operation and at the same time, the defect marking. It has an effect that can be prevented in advance.
도 1은 종래의 불량 다이본딩 반도체 패키지의 마킹방법의 흐름도이다.1 is a flowchart illustrating a marking method of a conventional bad die bonding semiconductor package.
도 2는 본 발명의 실시예에 따른 다이본더의 불량마킹방법의 흐름도이다.2 is a flowchart illustrating a defect marking method of a die bonder according to an exemplary embodiment of the present invention.
도 3은 본 발명의 실시예에 따른 다이본더의 불량마킹 처리된 상태의 정면도이다.3 is a front view of the defect marking process of the die bonder according to an embodiment of the present invention.
-도면의 주요부분에 대한 부호설명-Code descriptions for the main parts of the drawings
S1,S2,S3,S4;단계 10;불량마킹S1, S2, S3, S4; Step 10; Poor marking
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0087587A KR100478205B1 (en) | 2001-12-28 | 2001-12-28 | method of reject die fonder marking |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0087587A KR100478205B1 (en) | 2001-12-28 | 2001-12-28 | method of reject die fonder marking |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030057198A KR20030057198A (en) | 2003-07-04 |
KR100478205B1 true KR100478205B1 (en) | 2005-03-23 |
Family
ID=32215314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0087587A KR100478205B1 (en) | 2001-12-28 | 2001-12-28 | method of reject die fonder marking |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100478205B1 (en) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05144891A (en) * | 1991-11-20 | 1993-06-11 | Nec Kyushu Ltd | Mapping data marking unit for semiconductor device |
JPH0737910A (en) * | 1993-07-16 | 1995-02-07 | Nec Corp | Die bond recognition apparatus |
JPH08111445A (en) * | 1994-10-07 | 1996-04-30 | Omron Corp | Wire bonding inspection system and wire bonder |
JPH0945710A (en) * | 1995-07-28 | 1997-02-14 | Nec Corp | Die bonding and device therefor |
KR19990082843A (en) * | 1998-04-02 | 1999-11-25 | 윤종용 | Semiconductor die bonder position recognizing and testing apparatus and method thereof |
JP2000068296A (en) * | 1998-08-19 | 2000-03-03 | Nichiden Mach Ltd | Die bonder |
KR20010010860A (en) * | 1999-07-23 | 2001-02-15 | 이수남 | method of detecting inferior semiconductor package after molding process |
JP2001291726A (en) * | 2000-04-10 | 2001-10-19 | Matsushita Electric Ind Co Ltd | Method of manufacturing electronic component |
-
2001
- 2001-12-28 KR KR10-2001-0087587A patent/KR100478205B1/en not_active IP Right Cessation
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05144891A (en) * | 1991-11-20 | 1993-06-11 | Nec Kyushu Ltd | Mapping data marking unit for semiconductor device |
JPH0737910A (en) * | 1993-07-16 | 1995-02-07 | Nec Corp | Die bond recognition apparatus |
JPH08111445A (en) * | 1994-10-07 | 1996-04-30 | Omron Corp | Wire bonding inspection system and wire bonder |
JPH0945710A (en) * | 1995-07-28 | 1997-02-14 | Nec Corp | Die bonding and device therefor |
KR19990082843A (en) * | 1998-04-02 | 1999-11-25 | 윤종용 | Semiconductor die bonder position recognizing and testing apparatus and method thereof |
JP2000068296A (en) * | 1998-08-19 | 2000-03-03 | Nichiden Mach Ltd | Die bonder |
KR20010010860A (en) * | 1999-07-23 | 2001-02-15 | 이수남 | method of detecting inferior semiconductor package after molding process |
JP2001291726A (en) * | 2000-04-10 | 2001-10-19 | Matsushita Electric Ind Co Ltd | Method of manufacturing electronic component |
Also Published As
Publication number | Publication date |
---|---|
KR20030057198A (en) | 2003-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9287142B2 (en) | Method of manufacturing a semiconductor device using markings on both lead frame and sealing body | |
US9847300B2 (en) | Method of manufacturing semiconductor device | |
US6555400B2 (en) | Method for substrate mapping | |
US5248075A (en) | IC pin forming machine with integrated IC testing capability | |
EP0632496B1 (en) | Method of packaging electronic circuit components and packaged circuit arrangement | |
US7195931B2 (en) | Split manufacturing method for advanced semiconductor circuits | |
KR100478205B1 (en) | method of reject die fonder marking | |
JPH09306873A (en) | Wafer dividing system | |
KR100228958B1 (en) | Die bonding apparatus | |
KR100379084B1 (en) | Semiconductor Package Manufacturing Method | |
KR100379093B1 (en) | Marking method of semiconductor package | |
JPH03104252A (en) | Manufacture of tape carrier | |
US5345668A (en) | Method for detecting MIS-orientation of semiconductor packages | |
KR100257982B1 (en) | Wafer mounter having function for attaching barcode label of wafer identification number | |
KR100574983B1 (en) | Method of processing a semiconductor wafer for manufacturing a semiconductor device | |
KR100403141B1 (en) | Capillary Structure for Bonding Wire of Semiconductor Chip | |
JPH1098060A (en) | Method for manufacturing electronic component and inspecting method for it | |
KR200143923Y1 (en) | Mark of p.c.b(printed circuit board) strip | |
JPH05304177A (en) | Assembly system of semiconductor device | |
KR20010002486A (en) | Semiconductor Integrated Circuit having Test Pad | |
KR20090088638A (en) | Reject data management method in wire bonding processing | |
KR20000051684A (en) | Test pattern of semiconductor chip | |
JP2004053326A (en) | Inspecting method for semiconductor device | |
KR20030061152A (en) | Manufacturing methods for semiconductor package | |
JPH0621175A (en) | Test chip for semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
N231 | Notification of change of applicant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080103 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |