KR100379084B1 - Semiconductor Package Manufacturing Method - Google Patents
Semiconductor Package Manufacturing Method Download PDFInfo
- Publication number
- KR100379084B1 KR100379084B1 KR10-1998-0035624A KR19980035624A KR100379084B1 KR 100379084 B1 KR100379084 B1 KR 100379084B1 KR 19980035624 A KR19980035624 A KR 19980035624A KR 100379084 B1 KR100379084 B1 KR 100379084B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- circuit
- circuit tape
- tape
- semiconductor chip
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Dicing (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
본 발명은 다수의 반도체칩이 형성되어 있는 웨이퍼상에 회로패턴이 형성되어 있는 써킷테이프를 접착시킨 채, 웨이퍼상에서 와이어본딩, 인캡슐레이션 및 솔더볼 융착을 마친 후, 마지막 단계에서 상기한 웨이퍼를 각각의 반도체칩으로 절단하여 독립된 반도체 패키지를 제조하도록 된 반도체 패키지의 제조공정 전에 미리 웨이퍼에 표시된 맵(Map)을 카메라로 인식하고, 이 인식된 자료를 이용하여 써킷테이프에 그대로 맵핑(Mapping) 함으로써, 웨이퍼 전체를 패키지화 하여도 불량의 반도체칩이 패키지화 된 것을 육안으로 쉽게 추려낼 수 있어 작업능률을 향상시킬 수 있도록 된 반도체 패키지 제조방법이다.According to the present invention, a circuit tape is formed on a wafer on which a plurality of semiconductor chips are formed, and after the wire bonding, encapsulation, and solder ball fusion are completed on the wafer, the wafers are each processed in the last step. Before the semiconductor package manufacturing process to cut the semiconductor chip to manufacture an independent semiconductor package, the map displayed on the wafer is recognized by the camera in advance, and by mapping the circuit onto the circuit tape using the recognized data, Even if the entire wafer is packaged, it is possible to easily pick out the defective semiconductor chip packaged with the naked eye, thus improving the work efficiency.
Description
본 발명은 반도체 패키지 제조방법에 관한 것으로, 더욱 상세하게는 반도체 패키지의 제조 공정 전에 미리 웨이퍼에 표시된 맵(Map)을 카메라로 인식하고, 이 인식된 자료를 이용하여 써킷테이프(Circuit Tape)에 그대로 맵핑(Mapping) 함으로써, 웨이퍼 전체를 패키지화 하여도 불량의 반도체칩이 패키지화 된 것을 육안으로쉽게 추려낼 수 있도록 된 반도체 패키지 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor package. More specifically, a map displayed on a wafer is recognized by a camera in advance before a manufacturing process of the semiconductor package, and using the recognized data as it is on a circuit tape. By mapping, the present invention relates to a method of manufacturing a semiconductor package, which makes it possible to easily visualize that a defective semiconductor chip is packaged even if the entire wafer is packaged.
일반적으로 전자 제품, 통신 기기, 컴퓨터 등 반도체 패키지가 실장되는 전자 제품들이 소형화되어 가고 있는 추세에 따라 반도체 패키지의 크기를 기능의 저하없이 소형화시키고, 고다핀을 구현하면서 경박단소화 하고자 하는 새로운 형태의 반도체 패키지(예를 들면, 반도체칩의 크기와 동일한 크기로 형성되는 칩 사이즈 패키지)가 개발되어 있다.In general, as electronic products, such as electronic products, communication devices, and computers, are being miniaturized, new types of semiconductor packages are being miniaturized without degrading their function and miniaturization while minimizing high size. A semiconductor package (for example, a chip size package formed to be the same size as that of a semiconductor chip) has been developed.
이러한 반도체 패키지는, 다수의 반도체칩이 형성되어 있는 웨이퍼상에 회로패턴이 형성되어 있는 써킷테이프를 접착시킨 채, 웨이퍼상에서 와이어본딩, 인캡슐레이션 및 솔더볼 융착을 마친 후, 마지막 단계에서 상기한 웨이퍼를 각각의 반도체칩으로 절단하여 독립된 반도체 패키지를 완성하는 방법에 의해 제조되는 것이 일반적이다.The semiconductor package is a wafer as described above in the last step after wire bonding, encapsulation and solder ball fusion are completed on the wafer while the circuit tape having the circuit pattern formed thereon is adhered to the wafer on which the semiconductor chips are formed. Is manufactured by a method of cutting an individual semiconductor chip into a separate semiconductor package.
그러나, 종래에는 회로패턴이 형성된 써킷테이프를 웨이퍼상에 접착시키고 나면, 상기한 웨이퍼에 표시되어 있는 맵(Map ; 양호한 반도체칩과 불량인 반도체칩을 구별시키기 위하여 불량의 반도체칩에 불량표시가 되어 있는 것)을 확인할 수 없음으로써, 제조공정 상에 많은 애로점이 있었다.However, conventionally, after the circuit tape on which a circuit pattern is formed is adhered on a wafer, a defect mark is displayed on a defective semiconductor chip in order to distinguish a good semiconductor chip from a defective semiconductor chip displayed on the wafer. There was a lot of difficulties in the manufacturing process by not being able to confirm.
즉, 다수의 반도체칩이 형성되어 있는 웨이퍼상에는 웨이퍼의 제조공정시에 양호한 반도체칩과 불량인 반도체칩이 각각 존재하게 되는 데, 불량인 반도체칩은 반도체 패키지로 제조할 필요가 없음은 당연하다.That is, a good semiconductor chip and a defective semiconductor chip exist on a wafer on which a plurality of semiconductor chips are formed, respectively, during the manufacturing process of the wafer, but it is natural that a defective semiconductor chip does not need to be manufactured in a semiconductor package.
따라서, 이러한 불량의 반도체칩을 구별하여 패키지화 하여야 함에도 불구하고, 웨이퍼 전체를 패키지화 함으로써, 반도체 패키지를 제조한 후에 별도의 테스트공정을 거쳐 불량의 반도체칩이 패키지화 된 것을 추려내는 등의 공정이 추가되는 문제점이 있었다.Therefore, although the defective semiconductor chips must be distinguished and packaged, the entire wafer is packaged so that a process such as extracting a defective semiconductor chip packaged through a separate test process after manufacturing the semiconductor package is added. There was a problem.
본 발명의 목적은 이와 같은 문제점을 해소하기 위하여 발명된 것으로서, 반도체 패키지의 제조 공정 전에 미리 웨이퍼의 맵을 인식하고, 이 인식된 자료를 다시 회로패턴이 형성된 써킷테이프에 표시함으로서, 웨이퍼 전체를 패키지화 하여 반도체 패키지를 제조한 후에 별도의 테스트고정을 거치지 않고도 불량의 반도체칩이 패키지화 된 것을 육안으로 쉽게 추려낼 수 있도록 된 반도체 패키지 제조방법을 제공함에 있다.An object of the present invention has been invented to solve such a problem, package the entire wafer by recognizing the map of the wafer in advance before the manufacturing process of the semiconductor package, and displaying the recognized data on the circuit tape formed with a circuit pattern again. Therefore, the present invention provides a method of manufacturing a semiconductor package that allows the naked eye to easily pick out a package of a defective semiconductor chip without undergoing a separate test fixation after manufacturing the semiconductor package.
도 1은 종래의 반도체 패키지 제조공정을 나타낸 블럭도1 is a block diagram showing a conventional semiconductor package manufacturing process
도 2는 본 발명의 제1 실시예에 따른 반도체 패키지의 제조공정을 나타낸 블럭도2 is a block diagram illustrating a manufacturing process of a semiconductor package according to a first exemplary embodiment of the present invention.
도 3은 본 발명의 제2 실시예에 따른 반도체 패키지의 제조공정을 도시한 블럭도3 is a block diagram illustrating a manufacturing process of a semiconductor package according to a second exemplary embodiment of the present invention.
도 4는 본 발명의 제3 실시예에 따른 반도체 패키지의 제조공정을 나타낸 블럭도4 is a block diagram illustrating a manufacturing process of a semiconductor package according to a third embodiment of the present invention.
도 5는 본 발명의 제4 실시예에 따른 반도체 패키지의 제조공정을 나타낸 블럭도5 is a block diagram illustrating a manufacturing process of a semiconductor package according to a fourth exemplary embodiment of the present invention.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
본 발명의 제1 실시예에 따른 반도체 패키지의 제조방법은, 전자회로가 집적되어 있는 다수의 반도체칩이 형성된 웨이퍼를 제공하는 단계와, 상기한 웨이퍼상에 형성된 다수의 반도체칩에 대응하도록 회로가 형성되어 있는 써킷테이프를 제공하는 단계와, 상기한 웨이퍼상에 형성된 다수의 반도체칩 중에서 불량의 반도체칩에 표시된 잉크 도트(Ink dot)를 카메라로 인식하는 단계와, 상기한 카메라로 인식한 자료를 상기한 웨이퍼에 표시된 불량의 반도체칩에 대응하여 부착될 부분의 써킷테이프에 불량표시를 하는 단계와, 상기한 웨이퍼와 상기한 불량의 반도체칩에 부착될 위치에 불량표시된 써킷테이프를 서로 접착시키는 단계와, 상기한 웨이퍼상에 형성된 반도체칩의 신호를 상기한 써킷테이프의 회로에 전달할 수 있도록 와이어로 연결하는 와이어본딩 단계와, 상기한 와이어본딩단계에서 와이어로 본딩된 부분을 보호하도록 봉지재로 덮어씌우고, 이 봉지재를 경화시키는 인캡슐레이션 단계와, 상기한 써킷테이프의 회로에 전달된 신호를 외부로 전달하도록 솔더볼을 융착하는 솔더볼융착 단계와, 상기한 웨이퍼상의 스트리트 라인(Street Line)을 따라 다수의 반도체칩을 절단하는 절단단계를 포함하여 이루어진다.According to a first aspect of the present invention, there is provided a method of manufacturing a semiconductor package, the method including: providing a wafer having a plurality of semiconductor chips in which electronic circuits are integrated; and forming a circuit to correspond to the plurality of semiconductor chips formed on the wafer. Providing a circuit tape formed thereon, recognizing an ink dot displayed on a defective semiconductor chip among a plurality of semiconductor chips formed on the wafer with a camera, and data recognized by the camera. Attaching a defect mark to a circuit tape of a portion to be attached corresponding to the defective semiconductor chip displayed on the wafer, and bonding the defect-marked circuit tape to a position to be attached to the wafer and the defective semiconductor chip. And a wire connecting the wires so that the signal of the semiconductor chip formed on the wafer can be transferred to the circuit of the circuit tape. An encapsulation step, an encapsulation step of covering the encapsulant to protect the portion bonded with the wire in the wire bonding step, curing the encapsulant, and a signal transmitted to the circuit of the circuit tape to the outside. A solder ball fusion step of fusion welding the solder ball to deliver, and a cutting step of cutting a plurality of semiconductor chips along the street line (Street Line) on the wafer.
여기서, 상기한 써킷테이프에 카메라로 인식한 자료를 불량표시를 하기 위한 방법으로써, 펀치 또는 레이저를 이용하여 상기한 써킷테이프에 구멍을 뚫거나, 또는 잉크를 이용하여 상기한 써킷테이프에 표시 할 수 있다. 또한, 써킷테이프에 카메라로 인식한 자료를 불량표시하는 위치는, 후 공정에서의 상기한 써킷테이프를 인식할 수 있는 기준점에 표시하는 것이 바람직하다.Here, as a method for displaying defects of the data recognized by the camera on the circuit tape, a hole may be punched in the circuit tape using a punch or a laser, or displayed on the circuit tape using ink. . In addition, it is preferable to display the position which shows the badness of the data recognized by the camera on the circuit tape in the reference point which can recognize the said circuit tape in a later process.
이와 같이 본 발명의 제1 실시예에서는, 웨이퍼 맵(Wafer Map)을 상기한 웨이퍼에 부착되는 써킷테이프에 미리 표시한 상태에서 웨이퍼에 부착시킴으로써, 웨이퍼 전체를 패키지화 하여도 반도체 패키지를 제조한 후에 불량의 반도체칩이 패키지화 된 것을 육안으로 손쉽게 추려낼 수 있는 장점이 있다.As described above, in the first embodiment of the present invention, the wafer map is attached to the wafer in a state in which the wafer map is previously displayed on the circuit tape attached to the wafer. It is an advantage that the semiconductor chip of the package can be easily picked out with the naked eye.
본 발명의 제2 실시예에 따른 반도체 패키지 제조방법은, 전자회로가 집적되어 있는 다수의 반도체칩이 형성된 웨이퍼를 제공하는 단계와, 상기한 웨이퍼상에 형성된 다수의 반도체칩과 대응하도록 회로가 형성되어 있는 써킷테이프를 제공하는 단계와, 상기한 웨이퍼상에 형성된 다수의 반도체칩 중에서 불량의 반도체칩에 표시된 잉크 도트(Ink dot)를 카메라로 인식하는 단계와, 상기한 웨이퍼와 상기한 써킷테이프를 서로 접착시키는 단계와, 상기한 웨이퍼에 접착된 써킷테이프에 상기한 카메라로 인식한 자료를 불량의 반도체칩에 대응하여 부착된 위치에 불량표시를 하는 단계와, 상기한 웨이퍼상에 형성된 반도체칩의 신호를 상기한 써킷테이프의 회로에 전달할 수 있도록 와이어로 연결하는 와이어본딩 단계와, 상기한 와이어본딩단계에서 와이어로 본딩된 부분을 보호하도록 봉지재로 덮어씌우고, 이 봉지재를 경화시키는 인캡슐레이션 단계와, 상기한 써킷테이프의 회로에 전달된 신호를 외부로 전달하도록 솔더볼을 융착하는 솔더볼융착 단계와, 상기한 웨이퍼상의 스트리트 라인(Street Line)을 따라 다수의 반도체칩을 절단하는 절단단계를 포함하여 이루어진다.According to a second aspect of the present invention, there is provided a method of manufacturing a semiconductor package, the method including: providing a wafer having a plurality of semiconductor chips in which electronic circuits are integrated; and forming a circuit to correspond to the plurality of semiconductor chips formed on the wafer. Providing an integrated circuit tape, recognizing an ink dot displayed on a defective semiconductor chip among a plurality of semiconductor chips formed on the wafer with a camera, and performing the wafer and the circuit tape. Adhering to each other, marking the data recognized by the camera on the circuit tape adhered to the wafer at the position where the data is attached corresponding to the defective semiconductor chip, and forming the semiconductor chip on the wafer. A wire bonding step of connecting wires so that a signal can be transmitted to the circuit of the circuit tape, and the wire bonding step in the wire bonding step An encapsulation step of covering the encapsulated material to protect the bonded portion, and hardening the encapsulation material; and solder ball fusion step of fusion welding the solder ball to transmit the signal transmitted to the circuit of the circuit tape to the outside; And a cutting step of cutting a plurality of semiconductor chips along a street line on a wafer.
여기서, 상기한 웨이퍼에 접착된 써킷테이프에 카메라로 인식한 자료를 불량표시는 방법으로써, 잉크 또는 레이저를 이용하여 상기한 써킷테이프에 표시를 할 수 있다. 또한, 써킷테이프에 카메라로 인식한 자료를 불량표시하는 위치는, 후 공정에서의 상기한 써킷테이프를 인식할 수 있는 기준점에 표시하는 것이 바람직하다.Here, the circuit tape adhered to the wafer can be displayed on the circuit tape by using ink or a laser as a method of displaying defects recognized by the camera. In addition, it is preferable to display the position which shows the badness of the data recognized by the camera on the circuit tape in the reference point which can recognize the said circuit tape in a later process.
이와 같이 본 발명의 제2 실시예에서는, 상기한 웨이퍼와 써킷테이프가 부착된 상태에서 상기한 써킷테이프에 웨이퍼 맵(Wafer Map)을 표시함으로써, 웨이퍼 전체를 패키지화 하여도 반도체 패키지를 제조한 후에 불량의 반도체칩이 패키지화 된 것을 육안으로 손쉽게 추려낼 수 있어 작업능률을 향상시킬 수 있는 장점이 있다.As described above, in the second embodiment of the present invention, a wafer map is displayed on the circuit tape while the wafer and the circuit tape are attached, so that even after the entire wafer is packaged, the semiconductor package is defective. Of the semiconductor chip packaged with the naked eye can be easily picked up has the advantage of improving work efficiency.
본 발명의 제3 실시예에 따른 반도체 패키지 제조방법은, 전자회로가 집적되어 있는 다수의 반도체칩이 형성된 웨이퍼를 제공하는 단계와, 상기한 웨이퍼상에형성된 다수의 반도체칩에 대응하도록 회로가 형성되어 있는 써킷테이프를 제공하는 단계와, 상기한 웨이퍼상에 형성된 다수의 반도체칩 중에서 불량의 반도체칩과 양호한 반도체칩의 위치가 저장되어 있는 데이타를 이용하여 상기한 웨이퍼상에 형성된 불량의 반도체칩에 대응하여 부착될 부분의 써킷테이프에 불량표시를 하는 단계와, 상기한 웨이퍼와 상기한 불량의 반도체칩에 부착될 위치에 불량표시된 써킷테이프를 서로 접착시키는 단계와, 상기한 웨이퍼상에 형성된 반도체칩의 신호를 상기한 써킷테이프의 회로에 전달할 수 있도록 와이어로 연결하는 와이어본딩 단계와, 상기한 와이어본딩단계에서 와이어로 본딩된 부분을 보호하도록 봉지재로 덮어씌우고, 이 봉지재를 경화시키는 인캡슐레이션 단계와, 상기한 써킷테이프의 회로에 전달된 신호를 외부로 전달하도록 솔더볼을 융착하는 솔더볼융착 단계와, 상기한 웨이퍼상의 스트리트 라인(Street Line)을 따라 다수의 반도체칩을 절단하는 절단단계를 포함하여 이루어진다.According to a third aspect of the present invention, there is provided a method of manufacturing a semiconductor package, the method including: providing a wafer having a plurality of semiconductor chips in which electronic circuits are integrated; and forming a circuit to correspond to the plurality of semiconductor chips formed on the wafer. Providing a circuit tape provided on the wafer and using the data storing the positions of the defective semiconductor chip and the good semiconductor chip among the plurality of semiconductor chips formed on the wafer. Attaching a defective mark to the circuit tape of the portion to be correspondingly attached, adhering the defective marked circuit tape to a position to be attached to the wafer and the defective semiconductor chip, and forming a semiconductor chip formed on the wafer. A wire bonding step of connecting wires so as to transmit the signal of the circuit to the circuit of the circuit tape; The encapsulation step is covered with an encapsulant to protect the portion bonded with the wire in the a bonding step, the encapsulation step of curing the encapsulant, and a solder ball for welding the solder ball to transmit the signal transmitted to the circuit of the circuit tape to the outside. And a cutting step of cutting a plurality of semiconductor chips along the street line on the wafer.
여기서, 상기한 써킷테이프에 불량표시를 하기 위한 방법으로써, 펀치 또는 레이저를 이용하여 상기한 써킷테이프에 구멍을 뚫거나, 또는 잉크를 이용하여 상기한 써킷테이프에 표시할 수 있다. 또한, 상기한 써킷테이프에 불량표시를 하는 위치는, 후 공정에서의 상기한 써킷테이프를 인식할 수 있는 기준점에 표시하는 것이 바람직하다.Here, as a method for marking a defect on the circuit tape, a hole may be punched in the circuit tape using a punch or a laser, or it may be displayed on the circuit tape using ink. In addition, it is preferable that the position which shows a bad mark on the said circuit tape is displayed on the reference point which can recognize the said circuit tape in a later process.
이와 같이 본 발명의 제3 실시예에서는, 웨이퍼상의 맵(Map ; 양호한 반도체칩과 불량인 반도체칩을 구별시키기 위하여 불량의 반도체칩에 불량표시가 되어 있는 것) 데이터를 이용함으로써, 본 발명의 제1,2 실시예에서 웨이퍼상에서 불량의반도체칩이 표시되어 있는 잉크도트를 카메라로 인식할 필요가 없어 공정을 줄일 수 있는 장점이 있다.As described above, in the third embodiment of the present invention, the map (wafer) data of the defective semiconductor chip is displayed on the wafer in order to distinguish between the defective semiconductor chip and the defective semiconductor chip, thereby making it possible to obtain the first embodiment of the present invention. In embodiments 1 and 2, it is not necessary to recognize the ink dot in which the defective semiconductor chip is displayed on the wafer by the camera, thereby reducing the process.
본 발명의 제4 실시예에 따른 반도체 패키지 제조방법은, 전자회로가 집적되어 있는 다수의 반도체칩이 형성된 웨이퍼를 제공하는 단계와, 상기한 웨이퍼상에 형성된 다수의 반도체칩과 대응하도록 회로가 형성되어 있는 써킷테이프를 제공하는 단계와, 상기한 웨이퍼와 상기한 써킷테이프를 서로 접착시키는 단계와, 상기한 웨이퍼상에 형성된 다수의 반도체칩 중에서 불량의 반도체칩과 양호한 반도체칩의 위치가 저장되어 있는 데이타를 이용하여 상기한 웨이퍼상에 형성된 불량의 반도체칩에 대응하여 부착된 위치의 써킷테이프에 불량표시를 하는 단계와, 상기한 웨이퍼상에 형성된 반도체칩의 신호를 상기한 써킷테이프의 회로에 전달할 수 있도록 와이어로 연결하는 와이어본딩 단계와, 상기한 와이어본딩단계에서 와이어로 본딩된 부분을 보호하도록 봉지재로 덮어씌우고, 이 봉지재를 경화시키는 인캡슐레이션 단계와, 상기한 써킷테이프의 회로에 전달된 신호를 외부로 전달하도록 솔더볼을 융착하는 솔더볼융착 단계와, 상기한 웨이퍼상의 스트리트 라인(Street Line)을 따라 다수의 반도체칩을 절단하는 절단단계를 포함하여 이루어진다.According to a fourth aspect of the present invention, there is provided a method of manufacturing a semiconductor package, the method including: providing a wafer having a plurality of semiconductor chips in which electronic circuits are integrated; and forming a circuit to correspond to the plurality of semiconductor chips formed on the wafer. Providing a predetermined circuit tape, adhering the wafer and the circuit tape to each other, and storing a defective semiconductor chip and a good semiconductor chip position among a plurality of semiconductor chips formed on the wafer. Using the data to display a defective mark on the circuit tape at a position corresponding to the defective semiconductor chip formed on the wafer, and to transmit a signal of the semiconductor chip formed on the wafer to the circuit of the circuit tape. A wire bonding step of connecting the wires so that the wires are bonded to each other, and a portion bonded to the wires in the wire bonding step. An encapsulation step of covering the encapsulant so as to cure the encapsulant, a solder ball fusion step of fusion of the solder ball so as to transmit a signal transmitted to the circuit of the circuit tape to the outside, and a street line on the wafer ( Street line) is a cutting step for cutting a plurality of semiconductor chips.
여기서, 상기한 써킷테이프에 불량표시를 하기 위한 방법으로써, 잉크 또는 레이저를 이용하여 상기한 써킷테이프에 표시를 할 수 있다. 또한, 상기한 써킷테이프에 불량표시를 하는 위치는, 후 공정에서의 상기한 써킷테이프를 인식할 수 있는 기준점에 표시하는 것이 바람직하다.Here, as a method for displaying a defective mark on the circuit tape, the circuit tape can be marked using ink or a laser. In addition, it is preferable that the position which shows a bad mark on the said circuit tape is displayed on the reference point which can recognize the said circuit tape in a later process.
이와 같이 본 발명의 제4 실시예에서는, 웨이퍼상의 맵(Map ; 양호한 반도체칩과 불량인 반도체칩을 구별시키기 위하여 불량의 반도체칩에 불량표시가 되어 있는 것) 데이터를 이용함으로써, 본 발명의 제3 실시예와 동일한 효과를 얻을 수 있다.As described above, according to the fourth embodiment of the present invention, the map data on the wafer is used to distinguish the defective semiconductor chip from the defective semiconductor chip. The same effects as in the third embodiment can be obtained.
상기와 같이 본 발명의 각 실시예에 따른 방법으로 제조되는 반도체 패키지는, 고다핀을 실현하면서 경박단소화 한 것으로서, 반도체칩의 크기와 동일한 크기로 반도체 패키지가 형성된다.As described above, the semiconductor package manufactured by the method according to the exemplary embodiment of the present invention is a thin and light and shortened while realizing high pins, and the semiconductor package is formed to the same size as that of the semiconductor chip.
또한, 본 발명에서의 각 실시예에 따른 반도체 패키지 제조방법은, 반도체 패키지의 제조 공정이 웨이퍼상에서 이루어진 후에 낱개의 반도체칩을 분리하는 절단공정을 추후에 진행하도록 된 반도체 패키지 제조공정에서는 모두 적용 가능하다.In addition, the semiconductor package manufacturing method according to each embodiment of the present invention can be applied to any semiconductor package manufacturing process in which a cutting process of separating individual semiconductor chips after the semiconductor package manufacturing process is performed on a wafer is performed later. Do.
이상의 설명에서 알 수 있듯이 본 발명의 반도체 패키지 제조방법에 의하면, 반도체 패키지의 제조 공정 전에 미리 회로패턴이 형성된 써킷테이프에 웨이퍼 맵을 표시함으로서, 웨이퍼 전체를 패키지화 하여도 불량의 반도체칩이 패키지화 된 것을 육안으로 쉽게 추려낼 수 있어 작업능률을 향상시킬 수 있는 효과가 있다.As can be seen from the above description, according to the method of manufacturing a semiconductor package of the present invention, a wafer map is displayed on a circuit tape on which a circuit pattern is formed in advance before the manufacturing process of the semiconductor package, so that even if the entire wafer is packaged, the defective semiconductor chip is packaged. It can be easily picked out with the naked eye, thus improving work efficiency.
Claims (11)
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0035624A KR100379084B1 (en) | 1998-08-31 | 1998-08-31 | Semiconductor Package Manufacturing Method |
| JP11200832A JP3055104B2 (en) | 1998-08-31 | 1999-07-14 | Manufacturing method of semiconductor package |
| US09/385,694 US6589801B1 (en) | 1998-08-31 | 1999-08-30 | Wafer-scale production of chip-scale semiconductor packages using wafer mapping techniques |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0035624A KR100379084B1 (en) | 1998-08-31 | 1998-08-31 | Semiconductor Package Manufacturing Method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000015598A KR20000015598A (en) | 2000-03-15 |
| KR100379084B1 true KR100379084B1 (en) | 2003-07-07 |
Family
ID=19548975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0035624A KR100379084B1 (en) | 1998-08-31 | 1998-08-31 | Semiconductor Package Manufacturing Method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100379084B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007109804A (en) * | 2005-10-12 | 2007-04-26 | Alps Electric Co Ltd | Integrated circuit |
| CN109065474B (en) * | 2018-07-17 | 2020-11-03 | 武汉新芯集成电路制造有限公司 | Automatic inking method for wafer defects |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03161942A (en) * | 1989-11-21 | 1991-07-11 | Hitachi Ltd | Method and device for manufacturing semiconductor device |
| JPH03276652A (en) * | 1990-03-26 | 1991-12-06 | Toshiba Corp | Manufacture of semiconductor component and marking apparatus of semiconductor component |
| JPH04315452A (en) * | 1991-04-15 | 1992-11-06 | Fuji Electric Co Ltd | Method of marking semiconductor device chip |
| JPH0837210A (en) * | 1994-07-22 | 1996-02-06 | Nec Kyushu Ltd | Method of preserving mapping data of semiconductor wafer |
| JPH10233350A (en) * | 1997-02-20 | 1998-09-02 | Toshiba Corp | Semiconductor chip and manufacturing system of semiconductor device using the same |
| KR100274206B1 (en) * | 1998-10-21 | 2000-12-15 | 한효용 | Marking method and marking system of chip size package |
-
1998
- 1998-08-31 KR KR10-1998-0035624A patent/KR100379084B1/en not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03161942A (en) * | 1989-11-21 | 1991-07-11 | Hitachi Ltd | Method and device for manufacturing semiconductor device |
| JPH03276652A (en) * | 1990-03-26 | 1991-12-06 | Toshiba Corp | Manufacture of semiconductor component and marking apparatus of semiconductor component |
| JPH04315452A (en) * | 1991-04-15 | 1992-11-06 | Fuji Electric Co Ltd | Method of marking semiconductor device chip |
| JPH0837210A (en) * | 1994-07-22 | 1996-02-06 | Nec Kyushu Ltd | Method of preserving mapping data of semiconductor wafer |
| JPH10233350A (en) * | 1997-02-20 | 1998-09-02 | Toshiba Corp | Semiconductor chip and manufacturing system of semiconductor device using the same |
| KR100274206B1 (en) * | 1998-10-21 | 2000-12-15 | 한효용 | Marking method and marking system of chip size package |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000015598A (en) | 2000-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE45931E1 (en) | Method of manufacturing a semiconductor device | |
| US6713881B2 (en) | Semiconductor device and method of manufacturing same | |
| JP3055104B2 (en) | Manufacturing method of semiconductor package | |
| US6889902B2 (en) | Descriptor for identifying a defective die site and methods of formation | |
| KR100721356B1 (en) | A manufacturing managing method of semiconductor devices | |
| JP2005322921A (en) | Flip-chip semiconductor package for testing bumps and method of fabricating same | |
| KR19980028019A (en) | Printed Circuit Board Strip Structure and Manufacturing Method of Semiconductor Package Using the Same | |
| US7626278B2 (en) | Chip package | |
| KR100379084B1 (en) | Semiconductor Package Manufacturing Method | |
| EP1081757B1 (en) | Multichip module packaging process for known good die burn-in | |
| CN106601635B (en) | Chip package process and chip-packaging structure | |
| JP2000183218A (en) | Manufacture of ic package | |
| US20040188860A1 (en) | Chip scale package and method for marking the same | |
| JP4948035B2 (en) | Manufacturing method of resin-encapsulated semiconductor device | |
| KR100300497B1 (en) | method of detecting inferior semiconductor package after molding process | |
| KR100370844B1 (en) | Marking method for manufacturing semiconductor package | |
| JP2004265960A (en) | Circuit device and its manufacturing method | |
| JP2001250834A (en) | Method of manufacturing semiconductor device | |
| KR100370840B1 (en) | Adhesive method of wafer and circuit tape for manufacturing semiconductor package | |
| KR100379087B1 (en) | Semiconductor Package Manufacturing Method | |
| JP2002329813A (en) | Manufacturing method for semiconductor device | |
| KR100378093B1 (en) | circuit board for semiconductor package and sensing method of bad circuit board | |
| KR100379093B1 (en) | Marking method of semiconductor package | |
| JP2003078072A (en) | Manufacturing method for semiconductor device | |
| JP4977344B2 (en) | Manufacturing method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130321 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20140314 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |