KR100300497B1 - method of detecting inferior semiconductor package after molding process - Google Patents
method of detecting inferior semiconductor package after molding process Download PDFInfo
- Publication number
- KR100300497B1 KR100300497B1 KR1019990029972A KR19990029972A KR100300497B1 KR 100300497 B1 KR100300497 B1 KR 100300497B1 KR 1019990029972 A KR1019990029972 A KR 1019990029972A KR 19990029972 A KR19990029972 A KR 19990029972A KR 100300497 B1 KR100300497 B1 KR 100300497B1
- Authority
- KR
- South Korea
- Prior art keywords
- defective
- pattern film
- semiconductor chip
- semiconductor
- semiconductor package
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 67
- 238000000465 moulding Methods 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 title abstract description 33
- 230000002950 deficient Effects 0.000 claims abstract description 35
- 238000010330 laser marking Methods 0.000 claims abstract description 11
- 239000011159 matrix material Substances 0.000 claims description 4
- 239000008393 encapsulating agent Substances 0.000 abstract description 10
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Abstract
본 발명은 몰딩후 불량 반도체 패키지 검출 방법을 개시한다. 개시된 본 발명은, 복수개의 반도체 칩을 패턴 필름에 접착한 후, 와이어 본딩 공정을 실시하여 패턴 필름과 각 반도체 칩을 전기적으로 연결시킨다. 그런 다음, 각 반도체 칩들을 테스트하여 정상과 불량으로 구분한 후, 불량 반도체 칩에 불량 마크를 각인한다. 이어서, 패턴 필름 상부를 비젼 시스템으로 스캐닝한 후, 불량 마크가 각인된 위치를 고배율로 축소하여 패턴 필름의 가장자리 표면에 레이저로 마킹한다. 레이저 마킹 부분이 노출되도록 패턴 필름 상부를 봉지제로 몰딩한 다음, 레이저 마킹부를 비젼 시스템으로 판독하여 어느 위치의 반도체 패키지가 불량인지를 검출한다. 그런 다음, 패턴 필름을 절단하여 개개의 반도체 패키지로 분리한 후, 위치가 검출된 불량 반도체 패키지만을 폐기한다.The present invention discloses a method for detecting a defective semiconductor package after molding. In the disclosed invention, a plurality of semiconductor chips are attached to a pattern film, and then a wire bonding process is performed to electrically connect the pattern film and each semiconductor chip. Then, each semiconductor chip is tested and classified into normal and defective, and then the defective mark is imprinted on the defective semiconductor chip. Subsequently, after scanning the upper part of the pattern film with a vision system, the position where the defective mark is imprinted is reduced at a high magnification and laser-marked on the edge surface of the pattern film. The top of the pattern film is molded with an encapsulant so that the laser marking portion is exposed, and then the laser marking portion is read by a vision system to detect where the semiconductor package is defective. Then, the pattern film is cut and separated into individual semiconductor packages, and only the defective semiconductor package whose position is detected is discarded.
Description
본 발명은 몰딩 후 불량 반도체 패키지 검출 방법에 관한 것으로서, 보다 구체적으로는 패턴 필름에 부착되어 패키징화되는 복수개의 반도체 칩들중 몰딩 공정 후에 불량 반도체 칩을 선별하여 검출하는 방법에 관한 것이다.The present invention relates to a method for detecting a defective semiconductor package after molding, and more particularly, to a method of selecting and detecting a defective semiconductor chip after a molding process among a plurality of semiconductor chips attached to a pattern film and packaged.
패키지의 한 예로서, 가장 범용으로 사용되고 있는 에스오제이(SOJ:Small Outline J-lead) 타입이 있고, 특수한 경우에 사용하는 지프(ZIP: Zigzag Inline Package) 타입이 있으며, 또 규격화되고 있는 메모리 카드(memory card)에 적합하도록 구성된 티에스오피(TSOP: Thin Small Outline Package) 타입 등이 있다.An example of a package is a small outline J-lead (SOJ) type that is most commonly used, and a Zigzag Inline Package (ZIP) type that is used in a special case. There is a Thin Small Outline Package (TSOP) type that is configured to be suitable for a memory card.
이러한 패키지 제조 방법을 개략적으로 설명하면 다음과 같다.The manufacturing method of such a package is briefly described as follows.
먼저, 웨이퍼를 스크라이빙 라인을 따라 절단하는 소잉(sawing) 공정을 진행하여 개개의 반도체 칩으로 분리한 다음, 리드 프레임의 인너 리드를 각 반도체 칩에 부착하는 다이 어태치 공정을 진행한다.First, a sawing process of cutting a wafer along a scribing line is performed to separate the semiconductor chips into individual semiconductor chips, and then a die attach process of attaching the inner lead of the lead frame to each semiconductor chip is performed.
이후 일정 온도에서 일정시간 동안 큐어링(curing)을 실시한 후, 반도체 칩의 패드와 리드 프레임의 인너 리드를 금속 와이어로 상호 연결시켜 전기적으로 연결시키는 와이어 본딩 공정을 수행한다.After curing at a predetermined temperature for a predetermined time, a wire bonding process is performed in which the pads of the semiconductor chip and the inner lead of the lead frame are interconnected with metal wires to be electrically connected to each other.
와이어 본딩이 끝나면, 봉지제를 사용하여 반도체 칩을 몰딩하는 몰딩 공정을 수행한다. 이와 같이 반도체 칩을 몰딩해야만, 외부의 열적, 기계적 충격으로 부터 반도체 칩을 보호할 수가 있는 것이다.After the wire bonding is finished, a molding process of molding a semiconductor chip using an encapsulant is performed. Only by molding the semiconductor chip in this way, can the semiconductor chip be protected from external thermal and mechanical shocks.
상기와 같은 몰딩 공정이 완료된 후에는 아우터 리드을 도금하는 플래팅 공정, 아우터 리드를 지지하고 있는 댐바를 절단하는 트림 공정, 및 기판에 실장이 용이하도록 아우터 리드를 소정 형태로 절곡 형성하는 포밍 공정을 진행하여, 패키지를 제조한다.After the molding process is completed, a plating process for plating the outer lead, a trimming process for cutting the dam bar supporting the outer lead, and a forming process for bending the outer lead into a predetermined shape to facilitate mounting on the substrate are performed. To prepare the package.
이러한 공정으로 제작되는 일반적인 패키지에 대해, 패키지의 경박화를 위해 제시된 볼 그리드 어레이 패키지는 기판에 실장하기 위해서 수 개의 솔더 볼이 어레이식으로 배열된 구조로 이루어진다.For a typical package fabricated by this process, the ball grid array package presented for thinning the package has a structure in which several solder balls are arranged in an array to be mounted on a substrate.
볼 그리드 어레이 패키지의 구조를 개략적으로 설명하면 다음과 같다. 구리 재질의 금속 패턴이 절연층 사이에 형성된 패턴 필름에 반도체 칩이 접착제를 매개로 접착되어 있다. 반도체 칩의 패드와 패턴 필름의 금속 패턴이 금속 와이어에 의해 전기적으로 연결되어 있다. 한편, 패턴 필름의 밑면에는 볼 랜드가 형성되어 있고, 볼 랜드만이 노출되도록 전체 결과물이 봉지제로 몰딩되어 있다. 봉지제에서 노출된 볼 랜드에 솔더 볼이 마운트되어 있다.A schematic structure of the ball grid array package is as follows. The semiconductor chip is adhere | attached through the adhesive agent on the pattern film in which the metal pattern of copper material was formed between the insulating layers. The pad of the semiconductor chip and the metal pattern of the pattern film are electrically connected by metal wires. On the other hand, a ball land is formed on the bottom surface of the pattern film, and the entire resultant is molded with an encapsulant so that only the ball land is exposed. Solder balls are mounted on the ball lands exposed from the encapsulant.
여기서, 각 반도체 칩은 개별적으로 패턴 필름에 접착되는 것이 아니라, 복수개를 하나의 패턴 필름에 접착한 상태에서 각종 패키징 공정을 실시하도록 되어 있다. 즉, 웨이퍼 한 장에서 제조되는 반도체 칩의 수와 대응하는 단위 공간들이 하나의 큰 패턴 필름에 종횡 일정 간격으로 형성되어 있고, 복수개의 반도체 칩을 각 단위 공간상에 접착한 후, 상기 공간을 통해서 와이어 본딩 공정을 실시한 다음, 몰딩 공정 및 솔더 볼 마운트 공정을 실시한 후, 패턴 필름을 절단하여 개개의 반도체 패키지로 분리하도록 되어 있다.Here, each semiconductor chip is not bonded individually to a pattern film, but various packaging processes are performed in the state which adhered several to one pattern film. That is, unit spaces corresponding to the number of semiconductor chips manufactured in one wafer are formed in one large pattern film at vertical and horizontal intervals, and a plurality of semiconductor chips are bonded onto each unit space, and then through the spaces. After carrying out the wire bonding process, and then performing the molding process and the solder ball mounting process, the pattern film is cut and separated into individual semiconductor packages.
그런데, 웨이퍼 한 장으로부터 정상적으로 제조된 반도체 칩의 수율이 100%가 되기에는 현재 기술로는 불가능하다. 따라서, 웨이퍼 한 장에서 생산된 복수개의 반도체 칩들중 수 개는 불량 처리된다. 또한, 반도체 칩을 패턴 필름에 접착하는 공정이나 와이어 본딩 공정시에도 불량 반도체 칩이 발생될 소지가 있다. 이러한 요인들 때문에, 도 1과 같이 하나의 패턴 필름(1)에 형성된 복수개의 단위 공간에 접착된 반도체 칩(2)들 중에서 ×로 표시된 반도체 칩(2)이 불량으로 판정된 상태이다.By the way, it is impossible with the present technology so that the yield of a semiconductor chip normally manufactured from one wafer becomes 100%. Therefore, several of the plurality of semiconductor chips produced in one wafer are treated badly. In addition, a defective semiconductor chip may be generated during the process of bonding the semiconductor chip to the pattern film or during the wire bonding process. Due to these factors, the semiconductor chip 2, denoted by X, is judged to be defective among the semiconductor chips 2 bonded to the plurality of unit spaces formed in one pattern film 1 as shown in FIG.
그런데, 도 1의 상태는 몰딩 공정전이다. 따라서, 도 2와 같이 패턴 필름(1)전체를 봉지제(3)로 트랜스퍼 몰딩하게 되면, 반도체 칩이 봉지제(3)로부터 노출되지 않게 되므로, 어느 반도체 칩이 불량으로 판정되었는지를 육안이나 비젼 시스템(vision system)으로 확인할 수가 없게 되는 문제점이 있었다.By the way, the state of FIG. 1 is before a molding process. Therefore, as shown in FIG. 2, when the entire molding film 1 is transferred to the encapsulant 3, the semiconductor chip is not exposed from the encapsulant 3. There was a problem that can not be confirmed by the vision (vision system).
본 발명은 상기된 문제점을 해소하기 위해 안출된 것으로서, 몰딩 공정후에도 불량 반도체 칩의 위치를 검출할 수 있는 몰딩후 불량 반도체 패키지 검출 방법을 제공하는데 목적이 있다.The present invention has been made to solve the above problems, and an object of the present invention is to provide a method for detecting a defective semiconductor package after molding, which can detect a position of a defective semiconductor chip even after a molding process.
도 1 및 도 2는 종래 문제점을 설명하기 위한 도면.1 and 2 are views for explaining a conventional problem.
도 3 및 도 4는 본 발명에 따른 불량 반도체 패키지 검출 방법을 설명하기 위한 도면.3 and 4 are diagrams for explaining a method for detecting a defective semiconductor package according to the present invention.
- 도면의 주요 부분에 대한 부호의 설명 --Explanation of symbols for the main parts of the drawing-
10 ; 패턴 필름 20 ; 반도체 칩10; Pattern film 20; Semiconductor chip
30 ; 봉지제 40 ; 레이저 마킹부30; Sealing agent 40; Laser marking
상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 검출 방법은 다음과 같다.In order to achieve the above object, the detection method according to the present invention is as follows.
복수개의 반도체 칩을 패턴 필름에 접착한 후, 와이어 본딩 공정을 실시하여 패턴 필름과 각 반도체 칩을 전기적으로 연결시킨다. 그런 다음, 각 반도체 칩들을 테스트하여 정상과 불량으로 구분한 후, 불량 반도체 칩에 불량 마크를 각인한다. 이어서, 패턴 필름 상부를 비젼 시스템으로 스캐닝한 후, 불량 마크가 각인된 위치를 고배율로 축소하여 패턴 필름의 가장자리 표면에 레이저로 마킹한다. 레이저 마킹 부분이 노출되도록 패턴 필름 상부를 봉지제로 몰딩한 다음, 레이저 마킹부를 비젼 시스템으로 판독하여 어느 위치의 반도체 패키지가 불량인지를 검출한다. 그런 다음, 패턴 필름을 절단하여 개개의 반도체 패키지로 분리한 후, 위치가 검출된 불량 반도체 패키지만을 폐기한다.After the plurality of semiconductor chips are bonded to the pattern film, a wire bonding process is performed to electrically connect the pattern film and each semiconductor chip. Then, each semiconductor chip is tested and classified into normal and defective, and then the defective mark is imprinted on the defective semiconductor chip. Subsequently, after scanning the upper part of the pattern film with a vision system, the position where the defective mark is imprinted is reduced at a high magnification and laser-marked on the edge surface of the pattern film. The top of the pattern film is molded with an encapsulant so that the laser marking portion is exposed, and then the laser marking portion is read by a vision system to detect where the semiconductor package is defective. Then, the pattern film is cut and separated into individual semiconductor packages, and only the defective semiconductor package whose position is detected is discarded.
상기된 본 발명의 구성에 의하면, 몰딩 공정전에, 불량 반도체 칩의 위치를 패턴 필름에 고배율로 축소하여 마킹하게 되므로써, 몰딩 공정후에도 불량 반도체칩의 위치를 정확하게 검출할 수가 있게 된다.According to the configuration of the present invention described above, since the position of the defective semiconductor chip is reduced and marked on the pattern film at a high magnification before the molding process, the position of the defective semiconductor chip can be accurately detected even after the molding process.
이하, 본 발명의 바람직한 실시예를 첨부도면에 의거하여 설명한다.Best Mode for Carrying Out the Invention Preferred embodiments of the present invention will now be described based on the accompanying drawings.
도 3 및 도 4는 본 발명에 따른 몰딩후 불량 반도체 패키지 검출 방법을 설명하기 위한 도면이다.3 and 4 are diagrams for explaining a method for detecting a defective semiconductor package after molding according to the present invention.
스크라이브 라인을 따라 웨이퍼를 절단하여 개개의 반도체 칩(20)으로 분리한다. 각 반도체 칩(20)을 도 3에 도시된 바와 같이, 패턴 필름(10)에 형성된 각 단위 공간에 접착한다. 패턴 필름(20)의 각 단위 공간은 매트릭스 형태로 배열되어 있으므로, 각 반도체 칩(20)도 매트릭스 형태로 배열되어진다. 그런 다음, 와이어 본딩 공정을 통해 반도체 칩(20)의 본딩 패드와 패턴 필름(20)의 금속 패턴을 전기적으로 연결시킨다.The wafer is cut along the scribe line and separated into individual semiconductor chips 20. As illustrated in FIG. 3, each semiconductor chip 20 is bonded to each unit space formed in the pattern film 10. Since each unit space of the pattern film 20 is arranged in a matrix form, each semiconductor chip 20 is also arranged in a matrix form. Then, the bonding pad of the semiconductor chip 20 and the metal pattern of the pattern film 20 are electrically connected through a wire bonding process.
이어서, 기존의 패키지 공정에서는 바로 몰딩 공정이 실시되었지만, 본 발명에서는 우선 불량 반도체 칩(20)을 검출하고 그 위치를 표시하는 공정이 실시된다. 불량으로 판정된 반도체 칩(20)에는 도 3과 같이 × 표시를 마킹한다.Subsequently, the molding process was immediately performed in the existing packaging process, but in the present invention, the process of first detecting the defective semiconductor chip 20 and displaying its position is performed. The semiconductor chip 20 judged to be defective is marked with an x mark as shown in FIG.
이어서, 비젼 시스템으로 패턴 필름(10) 상부를 스캐닝하여, 매핑(mapping) 작업을 실시한다. 즉, 패턴 필름(10)상에 매트릭스 형태로 배열된 반도체 칩(20) 위치를 고배율로 축소하고, 이 축소된 상을 도 3에 도시된 바와 같이, 패턴 필름(10)의 가장자리 표면에 레이저로 마킹한다. 레이저로 마킹된 부분(40)에는 육안으로는 식별되지는 않는 미소한 크기로 불량 반도체 칩(20)의 위치가 표시되어 있다.Subsequently, the upper surface of the pattern film 10 is scanned with a vision system to perform a mapping operation. That is, the position of the semiconductor chip 20 arranged in a matrix form on the pattern film 10 is reduced at a high magnification, and the reduced image is lasered on the edge surface of the pattern film 10 as shown in FIG. 3. Mark it. In the laser marked portion 40, the position of the defective semiconductor chip 20 is displayed in a minute size which is not visible to the naked eye.
그런 다음, 레이저 마킹부(40)가 노출되도록 패턴 필름(10)을 봉지제(30)로몰딩한다. 몰딩 공정에 의해 불량 반도체 칩(20)을 포함하는 전체 반도체 칩(20)이 봉지제(30)로 차단되고, 오직 레이저 마킹부(40)만이 노출된다.Then, the pattern film 10 is molded with the encapsulant 30 so that the laser marking part 40 is exposed. The entire semiconductor chip 20 including the defective semiconductor chip 20 is blocked by the encapsulant 30 by the molding process, and only the laser marking part 40 is exposed.
이어서, 레이저 마킹부(40)를 판독하여, 어느 위치에 있는 반도체 칩(20)이 불량인지를 인식한 상태에서 패턴 필름(10)을 절단하여 개개의 반도체 패키지로 분리한다. 그런 다음, 불량으로 판정된 위치에 있던 반도체 패키지를 폐기 처분한다.Next, the laser marking part 40 is read, and the pattern film 10 is cut | disconnected and separated into individual semiconductor packages in the state which recognized which semiconductor chip 20 in which position is defective. Then, the semiconductor package which was in the position determined as defective is discarded.
이상에서 설명한 바와 같이 본 발명에 의하면, 불량 반도체 칩의 위치를 패턴 필름에 레이저로 마킹하게 되므로, 몰딩 후에 각 반도체 칩이 봉지제로 차단되어 노출되지 않게 되어도, 레이저 마킹부의 판독으로 불량 반도체 패키지의 위치를 정확하게 인식할 수가 있게 된다.As described above, according to the present invention, since the position of the defective semiconductor chip is laser-marked on the pattern film, even if each semiconductor chip is blocked with an encapsulant after molding, the position of the defective semiconductor package is determined by reading the laser marking portion. Can be recognized correctly.
이상에서는 본 발명에 의한 검출 방법을 실시하기 위한 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.In the above, a preferred embodiment for carrying out the detection method according to the present invention has been shown and described, but the present invention is not limited to the above-described embodiment, and the present invention is not limited to the scope of the present invention as claimed in the following claims. Various modifications can be made by those skilled in the art to which the invention pertains.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990029972A KR100300497B1 (en) | 1999-07-23 | 1999-07-23 | method of detecting inferior semiconductor package after molding process |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990029972A KR100300497B1 (en) | 1999-07-23 | 1999-07-23 | method of detecting inferior semiconductor package after molding process |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010010860A KR20010010860A (en) | 2001-02-15 |
| KR100300497B1 true KR100300497B1 (en) | 2001-11-01 |
Family
ID=19603995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990029972A KR100300497B1 (en) | 1999-07-23 | 1999-07-23 | method of detecting inferior semiconductor package after molding process |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100300497B1 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100598091B1 (en) * | 1999-10-29 | 2006-07-07 | 삼성전자주식회사 | Wafer repair system having wafer chuck |
| KR100542667B1 (en) * | 2000-07-18 | 2006-01-12 | 앰코 테크놀로지 코리아 주식회사 | Circuit board and carrier frame for semiconductor package and sensing method of bad circuit board |
| KR100478205B1 (en) * | 2001-12-28 | 2005-03-23 | 동부아남반도체 주식회사 | method of reject die fonder marking |
| KR20160121732A (en) * | 2015-04-10 | 2016-10-20 | 삼성에스디아이 주식회사 | Dummy chip package, method for preparing the same and method for testing bump gap filling and void-formation with the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06283555A (en) * | 1993-03-30 | 1994-10-07 | Nippon Steel Corp | Semiconductor laser device assembly device |
| JPH09148344A (en) * | 1995-11-24 | 1997-06-06 | Matsushita Electric Works Ltd | Pretreating method before die bonding, die bonding and circuit board for die bonding |
| JPH09283543A (en) * | 1996-04-19 | 1997-10-31 | Sony Corp | Die-bonding device |
| JPH10214882A (en) * | 1997-01-29 | 1998-08-11 | Teijin Ltd | Silicon wafer carrier for laser marking |
-
1999
- 1999-07-23 KR KR1019990029972A patent/KR100300497B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06283555A (en) * | 1993-03-30 | 1994-10-07 | Nippon Steel Corp | Semiconductor laser device assembly device |
| JPH09148344A (en) * | 1995-11-24 | 1997-06-06 | Matsushita Electric Works Ltd | Pretreating method before die bonding, die bonding and circuit board for die bonding |
| JPH09283543A (en) * | 1996-04-19 | 1997-10-31 | Sony Corp | Die-bonding device |
| JPH10214882A (en) * | 1997-01-29 | 1998-08-11 | Teijin Ltd | Silicon wafer carrier for laser marking |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010010860A (en) | 2001-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3827497B2 (en) | Manufacturing method of semiconductor device | |
| US6889902B2 (en) | Descriptor for identifying a defective die site and methods of formation | |
| US6555400B2 (en) | Method for substrate mapping | |
| US20060231959A1 (en) | Bonding pad for a packaged integrated circuit | |
| KR20020011909A (en) | Method of fabricating semiconductor device | |
| KR100616052B1 (en) | Method of fabricating semiconductor device | |
| KR101041228B1 (en) | Test pads on flash memory cards | |
| JP2007096196A (en) | Manufacturing method for semiconductor device | |
| KR100300497B1 (en) | method of detecting inferior semiconductor package after molding process | |
| US6777250B1 (en) | Manufacture of wafer level semiconductor device with quality markings on the sealing resin | |
| JP5701579B2 (en) | Manufacturing method of semiconductor device | |
| JP2000183218A (en) | Manufacture of ic package | |
| KR100378093B1 (en) | circuit board for semiconductor package and sensing method of bad circuit board | |
| JP5308464B2 (en) | Manufacturing method of semiconductor device | |
| JP2002329813A (en) | Manufacturing method for semiconductor device | |
| JP2006303517A (en) | Manufacturing method of semiconductor device | |
| TWI305398B (en) | Method for checking a lead frame structure | |
| KR100379084B1 (en) | Semiconductor Package Manufacturing Method | |
| KR100307021B1 (en) | jig for mounting solder balls of semiconductor package | |
| JP5444382B2 (en) | Resin-sealed semiconductor device | |
| KR19990041909A (en) | Semiconductor chip | |
| JP2013138263A (en) | Method for manufacturing resin-sealed type semiconductor device | |
| CN117012742A (en) | Method of manufacturing a semiconductor device, corresponding device and system | |
| JP2003078072A (en) | Manufacturing method for semiconductor device | |
| US20040217449A1 (en) | Electronic component packaging |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130409 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20140522 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20150605 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20160610 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20170612 Year of fee payment: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20190611 Year of fee payment: 19 |
|
| EXPY | Expiration of term |