KR100474822B1 - 전계효과표시소자와그구동방법및그스페이서제조방법 - Google Patents

전계효과표시소자와그구동방법및그스페이서제조방법 Download PDF

Info

Publication number
KR100474822B1
KR100474822B1 KR1019980000547A KR19980000547A KR100474822B1 KR 100474822 B1 KR100474822 B1 KR 100474822B1 KR 1019980000547 A KR1019980000547 A KR 1019980000547A KR 19980000547 A KR19980000547 A KR 19980000547A KR 100474822 B1 KR100474822 B1 KR 100474822B1
Authority
KR
South Korea
Prior art keywords
layer
spacer
field effect
insulating layer
electrode plate
Prior art date
Application number
KR1019980000547A
Other languages
English (en)
Other versions
KR19990065303A (ko
Inventor
김종민
류연수
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1019980000547A priority Critical patent/KR100474822B1/ko
Priority to US09/197,512 priority patent/US6249083B1/en
Publication of KR19990065303A publication Critical patent/KR19990065303A/ko
Priority to US09/847,354 priority patent/US6354898B2/en
Application granted granted Critical
Publication of KR100474822B1 publication Critical patent/KR100474822B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/86—Vessels; Containers; Vacuum locks
    • H01J29/864—Spacers between faceplate and backplate of flat panel cathode ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/24—Manufacture or joining of vessels, leading-in conductors or bases
    • H01J9/241—Manufacture or joining of vessels, leading-in conductors or bases the vessel being for a flat panel display
    • H01J9/242—Spacers between faceplate and backplate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/46—Arrangements of electrodes and associated parts for generating or controlling the electron beams
    • H01J2329/4669—Insulation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/86—Vessels
    • H01J2329/8625—Spacing members

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

전계효과 표시소자 및 그 구동방법과 그 스페이서 제조방법이 개시된다. 양극판과 음극판 사이의 간극 유지용으로 양극판과 음극판사이에 설치되는 스페이서가 지지층이 되는 상부 및 하부 지지층과, 이 상기 상부 및 하부 지지층 사이에 개재된 적어도 하나 이상의 전극층을 갖고, 바람직한 실시예로서, 하부 지지층으로부터 그 위로 제1전극층, 제1절연층, 제2전극층, 제2절연층, 제3전극층, 제3절연층 및 제4전극층 및 상기 상부 지지층이 순차적으로 마련된 적층구조를 갖는다. 이러한 스페이서가 채용된 전계효과 표시소자에서 제1전극층은 양(+)의 바이어스전압을 인가하고, 상기 제2전극층 및 제4전극층은 각각 소정레벨의 음(-)의 바이어스를 인가하여 구동된다. 이와 같은 전계효과 표시소자에 의하면 그 스페이서 제조에 소요되는 시간이 단축되고, 전극층 사이에 삽입된 세라믹소재의 절연층에 의한 지지강도가 커져, 그에 따라 스페이서의 점유폭대 높이에 대한 비인 에스펙트 비를 원하는 만큼 크게할 수 있고, 스페이서내에 다수의 전극층이 구비되어 구동시 전자렌즈역할에 의해 진행되는 전자빔의 형광막으로의 전자 집중효율을 향상시켜 휘도효율을 증가시키는 효과가 있다.

Description

전계효과 표시소자와 그 구동방법 및 그 스페이서 제조방법
본 발명은 전계효과 표시소자와 그 구동방법 및 그 스페이서 제조방법에 관한 것으로서, 상세하게는 양극판과 음극판 사이의 대향 간극을 일정하게 유지시키기 위해 설치되는 스페이서의 일부영역이 양극판을 향하는 전자빔의 집속을 위한 복수의 전극으로 사용될 수 있도록 된 전계효과 표시소자와 그 구동방법 및 그 스페이서 제조방법에 관한 것이다.
도 1은 종래의 전계효과 표시소자의 개략적 단면도이다.
도시된 바와 같이, 전계효과 표시소자(10)는 스페이서(13)에 의해 상호 일정거리를 두고 대향 배치된 양극판(11)과 음극판(12)이 마련되어 있다. 그리고 음극판(12) 위에는 다수의 마이크로 팁(14)들이 일정거리를 두고 형성되어 있다. 이 마이크로 팁(14)들은 음극판(12) 위에 형성된 절연층(15)에 의해 둘러싸인 관통공(16) 내에 마련되어 있다. 그리고 절연층(15)의 위에는 게이트(17)들이 적층되어 있다. 양극판(11) 상에는 형광막(18)이 형성되어 있다. 여기서 스페이서(13)는 양극판(11)과 음극판(12) 사이의 간격을 유지하는 지지대의 역할만을 한다. 참조부호 11a, 12a는 각각 양극과 음극이다.
이와 같이 지지대 역할만을 하도록 설치된 종래의 스페이서(13)는 도 2에 도시된 바와 같이, 마스크(19)를 사용하여 유리페이스트를 수회에 걸쳐 스크린 프린트하여 만들어졌다.
그러나, 종래의 스크린 프린트에 의한 스페이서 제조방법에 의하면 요구되는 양극판(11)과 음극판(12)의 유지간극거리가 되는 스페이서(13)의 높이를 200μm 정도로 하기 위해서는 스크린 프린팅 및 경화 공정을 7회 정도 반복하여 실시하여야 하므로 많은 시간이 소요된다. 또한, 경화 중에는 유리페이스트의 흘러내림이 나타나거나, 반복 공정중의 정렬 오차로 인하여 스페이서(13)의 지지대상면과의 점유폭대 그 높이에 대한 비인 에스펙트 비(aspect ratio; 높이/폭)를 크게 하기가 매우 어려운 문제점을 안고 있다.
한편, 스페이서는 유지재질의 절연성에 의해 전자에 대해 전기적인 반발력을 갖도록 이용될 수 없어 양극판으로 향하도록 마이크로팁들로부터 출사된 전자빔중 스페이서로 향하는 일부 빔에 대한 스페이서 표면으로의 침투에 의한 흡수를 방어할 수 없게 되고, 그에 따라 마이크로팁들로부터의 전자빔 발생량에 대한 양극판으로의 전자빔 도달량에 대한 비가 감소됨으로써 휘도효율 저하 개선에 기여하지 못하는 단점을 안고 있다.
본 발명은 상기와 같은 문제점을 개선하기 위하여 창안된 것으로서, 제조공정에 소요되는 시간을 줄일 수 있고, 제조된 스페이서의 에스펙트 비를 크게 할 수 있으며, 스페이서 표면으로의 전자빔 침투를 억제하여 휘도 향상에 기여할 수 있는 전계효과 표시소자 및 그 스페이서 제조방법을 제공하는데 목적이 있다.
상기의 목적을 달성하기 위하여 본 발명에 따른 전계효과 표시소자는 일정거리를 두고 상호 대향 배치되는 양극판 및 음극판과, 상기 양극판 및 음극판의 대향면상에 소정의 패턴으로 적어도 하나 이상 형성된 양극과 음극, 상기 음극상에 소정의 간격으로 배치된 마이크로팁들, 상기 마이크로팁들을 둘러싸도록 상기 음극판 및 음극 상에 적층된 절연층, 상기 마이크로팁들의 상부가 열리도록 개구부를 갖고 상기 절연층 상에 적층된 게이트, 상기 양극판과 음극판 사이 간격을 유지시키기 위해 상기 양극판과 음극판 사이에 설치된 적어도 하나의 스페이서를 구비하는 전계효과 표시소자에 있어서, 상기 스페이서는 소정거리로 이격된 상부 및 하부 지지층과; 전기적으로 상호 분리되도록 상기 상부 및 하부 지지층 사이에 개재된 적어도 하나 이상의 전극층;을 구비한다. 상기 전극층들 사이에는 절연층이 개재되어 있고, 바람직하게는 상기 하부 지지층으로부터 그 위로 제1전극층, 제1절연층, 제2전극층, 제2절연층, 제3전극층, 제3절연층, 제4전극층 및 상기 상부 지지층이 순차적으로 마련된 구조를 갖는다. 그리고, 상기 제1 내지 제3절연층은 세라믹 소재로, 상기 상부 및 하부 지지층은 유리소재로 각각 형성되어 있는 것이 바람직하다.
또한 상기의 목적을 달성하기 위하여 본 발명에 따른 전계효과 표시소자의 구동방법으로서, 상기 하부 지지층으로부터 그 위로 제1전극층, 제1절연층, 제2전극층, 제2절연층, 제3전극층, 제3절연층, 제4전극층 및 상기 상부 지지층이 순차적으로 마련된 구조를 갖는 스페이서에 대해 상기 제1전극층은 양(+)의 바이어스전압을 인가하고, 상기 제2전극층 내지 제4전극층은 각각 소정레벨의 음(-)의 바이어스를 인가하여 구동시키는 것을 그 특징으로 한다.
또한 상기의 목적을 달성하기 위하여 본 발명에 따른 전계효과 표시소자의 스페이서 제조방법은 가. 전극층으로 사용되는 복수개의 금속판 각각의 사이에 절연층을 개재시킨 복합층을 형성하는 단계와; 나. 상기 가단계에 얻은 복합층을 수직상으로 전자빔 통로가 되는 다수의 관통공을 형성시키는 단계; 및 다. 상기 복합층 상부 및 하부에 각각 지지돌기를 다수 형성시키는 단계;를 포함한다. 상기 복합층은 상기 금속판에 의한 제1전극층 위로 제1절연층, 제2전극층, 제2절연층, 제3전극층, 제3절연층 및 제4전극층이 순차적으로 적층된 구조로 형성한다. 여기서 상기 지지돌기는 상부 및 하부 지지층이 되고, 금속판은 전극층이 된다.
이하, 첨부된 도면을 참조하면서 본 발명에 따른 바람직한 실시예의 전계효과 표시소자 및 그 구동방법 및 그 스페이서 제조방법을 설명한다.
도 3은 본 발명에 따른 바람직한 실시예의 전계효과 표시소자를 나타내 보인 단면도이다.
도면을 참조하면, 전계효과 표시소자(30)는 시일재(40)에 의해 그 내부공간이 밀폐된 양극판(31)과 음극판(32)이 스페이서(33)에 의해 상호 일정거리를 두고 대향 지지되어 있다. 그리고 음극판(32) 위에 형성된 음극(32a) 위에는 다수의 마이크로 팁(34)들이 일정거리를 두고 형성되어 있다. 이 마이크로 팁(34)들은 음극(32a) 위에 형성된 절연층(35)에 의해 둘러싸인 관통공(36) 내에 설치되어 있다. 그리고 절연층(35)의 위에는 게이트(37)들이 적층되어 있다. 양극판(31)에 형성된 양극(31a) 위에는 형광막(38)들이 형성되어 있다.
여기서, 상기 양극판(31)과 음극판(32)의 이격거리를 유지시키기 위해 게이트(37)로부터 양극판(31) 사이에 설치된 스페이서(50)는 유리재질로 된 지지돌기인 하부 및 상부 지지층(51)(59) 사이에 제1전극층(52), 제1절연층(53), 제2전극층(54), 제2절연층(55), 제3전극층(56), 제3절연층(57), 제4전극층(58)이 마련된 구조를 갖는다. 각 절연층(53)(55)(57)은 세라믹소재로 형성되어 있다.
한 몸체를 이루는 스페이서(50)의 관통공(60, 도 7참조)은 마이크로팁들(34)로부터 형광막(38)으로의 전자빔 투사경로를 제공한다.
이렇게 형성된 스페이서(50)의 제1전극층(52)에는 마이크로팁들(34)로부터 방출된 전자의 진행을 가속시키기 위한 소정레벨의 양(+)의 전압을 인가하고, 제2전극층 내지 제4전극층(54)(56)(58)에는 전자렌즈(electric lens) 역할에 의한 전자빔의 형광막(38)으로의 집속을 위해 각각 소정레벨의 음(-)이 전압을 인가시켜 사용한다.
따라서, 게이트(37)에 소정레벨의 양(+)의 바이어스가 인가되어 전계효과에 의한 마이크로팁들(34)로부터 방출되는 전자들은 제1전극층(52)에 걸린 양의 전압에 의해 상대적으로 그 보다 고전압의 양의 바이어스가 걸린 양극(31a)으로의 이동이 촉진되고, 이후, 스페이서(50)의 나머지 제2 내지 제4전극층(54)(56)(58)에 가해진 음(-)의 바이어스 전압에 의한 전자와의 반발력에 의해 스페이서(50)의 관통공(60) 중심부로 전자빔의 궤도를 집중시킴으로써 전자의 진행 궤도가 형광막(38)으로 포커스된다. 그 결과 마이크로팁들(34)로부터 방출된 전자들중 스페이서(50)의 내벽으로 향하던 전자들의 그 표면으로의 침투가 억제되어 휘도효율향상에 기여하게 된다.
이러한 전계효과 표시소자(30)의 스페이서 제조방법을 도 4내지 도 8을 참조하여 설명한다. 앞서 도시된 도면에서와 동일요소는 동일부재번호로 표기한다.
먼저, 전극층으로 이용되는 복수개의 금속판 각각의 사이에 절연층을 개재시킨 복합층을 형성하는데 그 첫단계로서, 도 4에서와 같이 전극층으로 이용하기 위해 준비된 하나의 금속판(80)에 절연소재이면서 고형상태에서의 지지강도가 큰 세라믹 페이스트(90)가 도포된 롤러(91)사이에 관통시켜 금속판(80) 상하부에 세라믹 페이스트(90)에 의한 절연층을 형성한다. 이러한 과정을 별도의 금속판(80)에 대해서도 반복시켜 얻은 두 개의 금속판(80)을 상호 포개어 도 5에서처럼 롤러(91)사이로 통과시켜 압착에 의해 접합시킨다.
이후에는 도 5에서 얻은 적층판의 표면층 증 세라믹 페이스트로 된 절연층 상 하부에 별도의 금속판을 각각 접착시켜 도 6에서와 같이 그 바닥면으로부터 제1전극층(52), 제1절연층(53), 제2전극층(54), 제2절연층(55), 제3전극층(56), 제3절연층(57) 및 제4전극층(58)으로 된 복합층을 갖는 몸체가 형성된다. 여기서 각 전극층(52)(54)(56)(58)은 금속판(80)으로, 각 절연층(53)(55)(57)은 세라믹 페이스트(90)에 의해 형성되어 있다. 이후 세라믹 페이스트(90)를 고형으로 굳히기 위한 열처리공정이 수행된다.
다음은 이렇게 얻은 복합층을 도 7에서와 같이 수직상으로 전자빔 통로가 되는 다수의 관통공(60)을 펀칭기로 형성시킨다.
그리고 마지막으로 이 복합층 상하부에 유리소재로 지지돌기가 되는 하부 및 상부층(51)(59)을 다수 형성시키게 되면 스페이서(50)의 제조가 완료된다.
이렇게 제작된 스페이서(50)를 양극과 형광막이 형성된 양극판 조립체와 다수의 마이크로팀들과 게이트들이 형성된 음극판 사이에 개재시킨 다음 그 내부가 소정의 압력 예컨데, 10-7토르(torr)정도의 진공압으로 유지시킨상태에서 프리트 글래스(frit glass)재질의 시일재(도 3참조 ,40)로 봉합하면 도 3과 같은 전계효과 표시소자(30)의 제작이 완료된다.
지금까지 설명된 바와 같이 본 발명에 따른 전계효과 표시소자 및 그 스페이서 제조방법에 의하면 스페이서 제조에 소요되는 시간이 단축되고, 전극층 사이에 삽입된 세라믹소재의 절연층들에 의해 지지강도가 커지고, 그에 따라 스페이서의 점유폭대 높이에 대한 비인 에스펙트 비를 원하는 만큼 크게할 수 있고, 스페이서내에 다수의 전극층이 구비되어 구동시 전자렌즈역할에 의해 그 관통공내에서 진행되는 전자빔의 형광막으로의 전자 집중효율을 향상시켜 휘도효율을 증가시키는 효과가 있다.
도 1은 종래의 전계효과 표시소자의 개략적 단면도이고,
도 2는 도 1의 전계효과 표시소자의 종래의 스페이서 제조방법을 설명하기 위해 그 제조공정의 일부를 나타내보인 단면도이고,
도 3은 본 발명에 따른 전계효과 표시소자를 나타내 보인 단면도이고,
도 4 내지 도 7은 본 발명에 따른 전계효과 표시소자의 스페이서 제조 방법을 도식적으로 설명하기 위해 각 공정 단계별로 나타내보인 도면으로서,
도 4는 금속판 상 하부에 세라믹 페이스를 롤링에 의해 소정 두께 도포하는 과정을 도시한 단면도이고,
도 5는 도 4의 과정을 거쳐 얻은 두 개의 금속판을 상호 포갠상태에서 롤러에 의한 가압으로 전기적으로 분리된 전극층을 형성하는 과정을 도시한 단면도이고,
도 6은 도 5의 적층판 상 하부에 금속판을 부착하여 절연층에 의해 상호 분리된 4개의 전극층을 갖는 복합층을 형성한 후의 단면도이고,
도 7은 도 6의 복합층을 수직상으로 펀칭에 의해 다수의 관통공을 형성한 후의 부분절개 사시도이고,
도 8은 도 7의 복합층 상하부에 지지돌기를 다수 형성한 후의 사시도이다.
< 도면의 주요부분에 대한 부호의 설명 >
10, 30: 전계효과 표시소자 11, 31: 양극판
12, 32: 음극판 13, 50 : 스페이서
14, 34: 마이크로팁 15, 35: 절연층
16, 36: 관통공 17, 37: 게이트
18, 38: 형광막 19: 마스크
40: 시일재 51: 하부층(지지돌기)
52: 제1전극층 53: 제1절연층
54: 제2전극층 55: 제2절연층
56: 제3전극층 57: 제3절연층
58: 제4전극층 60: 관통공
80: 금속판 90: 세라믹 페이스트
91: 롤러

Claims (13)

  1. 일정거리를 두고 상호 대향 배치된 양극판 및 음극판과, 상기 양극판과 음극판의 대향면상에 적어도 하나의 패턴이 형성된 양극과 음극, 상기 음극상에 이격되게 배치된 마이크로팁들, 상기 마이크로팁들을 둘러싸도록 상기 음극판 및 음극 상에 적층된 절연층, 상기 마이크로팁들의 상부가 열리도록 개구부를 갖고 상기 절연층 상에 적층된 게이트, 상기 양극판과 음극판사이의 간격을 유지시키기 위해 상기 양극판과 음극판 사이에 설치된 적어도 하나의 스페이서를 구비하는 전계효과 표시소자에 있어서,
    상기 스페이서는
    이격된 상부 및 하부 지지돌기;
    전기적으로 상호 분리되도록 상기 상부 및 하부 지지돌기사이에 개재된 적어도 하나의 전극층;을 구비하되, 상기 지지돌기는 상기 전극층의 대향하는 면의 일부와 접촉된 것을 특징으로 하는 전계효과 표시소자.
  2. 제1항에 있어서, 상기 전극층들 사이에는 절연층이 개재되어 있는 것을 특징으로 하는 전계효과 표시소자.
  3. 제2항에 있어서, 상기 하부 지지돌기 위로 제1전극층, 제1절연층, 제2전극층, 제2절연층, 제3절연층 및 제4전극층 및 상기 상부 지지돌기가 순차적으로 마련되어 있는 것을 특징으로 하는 전계효과 표시소자.
  4. 제3항에 있어서, 상기 제1내지 제3절연층은 세라믹 소재로 형성되어 있는 것을 특징으로 하는 전계효과 표시소자.
  5. 제3항에 있어서, 상기 상부 및 하부 지지돌기는 유리소재로 형성되어 있는 것을 특징으로 하는 전계효과 표시소자.
  6. 제1항에 있어서, 상기 하부 지지돌기는 상기 게이트를 지지하고, 상기 상부 지지돌기는 상기 양극판을 지지하고 있는 것을 특징으로 하는 전계효과 표시소자.
  7. 제1항 및 제3항 중 어느 한 항에 있어서, 상기 스페이서는 한몸체로 형성되어 있고, 상기 마이크로팁들로부터 방출되는 전자빔의 투사경로를 제공하도록 관통공이 다수 형성되어 있는 것을 특징으로 하는 전계효과 표시소자.
  8. 가. 복수개의 금속판 각각의 사이에 절연층을 개재시킨 복합층을 형성하는 단계와;
    나. 상기 가단계에 얻은 복합층을 수직상으로 전자빔 통로가 되는 다수의 관통공을 형성시키는 단계; 및
    다. 상기 관통공사이의 상기 복합층 상하부에 지지돌기를 다수 형성시키는 단계;를 포함하는 것을 특징으로 하는 전계효과 표시소자의 스페이서 제조방법.
  9. 제8항에 있어서, 상기 복합층은 상기 금속판에 의한 제1전극층 위로 제1절연층, 제2전극층, 제2절연층, 제3전극층, 제3절연층 및 제4전극층이 순차적으로 적층된 구조로 형성하는 것을 특징으로 하는 전계효과 표시소자의 스페이서 제조방법.
  10. 제9항에 있어서, 상기 복합층은
    가 1. 하나의 상기 금속판 상하에 절연소재의 페이스트로 소정두께 적층하는 단계와;
    가 2. 상기 가1단계를 다른 하나의 금속판에 대해서 반복하는 단계와;
    가 3. 상기 가 1 및 상기 가 2단계를 거쳐 얻은 두 개의 금속판을 상호 포개어 접합시키는 단계와;
    가 4. 상기 가 3단계를 통해 얻은 적층판의 상기 절연소재의 페이스트로 된 표면층 상 하부에 금속판을 각각 접착시키는 단계;를 포함하여 형성하는 것을 특징으로 하는 전계효과 표시소자의 스페이서 제조방법.
  11. 제10항에 있어서, 상기 절연소재는 세라믹을 사용하는 것을 특징으로 하는 전계효과 표시소자의 스페이서 제조방법.
  12. 제8항에 있어서, 상기 지지돌기는 유리소재로 형성하는 것을 특징으로 하는 전계효과 표시소자의 스페이서 제조방법.
  13. 일정거리를 두고 상호 대향 배치되는 양극판과 음극판과, 상기 양극판과 음극판의 대향면상에 적어도 하나의 패턴이 형성된 양극과 음극, 상기 음극상에 이격되게 배치된 마이크로팁들, 상기 마이크로팁들을 둘러싸도록 상기 음극판 및 음극 상에 적층된 절연층, 상기 마이크로팁들의 상부가 열리도록 개구부를 갖고 상기 절연층 상에 적층된 게이트, 상기 양극판과 음극판사이의 간격을 유지시키기 위해 상기 양극판과 음극판 사이에 설치되어 있되, 하부 지지돌기와 상부 지지돌기사이에 제1전극층, 제1절연층, 제2전극층, 제2절연층, 제3전극층, 제3절연층 및 제4전극층이 순차적으로 마련된 스페이서를 구비하고, 상기 상부 및 하부 지지돌기는 대향하는 전극층의 일부와 접촉된 전계효과 표시소자의 구동방법에 있어서,
    상기 스페이서의 제1전극층에 양(+)의 바이어스전압을 인가하고, 상기 제2전극층 및 제4전극층에 각각 음(-)의 바이어스를 인가하여 구동시키는 것을 특징으로 하는 전계효과 표시소자의 구동방법.
KR1019980000547A 1998-01-12 1998-01-12 전계효과표시소자와그구동방법및그스페이서제조방법 KR100474822B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019980000547A KR100474822B1 (ko) 1998-01-12 1998-01-12 전계효과표시소자와그구동방법및그스페이서제조방법
US09/197,512 US6249083B1 (en) 1998-01-12 1998-11-23 Electric field emission display (FED) and method of manufacturing spacer thereof
US09/847,354 US6354898B2 (en) 1998-01-12 2001-05-03 Electric field emission display (FED) and method of manufacturing spacer thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980000547A KR100474822B1 (ko) 1998-01-12 1998-01-12 전계효과표시소자와그구동방법및그스페이서제조방법

Publications (2)

Publication Number Publication Date
KR19990065303A KR19990065303A (ko) 1999-08-05
KR100474822B1 true KR100474822B1 (ko) 2005-06-17

Family

ID=37302997

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980000547A KR100474822B1 (ko) 1998-01-12 1998-01-12 전계효과표시소자와그구동방법및그스페이서제조방법

Country Status (1)

Country Link
KR (1) KR100474822B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100965542B1 (ko) * 2003-11-28 2010-06-23 삼성에스디아이 주식회사 메쉬 그리드를 구비한 전계방출표시소자 및 그 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62184743A (ja) * 1986-02-08 1987-08-13 Canon Inc 表示装置
KR940012445A (ko) * 1992-11-25 1994-06-23 박경팔 필드 에미션 디스플레이용 스페이서와 그 제조방법
JPH07282718A (ja) * 1994-04-08 1995-10-27 Sony Corp フィールドエミッション素子を用いた表示装置
KR970003356A (ko) * 1995-06-13 1997-01-28 이우복 전계 방출 표시소자의 제조 방법
US5656887A (en) * 1995-08-10 1997-08-12 Micron Display Technology, Inc. High efficiency field emission display

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62184743A (ja) * 1986-02-08 1987-08-13 Canon Inc 表示装置
KR940012445A (ko) * 1992-11-25 1994-06-23 박경팔 필드 에미션 디스플레이용 스페이서와 그 제조방법
JPH07282718A (ja) * 1994-04-08 1995-10-27 Sony Corp フィールドエミッション素子を用いた表示装置
KR970003356A (ko) * 1995-06-13 1997-01-28 이우복 전계 방출 표시소자의 제조 방법
US5656887A (en) * 1995-08-10 1997-08-12 Micron Display Technology, Inc. High efficiency field emission display

Also Published As

Publication number Publication date
KR19990065303A (ko) 1999-08-05

Similar Documents

Publication Publication Date Title
US6354898B2 (en) Electric field emission display (FED) and method of manufacturing spacer thereof
KR100474822B1 (ko) 전계효과표시소자와그구동방법및그스페이서제조방법
US5899350A (en) Hermetic container and a supporting member for the same
US20050104494A1 (en) Flat panel display and method of manufacturing the same
KR100463190B1 (ko) 금속 메쉬 일체형 스페이서 구조체 및 이 구조체를 갖는평판 표시 소자
JP2004193105A (ja) 三極型電界放出素子及びそれを用いた電界放出ディスプレイ
JPH08293270A (ja) 平板型表示装置
JP2956590B2 (ja) 支柱材整列用治具
JPH0963461A (ja) 電子放出素子
KR100434557B1 (ko) 전계효과 표시소자 및 그 스페이서 제조방법
US20050083267A1 (en) Method of manufacturing flat display
JP2003123644A (ja) 平面表示装置およびその製造方法
JP2932188B2 (ja) 表示装置
KR100261542B1 (ko) 전계효과 전자방출 표시소자의 스페이서 제조방법
US7400083B2 (en) Flat panel display device including electron beam sources and control electrodes
KR101009984B1 (ko) 전계 방출 표시장치
JP3104478B2 (ja) 画像表示装置およびその製造方法
JPS6129056A (ja) ドツトマトリクス螢光表示管
KR960008959A (ko) 형광단편과 접촉하는 리브에 그리드 전극이 형성된 형광표시관 및 그 표시관의 제조방법
JP3056017B2 (ja) 蛍光表示管
JP2890571B2 (ja) 平面型表示装置
JP3684868B2 (ja) 平面型表示装置の組立方法
KR20050050841A (ko) 그리드 플레이트를 구비한 전계 방출 표시장치
JPH09199067A (ja) 蛍光表示パネル
JP2005310648A (ja) メッシュ構造の四極電界放射ディスプレイおよびその製造方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19980112

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20020624

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19980112

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20040330

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20041008

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20040330

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20041108

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20041008

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20050113

Appeal identifier: 2004101005200

Request date: 20041108

AMND Amendment
PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20041208

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20041108

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20040531

Patent event code: PB09011R02I

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20050113

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20041221

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050224

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20050225

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20080130

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20090128

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20100126

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20110128

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20110128

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee