KR100472366B1 - 플라즈마 디스플레이 패널의 구동방법 및 장치 - Google Patents

Abstract

본 발명은 고온환경에서 어드레스 구동을 안정화시킴과 아울러 오방전을 방지하도록 한 플라즈마 디스플레이 패널의 구동방법 및 장치에 관한 것이다.

본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동방법 및 장치는 시간이 지남에 따라 상승하는 기준전압과 셋다운전압을 비교하여 상기 셋다운전압의 하한전압을 온도가 높아짐에 따라 높인다.

Description

플라즈마 디스플레이 패널의 구동방법 및 장치{METHOD AND APPARATUS FOR DRIVING PLASMA DISPLAY PANEL}

본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 고온환경에서 어드레스 구동을 안정화시킴과 아울러 오방전을 방지하도록 한 플라즈마 디스플레이 패널의 구동방법 및 장치에 관한 것이다.

플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 한다)은 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 방전할 때 발생하는 자외선을 이용하여 형광체를 여기 발광시킴으로써 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 화질이 향상되고 있다.

도 1을 참조하면, 종래의 3전극 교류 면방전형 PDP의 방전셀은 스캔전극(Y1 내지 Yn) 및 서스테인전극(Z)과, 스캔전극(Y1 내지 Yn) 및 서스테인전극(Z)과 직교하는 어드레스전극(X1 내지 Xm)을 구비한다.

스캔전극(Y1 내지 Yn), 서스테인전극(Z) 및 어드레스전극(X1 내지 Xm)의 교차부에는 적색, 녹색 및 청색 중 어느 하나를 표시하기 위한 셀(1)이 형성된다. 스캔전극(Y1 내지 Yn) 및 서스테인전극(Z)은 도시하지 않은 상부기판 상에 형성된다. 상부기판에는 도시하지 않는 유전체층과 MgO 보호층이 적층된다. 어드레스전극(X1 내지 Xm)은 도시하지 않은 하부기판 상에 형성된다. 하부기판 상에는 수평으로 인접한 셀들 간에 광학적, 전기적 혼신을 방지하기 위한 격벽이 형성된다. 하부기판과 격벽 표면에는 진공자외선에 의해 여기되어 가시광을 방출하는 형광체가 형성된다. 상부기판과 하부기판 사이의 방전공간에는 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 주입된다.

PDP는 화상의 계조를 구현하기 위하여, 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 전화면을 초기화시키기 위한 초기화기간과, 주사라인을 선택하고 선택된 주사라인에서 셀을 선택하기 위한 어드레스기간과, 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 도 2와 같이 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1 내지 SF8)로 나누어지게 된다. 8개의 서브 필드들(SF1 내지 SF8) 각각은 전술한 바와 같이, 초기화기간, 어드레스기간 및 서스테인기간으로 나누어지게 된다. 각 서브필드의 초기화기간과 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간과 그에 할당되는 서스테인펄스의 수는 각 서브필드에서 2ⁿ(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.

도 3은 두 개의 서브필드에 공급되는 PDP의 구동파형을 나타낸다.

도 3을 참조하면, PDP는 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나누어 구동된다.

초기화기간에 있어서, 셋업기간(SU)에는 모든 스캔전극들(Y)에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 방전이 일어난다. 이 셋업방전에 의해 어드레스전극(X)과 서스테인전극(Z) 상에는 정극성 벽전하가 쌓이게 되며, 스캔전극(Y) 상에는 부극성의 벽전하가 쌓이게 된다. 셋다운기간(SD)에는 상승 램프파형(Ramp-up)이 공급된 후, 상승 램프파형(Ramp-up)의 피크전압보다 낮은 정극성 전압에서 떨어지기 시작하여 기저전압(GND) 또는 부극성의 특정 전압레벨까지 떨어지는 하강 램프파형(Ramp-down)이 스캔전극들(Y)에 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 과도하게 형성된 벽전하를 일부 소거시키게 된다. 이 셋다운방전에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류된다.

어드레스기간에는 부극성 스캔펄스(scan)가 스캔전극들(Y)에 순차적으로 인가됨과 동시에 스캔펄스(scan)에 동기되어 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 서스테인전압이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다.

서스테인전극(Z)에는 셋다운기간과 어드레스기간 동안에 스캔전극(Y)과의 전압차를 줄여 스캔전극(Y)과의 오방전이 일어나지 않도록 정극성 직류전압(Zdc)이 공급된다.

서스테인기간에는 스캔전극들(Y)과 서스테인전극들(Z)에 교번적으로 서스테인펄스(sus)가 인가된다. 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 스캔전극(Y)과 서스테인전극(Z) 사이에 서스테인방전 즉, 표시방전이 일어나게 된다.

서스테인방전이 완료된 후에는 펄스폭과 전압레벨이 작은 램프파형(ramp-ers)이 서스테인전극(Z)에 공급되어 전화면의 셀들 내에 잔류하는 벽전하를 소거시키게 된다.

도 4는 종래의 스캔전극 구동회로를 나타내며, 도 5는 스캔전극 구동회로로부터의 출력신호들을 나타낸다.

도 4 및 도 5를 참조하면, 종래의 스캔전극 구동회로는 고전위 스캔전압(Vsc)과 저전위 스캔전압(-Vy)이 입력되고 스캔전극(Y)에 접속된 스캔 구동부(41)와, 스캔 구동부(41)에 접속된 바이어스 검출부(42)를 구비한다. 저전위 스캔전압(-Vy)은 기저전압(GND)이나 부극성의 특정 전압이다.

스캔 구동부(41)는 푸쉬풀 형태로 접속되고 그 사이의 출력 노드를 통하여 스캔전극(Y)에 접속된 구동 집적회로(Integrated Circuit : 이하, "IC"라 한다)(43)의 스위치들(QH,QL)과, 제1 노드(n1)를 경유하여 구동 IC(43)에 접속되고 고전위 스캔전압(Vsc)이 입력되는 제3 스위치(Q3)와, 제2 노드(n2)를 경유하여 구동 IC(43)에 접속되고 저전위 스캔전압(-Vy)이 입력되는 제2 스위치(Q2)와, 제1 및 제2 노드(n1,n2) 사이에 접속된 제4 스위치(Q4)와, 제2 노드(n2)와 부극성 스캔전압원(-Vy) 사이에 접속된 제1 스위치(Q1)를 구비한다.

구동 IC(43)의 제1 스위치(QH)는 제1 노드(n1)를 경유하여 공급되는 고전위 스캔전압(Vsc)을 스캔전극(Y)에 공급하며, 구동 IC(43)의 제2 스위치(QL)는 제2 노드(n2)를 경유하여 공급되는 셋다운전압이나 저전위 스캔전압(-Vy)을 스캔전극(Y)에 공급한다. 제3 스위치(Q3)는 어드레스기간 동안 턴-온(Turn-on)되어 제1 노드(n1)에 고전위 스캔전압(Vsc)을 공급한다. 제2 스위치(Q2)는 셋다운기간(SD) 동안에 턴-온되어 RC 시정수에 의해 결정되는 소정의 하강 기울기로 저전위 스캔전압(-Vy)까지 떨어지는 전압을 제2 노드(n2)에 공급하게 된다. 제1 스위치(Q1)는 어드레스기간 동안에 턴-온되어 저전위 스캔전압(-Vy)을 제2 노드(n2)에 공급한다. 제4 스위치(Q4)는 어드레스기간 동안에 턴-온되어 제1 노드(n1)와 제2 노드(n2) 사이의 전류패스를 개방하여 제1 노드(n1)와 제2 노드(n2) 사이를 절연시키는 역할을 한다.

바이어스 검출부(42)는 제2 노드(n2)와 저전위 스캔전압원(-Vy) 사이에 접속된 제너 다이오드(ZD)와 제1 및 제2 분압저항(R1,R2)과, 공통전압원(Vcc)과 저전위 스캔전압원(-Vy) 사이에 접속된 제3 및 제4 분압저항(R3,R4)과, 제3 및 제4 노드(n3,n4)에 접속된 비교기(44)를 구비한다.

제1 및 제2 분압저항(R1,R2)은 제2 노드(n2) 상의 전압을 미리 설정된 분압저항비로 분압하여 그 분압전압(Vd)을 비교기(44)의 반전단자에 공급한다. 제3 및 제4 분압저항(R3,R4)은 공통전압(Vcc)을 미리 설정된 분압저항비로 분압하여 기준전압(Vr)을 발생하고, 그 기준전압(Vr)을 비교기(44)의 비반전단자에 공급한다. 기준전압(Vr)은 도 5에서 셋다운전압이 -Vyb 전위에서 더 이상 떨어지지 않게 하는 전압으로 설정된다.

비교기(44)는 반전단자에 입력되는 셋다운 검출전압(Vd)이 기준전압(Vr)보다 클 때(Vd>Vr) 로우논리의 출력신호를 발생하고, 반전단자에 입력되는 셋다운 검출전압(Vd)이 기준전압(Vr) 이하일 때(Vd≤Vr) 하이논리의 출력신호를 발생한다.

비교기(44)의 출력신호는 어드레스기간이 시작되는 시점에 로우논리에서 하이논리로 반전하게 된다. 도시하지 않은 타이밍 콘트롤러는 비교기(44)의 하이논리 출력신호에 응답하여 도 5와 같이 제1 및 제3 스위치(Q1,Q3)를 턴-온시킴과 동시에 제4 스위치(Q4)를 턴-오프시켜 셋다운전압이 -Vyb 전위 이하로 떨어지지 않도록 함으로써 어드레스의 동작조건을 설정하게 된다. 이렇게 셋다운전압이 -Vyb 전위에서 멈추게 하는 것은 저전위 스캔전압(-Vy)과 데이터전압(data)이 스캔전극(Y)과 어드레스전극(X)에 인가될 때 어드레스방전이 일어날 수 있게 하는 정도의 충분한 벽전하양을 셀 내에 잔류시키기 위함이다. 스캔펄스(scan)는 어드레스 동작조건이 설정된 다음에 설정된 t3 시점부터 스캔전극들(Y)에 공급된다. 즉, t3 시점부터 구동 IC(43)의 스위치들(QH,QL)이 온/오프를 반복하여 스캔펄스(scan)를 스캔전극들(Y)에 공급하게 된다.

한편, 종래의 PDP는 50℃ 이상의 고온환경에서 동작시킬 경우에 도 6과 같이 하강 램프파형(Ramp-down)의 기울기가 상온의 정상상태보다 작아지게 된다. 이러한 고온환경에서의 셋다운변화는 많은 실험과 그 분석을 실시한 결과, 상온의 정상상태와 고온환경 간에 셀 내의 벽전하 손실양과 동작여건이 변화되는 것에 그 원인이 있는 것으로 추정되고 있다.

도 6은 고온 환경에서 셋다운변화를 나타내는 파형도이다.

도 6에 있어서, 실선은 상온의 정상상태에서 나타나는 정상 기울기의 하강 램프파형(Ramp-down)을 나타내며, 점선은 50℃ 이상의 고온환경에서 기울기가 작아지는 하강 램프파형(Ramp-down)을 나타낸다.

도 6을 참조하면, 상온의 정상상태에서는 t0 시점에서 하강 램프파형(Ramp-down)에 의한 셋다운전압이 기저전압(GND)까지 떨어진다고 가정할 때, 고온 환경에서 기울기가 완만해지는 하강 램프파형(DRamp-down)은 t0 시점에 기저전압(GND) 보다 높은 임의의 전압레벨(Vdn)까지 밖에 떨어지지 못한다. 그 결과, 종래의 PDP는 도 4에 도시된 바이어스 검출부(42)에서 스캔펄스가 공급되기 시작하는 시점까지도 셋다운 정지레벨을 검출할 수 없으므로 스캔펄스가 공급되기 전에 어드레스 동작조건을 설정할 수 없다. 또한, 상승 램프파형(Ramp-up)에 의해 스캔전극(Y)과 서스테인전극(Z) 간에 그리고 스캔전극(Y)과 어드레스전극(X) 간에 발생된 셋업방전에 의해 쌓여진 벽전하 즉, 스캔전극(Y) 상의 부극성 벽전하와 서스테인전극(Z) 및 어드레스전극(X) 상의 정극성 벽전하 중 어드레스방전에 불필요한 벽전하들이 완전히 소거되지 않고 셀 내에 Vdn 만큼 남아 있게 된다. 이렇게 어드레스가 시작되기 전에 불필요하게 많이 셀 내에 잔류하는 벽전하는 어드레스방전을 일으킬 수 있게 하므로 셀 내에 오방전을 일으킬 수 있다.

따라서, 본 발명의 목적은 고온환경에서 어드레스 구동을 안정화시킴과 아울러 오방전을 방지하도록 한 PDP의 구동방법 및 장치를 제공함에 있다.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 PDP의 구동방법은 하강 기울기의 셋다운전압을 셀에 인가하여 상기 셀의 방전특성을 초기화하는 단계와, 상기 셋다운전압을 검출하는 단계와, 시간이 지남에 따라 상승하는 기준전압을 설정하는 단계와, 상기 검출된 전압과 상기 기준전압을 비교하여 상기 셋다운전압의 하한전압을 온도가 높아짐에 따라 높이는 단계를 포함한다.

삭제

본 발명의 실시예에 따른 PDP의 구동장치는 하강 기울기의 셋다운전압을 전극에 인가하여 셀의 방전특성을 초기화하는 전극구동부와, 시간이 지남에 따라 상승하는 기준전압을 발생하는 기준전압 발생부와, 셋다운전압을 검출하고 검출된 셋다운전압을 기준전압과 비교하여 셋다운전압의 하한전압을 제어하는 바이어스부를 구비한다.

삭제

상기 전극구동부는 셋다운전압을 공급한 후에 플라즈마 디스플레이 패널을 스캐닝하기 위한 스캔펄스를 전극에 공급하는 것을 특징으로 한다.

상기 전극구동부는 하한전압까지 셋다운전압이 떨어진 다음에 스캔펄스를 전극에 공급하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.

상기 바이어스부는 구형파를 발생하는 구형파 발생기와, 구형파를 적분하여 기준전압을 발생하는 적분회로와, 셋다운전압을 검출하는 전압검출부와, 기준전압과 전압검출부에 의해 검출된 셋다운전압을 비교하여 전극구동부를 제어하기 위한 제어신호를 발생하는 비교기를 구비한다.

상기 적분회로는 구형파 발생기와 비교기의 입력단자에 접속된 저항과, 비교기의 입력단자와 저전위 전압원 사이에 접속된 캐패시터를 구비한다.

상기 전압검출부는 셋다운전압이 입력되고 출력단이 비교기의 제2 입력단자에 접속된 분압저항회로인 것을 특징으로 한다.

이하, 도 7 내지 도 9를 참조하여 본 발명의 바람직한 실시예들에 대하여 설명하기로 한다.

도 7은 본 발명의 실시예에 따른 스캔전극 구동회로를 나타내며, 도 8은 스캔전극 구동회로로부터의 출력신호들을 나타낸다.

도 7 및 도 8을 참조하면, 본 발명의 실시예에 따른 스캔전극 구동회로는 스캔 구동부(71)와, 적분파형을 이용하여 스캔전압 정지시점을 검출하여 스캔 구동부(71)를 제어하기 위한 바이어스 검출부(72)를 구비한다.

스캔 구동부(71)의 구성은 도 4에 도시된 그 것과 실질적으로 동일하다.

바이어스 검출부(72)는 제2 노드(n2)와 저전위 스캔전압원(-Vy) 사이에 접속된 제너 다이오드(ZD)와 제1 및 제2 분압저항(R71,R72)과, 도시하지 않은 구형파 발생기로부터 입력되는 구형파를 적분파형으로 변환하기 위한 적분회로(75)와, 적분파형과 셋다운 검출전압(Vd)을 비교하기 위한 비교기(74)를 구비한다.

제1 및 제2 분압저항(R71,R72)은 제2 노드(n2) 상의 전압을 미리 설정된 분압저항비로 분압하여, 그 셋다운전압을 검출한다. 제1 및 제2 분압저항(R71,R72)에 의해 검출된 셋다운 검출전압(Vd)은 비교기(74)의 반전단자에 입력된다.

적분회로(75)는 도시하지 않은 구형파 발생기와 비교기(74)의 비반전 입력단자 사이에 접속된 저항(R73)과, 비교기(74)의 비반전 입력단자와 저전위 스캔전압원(-Vy) 사이에 접속된 캐패시터(C1)를 구비한다. 이 적분회로(75)는 도시하지 않은 구형파 발생기로부터 입력되는 구형파를 RC 시정수로 적분하여 시간이 지남에 따라 전압레벨이 점증적으로 높아지는 적분 기준전압(Vref)을 발생한다. 적분회로(75)로부터 발생된 적분 기준전압(Vref)은 비교기(74)의 비반전 입력단자에 입력된다. 적분 기준전압(Vref)은 도 8과 같이 상온의 정상상태에서 셋다운전압이 -Vyb 전위 보다 낮게 떨어지지 않게 하는 전압으로 설정된다. 또한, 적분 기준전압(Vref)은 시간이 지남에 따라 전압레벨이 상승하여 고온환경에서 기울기가 작아지는 하강 램프파형에 의해 변하는 셋다운전압에 대하여 그 하한전압을 적응적으로 제한하게 된다.

비교기(74)는 반전단자에 입력되는 셋다운검출전압(Vd)이 적분 기준전압(Vref)보다 클 때(Vd>Vref) 로우논리의 출력신호를 발생하고, 반전단자에 입력되는 전압(Vd)이 적분 기준전압(Vr) 이하일 때(Vd≤Vref) 하이논리의 출력신호를 발생한다.

비교기(74)의 출력신호는 어드레스기간이 시작되는 시점에 로우논리에서 하이논리로 반전하게 된다. 도시하지 않은 타이밍 콘트롤러는 비교기(44)의 하이논리 출력신호에 응답하여 도 8과 같이 제1 및 제3 스위치(Q1,Q3)를 턴-온시킴과 동시에 제4 스위치(Q4)를 턴-오프시키게 된다. 이 때, 제1 및 제3 스위치(Q1,Q3)의 턴-온 시점과 제4 스위치(Q4)의 턴-오프시점은 도 8과 같이 고온환경에서 작아지는 하강 램프파형(Ramp-down)의 기울기에 따라 달라진다.

도 8을 참조하면, 고온환경에서의 하강 램프파형(82,83)은 정상 상태의 하강 램프파형(81)에 비하여 기울기가 작게 된다. 이 하강 램프파형(81,82,83)에 의해 떨어지는 셋다운전압의 하한전압은 적분 기준전압(Vref)에 의해 시간이 지남에 따라 더 높아지게 된다. 셋다운전압의 하한전압과 그 변동범위(ΔV)는 적분 기준전압(Vref)의 기울기 즉, 적분회로(75)의 RC 시정수에 따라 달라진다.

스캔펄스(scan)는 셋다운전압이 더 이상 떨어지지 않는 어드레스 동작조건 이후에 설정된 t3 시점부터 스캔전극들(Y)에 공급된다. t3 시점부터 구동 IC(73)의 스위치들(QH,QL)이 온/오프를 반복하여 스캔펄스(scan)를 스캔전극들(Y)에 공급하게 된다. 이 스캔펄스(scan)에 동기되는 데이터펄스는 어드레스전극(X)에 공급된다.

도 9는 본 발명의 실시예에 따른 PDP의 구동방법 및 장치에 의해 적응적으로 가변되는 셋다운전압의 하한전압과 그 시점을 나타낸다.

도 9를 참조하면, 상온의 정상상태에서 하강 램프파형(81)에 의한 셋다운전압이 ta 시점에서 기저전압(GND)까지 떨어진다고 가정할 때, 고온 환경에서 기울기가 완만해지는 하강 램프파형(82,83)의 셋다운전압은 적분 기준전압(Vref)의 전압레벨이 시간이 경과함에 따라 상승하게 되므로 tb 시점과 tc 시점에서 기저전압(GND)보다 높은 전압레벨에서 더 이상 떨어지지 않게 된다.

이렇게 온도가 높아질수록 어드레스 동작조건으로 설정된 셀 내의 벽전하양이 상온의 정상상태보다 많아지게 된다. 이 벽전하양에 따라 온도가 높아질 수록 고전위 스캔전압(Vsc)과 셋다운전압 사이의 전압레벨이 작아진다. 따라서, 본 발명의 실시예에 따른 PDP의 구동방법 및 장치는 온도가 높아질수록 어드레스 동작조건에서 셀 내의 벽전압이 높아지게 된다. 또한, 본 발명의 실시예에 따른 PDP의 구동방법 및 장치는 온도가 높아질수록 벽전압레벨이 상승함에 따라 고전위 스캔전압(Vsc)과 벽전압의 전위차가 줄어들게 되므로 온도가 높아질수록 낮은 전압으로 어드레스방전을 일으킬 수 있을뿐 아니라 과도한 고전위 스캔전압(Vsc)과 벽전압의 전압차로 인한 오방전을 방지할 수 있게 된다.

상술한 바와 같이, 본 발명에 따른 PDP의 구동방법 및 장치는 스캔구동부의 스위치의 턴-온/턴-오프시점을 검출하는 바이어스회로의 출력을 발생하기 위한 비교기의 기준전압을 시간이 지남에 따라 전압레벨이 상승하는 적분파형으로 설정하게 된다. 그 결과, 본 발명에 따른 PDP의 구동방법 및 장치는 고온환경에서 셋다운전압의 하한전압을 적응적으로 가변시켜 고온환경에서 어드레스 구동을 안정화시킴과 아울러 오방전을 방지할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 전극배치를 개략적으로 나타내는 평면도이다.

도 2는 256 계조를 구현하기 위한 8 비트 디폴트 코드의 프레임 구성을 나타내는 도면이다.

도 3은 종래의 PDP를 구동하기 위한 구동 파형을 나타내는 파형도이다.

도 4는 종래의 스캔전극 구동회로를 나타내는 회로도이다.

도 5는 도 4에 도시된 스캔전극 구동회로로부터의 출력신호들을 나타내는 파형도이다.

도 6은 종래의 하강 램프파형에서 고온에 의한 기울기 변화를 나타내는 파형도이다.

도 7은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 스캔전극 구동회로를 나타내는 회로도이다.

도 8은 도 7에 도시된 스캔전극 구동회로로부터의 출력신호들을 나타내는 파형도이다.

도 9는 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동방법 및 장치에 의해 적응적으로 가변되는 셋다운전압의 하한전압과 그 시점을 나타내는 파형도이다.

< 도면의 주요 부분에 대한 부호의 설명 >

41,71 : 스캔 구동부 42,72 : 바이어스 검출부

43,73 : 구동 IC 44,74 : 비교기

75 : 적분회로

Claims (9)

1. 하강 기울기의 셋다운전압을 셀에 인가하여 상기 셀의 방전특성을 초기화하는 단계와,

   상기 셋다운전압을 검출하는 단계와,

   시간이 지남에 따라 상승하는 기준전압을 설정하는 단계와,

   상기 검출된 전압과 상기 기준전압을 비교하여 상기 셋다운전압의 하한전압을 온도가 높아짐에 따라 높이는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
2. 삭제
3. 하강 기울기의 셋다운전압을 전극에 인가하여 셀의 방전특성을 초기화하는 전극구동부와,

   시간이 지남에 따라 상승하는 기준전압을 발생하는 기준전압 발생부와,

   상기 셋다운전압을 검출하고 상기 검출된 셋다운전압을 상기 기준전압과 비교하여 상기 셋다운전압의 하한전압을 제어하는 바이어스부를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
4. 삭제
5. 제 3 항에 있어서,

   상기 전극구동부는 셋다운전압을 공급한 후에 상기 플라즈마 디스플레이 패널을 스캐닝하기 위한 스캔펄스를 상기 전극에 공급하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
6. 제 5 항에 있어서,

   상기 전극구동부는 상기 하한전압까지 상기 셋다운전압이 떨어진 다음에 상기 스캔펄스를 상기 전극에 공급하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
7. 제 3 항에 있어서,

   상기 바이어스부는,

   구형파를 발생하는 구형파 발생기와,

   상기 구형파를 적분하여 상기 기준전압을 발생하는 적분회로와,

   상기 셋다운전압을 검출하는 전압검출부와,

   상기 기준전압과 상기 전압검출부에 의해 검출된 셋다운전압을 비교하여 상기 전극구동부를 제어하기 위한 제어신호를 발생하는 비교기를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
8. 제 7 항에 있어서,

   상기 적분회로는 상기 구형파 발생기와 상기 비교기의 입력단자에 접속된 저항과,

   상기 비교기의 입력단자와 저전위 전압원 사이에 접속된 캐패시터를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
9. 제 7 항에 있어서,

   상기 전압검출부는 상기 셋다운전압이 입력되고 출력단이 상기 비교기의 제2 입력단자에 접속된 분압저항회로인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.