KR100472352B1 - 플라즈마 디스플레이 패널 및 그 구동방법 - Google Patents

플라즈마 디스플레이 패널 및 그 구동방법 Download PDF

Info

Publication number
KR100472352B1
KR100472352B1 KR10-2001-0071786A KR20010071786A KR100472352B1 KR 100472352 B1 KR100472352 B1 KR 100472352B1 KR 20010071786 A KR20010071786 A KR 20010071786A KR 100472352 B1 KR100472352 B1 KR 100472352B1
Authority
KR
South Korea
Prior art keywords
discharge
electrode lines
lines
data electrode
data
Prior art date
Application number
KR10-2001-0071786A
Other languages
English (en)
Other versions
KR20030041055A (ko
Inventor
안성용
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0071786A priority Critical patent/KR100472352B1/ko
Publication of KR20030041055A publication Critical patent/KR20030041055A/ko
Application granted granted Critical
Publication of KR100472352B1 publication Critical patent/KR100472352B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/26—Address electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38—Dielectric or insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/42—Fluorescent layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 듀얼주사로 어드레스기간을 단축시킬 수 있게 하는 플라즈마 디스플레이 패널과 그 구동방법을 제공하는 것이다.
본 발명의 플라즈마 디스플레이 패널은 제1 기판 상에 나란하게 배치된 다수의 유지 전극라인군과; 상기 제1 기판과 대면하는 제2 기판 상에 상기 유지 전극라인군과 교차하게 배치된 스트라이프 형태의 다수의 데이터 전극라인들과; 상기 제1 및 제2 기판 사이에 형성되어 방전가스가 충진되는 방전셀들을 구획하기 위한 격벽들을 구비한다. 상기 데이터 전극라인들은 상기 방전셀과 상기 격벽의 하부를 일정단위로 번갈아가며 배치된다. 상기 방전셀들은 상기 유지 전극라인군과 상기 방전셀에 형성된 데이터 전극라인과의 교차부마다 마련되어지고 상기 격벽에 의해 벌집 모양으로 배치된다.

Description

플라즈마 디스플레이 패널 및 그 구동방법{PLASMA DISPLAY PANEL AND METHOD OF DRIVING THE SAME}
본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 어드레스 기간을 단축시켜 방전유지 기간을 충분히 확보할 수 있게 하는 플라즈마 디스플레이 패널 및 그 구동 방법에 관한 것이다.
최근, 평판 디스플레이 장치로서 대형패널의 제작이 용이한 플라즈마 디스플레이 패널(Plasma Display Panel; 이하, PDP라 한다)이 주목받고 있다. PDP는 통상 디지털 비디오데이터에 따라 화소들 각각의 방전기간을 조절함으로써 화상을 표시하게 된다. 이러한 PDP로는 도 1에 도시된 바와 같이 3전극을 구비하고 교류전압에 의해 구동되는 교류형 PDP가 대표적이다.
도 1은 통상적으로 교류(AC)형 PDP에 매트릭스 형태로 배열되어진 방전셀 구조를 도시한다. 방전셀(30)은 상부기판(10) 상에 순차적으로 형성되어진 유지전극쌍(Y, Z), 상부 유전체층(14) 및 보호막(16)을 가지는 상판과, 하부기판(18) 상에 순차적으로 형성되어진 데이터전극(X), 하부 유전체층(22), 격벽(24) 및 형광체층(26)을 가지는 하판과, 상판과 하판 사이에 마련되어 방전가스가 충진된 방전공간을 구비한다.
상부기판(10)과 하부기판(18)은 격벽(24)에 의해 평행하게 이격된다. 유지전극쌍(Y, Z) 각각은 상대적으로 넓은 폭을 가지며 가시광 투과를 위한 투명전극(12)과, 상대적으로 좁은 폭을 가지며 투명전극(12)의 저항성분을 보상하기 위한 금속전극(13)으로 이루어진다. 이러한 유지전극쌍(Y, Z)은 주사전극(Y) 및 유지전극(Z)으로 구성된다. 주사전극(Y)은 패널 주사를 위한 주사신호와 방전유지를 위한 유지신호를 주로 공급하고, 유지전극(Z)은 유지신호를 주로 공급한다. 상부 유전체층(14)과 하부 유전체층(22)에는 방전으로 발생된 전하들이 축적된다. 보호막(16)은 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지하여 PDP의 수명을 늘릴 뿐만 아니라 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다. 이러한 유전체층(14, 22)과 보호막(16)은 외부에서 인가되는 방전전압을 낮출 수 있게 한다. 데이터전극(X)은 상기 유지전극쌍(Y, Z)과 교차하게 형성된다. 이 데이터전극(X)은 디스플레이되어질 셀들을 선택하기 위한 데이터신호를 공급한다. 격벽(24)은 데이터전극(X)과 나란하게 형성되어 방전에 의해 생성된 자외선이 인접한 셀에 누설되는 것을 방지한다. 형광체층(26)은 하부 유전체층(22) 및 격벽(24)의 표면에 도포되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 그리고, 가스방전을 위한 He 또는 Xe 혼합 가스와 같은 불활성 가스가 상하판 사이의 방전공간에 봉입된다.
이러한 구조의 PDP 셀은 데이터전극(X)과 주사전극(Y) 사이의 대향방전에 의 해 선택된 후 유지전극쌍(Y, Z) 사이의 면방전에 의해 방전을 유지하게 된다. PDP 셀에서는 유지방전시 발생되는 자외선에 의해 형광체(26)가 발광함으로써 가시광이 셀 외부로 방출되게 된다. 이 결과, 셀들을 가지는 PDP는 화상을 표시하게 된다. 이 경우, PDP는 비디오데이터에 따라 셀의 방전유지기간, 즉 유지방전 횟수를 조절하여 영상 표시에 필요한 계조(Gray Scale)를 구현하게 된다.
도 2는 도 1에 도시된 방전셀들이 매트릭스 형태로 배열되는 PDP의 일부분을 도시한 평면도이다.
도 2에서 방전셀들(30)은 주사 전극라인들(Yi-1, Yi, Yi+1), 유지 전극라인들(Zi-1, ZI, Zi+1) 및 데이터 전극라인들(X)의 교차지점마다 구성된다. 주사 전극라인들(Yi-1, Yi, Yi+1)은 주사펄스와 유지펄스를 공급하여 방전셀들(30)이 라인 단위로 주사되게 함과 아울러 방전셀들(30)에서 방전이 유지되게 한다. 유지 전극라인들(Zi-1, ZI, Zi+1)은 공통적으로 유지펄스를 공급하여 상기 주사 전극라인들(Yi-1, Yi, Yi+1)과 함께 방전셀들(30)에서 방전이 유지되게 한다. 데이터 전극라인들(X1 내지 Xn)은 상기 주사펄스와 동기되는 데이터펄스를 라인단위로 공급하여 데이터펄스의 논리값에 따라 방전셀들(30)이 선택되게 한다. 방전셀들(30) 각각은 적, 녹, 청 서브화소(R, G, B) 각각에 해당되는 것으로, 나란하게 배치된 적, 녹, 청 3개의 서브화소(R, G, B)가 조합으로 하나의 화소가 구현된다.
이러한 PDP의 구동방법으로는 어드레스기간과 디스플레이기간, 즉 방전유지기간으로 분리되어 구동되게 하는 ADS(Address and Display Separation) 구동방법이 대표적이다. ADS 구동방법에서는 도 3에 도시된 바와 같이 한 프레임(1F)을 n 비트 예를 들면, 8비트 영상 데이터의 각 비트에 해당하는 8개의 서브필드(SF1 내지 SF8)로 분할하고, 각 서브필드(SF1 내지 SF8)를 다시 리셋기간(RPD) 및 어드레스기간(APD)과 유지기간(SPD)으로 분할한다. 리셋기간(RPD)은 다음에 어드레싱이 가능하게 초기조건을 형성한다. 다시 말하여, 리셋기간(RPD)은 각 셀이 균일한 밝기를 가지는 안정적인 동작을 하기 위해 어드레스기간(APD) 직전에 벽전하가 재현성있게 일정한 상태를 가지게 한다. 어드레스기간(APD)은 데이터펄스에 따라 켜져야 할 셀들과 꺼져야 할 셀들을 선택한다. 유지기간(SPD)은 어드레스기간(APD)에서 켜져 있는 셀들에 대한 방전이 유지되게 한다. 각 서브필드(SF1 내지 SF8)의 리셋기간(RPD) 및 어드레스기간(APD)은 동일하고 유지기간(SPD)에 2 0 :2 1 :2 2 :…:2 n-1 비율의 가중치를 부여하여 그 유지기간들(SPD)의 조합에 의해 계조를 표현하게 된다.
도 4는 도 2에 도시된 PDP를 하나의 서브필드 기간동안 구동하기 위한 구동파형도이다.
리셋기간(RPD)에서 주사 전극라인(Yi-1, Yi, Yi+1)에 리셋펄스(RP)가 공급된다. 리셋펄스(RP)는 램프파 형태로 셋업(Set-up) 기간에서는 전압이 증가하고 셋다운(Set-down) 기간에서는 전압이 감소하는 형태를 가진다. 이러한 리셋펄스(RP)에 의해 셋업기간에서 리셋방전이 발생되어 주사 전극라인(Yi-1, Yi, Yi+1)과 유지전극라인(Zi-1, Zi, Zi+1) 주위의 상부 유전층(18)에 벽전하가 형성된다. 이어서, 리셋펄스(RP)의 셋다운기간에서 감소하는 전압에 의해 하전입자들이 부분적으로 소 거되어 벽전하가 오방전을 일으키지 않으면서 다음의 어드레스방전에 도움을 줄 정도로 감소하게 된다. 이 벽전하 감소를 위하여, 리셋펄스(RP)의 셋다운기간에서 유지 전극라인(Zi-1, Zi, Zi+1)에 정극성(+)의 직류전압(Vs)을 공급한다. 이 정극성(+)의 직류전압(Vs)에 대하여 리셋펄스(RP)는 서서히 감소하는 형태로 공급되므로 셋다운기간에서 주사 전극라인(Yi-1, Yi, Yi+1)이 유지 전극라인(Zi-1, Zi, Zi+1)에 대하여 상대적인 부극성(-)이 됨으로써, 즉 극성이 반전됨으로써 셋업기간에 생성된 벽전하들이 감소하게 된다.
어드레스기간(APD)에서 주사 전극라인(Yi-1, Yi, Yi+1)에 순차적으로 주사펄스(SP)가 공급되고 그 주사펄스(SP)에 동기되어 데이터 전극라인(X)에 데이터펄스(DP)가 공급됨으로써 어드레스방전이 발생하게 된다. 이 어드레스방전으로 형성된 벽전하는 다른 방전셀들이 어드레스되는 기간동안(APD) 유지된다.
유지기간(SPD)의 시작부에서 주사 전극라인(Yi-1, Yi, Yi+1)에 상대적으로 넓은 펄스폭을 가지는 유지펄스(SUSPy) 공급하여 어드레스기간(APD)에서 충분히 벽전하가 형성된 방전셀들에서 유지방전이 개시되게 한다. 이어서, 유지 전극라인(Zi-1, Zi, Zi+1)과 주사 전극라인(Yi-1, Yi, Yi+1)에 교번적으로 유지펄스(SUSPz, SUSPy)를 공급하여 유지기간(SPD) 동안 유지방전이 유지되게 한다.
소거기간(EPD)에서 유지 전극라인(Zi-1, Zi, Zi+1)에 공통적으로 소거펄스(EP)가 공급되어 유지되던 방전이 소멸되게 한다.
이러한 ADS 구동방법의 어드레스기간(APD)에서는 데이터펄스(DP)에 따른 기입방전을 발생시켜 다음의 유지방전에 필요한 벽전하를 충분히 형성하기 위해 약 3 ㎲ 이상의 기간이 요구된다. 이에 따라, 주사펄스와 데이터펄스는 약 3㎲ 이상의 펄스폭을 가져야 하므로 어드레스기간이 길어져 상대적으로 유지기간이 부족하게 됨으로써 휘도가 낮은 문제점이 있다. 나아가, 고해상도 화상을 구현하는 경우에는 어드레스기간은 더욱 증대되게 되므로 유지기간 부족으로 계조구현이 불가능해지는 문제점이 있다. 예를 들어, 1280×1024의 해상도에서 적·녹·청(RGB)의 서브 화소셀, 256 계조(8 bits), 60Hz의 프레임 주파수를 고려하면, 처리되어야 하는 데이터양은 초당 1.75Gbits(1024×1280×3×8×60), 매 프레임(NTSC 방식의 영상신호인 경우 16.67ms)당 30Mbits(1024×1280×3×8), 데이터전극라인당 30Kbits(1280×3×8)이며, 해상도가 높아질수록 처리되어야 하는 데이터양은 현저하게 증가된다. 이에 따라, 해상도가 높아지는 경우 종래의 어드레스 방법으로는 제한된 시간 내에 모든 데이터가 표시되는 것이 불가능하게 된다.
따라서, 본 발명의 목적은 듀얼주사로 어드레스기간을 단축시킬 수 있게 하는 PDP와 그 구동방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 PDP는 제1 기판 상에 나란하게 배치된 다수의 유지 전극라인군과; 상기 제1 기판과 대면하는 제2 기판 상에 상기 유지 전극라인군과 교차하게 배치된 스트라이프 형태의 다수의 데이터 전극라인들과; 상기 제1 및 제2 기판 사이에 형성되어 방전가스가 충진되는 방전셀들을 구획하기 위한 격벽들을 구비한다. 상기 데이터 전극라인들은 상기 방전셀과 상기 격벽의 하부를 일정단위로 번갈아가며 배치된다. 상기 방전셀들은 상기 유지 전극라인군과 상기 방전셀에 형성된 데이터 전극라인과의 교차부마다 마련되어지고 상기 격벽에 의해 벌집 모양으로 배치된다. 2m개의 상기 데이터 전극라인들은 m개의 방전셀들로 구성되는 수평라인마다 상기 방전영역과 상기 격벽의 하부를 번갈아가면서 배치된다. 상기 수평라인들 중 기수번째 수평라인에는 상기 데이터 전극라인들 중 기수번째 데이터 전극라인들이 상기 방전영역에, 우수번째 데이터 전극라인들이 상기 격벽의 하부에 위치하게 된다. 우수번째 수평라인에는 상기 우수번째 전극라인들이 상기 방전영역에, 상기 기수번째 데이터 전극라인들이 상기 격벽 하부에 위치한다. 상기 방전셀들 각각은 적, 녹, 청색 서브화소 각각에 해당된다. 상기 서브화소들 중 동일색 서브화소들은 사선방향으로 배열된다. 상기 데이터 전극라인 중 상기 방전영역에 형성되는 부분과 상기 격벽 하부에 형성되는 부분이 동일한 선폭과 두께를 갖는다. 상기 데이터 전극라인 중 상기 방전영역에 형성된 부분은 상기 격벽 하부에 형성된 부분 보다 선폭 및 두께 중 적어도 하나가 크다. 상기 PDP는 상기 유지 전극라인군이 형성된 제1 기판과, 상기 데이터 전극라인들이 형성된 제2 기판 상에 각각 형성되어 상기 방전공간에서의 방전으로 발생된 하전입자들을 축적하는 제1 및 제2 유전체층과; 상기 제1 유전체층을 보호하기 위해 형성된 보호막과; 상기 제2 유전체층 및 상기 격벽의 표면에 형성되어 상기 방전공간에서의 방전으로 발생된 자외선에 의해 가시광을 방출하는 형광체를 추가로 구비한다. 상기 PDP의 구동방법은 상기 방전셀들을 초기화하는 리셋 단계와; 상기 방전셀들로 구성된 수평라인들 중 2개씩의 수평라인 단위로 어드레스방전이 발생되게 하는 어드레스 단계와; 상기 어드레스 방전이 발생되어진 방전셀들에서만 방전이 유지되게 하는 방전유지단계를 포함한다. 상기 PDP의 구동방법은 상기 유지 단계에 이어서 상기 모든 방전셀들에 소거펄스를 공급하여 벽전하를 모두 소거하는 소거 단계를 더 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예들을 도 5 내지 도 8을 참조하여 상세히 설명하기로 한다.
도 5는 본 발명에 따른 PDP의 일부분을 도시한 평면도이다. 도 5의 PDP는 나란하게 형성된 주사전극라인들(Yi-1, Yi, Yi+1) 및 유지 전극라인들(Zi-1, Zi, Zi+1)로 구성된 유지전극군과, 유지전극군과 교차하게 배열된 격벽(36)들과, 수평라인 단위로 교번적으로 격벽들(36) 사이 및 격벽들(36)의 하부를 따라 구부러진 데이터 전극라인들(X)을 구비한다.
주사 전극라인들(Yi-1, Yi, Yi+1)과 유지 전극라인들(Zi-1, Zi, Zi+1) 각각은 상대적으로 넓은 폭을 갖는 투명전극(32)과, 상대적으로 좁은 폭을 가지며 투명 전극(32)의 하부에 형성되는 금속전극(34)으로 구성된다. 주사 전극라인들(Yi-1, Yi, Yi+1)은 주사펄스와 유지펄스를 공급하여 방전셀들이 듀얼라인 단위로 주사되게 함과 아울러 어드레스기간에서 선택된 방전셀들에서 방전이 유지되게 한다. 유지 전극라인들(Zi-1, Zi, Zi+1)은 공통적으로 유지펄스를 공급하여 상기 주사 전극라인들(Yi-1, Yi, Yi+1)과 함께 방전셀들에서 방전이 유지되게 한다.
격벽들(36)은 유지전극군과 직교하게끔 스트라이프 형태로 형성되어, 수평방향으로 인접한 방전셀들간의 간섭을 방지하게 된다.
데이터 전극라인들(X)은 방전셀로 구성되는 수평라인마다 격벽들(36) 사이, 즉 방전 영역과 격벽들(36) 하부를 번갈아가면서 연속되어 형성된다. 다시 말하여, 데이터 전극라인(X)이 i-1번째 수평라인(Li-1)에서는 방전 영역에 위치한 경우 그 다음 라인인 i번째 수평라인(Li)에서는 격벽(36)과 중첩되어 그 하부에 위치하게 된다. 이렇게 수평라인마다 방전영역과 격벽(36) 하부로 교번되는 데이터 전극라인(X)의 위치는 수평라인들을 진행함에 따라 반복된다. 이에 따라 데이터 전극라인들(X)의 갯수는 종래 대비 2배로 증가하게 된다. 이 결과 수직 방전셀라인들 각각은 종래에 하나의 데이터 전극라인(X)을 통해 데이터전압신호를 공급받는 것과는 달리 2개의 데이터 전극라인들(X)을 통해 데이터전압신호를 공급받게 된다.
예를 들면, 이러한 데이터 전극라인들(X) 중 기수번째 데이터 전극라인들(Xodd)은 기수번째 수평라인들(Lodd)을 구성하는 방전셀들에 데이터전압신호를 공급하게 된다. 동시에 우수번째 데이터 전극라인들(Xeven)은 우수번째 수평라인들(Leven)을 구성하는 방전셀들에 데이터 전압신호를 공급하게 된다. 다시 말하여 상하로 인접한 기수번째 수평라인(Lodd)과 우수번째 수평라인(Leven)의 방전셀들은 기수번째 데이터 전극라인들(Xodd)과, 우수번째 데이터 전극라인들(Xeven)을 통해 신호간섭 없이 동시에 데이터 전압신호를 공급받게 된다. 여기서, 하나의 수직라인에 포함되는 기수번째 및 우수번째 데이터 전극라인(Xodd, Xeven)은 동일한 색 데이터신호를 공급하게 된다. 결과적으로 상하로 인접한 2개의 수평라인에서 동시에 어드레스방전이 발생되게 하는 듀얼 주사이 가능하게 되므로 어드레스시간을 종래대비 1/2로 줄일 수 있게 된다. 이 경우 데이터 전극라인(X)의 선폭 또는 두께는 방전영역에서나 격벽(36) 하부에서도 동일하게 설정되거나, 방전효율을 높이기 위하여 방전영역에 위치하는 부분이 격벽(36) 하부에 위치하는 부분 보다 큰 선폭 또는 두께를 가지게 설정된다.
이러한 구조를 갖는 주사 전극라인들(Yi-1, Yi, Yi+1) 및 유지 전극라인들(Zi-1, Zi, Zi+1)과 데이터 전극라인들(X)의 교차부마다 바련되는 방전셀들 각각은 적, 녹, 청 서브화소(R, G, B) 각각에 해당되고, 나란하게 배치된 적, 녹, 청 3개의 서브화소(R, G, B)가 조합으로 하나의 화소가 구현된다. 그리고, 적, 녹, 청 서브화소들(R, G, B) 각각은 수직라인이 동일색 서브화소들로 구성되게끔 스트라이프 형태로 배치된다.
도 6은 도 5에 도시된 PDP를 A-A'선을 따라 절단하여 도시한 단면도이다. 도 6에 도시된 PDP는 상부기판(38) 상에 순차적으로 형성되어진 유지 전극라인(32, 34), 상부 유전체층(40) 및 보호막(42)을 가지는 상판과, 하부기판(44) 상에 순차적으로 형성되어진 데이터 전극라인(X), 하부 유전체층(46), 격벽(36) 및 형광체층(48)을 가지는 하판과, 상판과 하판 사이에 마련되어 방전가스가 충진된 방전공간을 구비한다.
상부기판(38)과 하부기판(44)은 격벽(36)에 의해 평행하게 이격된다. 유지 전극라인(32, 34)은 가시광 투과를 위한 투명전극(32)과, 투명전극(34)의 저항성분을 보상하기 위한 금속전극(34)으로 이루어진다. 상부 유전체층(40)과 하부 유전체층(46)에는 방전으로 발생된 전하들이 축적된다. 보호막(42)은 스퍼터링에 의한 상부 유전체층(40)의 손상을 방지하여 PDP의 수명을 늘릴 뿐만 아니라 2차 전자의 방출 효율을 높이게 된다. 보호막(42)으로는 통상 산화마그네슘(MgO)이 이용된다. 이러한 유전체층(40, 46)과 보호막(42)은 외부에서 인가되는 방전전압을 낮출 수 있게 한다. 격벽(36)은 데이터 전극라인(X)과 나란하게 형성되어 방전으로 생성된 자외선이 인접한 셀에 누설되는 것을 방지한다. 데이터 전극라인(X)은 방전영역과 격벽들(36) 하부에 교번하여 위치함에 따라 단면구조에서는 방전영역과 격벽(36) 하부에 모두 존재하게 된다. 여기서, 데이터 전극라인(X) 중 방전영역에 위치하는 부분이 격벽(36)의 하부에 위치하는 부분과 선폭 또는 두께가 동일하게 설정되거나, 방전영역에 위치하여 어드레스방전에 이용되는 부분이 격벽(36)의 하부에 위치하는 부분 보다 큰 선폭 또는 두께를 갖게끔 설정될 수 있다. 형광체층(48)은 하부 유전체층(46) 및 격벽(36)의 표면에 도포되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 그리고, 가스방전을 위한 He 또는 Xe 혼합 가스와 같은 불활성 가스가 상하판 사이의 방전공간에 봉입된다.
도 7은 도 5에 도시된 PDP 구동방법을 설명하기 위한 구동파형도이다.
도 7에 있어서, 리셋기간(RPD)에서 전면 기입방전 동작을 위하여 모든 주사 전극라인(Yi-1, Yi, Yi+1)은 Vs의 전압에서 스텝을 가지고 피크전압이 Vr인 램프펄스로 구성된 리셋펄스(RP)가 공급된다. 리셋펄스(RP)의 셋업기간에서 증가하는 전압에 의해 빛의 양을 최소화하면서 전면 기입방전이 발생되어 주사 전극라인(Yi-1, Yi, Yi+1)과 유지 전극라인(Zi-1, Zi, Zi+1) 주위의 상부 유전층(40)에 벽전하가 형성된다. 이어서 리셋펄스(RP)의 셋다운기간에서 감소하는 전압에 의해 하전입자들이 부분적으로 소거되어 벽전하가 오방전을 일으키지 않으면서 다음의 어드레스방전에 도움을 줄 정도로 감소하게 된다. 리셋펄스(RP)의 셋다운기간에서 벽전하량 조절을 위하여 유지 전극라인(Zi-1, Zi, Zi+1)에 소정의 정극성(+)의 직류전압을 공급한다.
어드레스기간(APD)에서 주사 전극라인 2개씩 단위로 주사펄스(SP)가 공급되고 그 주사펄스(SP)에 동기되어 서로 다른 데이터 전극라인들(X)을 통해 2라인분의 데이터펄스(DP)가 공급됨으로써 어드레스방전이 발생하게 된다. 예를 들어, 1수평주기동안(1H) 기수번째인 i번째 주사 전극라인(Yi)과 우수번째인 i+1번째 주사 전극라인(Yi+1)에 동시에 주사펄스(SP)가 공급된다. 이와 동시에, 데이터라인들(X) 중 i번째 수평라인(Li)의 방전영역에 위치하는 기수번째 데이터라인들(Xodd)을 통해 i번째 수평라인분(Li)의 데이터신호가 공급됨과 아울러, i+1번째 수평라인(Li+1)의 방전영역에 위치하는 우수번째 데이터라인들(Xeven)을 통해 i+1번째 수평라인분(Li+1)의 데이터신호가 공급된다. 이에 따라 상하로 인접한 i번째 수평라인(Li)과 i+1번째 수평라인(Li+1)에서 동시에 데이터신호의 논리값에 따른 어드레스방전이 발생하게 된다. 이 어드레스방전으로 형성된 벽전하는 다른 방전셀들이 상기와 같이 듀얼주사으로 어드레스되는 기간(APD)동안 유지된다. 이러한 듀얼주사으로 인하여 어드레스기간(APD)은 종래대비 1/2로 줄어들게 된다.
유지기간(SPD)의 시작부에서 주사 전극라인들(Yi-1, Yi, Yi+1)에 상대적으로 넓은 펄스폭을 가지는 유지펄스(SUSPy)를 동시에 공급하여 어드레스기간(APD)에서 충분히 벽전하가 형성된 방전셀들에서 유지방전이 개시되게 한다. 이어서, 유지 전극라인들(Zi-1, Zi, Zi+1)과 주사 전극라인들(Yi-1, Yi, Yi+1)에 교번적으로 유지펄스(SUSPz, SUSPy)를 공급하여 유지기간(SPD) 동안 유지방전이 유지되게 한다.
이러한 유지기간(SPD)에 이은 소거기간(EPD)에서는 유지 전극라인들(Zi-1, Zi, Zi+1)에 소거펄스(EP)를 공급하여 소거방전을 일으킴으로써 방전이 유지되었던 방전셀에 존재하는 벽전하가 소거되게 한다.
이와 같이 본 발명에 따른 PDP에서는 데이터 전극라인들(X)이 수평라인마다 방전영역과 격벽(36) 하부를 번갈아가면서 위치함에 따라 듀얼주사이 가능하게 됨으로써 어드레스기간(APD)을 종래 대비 1/2로 줄일 수 있게 된다. 이렇게 줄어든 어드레스기간(APD) 만큼 방전유지기간(SPD)을 충분히 확보하여 휘도를 향상시킬 수 있게 된다. 나아가, 해상도가 증가하는 경우에도 방전유지기간(SPD)을 확보하여 계조구현이 가능하게 된다.
도 8은 본 발명의 제2 실시 예에 따른 PDP의 도 5는 본 발명에 따른 PDP의 일부분을 도시한 평면도이다. 도 8의 PDP는 나란하게 형성된 주사전극라인들(Yi-1, Yi, Yi+1) 및 유지 전극라인들(Zi-1, Zi, Zi+1)로 구성된 유지전극군과, 육각형 형 태로 형성된 격벽(54)들과, 격벽들(54) 사이 및 격벽들(54)의 하부를 따라 형성된 데이터전극라인들(X)을 구비한다.
주사 전극라인들(Yi-1, Yi, Yi+1)과 유지 전극라인들(Zi-1, Zi, Zi+1) 각각은 상대적으로 넓은 폭을 갖는 투명전극(50)과, 상대적으로 좁은 폭을 가지며 투명전극(50)의 하부에 형성되는 금속전극(52)으로 구성된다. 주사 전극라인들(Yi-1, Yi, Yi+1)은 주사펄스와 유지펄스를 공급하여 방전셀들이 듀얼라인 단위로 주사되게 함과 아울러 어드레스기간에서 선택된 방전셀들에서 방전이 유지되게 한다. 유지 전극라인들(Zi-1, Zi, Zi+1)은 공통적으로 유지펄스를 공급하여 상기 주사 전극라인들(Yi-1, Yi, Yi+1)과 함께 방전셀들에서 방전이 유지되게 한다.
격벽(54)은 육각형 구조로 형성되어 방전셀 각각이 벌집모양의 방전공간을 가지게 한다.
데이터 전극라인들(X)은 수평라인마다 방전영역과 격벽(54) 하부를 번갈아가면서 위치하게끔 곧은 스트라이프 형태로 형성된다. 다시 말하여, 데이터 전극라인(X)이 i-1번째 수평라인(Li-1)에서는 방전영역에 위치한 경우 그 다음 라인인 i번째 수평라인(Li)에서는 격벽(54)과 중첩되어 그 하부에 위치하게 된다. 이렇게 수평라인마다 방전영역과 격벽(54) 하부로 교번되는 데이터 전극라인(X)의 위치는 수평라인들을 진행함에 따라 반복된다. 이에 따라 데이터 전극라인들(X)의 갯수는 종래 대비 2배로 증가하게 된다. 이 결과 수직 방전셀라인들 각각은 종래에 하나의 데이터 전극라인(X)을 통해 데이터전압신호를 공급받는 것과는 달리 2개의 데이터 전극라인들(X)을 통해 데이터전압신호를 공급받게 된다.
예를 들면, 데이터 전극라인들(X) 중 기수번째 데이터 전극라인들(Xodd)은 기수번째 수평라인들(Lodd)을 구성하는 방전셀들에 데이터전압신호를 공급하게 된다. 동시에 우수번째 데이터 전극라인들(Xeven)은 우수번째 수평라인들(Leven)을 구성하는 방전셀들에 데이터 전압신호를 공급하게 된다. 다시 말하여 상하로 인접한 기수번째 수평라인(Lodd)과 우수번째 수평라인(Leven)의 방전셀들은 기수번째 데이터 전극라인들(Xodd)과, 우수번째 데이터 전극라인들(Xeven)을 통해 신호간섭 없이 동시에 데이터 전압신호를 공급받게 된다. 결과적으로 상하로 인접한 2개의 수평라인에서 동시에 어드레스방전이 발생되게 하는 듀얼 주사이 가능하게 되므로 어드레스시간을 종래대비 1/2로 줄일 수 있게 된다. 이 경우 데이터 전극라인(X)의 선폭 또는 두께는 방전영역에서나 격벽(54) 하부에서도 동일하게 설정되거나, 방전효율을 높이기 위하여 방전영역에 위치하는 부분이 격벽(54) 하부에 위치하는 부분 보다 큰 선폭 또는 두께를 가지게 설정된다.
이러한 구조를 갖는 주사 전극라인들(Yi-1, Yi, Yi+1) 및 유지 전극라인들(Zi-1, Zi, Zi+1)과, 방전영역에 위치하는 데이터 전극라인들(X)의 교차부마다 마련되는 방전셀들 각각은 적, 녹, 청 서브화소(R, G, B) 각각에 해당되고, 나란하게 배치된 적, 녹, 청 3개의 서브화소(R, G, B)가 조합으로 하나의 화소가 구현된다. 그리고 적, 녹, 청 서브화소들(R, G, B) 각각이 벌집모양을 가지고 인접 서브화소들과는 불요공간 없이 배치됨에 따라 동일색 서브화소들은 사선방향으로 위치하게 된다. 이에 따라 도 5에 도시된 PDP에서와 같이 동일색 서브화소들이 수직방향으로 위치한 경우와 달리 데이터라인들(X) 각각에 공급되는 데이터신호의 해당색이 수평라인마다 달라지게 된다.
상세히 하면, 도 5에 도시된 PDP와 같이 동일색 서브화소들이 수직방향을 따라 일렬로 배치된 경우 수직방향으로 연장되는 데이터라인들(X) 각각은 동일색 서브화소들만을 구동하게 되므로 수평주기마다 동일색 데이터신호를 공급하게 된다. 반면에, 도 8에 도시된 PDP와 같이 동일색 서브화소들이 사선방향으로 배치된 경우 수직방향으로 연속되는 데이터라인들(X) 각각은 서로 다른 색의 서브화소들을 구동하게 되므로 수평주기마다 색 데이터신호를 달리하여 공급하게 된다. 이 경우 듀얼주사되는 기수번째 수평라인(Lodd)을 구동하는 기수번째 데이터라인(Xodd)과 우수번째 수평라인(Leven)을 구동하는 우수번째 데이터라인(Xeven)은 동일색 데이터신호를 공급하게 된다. 예를 들어, 기수번째인 i번째 수평라인(Li)의 적색 서브화소(R)에 포함되는 기수번째 데이터라인(Xodd)과 우수번째인 i+1번째 수평라인(Li+1)의 적색 서브화소(R)에 포함되는 우수번째 데이터라인(Xeven)은 동일한 적색 데이터신호를 1수평주기동안 동시에 공급하게 된다.
이러한 구성을 가지는 PDP는 도 6에 도시된 단면도와 같이 상부기판(38) 상에 순차적으로 형성되어진 유지전극군의 투명전극(50) 및 금속전극(34), 상부 유전체층(40) 및 보호막(42)을 가지는 상판과, 하부기판(44) 상에 순차적으로 형성되어진 데이터 전극라인(X), 하부 유전체층(46), 격벽(54) 및 형광체층(48)을 가지는 하판과, 상판과 하판 사이에 마련되어 방전가스가 충진된 방전공간을 구비하게 된다. 그리고, 도 8에 도시된 PDP를 구동하기 위판 구동파형은 도 7에 도시된 바와 같다.
상세히 하면, 리셋기간(RPD)에서 주사 전극라인들(Yi-1, Yi, Yi+1)에 리셋펄스(RP)가 공급되어 셋업기간에서 모든 방전셀들에서 전면 기입방전이 발생한 후, 셋다운기간에서 벽전하가 오방전을 일으키지 않으면서 다음의 어드레스방전에 도움을 줄 정도로 감소하여 유지된다. 셋다운기간에서 벽전하량 조절을 위하여 유지 전극라인들(Zi-1, Zi, Zi+1)에는 소정의 직류전압이 공급된다.
어드레스기간(APD)에서 주사 전극라인 2개씩 단위로 주사펄스(SP)가 공급되고 그 주사펄스(SP)에 동기되어 서로 다른 데이터 전극라인들(X)을 통해 2라인분의 데이터펄스(DP)가 공급됨으로써 어드레스방전이 발생하게 된다. 예를 들어, 1수평주기동안(1H) 기수번째인 i번째 주사 전극라인(Yi)과 우수번째인 i+1번째 주사 전극라인(Yi+1)에 동시에 주사펄스(SP)가 공급된다. 이와 동시에, 데이터라인들(X) 중 i번째 수평라인(Li)의 방전영역에 위치하는 기수번째 데이터라인들(Xodd)을 통해 i번째 수평라인분(Li)의 데이터신호가 공급됨과 아울러, i+1번째 수평라인(Li+1)의 방전영역에 위치하는 우수번째 데이터라인들(Xeven)을 통해 i+1번째 수평라인분(Li+1)의 데이터신호가 공급된다. 이에 따라 i번째 수평라인(Li)과 i+1번째 수평라인(Li+1)에서 동시에 데이터신호의 논리값에 따른 어드레스방전이 발생하게 된다. 이 어드레스방전으로 형성된 벽전하는 다른 방전셀들이 상기와 같이 듀얼주사으로 어드레스되는 기간동안(APD) 유지된다. 이러한 듀얼주사으로 인하여 어드레스기간(APD)은 종래대비 1/2로 줄어들게 된다.
유지기간(SPD)의 시작부에서 주사 전극라인들(Yi-1, Yi, Yi+1)과 유지 전극라인들(Zi-1, Zi, Zi+1)에 상대적으로 넓은 펄스폭의 유지펄스(SUSPy)를 시작으로 교번적으로 유지펄스(SUSPz, SUSPy)를 공급하여 유지기간(SPD) 동안 유지방전이 유지되게 한다.
이러한 유지기간(SPD)에 이은 소거기간(EPD)에서는 유지 전극라인들(Zi-1, Zi, Zi+1)에 소거펄스(EP)를 공급하여 소거방전을 일으킴으로써 방전이 유지되었던 방전셀에 존재하는 벽전하가 소거되게 한다.
이와 같이 본 발명에 따른 PDP는 벌집모양의 격벽(54)과 수평라인마다 방전영역과 격벽(36) 하부를 번갈아가면서 위치하는 데이터 전극라인들(X)을 구비하여 듀얼주사이 가능하게 됨으로써 어드레스기간(APD)을 종래 대비 1/2로 줄일 수 있게 된다. 이렇게 줄어든 어드레스기간(APD) 만큼 방전유기기간(SPD)을 충분히 확보하여 휘도를 향상시킬 수 있게 된다. 나아가, 해상도가 증가하는 경우에도 방전유지기간(SPD)을 확보하여 계조구현이 가능하게 된다.
상술한 바와 같이, 본 발명에 따른 PDP 및 그 구동방법에서는 데이터 전극라인들이 수평라인마다 방전영역과 격벽 하부를 번갈아가면서 위치함에 따라 듀얼주사이 가능하게 됨으로써 어드레스기간을 종래 대비 1/2로 줄일 수 있게 된다. 이에 따라, 본 발명에 따른 PDP 및 그 구동방법에서는 줄어든 어드레스기간 만큼 방전유지기간(SPD)을 충분히 확보하여 휘도를 향상시킬 수 있게 된다. 나아가, 본 발명에 따른 PDP 및 그 구동방법에서는 해상도가 증가하는 경우에도 듀얼주사로 방전유지기간을 확보할 수 있게 되므로 충분한 계조구현이 가능하게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1은 통상적인 3전극 교류 면방전 방식의 PDP에 구성되는 셀을 나타내는 단면도.
도 2는 도 1에 도시된 셀들로 구성된 PDP의 전극배치도.
도 3은 도 2에 도시된 PDP를 구동하는 서브필드 구동방법에서의 프레임 구성도.
도 4는 도 2에 도시된 PDP의 구동파형도.
도 5는 본 발명의 실시 예에 따른 PDP의 전극배치도.
도 6은 도 5에 도시된 PDP를 A-A'선을 따라 절단하여 도시한 단면도.
도 7은 도 5에 도시된 PDP의 구동파형도.
도 8은 본 발명의 다른 실시 예에 따른 PDP의 전극배치도.
<도면의 주요부분에 대한 부호의 간단한 설명>
10, 38 : 상부기판 12, 32, 50 : 투명전극
13, 34, 52 : 금속전극 14, 40 : 상부 유전체층
16, 42 : 보호막 18, 44 : 하부기판
22. 46 : 하부 유전체층 24, 36, 54 : 격벽
26, 48 : 형광체 30 : 방전셀
Y : 주사전극 Z : 유지전극
X : 어드레스전극

Claims (14)

  1. 제1 기판 상에 나란하게 배치된 다수의 유지 전극라인군과;
    상기 제1 기판과 대면하는 제2 기판 상에 상기 유지 전극라인군과 교차하게 배치된 스트라이프 형태의 다수의 데이터 전극라인들과;
    상기 제1 및 제2 기판 사이에 형성되어 방전가스가 충진되는 방전셀들을 구획하기 위한 격벽들을 구비하고;
    상기 데이터 전극라인들은 상기 방전셀과 상기 격벽의 하부를 일정단위로 번갈아가며 배치되며;
    상기 방전셀들은 상기 유지 전극라인군과 상기 방전셀에 형성된 데이터 전극라인과의 교차부마다 마련되어지고 상기 격벽에 의해 벌집 모양으로 배치되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  2. 제 1 항에 있어서,
    2m개의 상기 데이터 전극라인들이 m개의 방전셀들로 구성되는 수평라인마다 상기 방전영역과 상기 격벽의 하부를 번갈아가면서 배치된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  3. 제 2 항에 있어서,
    상기 수평라인들 중 기수번째 수평라인에는 상기 데이터 전극라인들 중 기수 번째 데이터 전극라인들이 상기 방전영역에, 우수번째 데이터 전극라인들이 상기 격벽의 하부에 위치하게 되고,
    우수번째 수평라인에는 상기 우수번째 전극라인들이 상기 방전영역에, 상기 기수번째 데이터 전극라인들이 상기 격벽 하부에 위치하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  4. 삭제
  5. 삭제
  6. 제 1 항에 있어서,
    상기 방전셀들 각각은 적, 녹, 청색 서브화소 각각에 해당되고,
    상기 서브화소들 중 동일색 서브화소들이 사선방향으로 배열된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  7. 제 1 항에 있어서,
    상기 데이터 전극라인 중 상기 방전영역에 형성되는 부분과 상기 격벽 하부에 형성되는 부분이 동일한 선폭과 두께를 갖는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  8. 제 1 항에 있어서,
    상기 데이터 전극라인 중 상기 방전영역에 형성된 부분이 상기 격벽 하부에 형성된 부분 보다 선폭 및 두께 중 적어도 하나가 큰 것을 특징으로 하는 플라즈마 디스플레이 패널.
  9. 제 1 항에 있어서,
    상기 유지 전극라인군이 형성된 제1 기판과, 상기 데이터 전극라인들이 형성된 제2 기판 상에 각각 형성되어 상기 방전공간에서의 방전으로 발생된 하전입자들을 축적하는 제1 및 제2 유전체층과;
    상기 제1 유전체층을 보호하기 위해 형성된 보호막과;
    상기 제2 유전체층 및 상기 격벽의 표면에 형성되어 상기 방전공간에서의 방전으로 발생된 자외선에 의해 가시광을 방출하는 형광체를 추가로 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  10. 제1 기판 상에 나란하게 배치된 다수의 유지 전극라인군, 상기 제1 기판과 대면하는 제2 기판 상에 상기 유지 전극라인군과 교차하게 배치된 스트라이프 형태의 다수의 데이터 전극라인들, 상기 제1 및 제2 기판 사이에 형성되어 방전가스가 충진되는 방전셀들을 구획하기 위한 격벽들을 구비하고, 상기 데이터 전극라인들이은 상기 방전셀과 상기 격벽의 하부를 일정단위로 번갈아가며 배치되며, 상기 방전셀들이 상기 유지 전극라인군과 상기 방전셀에 형성된 데이터 전극라인과의 교차부마다 마련되어지고 상기 격벽에 의해 벌집 모양으로 배치되는 플라즈마 디스플레이 패널의 구동방법에 있어서,
    상기 방전셀들을 초기화하는 리셋 단계와;
    상기 방전셀들로 구성된 수평라인들 중 2개씩의 수평라인 단위로 어드레스방전이 발생되게 하는 어드레스 단계와;
    상기 어드레스 방전이 발생되어진 방전셀들에서만 방전이 유지되게 하는 방전유지단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  11. 제 10 항에 있어서,
    2m개의 상기 데이터 전극라인들이 m개의 방전셀들로 구성되는 수평라인마다 상기 방전영역과 상기 격벽의 하부를 번갈아가면서 배치되고;
    상기 어드레스 단계에서 상기 2개씩의 수평라인들 중 기수번째 수평라인에는 그들의 방전영역에 위치하는 기수번째 데이터 전극라인들에 의해 데이터신호가 공급됨과 동시에, 우수번째 수평라인에는 그들의 방전영역에 위치하는 우수번째 전극라인들에 의해 데이터신호가 공급되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  12. 삭제
  13. 제 10 항에 있어서,
    상기 방전셀들 각각에 해당되는 적, 녹, 청 서브화소들 중 동일색 서브화소들이 사선방향으로 배열되며;
    상기 데이터 전극라인들 각각에는 수평주기마다 다른색 데이터신호가 공급되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  14. 제 10 항에 있어서,
    상기 유지 단계에 이어서 상기 모든 방전셀들에 소거펄스를 공급하여 벽전하를 모두 소거하는 소거 단계를 더 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
KR10-2001-0071786A 2001-11-19 2001-11-19 플라즈마 디스플레이 패널 및 그 구동방법 KR100472352B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0071786A KR100472352B1 (ko) 2001-11-19 2001-11-19 플라즈마 디스플레이 패널 및 그 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0071786A KR100472352B1 (ko) 2001-11-19 2001-11-19 플라즈마 디스플레이 패널 및 그 구동방법

Publications (2)

Publication Number Publication Date
KR20030041055A KR20030041055A (ko) 2003-05-23
KR100472352B1 true KR100472352B1 (ko) 2005-02-21

Family

ID=29570058

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0071786A KR100472352B1 (ko) 2001-11-19 2001-11-19 플라즈마 디스플레이 패널 및 그 구동방법

Country Status (1)

Country Link
KR (1) KR100472352B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100482322B1 (ko) * 2001-12-28 2005-04-13 엘지전자 주식회사 플라즈마 디스플레이 패널의 고속 스캐닝 방법 및 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0644907A (ja) * 1992-04-23 1994-02-18 Nec Corp プラズマディスプレイパネル
US5852347A (en) * 1997-09-29 1998-12-22 Matsushita Electric Industries Large-area color AC plasma display employing dual discharge sites at each pixel site
JPH113050A (ja) * 1997-06-10 1999-01-06 Sony Corp プラズマアドレス表示装置
KR19990076410A (ko) * 1998-03-31 1999-10-15 손욱 플라즈마 표시장치
KR20020045487A (ko) * 2000-12-08 2002-06-19 추후제출 플라스마 디스플레이 패널 및 그 구동 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0644907A (ja) * 1992-04-23 1994-02-18 Nec Corp プラズマディスプレイパネル
JPH113050A (ja) * 1997-06-10 1999-01-06 Sony Corp プラズマアドレス表示装置
US5852347A (en) * 1997-09-29 1998-12-22 Matsushita Electric Industries Large-area color AC plasma display employing dual discharge sites at each pixel site
KR19990076410A (ko) * 1998-03-31 1999-10-15 손욱 플라즈마 표시장치
KR20020045487A (ko) * 2000-12-08 2002-06-19 추후제출 플라스마 디스플레이 패널 및 그 구동 방법

Also Published As

Publication number Publication date
KR20030041055A (ko) 2003-05-23

Similar Documents

Publication Publication Date Title
JP4768134B2 (ja) プラズマディスプレイ装置の駆動方法
US7227513B2 (en) Plasma display and driving method thereof
JP4089759B2 (ja) Ａｃ型ｐｄｐの駆動方法
KR100351464B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100421487B1 (ko) 플라즈마 디스플레이 패널의 구동방법
EP0923066B1 (en) Driving a plasma display panel
JP3594953B2 (ja) プラズマディスプレイパネル及びその駆動方法
KR20040010768A (ko) 화상표시장치 및 그 구동방법
KR100358696B1 (ko) 교류형 플라즈마 디스플레이 패널의 구동 방법
KR100472352B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
JP4498597B2 (ja) プラズマディスプレイパネル及びその駆動方法
JP2001166734A (ja) プラズマディスプレイパネルの駆動方法
KR100453165B1 (ko) 플라즈마 디스플레이 패널
KR100481215B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100456146B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100546582B1 (ko) 플라즈마 디스플레이 패널의 어드레스방법
KR100482339B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20060086775A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100667109B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100472370B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
US20060262042A1 (en) Method of driving plasma display panel (PDP)
KR100308047B1 (ko) 플라즈마 디스플레이의 격벽 형성방법
KR100373529B1 (ko) 플라즈마 디스플레이 패널 및 그구동방법
JP2001013916A (ja) プラズマディスプレイパネルの駆動方法及び装置
KR100468415B1 (ko) 플라즈마 디스플레이 패널의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091230

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee