KR100465491B1 - 종방향 트랜지스터 및 그 제조 방법 - Google Patents

종방향 트랜지스터 및 그 제조 방법 Download PDF

Info

Publication number
KR100465491B1
KR100465491B1 KR10-2002-0012246A KR20020012246A KR100465491B1 KR 100465491 B1 KR100465491 B1 KR 100465491B1 KR 20020012246 A KR20020012246 A KR 20020012246A KR 100465491 B1 KR100465491 B1 KR 100465491B1
Authority
KR
South Korea
Prior art keywords
type
buried layer
layer
collector
epitaxial layer
Prior art date
Application number
KR10-2002-0012246A
Other languages
English (en)
Other versions
KR20030072951A (ko
Inventor
김창균
이정환
Original Assignee
주식회사 케이이씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 케이이씨 filed Critical 주식회사 케이이씨
Priority to KR10-2002-0012246A priority Critical patent/KR100465491B1/ko
Publication of KR20030072951A publication Critical patent/KR20030072951A/ko
Application granted granted Critical
Publication of KR100465491B1 publication Critical patent/KR100465491B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor

Abstract

본 발명은 종방향 트랜지스터 및 그 제조 방법에 관한 것으로, 베이스 폭(Wb)을 용이하게 제어하여 고주파 특성 및 hfe특성을 향상시키고, 콜렉터 저항(Rc) 감소로 인해 콜렉터 전류(Ic) 구동 능력을 향상시킬 수 있도록, 대략 판상의 P형 섭스트레이트와; 상기 P형 섭스트레이트의 상면에 일정두께로 성장된 N-형 에피층과; 상기 P형 섭스트레이트 및 N-형 에피층 사이에 확산 형성된 N-형 매립층과; 상기 N-형 매립층과 N-형 에피층 사이에 확산 형성된 P++형 매립층과; 상기 P++형 매립층 상부의 N-형 에피층에 형성된 P형 웰과; 상기 P형 웰에 형성된 N+형 베이스 영역과; 상기 N+형 베이스 영역에 형성된 P+형 에미터 영역과; 상기 P+형 에미터 영역에 인접하여 상기 N+형 베이스에 형성된 N+형 베이스 콘택과; 상기 N-형 에피층에 형성되어 상기 P++형 매립층과 연결된 P+형 콜렉터 영역을 포함하여 이루어짐.

Description

종방향 트랜지스터 및 그 제조 방법{Vertical transistor and its manufacturing method}
본 발명은 종방향 트랜지스터 및 그 제조 방법에 관한 것으로, 더욱 상세하게 설명하면 베이스 폭(Wb)을 용이하게 제어하여 고주파 특성 및 hfe특성을 향상시키고, 콜렉터 저항(Rc) 감소로 인해 콜렉터 전류(Ic) 구동 능력을 향상시킬 수 있는 종방향 PNP 트랜지스터 및 그 제조 방법에 관한 것이다.
모놀리틱 IC 속에 반도체 공정을 통해 조립해 넣는 트랜지스터는 대부분이 NPN이며, 되도록 PNP를 사용하는 것을 피한 회로 구성으로 되어 있다. 이것은 PNP를 만들기 어렵기 때문이다. PNP 트랜지스터를 꼭 사용하여야 할 경우의 제조법에는 통상 2가지의 실용적인 방법이 있다. 그러나 P형 섭스트레이트를 콜렉터로 하는 PNP 트랜지스터는 콜렉터를 최저 전위로 하여야 하는 제약이 있고, 횡방향 트랜지스터로서 제조하는 PNP는 전류증폭률(hfe)을 높게 할 수 없는 단점이 있다.
종방향 PNP 트랜지스터는 모놀리틱 IC에 반도체 공정을 통해 조립하는 PNP 트랜지스터로 새로운 제조법이며, 횡방향 트랜지스터가 가로방향으로 동작하는데 대해 통상의 NPN 트랜지스터와 같이 세로 방향으로 동작하므로 종방향 트랜지스터라 한다.
도1은 이러한 종방향 PNP 트랜지스터(100')를 도시한 단면도이며, 이를 참조하여 종래의 구조를 설명하면 다음과 같다. 여기서 산화막, 에미터 전극, 콜렉터 전극 및 베이스 전극 등은 도시되어 있지 않으며 또한 설명도 생략한다.
도시된 바와 같이 P형 섭스트레이트(2') 상에 N-형 에피층(12')이 성장되어 있고, 상기 P형 섭스트레이트(2')와 N-형 에피층(12') 사이에는 안티몬(Sb) 등에 의해 N+형 매립층(4')이 형성되어 있고, 상기 N+형 매립층(4')과 N-형 에피층(12')에는 붕소(B) 등에 의해 P+형 매립층(6')이 더 형성되어 콜렉터로서 작용할 수 있도록 되어 있다. 또한, 상기 N-형 에피층(12') 표면으로부터는 중앙에 N+형 웰(N형 베이스)(16')이 형성되어 있고, 상기 N+형 웰(16') 내측에는 P+형 에미터 영역(18') 및 N+형 베이스 영역(19') 이 형성되어 있다. 여기서, 상기 N+형 웰(16')은 상대적으로 N-형 에피층(12)의 농도보다 높음으로써 에미터 영역에서 콜렉터 영역으로의 전류밀도가 증가하도록 하는 역할을 한다.
또한, 상기 N+형 웰(16')의 외주연에는 P+형 콜렉터 영역(14')이 상기 P+형 매립층(6')에 연결 형성되어 있다. 더불어, 상기 P+형 콜렉터 영역(14')의 외주연에는 P+형 격리층(10') 및 이 격리층(10')의 하부에 형성되어 상기 P형 섭스트레이트(2')와 연결되는 P+형 바텀 격리층(8')이 형성되어 있다. 물론, 상기 P+형 콜렉터 영역(14') 및 P+형 격리층(10')은 모두 같은 밀도의 P+형 영역으로 되어 있으며, 이는 동시에 형성된다.
이러한 종래의 종방향 PNP 트랜지스터(100')는 상술한 바와 같이 P형 섭스트레이트(2') 상에 깊이(W')가 얇은 N+형 매립층(4')이 형성되고, 상기 N+형 매립층(4')에 P+형 매립층(6')이 형성된다. 이때, 상기 P+형 매립층(6)의 외주연에는 P+형 바텀 격리층(8')이 형성되며, 이 바텀 격리층(8') 역시 상기 P+형 매립층(6')과 같은 방법 및 같은 농도로 형성된다.
이어서, 상기 P형 섭스트레이트(2')의 표면에는 일정 두께로 N-형 에피층(12')이 성장되며, 상기 N-형 에피층(12')의 성장 후에는 P+형 격리층(10') 및 P+형 콜렉터 영역(14')이 형성된다. 물론, 상기 P+형 격리층(10') 및 P+형 콜렉터 영역(14')은 동시에 형성되며, 상기 P+형 격리층(10')은 상기 바텀 격리층(8')과 연결된다. 또한, 상기 P+형 콜렉터 영역(14')은 상기 P+형 매립층(6')과 연결된다.
이어서, 상기 P+형 매립층(6')의 상부인 N-형 에피층(12') 표면에는 일정 깊이의 N+형 웰(16')이 확산 형성되며, 이 N+형 웰(16')은 상기 N-형 에피층(12')에 비해 상대적으로 고농도로 형성된다.
이어서, 상기 N+형 웰(16')에는 P+형 에미터 영역(18') 및 N+형 베이스영역(19')이 확산 또는 이온주입에 의해 형성됨으로써, 낱개의 종방향 PNP 트랜지스터(100')가 완성된다.
그러나, 이러한 종래의 종방향 트랜지스터(100')는 베이스폭(Wb)이 N+형 웰(16')에 의해 제어되는데, 상기 N+형 웰(16')과 N-형 에피층(12')과의 경계가 모호해서 상기 베이스폭(Wb)의 제어가 힘들고 따라서, 고주파 특성이 저하되는 동시에 공정상의 산포가 커지는 단점이 있다.
또한, 종래의 트랜지스터(100')는 N+형 매립층(4')으로서 안티몬(Sb)을 사용하는데, 상기 안티몬(Sb)은 확산정수가 작기 때문에 일정 깊이 이상으로 확산하기 위해 긴 시간이 필요하고 따라서 공정시간이 길어지는 단점이 있다.
또한, 이러한 N+형 매립층(4')은 그 농도가 높아서 콜렉터 영역으로 작용하게 될 P+형 매립층(6')을 중화(Compensation)시켜 콜렉터 저항(Rc)을 높이는 단점도 있다. 물론, 상기와 같이 콜렉터 저항(Rc)이 높아지면 콜렉터 전류(Ic)가 작아지고, 또한 콜렉터 에미터 전압(Vce)의 포화(Saturation) 전압값이 증가하여 소비전력이 커지는 문제를 유발한다.
한편, 콜렉터 영역으로 작용하게 될 P+형 매립층(6')은 바텀 격리층(8')과 동시에 같은 방법 및 밀도로 형성된다. 따라서 농도가 낮고 콜렉터 저항(Rc)을 높임으로써, 콜렉터 전류(Ic)를 향상시킬 수 없게 된다.
경우에 따라서는 P+형 매립층(6')의 농도를 높여 콜렉터 영역과 바텀 격리층이 동시에 사용되기도 하지만, 이후 공정인 N-형 에피층(12') 성장 공정시에 자동 도핑(Doping)으로 인한 N-형 에피층(12')의 질(Quality)을 저하시키고, 또한 N+형 매립층(4')의 깊이가 얇기 때문에 상기 고농도의 P+형 매립층(6')이 N+형 매립층(4')을 통과하여 P형 섭스트레이트(2')에까지 이를 수 있다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 본 발명의 목적은 베이스 폭(Wb)을 용이하게 제어하여 고주파 특성 및 hfe특성을 향상시키고, 콜렉터 저항(Rc) 감소로 인해 콜렉터 전류(Ic) 구동 능력을 향상시킬 수 있는 종방향 PNP 트랜지스터 및 그 제조 방법을 제공하는데 있다.
도1은 종래의 종방향 트랜지스터를 도시한 단면도이다.
도2는 본 발명에 의한 종방향 트랜지스터를 도시한 단면도이다.
도3a 내지 도3i는 본 발명에 의한 종방향 트랜지스터를 도시한 단면도이다.
- 도면중 주요 부호에 대한 설명 -
100; 본 발명에 의한 종방향 트랜지스터
2; P형 섭스트레이트 4; N-형 매립층
6; P++형 매립층 8; P+형 바텀 격리층
10; P+형 격리층 12; N-형 에피층
14; P+형 콜렉터 영역 16; N+형 베이스 영역
18; P+형 에미터 영역 19; N+형 베이스 콘택
상기한 목적을 달성하기 위해 본 발명에 의한 종방향 트랜지스터는 대략 판상의 P형 섭스트레이트와; 상기 P형 섭스트레이트의 상면에 일정두께로 성장된 N-형 에피층과; 상기 P형 섭스트레이트 및 N-형 에피층 사이에 확산 형성된 N-형 매립층과; 상기 N-형 매립층과 N-형 에피층 사이에 확산 형성된 P++형 매립층과; 상기 P++형매립층 상부의 N-형 에피층에 형성된 P형 웰과; 상기 P형 웰에 형성된 N+형 베이스 영역과; 상기 N+형 베이스 영역에 형성된 P+형 에미터 영역과; 상기 P+형 에미터 영역에 인접하여 상기 N+형 베이스 영역에 형성된 N+형 베이스 콘택과; 상기 N-형 에피층에 형성되어 상기 P++형 매립층과 연결된 P+형 콜렉터 영역을 포함하여 이루어진 것을 특징으로 한다.
또한, 상기한 목적을 달성하기 위해 본 발명에 의한 종방향 트랜지스터의 제조 방법은 대략 판상의 P형 섭스트레이트를 제공하는 단계와; 상기 P형 섭스트레이트의 중앙에는 N-형 매립층을 확산 형성하고, 상기 N-형 매립층에는 다시 일정깊이의 P++형 매립층을 확산 형성하는 단계와; 상기 P형 섭스트레이트, N-형 매립층 및 P++형 매립층의 상부에 N-형 에피층을 성장시키는 단계와; 상기 N-형 에피층의 표면에 P+형 콜렉터 영역을 형성하여 상기 P++형 매립층에 연결되도록 하는 단계와; 상기 P형 콜렉터 영역 내측인 N-형 에피층 표면에 일정깊이의 P형 웰을 형성하는 단계와; 상기 P형 웰 내측에 일정깊이의 N+형 베이스 영역을 형성하는 단계와; 상기 N+형 베이스 영역에 P+형 에미터 영역 및 N+형 베이스 콘택을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
상기와 같이 하여 본 발명에 의한 종방향 트랜지스터 및 그 제조 방법에 의하면, 베이스폭(Wb)이 N+형 베이스 영역에 의해 제어되는데, 상기 N+형 베이스 영역은 별도의 확산 공정에서 시간에 의해 제어됨으로써, 결국 상기 베이스폭의 제어가 용이하고 따라서 고주파 특성이 향상됨은 물론, 공정상의 산포가 작아지는 장점이 있다.
또한, N-형 매립층으로서 인(P)을 사용할 경우, 상기 인(P)은 확산정수가 크기 때문에 일정 깊이 이상으로 확산하는 시간이 짧고 따라서 공정시간이 단축되는 장점이 있다.
또한, 상기와 같이 인(P)으로 된 N-형 매립층은 그 농도가 작아서 콜렉터 영역으로 작용하게 될 P++형 매립층을 중화시키는 비율이 작아 결국 콜렉터 저항(Rc)을 낮추는 장점도 있다. 물론, 상기와 같이 콜렉터 저항(Rc)이 작아지면 콜렉터 전류(Ic)가 커지고, 또한 콜렉터 에미터 전압(Vce)의 포화 전압값이 감소하여 소비 전력이 저하되는 장점이 있다.
또한, 콜렉터 영역으로 작용하게 될 P++형 매립층은 P+형 바텀 격리층보다 농도가 높게 형성된다. 따라서, 따라서, 콜렉터 저항(Rc)을 낮추게 되고, 또한 콜렉터 전류(Ic)를 향상시키게 된다.
물론, N-형 매립층의 깊이가 크게 형성되기 때문에, 상기 N-형 매립층을 통과하지 않으면서도 고농도의 P++형 매립층이 존재할 수 있게 된다.
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도2는 본 발명에 의한 종방향 트랜지스터(100)를 도시한 단면도이다.
도시된 바와 같이 대략 판상의 단결정 실리콘인 P형 섭스트레이트(2)가 구비되어 있다. 상기 P형 섭스트레이트(2) 상면에는 N-형 에피층(12)이 형성되어 있고, 상기 P형 섭스트레이트(2)와 N-형 에피층(12)에는 일정깊이(W)의 N-형 매립층(4) 및 P++형 매립층(6)이 형성되어 있다. 즉, 저농도의 N-형 매립층(4)이 상기 P형 섭스트레이트(2)와 N-형 에피층(12)에 걸쳐 형성되고, 상기 N-형 매립층(4)과 N-형 에피층(12)에는 고농도의 P++형 매립층(6)이 형성되어 있다.
여기서, 상기 N-형 매립층(4)은 저농도의 인(P)이 확산 또는 이온주입법에 의해 형성된 것이고, 상기 P++형 매립층(6)은 통상의 붕소(B)가 확산 또는 이온주입법에 의해 형성된 것이다. 또한, 상기 N-형 매립층(4)의 깊이(W)는 종래에 비해 더욱 깊게 형성되어 있는데, 이것은 상기 인(P)의 확산정수가 더 크기 때문이며, 상기 N-형 매립층(4)의 깊이가 크기 때문에 상기 P++형 매립층(6)이 상기 N-형 매립층(4)을 지나서 상기 P형 섭스트레이트(2)에까지 확산되지 않는다.
한편, 상기 N-형 매립층(4) 및 P++형 매립층(6)의 외주연에는 P+형 바텀 격리층(8)이 형성되어 있으며, 이는 상기 P형 섭스트레이트(2) 및 N-형 에피층(12)쪽으로 확산 형성되어 있다. 또한, 상기 바텀 격리층(8)의 상부에는 P+형 격리층(10)이 형성되어 있으며, 이는 상기 바텀 격리층(8)과 연결되어 소자를 격리시키는 역할을 한다.
더불어, 상기 격리층(10)의 내측인 N형 에피층(12)에는 P+형 콜렉터 영역(14)이 형성되어 있으며, 상기 P+형 콜렉터 영역(14)은 상기 P++매립층(6)에 전기적으로 도전가능하게 되어 있다.
또한, 상기 P+형 콜렉터 영역(14)의 내측인 N-형 에피층(12)에는 일정 면적 및 깊이의 P형 웰(20)이 형성되어 있고, 상기 P형 웰(20)에는 N+형 베이스 영역(16)이 형성되어 있다. 더불어, 상기 N+형 베이스 영역(16)에는 P+형 에미터 영역(18) 및 N+형 베이스 콘택(19)이 형성되어 있다.
따라서, 이와 같은 본 발명에 의한 종방향 PNP 트랜지스터(100)는베이스폭(Wb)이 N+형 베이스 영역에 의해 제어됨으로써, 결국 상기 베이스폭의 제어가 용이하고 따라서 고주파 특성이 향상된다.
더불어, 확산정수가 큰 인(P)을 이용하여 N-형 매립층(4)을 형성함으로써, 일정 깊이(W) 이상으로 확산하는 시간이 짧고 따라서 공정시간이 단축된다.
또한, 상기와 같이 인(P)으로 된 N-형 매립층(4)은 그 농도가 작아서 콜렉터 영역으로 작용하게 될 P++형 매립층(6)을 중화시키는 비율이 작아 결국 콜렉터 저항(Rc)을 낮추고, 콜렉터 전류(Ic)가 커지며, 또한 콜렉터 에미터 전압(Vce)의 포화 전압값이 감소하여 소비 전력이 저하된다.
한편, 콜렉터 영역으로 작용하게 될 P++형 매립층(6)은 P+형 바텀 격리층(8)보다 농도가 높게 형성된다. 따라서, 따라서, 콜렉터 저항(Rc)을 낮추게 되고, 또한 콜렉터 전류(Ic)를 향상시키게 된다. 물론, N-형 매립층(4)의 깊이(W)가 종래에 비해 두껍게 형성되어 있기 때문에, 상기 N-형 매립층(4)을 통과하지 않으면서도 고농도의 P++형 매립층(6)이 존재할 수 있게 된다.
이어서, 도3a 내지 도3i를 참조하여 본 발명에 의한 종방향 트랜지스터(100)의 제조 방법을 설명하면 다음과 같다.
1. P형 섭스트레이트(2) 제공 단계로서, 대략 판상의 단결정 실리콘인 P형섭스트레이트(2)를 제공한다.(도3a 참조)
2. N-형 매립층(4) 및 P++형 매립층(6) 형성 단계로서, 상기 P형 섭스트레이트(2)의 중앙에는 먼저 일정깊이(W)의 N-형 매립층(4)을 확산 형성하고, 이어서 상기 N-형 매립층(4)에는 다시 일정깊이의 P++형 매립층(6)을 형성한다.(도3b, 도3c 참조)
일례로, P형 섭스트레이트(2) 표면에 일정 두께의 열산화막을 형성한 후, 사진식각 공정에 의해 N-형 매립층(4)이 형성될 영역이 외부로 오픈되도록 한다. 이어서, 퍼니스(Furnace) 내측에 상기 P형 섭스트레이트(2)를 넣고 불순물 소오스(PH3, P2O5등의 형태)를 주입한 상태에서 대략 1200℃ 정도로 온도를 올려 일정깊이의 N-형 매립층(4)이 확산되도록 한다. 여기서, 상기 인(P)은 확산정수가 크기 때문에, 큰 깊이(W)의 N-형 매립층(4)을 짧은 시간에 형성할 수 있다. 물론, 이때 형성된 유리질의 글래스층은 불산등에 의해 제거한다.
이어서, 상기 P형 섭스트레이트(2)를 퍼니스 내측에 위치시킨 후 또다른 불순물 소오스(B2H6, B2O3등의 형태)를 주입한 상태에서 대략 1200℃ 정도로 온도를 올려 고농도의 P++형 매립층(6)이 상기 N-형 매립층(4)에 확산되도록 한다. 이때, 상기 N-형 매립층(4)의 깊이(W)는 종래에 비해 깊게 형성되기 때문에, 상기 P++형 매립층(6)은 상기 N-형 매립층(4)을 통과하여 상기 P형 섭스트레이트(2)에까지 침투되지는 않는다.
여기서, 상기 P++형 매립층은 P+형 바텀 격리층(8)과 동시에 형성될 수 있다. 즉, 처음에는 P+형 매립층(6)과 P+형 바텀 격리층(8)을 동시에 형성하고, 이후에 상기 P+형 매립층(6)에 다시 붕소(B)를 확산시킴으로써, 고농도의 P++형 매립층(6)을 형성할 수 있다.
물론, 상기 N-형 매립층(4) 및 P++형 매립층(6)은 통상의 이온주입법에 의해 형성할 수도 있으며, 여기서 그 형성 방법을 한정하는 것은 아니다.
3. N-형 에피층(12) 형성 단계로서, 상기 P형 섭스트레이트(2) 표면에 N-형 에피층(12)을 통상의 방법으로 성장시킨다.(도3d 참조)
일례로, 상기 N-형 에피층(12)은 APCVD(Atmospheric Pressure Chemical Vapor Deposition) 방법으로 성장시킨다. 즉, P형 섭스트레이트(2)의 표면을 깨끗이 세척한 후, 대략 1200℃정도로 가열된 퍼니스 내에 상기 P형 섭스트레이트(2)를 넣고 SiCl4및 환원제인 H2를 혼합한 가스를 흘려주며, 이때 PH3와 같은 불순물을 같이 흘려 주어 N-형 에피층(12)이 형성되도록 한다. 물론, 이때 상기 P++형 매립층(6) 및 N-형 매립층(4)은 상기 N-형 에피층(12)으로 확산(Out Diffusion)해들어간다. 또한, 상기 P+형 바텀 격리층(8)도 상기 N-형 에피층(12)으로 확산해 들어간다.
4. P+형 콜렉터 영역(14) 및 격리층(10) 형성 단계로서, 상기 N-형 에피층(12)의 표면에 종래와 같은 방법으로 P+형 콜렉터 영역(14) 및 격리층(10)을 형성한다.(도3e 참조)
이때, 상기 P+형 콜렉터 영역(14)은 상기 P++형 매립층(6)에 연결되도록 하고, 상기 격리층(10)은 상기 바텀 격리층(8)에 연결되도록 한다.
5. P형 웰(20) 형성 단계로서, 상기 P+형 콜렉터 영역(14) 내측인 N-형 에피층(12)의 표면에 일정 깊이의 P형 웰(20)을 형성한다.(도3f 참조)
6. N+형 베이스 영역(16) 형성 단계로서, 상기 P형 웰(20)의 표면에 일정 면적 및 폭으로 N+형 베이스 영역(16)을 형성한다.(도3g 참조)
7. P+형 에미터 영역(18) 형성 단계로서, 상기 N+형 베이스 영역(16)에 종래와 같은 방법으로 P+형 에미터 영역(18)을 형성한다.(도3h 참조)
8. N+형 베이스 콘택(19) 형성 단계로서, 상기 P+형 에미터 영역(18)에 인접하여 상기 N+형 베이스 영역(16)에 N+형 베이스 콘택(19)을 형성한다.(도3i 참조)
여기서, 상기 P+형 에미터 영역(18) 대신 N+형 베이스 콘택(19)이 먼저 형성될 수도 있으며, 이를 한정하는 것은 아니다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서 본 발명에 의한 종방향 트랜지스터 및 그 제조 방법에 의하면, 베이스폭(Wb)이 N+형 베이스 영역에 의해 제어되는데, 상기 N+형 베이스 영역은 P형 웰에 의해 그 폭이 제한됨으로써, 결국 상기 베이스폭의 제어가 용이하고 따라서 고주파 특성이 향상됨은 물론, 공정상의 산포가 작아지는 효과가 있다.
또한, N-형 매립층으로서 인(P)을 사용하는데, 상기 인(P)은 확산정수가 크기 때문에 일정 깊이 이상으로 확산하는 시간이 짧고 따라서 공정시간이 단축되는 효과가 있다.
또한, 상기와 같이 인(P)으로 된 N-형 매립층은 그 농도가 작아서 콜렉터 영역으로 작용하게 될 P++형 매립층을 중화시키는 비율이 작아 결국 콜렉터 저항(Rc)을 낮추는 효과가 있다. 물론, 상기와 같이 콜렉터 저항(Rc)이 작아지면 콜렉터 전류(Ic)가 커지고, 또한 콜렉터 에미터 전압(Vce)의 포화 전압값이 감소하여 소비 전력이 저하되는 효과도 있다.
한편, 콜렉터 영역으로 작용하게 될 P++형 매립층은 P+형 바텀 격리층보다 농도가 높게 형성된다. 따라서, 따라서, 콜렉터 저항(Rc)을 더욱 낮추게 되고, 또한 콜렉터 전류(Ic)를 높이는 효과가 있다.
물론, N-형 매립층의 깊이가 깊게 형성되기 때문에, 상기 N-형 매립층을 통과하지 않으면서도 고농도의 P++형 매립층이 존재할 수 있는 효과도 있다.

Claims (2)

  1. (정정) 대략 판상의 P형 섭스트레이트;
    상기 P형 섭스트레이트의 상면에 일정 두께로 성장된 N-형 에피층;
    상기 P형 섭스트레이트 및 N-형 에피층 사이에 인(P)이 확산되어 형성된 N-형 매립층;
    상기 N-형 매립층과 N-형 에피층 사이에 붕소(B)가 확산되어 형성된 P++형 매립층;
    상기 P++형 매립층 상부의 N-형 에피층에 상기 P++형 매립층에 접촉되지 않도록 형성된 P형 웰;
    상기 P형 웰에 형성된 N+형 베이스 영역;
    상기 N+형 베이스 영역에 형성된 P+형 에미터 영역;
    상기 P+형 에미터 영역에 인접하여 상기 N+형 베이스 영역에 형성된 N+형 베이스 콘택; 및,
    상기 N-형 에피층에 형성되어 상기 P++형 매립층과 연결된 P+형 콜렉터 영역을 포함하여 이루어진 종방향 트랜지스터.
  2. (정정) 대략 판상의 P형 섭스트레이트를 제공하는 단계;
    상기 P형 섭스트레이트의 중앙에는 인(P)을 이용하여 N-형 매립층을 확산 형성하고, 상기 N-형 매립층에는 다시 붕소(B)를 이용하여 일정깊이의 P++형 매립층을 확산 형성하는 단계;
    상기 P형 섭스트레이트, N-형 매립층 및 P++형 매립층의 상부에 N-형 에피층을 성장시키는 단계;
    상기 N-형 에피층의 표면에 P+형 콜렉터 영역을 형성하여 상기 P++형 매립층에 연결되도록 하는 단계;
    상기 P형 콜렉터 영역 내측인 N-형 에피층 표면에 일정깊이의 P형 웰을 형성하되, 상기 P++형 매립층에 접촉되지 않도록 형성하는 단계;
    상기 P형 웰 내측에 일정깊이의 N+형 베이스 영역을 형성하는 단계; 및,
    상기 N+형 베이스 영역에 P+형 에미터 영역 및 N+형 베이스 콘택을 형성하는 단계를 포함하여 이루어진 종방향 트랜지스터의 제조 방법.
KR10-2002-0012246A 2002-03-07 2002-03-07 종방향 트랜지스터 및 그 제조 방법 KR100465491B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0012246A KR100465491B1 (ko) 2002-03-07 2002-03-07 종방향 트랜지스터 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0012246A KR100465491B1 (ko) 2002-03-07 2002-03-07 종방향 트랜지스터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20030072951A KR20030072951A (ko) 2003-09-19
KR100465491B1 true KR100465491B1 (ko) 2005-01-13

Family

ID=32223824

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0012246A KR100465491B1 (ko) 2002-03-07 2002-03-07 종방향 트랜지스터 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100465491B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513426A (ja) * 1990-09-17 1993-01-22 Canon Inc 半導体装置
JPH07147285A (ja) * 1993-11-25 1995-06-06 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JPH08162469A (ja) * 1994-11-30 1996-06-21 Rohm Co Ltd 縦型ｐｎｐトランジスタ
KR960026426A (ko) * 1994-12-09 1996-07-22 기다오까 다까시 바이폴라 반도체 장치 및 그 제조방법
KR20020006288A (ko) * 2000-07-12 2002-01-19 곽정소 수직형 바이폴라 트랜지스터의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513426A (ja) * 1990-09-17 1993-01-22 Canon Inc 半導体装置
JPH07147285A (ja) * 1993-11-25 1995-06-06 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JPH08162469A (ja) * 1994-11-30 1996-06-21 Rohm Co Ltd 縦型ｐｎｐトランジスタ
KR960026426A (ko) * 1994-12-09 1996-07-22 기다오까 다까시 바이폴라 반도체 장치 및 그 제조방법
KR20020006288A (ko) * 2000-07-12 2002-01-19 곽정소 수직형 바이폴라 트랜지스터의 제조방법

Also Published As

Publication number Publication date
KR20030072951A (ko) 2003-09-19

Similar Documents

Publication Publication Date Title
JP2543224B2 (ja) 半導体装置とその製造方法
US4225877A (en) Integrated circuit with C-Mos logic, and a bipolar driver with polysilicon resistors
US4044452A (en) Process for making field effect and bipolar transistors on the same semiconductor chip
US4994881A (en) Bipolar transistor
KR100292718B1 (ko) 반도체 장치 및 그 제조방법
JPH08195399A (ja) 埋込み層を必要としない絶縁された垂直ｐｎｐトランジスタ
KR100465491B1 (ko) 종방향 트랜지스터 및 그 제조 방법
KR100455696B1 (ko) 종방향 트랜지스터 및 그 제조 방법
KR920010434B1 (ko) 바이폴라 트랜지스터와 iil을 갖는 반도체 장치
US20090250724A1 (en) Bipolar transistor and method of making such a transistor
JPS6342169A (ja) ｎｐｎバイポ−ラ・トランジスタとその製法
KR100482950B1 (ko) 반도체소자 및 그 제조방법
JPS63175463A (ja) バイｍｏｓ集積回路の製造方法
JP3309606B2 (ja) 半導体装置の製造方法
JPH11345811A (ja) 半導体装置の製造方法
KR100455695B1 (ko) 횡방향 트랜지스터 및 그 제조 방법
KR930010118B1 (ko) 반도체 장치의 제조방법
JP3229026B2 (ja) バイポーラトランジスタの製造方法
KR100455694B1 (ko) 횡방향 트랜지스터 및 그 제조 방법
KR0151122B1 (ko) 바이폴라소자의 제조방법
KR920017270A (ko) 다결정 실리콘 사이드 월(side wall)을 이용한 Laterally Graded Emitter(LGE)구조의 바이폴라 트랜지스터 제조방법
JPH05102173A (ja) 半導体基板の製法
JPH03203333A (ja) 半導体装置及びその製法
JPH0621077A (ja) 半導体装置およびその製造方法
JP2002076132A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091130

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee