KR100464881B1 - 기판 및 박막소자 제조방법 - Google Patents

기판 및 박막소자 제조방법 Download PDF

Info

Publication number
KR100464881B1
KR100464881B1 KR10-2000-0026824A KR20000026824A KR100464881B1 KR 100464881 B1 KR100464881 B1 KR 100464881B1 KR 20000026824 A KR20000026824 A KR 20000026824A KR 100464881 B1 KR100464881 B1 KR 100464881B1
Authority
KR
South Korea
Prior art keywords
substrate
thin film
substrates
delete delete
auxiliary substrate
Prior art date
Application number
KR10-2000-0026824A
Other languages
English (en)
Other versions
KR20010105068A (ko
Inventor
전영권
Original Assignee
(주) 헤세드테크놀러지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 헤세드테크놀러지 filed Critical (주) 헤세드테크놀러지
Priority to KR10-2000-0026824A priority Critical patent/KR100464881B1/ko
Publication of KR20010105068A publication Critical patent/KR20010105068A/ko
Application granted granted Critical
Publication of KR100464881B1 publication Critical patent/KR100464881B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 실리콘 등의 기판 위에 투명한 세라믹 재료층을 절연층으로 하여 형성되는 SOI 기판의 제조방법 및 사파이어(Al2O3)단결정 또는 다결정과 같은 투명한 세라믹 재료층을 기판으로 사용하여 그 위에 실리콘(Si) 같은 물질을 단결정, 다결정 또는 비정질 형태로 증착한 박막소자의 제조 방법에 관한 것이다.

Description

기판 및 박막소자 제조방법 {A method of producing a thin film device and substrate}
본 발명은 박막 소자 및 기판의 제조방법에 관한 것으로서, 보다 상세하게는 투명한 세라믹 기판 (Al2O3단결정·다결정, Y2O3단결정, M2O단결정, Mullite, AIN 단결정·다결정, glass-ceramic과 같이 소결이나 결정 성장을 통하여 만들어지는 투명한 세라믹 물질)을 사용하여 Si같은 물질을 단결정, 다결정, 비정질 형태로 증착한 고품질의 박막 트랜지스터나 다이오드와 SOI(Silicon on Insulator) 기판을 제조하는 방법에 관한 것이다.
근래에 들어 무선통신, 휴대기기 및 전자산업의 발달로 말미암아 폭넓게 사용되고 있는 액정표시소자(liquid crystal display; 이하 LCD라 칭함)의 화소 구동 스위칭 소자로, 투명 절연 기판 위에 증착한 Si(silicon)막을 능동층으로 이용한 박막 트랜지스터(thin film transistor; 이하, TFT로 칭함)가 주로 사용되고 있다. 여기서, 능동층으로 사용되는 Si(silicon) 박막이 비정질(amorphous) 박막인 경우 a-Si라 칭하고, 다결정(polycrystalline) 박막인 경우에는 p-Si라 칭하겠다. 현재 사용되는 LCD의 경우 대부분이 a-Si으로 이루어진 절연 게이트형 TFT를 화소 스위치로 사용되고 있다.
TFT-LCD 모듈은 세 개의 유닛(unit)으로 구성된다. 첫째, 기판과 기판사이에 두 개의 유리사이에 액정이 주입된 패널이고, 둘째는 패널을 구동시키기 위한드라이버 및 각종 회로소자가 부착된 PCB(printed circuit board)를 포함한 구동 회로부, 셋째는 백 라이트를 포함한 샤시구조물이다. TFT-LCD 모듈은 노트북 컴퓨터, TV, 모니터와 같은 시스템에서 디스플레이 기능을 담당하는 보조 수단으로 사용된다.
TFT 기판이나 C/F(color filter) 기판의 제조에서 TFT-Array를 형성하는 공정은 실리콘 반도체 제조공정과 유사하여, 박막 증착(thin film deposition), 사진석판(photo-lithography), 식각(etching)등의 공정으로 이루어져 있으며, 각각의 공정 전후에 결과와 이상 여부를 확인하기 위한 검사를 실시하며, 청정도(purification)를 유지하기 위해 세정작업을 실시한다. 상기의 단위 공정들은 각각의 층(layer)을 형성하기 위하여 일련의 반복된 공정으로 진행되며, 전·후 공정과 상호 밀접한 관련이 있다.
상기의 공정이 실리콘 반도체 공정과 다른 점은 반도체 제조에서는 실리콘 웨이퍼(wafer)를 복잡한 공정을 거쳐서 가공하여 소자를 만들기 때문에 실리콘 웨이퍼의 크기 증대를 통해 생산수량을 증가시키지만, TFT-LCD 제조에서는 LCD의 크기가 결정되어 있고, 오히려 요구되는 화면의 크기가 증가하고 있으므로 기판의 크기 증대를 통해서 생산 수량을 증가시킬 수 있다.
TFT는 게이트(gate), 소오스(source) 그리고 드레인(drain)의 세 개의 전극을 갖는다. TFT는 화소 전극에 신호 전압을 인가하기 위한 스위치(switch) 역할을 한다. 게이트(gate) 전극에 양의 전압이 인가될 때 전계(field)에 의하여 a-Si 채널 영역에는 전자가 집중되고, 컨덕티브(conductive) 채널을 형성하여소오스(source)와 드레인(drain) 전극 사이에 전류가 흐르도록 한다. TFT는 전계에 의하여 전류의 흐름을 조절하는 일종의 전계 효과 트랜지스터(field effect transistor: FET)이다.
Color TFT-LCD는 종류에 따라 비정질 TFT와 다결정 TFT로 나뉜다. 이 중에서 비정질 TFT를 사용한 LCD가 가장 널리 사용된다. 비정질 TFT의 장점은 제조공정중 기판 처리 온도가 상대적으로 낮은 300∼350℃ 이하이므로 유리기판을 사용할 수 있다는 것이다. 비정질 실리콘 막은 400℃ 이하의 온도에서 형성될 수 있는 장점이 있지만 비저항(resistivity) 수치가 높고 결함(defect)을 많이 포함하고 있으므로, 고정밀, 고속 등의 고기능의 디스플레이를 구현하기에는 많은 어려움이 있다.
a-Si TFT의 전자 이동도(electron mobility)가 1cm2/Vs 이하로 낮기 때문에 TFT 성능을 개선하는데 있어서 어려움이 많다. TFT의 성능을 개선하기 위해서 결정성이 우수한 다결정 Si막을 증착할 필요가 있다. 그러나 다결정 Si막을 증착시키기 위해서는 600℃ 이상의 비교적 고온공정이 필요하다. 따라서, 이를 형성하기 위한 기판재료로는 석영(quartz)과 같은 고가의 재료가 사용되어야 한다.
디지털 기술의 발달과 고기능 제품의 출시와 함께 고집적기술도 발달되어 왔다. 고집적기술의 기본 원리는 회로에서 사용되는 소자의 길이와 크기, 그리고 폭을 줄이는 것이다. 하지만, 이러한 경우 그 한계가 있으며, 어느 정도의 임계값보다 더 적을 경우 지체(delay)되고 만다. 고집적기술은 이러한 문제점 외에 빠른응답속도와 저전력∼저전압 소모 등 여러 가지 조건이 수반되어야 가능하다. 현재 사용되는 고집적기술은 그 한계에 부딪혀서 더 이상 소자를 줄이는 방법으로는 발전할 수 없는 상태다. 이러한 상황에서 개발된 방법이 SOI(Silicon on Insulator)법으로서 SOI법은 n-type층과 p-type를 제거하여 회로를 보다 간단하게 만들어주며 또한, 그에 따른 사진석판식각단계들이 줄어들게 된다. 현재 사용되는 SOI법은 Si기판을 준비한 뒤, 산소를 침투시키고 열처리해서 Si기판 위에 절연막인 SiO2층을 형성시킨다. 그리고, 사진석판식각에 의해 절연막의 일부를 제거하고, 제거된 부분 아래에 위치한 Si기판을 통하여 에피텍시(epitaxy) Si막을 성장시킨다. 이러한 경우, Si층 사이에서 전류의 흐름이 일어나므로 SOI법에 의한 기판을 전기적 성질이 나빠지게 된다. 이러한 점을 보완하기 위해서, BESOI(Bond and Etchback SOI)과 ELTRAN(Epitaxial Layer TRANsfer), 그리고 Smart Cut 등의 방법이 사용되고 있다.
BESOI는 Si 웨이퍼와 산화막이 형성된 Si 웨이퍼를 반데르발스(Van der Walls) 인력으로 결합시기키 위하여 열처리하는 단계와 한쪽 웨이퍼를 수백㎛의 두께로 만드는 단계를 포함한다. 이러한 경우에는 연마할 때 화학적 식각종점(Chemical etch stop)층이 필요하게 된다. 식각종점으로는 붕소가 첨가된 층(boron doped layer), 실리콘 게르마늄(SiGe), 탄소주입층(carbon implanted layer), 다공성(porous) Si 등이 있다.
ELTRAN에서는 Si 기판에 양극산화(anodization)에 의하여 다공성 Si을 형성하는 단계와 그 위에 Si 에피텍시(epitaxy)층을 형성하는 단계와 다른핸들(handle)웨이퍼에 결합(bonding)시키는 단계, Si 및 다공성 Si층을 식각하여 제거하는 단계를 포함한다. 이러한 화학적 식각종점층을 이용하는 경우에는 Si 에피텍시층에 결정결함이 발생하거나 고온의 결합형성을 위하여 고온 열처리를 할 때, 불안정하게 되어 불량이 발생할 소지가 높다.
Smart Cut은 산화막이 형성된 Si 웨이퍼에 대하여 산화막을 통과하여 Si 기판내에 수소이온(H+)을 주입하여 마이크로 캐비티(micro cavity) 또는 마이크로 버블(micro bubble)을 형성하는 단계와 수소이온이 주입된 주입층면을 따라 캐비티(cavity)를 응집시켜서 벽개면(Cleavage plane)으로 만들어 잘라내는 단계를 포함한다. 이 경우에는 수소이온 주입을 적용함에 따라 새로운 장치의 도입이 필요하며 이온주입에 따른 파티클(particle) 및 유기(organic) 오염이 발생하는 문제점이 있다.
본 발명은 다결정, 단결정 박막소자 및 기판의 제조원가를 낮추는 방법을 제공하는 것을 목적으로 한다.
이러한 목적을 달성하기 위한 본 발명은 투명 세라믹 물질을 보조 기판으로 하여 그 위에 복수의 기판을 접합하고 복수의 기판 위에 재료막 또는 박막소자를 형성하는 것을 특징으로 한다.
도 8은 본 발명에 따른 일 실시에 따른 복수의 재료 기판 제조방법의 진행을 나타내는 흐름도,
도 9a 내지 도 9d는 도 8에서의 기판 형성 과정에서의 공정 예시도,
도 10은 본 발명의 다른 실시에 따른 복수의 박막소자 제조방법의 진행을 나타내는 흐름도,
도 11a 내지 도 11d는 도 10에서의 기판 형성 과정에서의 공정 예시도이다.
이하의 설명에서 도면을 참조로 본 발명에 따른 박막소자 및 기판의 제조방법을 상세히 나타내기로 한다.반도체장치 내에 형성되는 트랜지스터 및 커패시터 등을 구성시키는 방법에는 다양한 제조기술이 사용되고 있으며, 최근에는 실리콘 기판 상에 산화막을 입혀 전계효과를 내도록 하는 모스형 전계효과 트랜지스터(MOSFET; metal oxide semiconductor field effect transistor)를 점차적으로 많이 사용하고있는 실정이다. 이러한 트랜지스터를 만들기 위하여서는 유리천이나 종이 기재, 에폭시수지 적층판 등에 동박을 입히고, 동박의 불필요한 부분을 에칭하여 전자회로를 만들기 의한 실리콘 웨이퍼가 사용되고 있으며, 이 실리콘웨이퍼는 원형의 웨이퍼를 다이아몬드 커터 혹은 레이저로 절단하여 사각형상의 칩의 형태로 만들어 사용하게 된다. 이와 같이, 트랜지스터에는 여러 가지 종류의 웨이퍼가 사용되고 있으며, 이 중에 단결정 SOI(Silicon-on-insulation)웨이퍼는 절연된 실리콘기판 상에 에피텍셜층(epitaxial layer)을 형성하여 제조되는 것으로서, 소자의 기생접합용량(Parasitic junction capacitance)을 제거하여 회로의 고속동작을 구현하는 데 장점을 지니고 있어서 최근에 많이 사용되고 있는 웨이퍼(wafer)이다. 이러한 SOI반도체를 제조하는 방법에는 다음의 두 가지 방법이 널리 사용되고 있다. 첫째 방법은 원하는 표면방향과 유사한 격자 변수(Lattice parameter)를 갖는 결정질의 상부에 실리콘 에피텍셜층을 증착하는 것으로서, 이 방법은 통상적으로 사파이어 위에 단결정 실리콘을 형성하는 방법이다. 그리고, 다른 방법은 비정질의 기판 상에 다결정 실리콘을 증착하고서 연속하여 증착된 박막을 재결정화시키며, 재결정화를 위한 에너지는 레이저 또는 스트립히터(Strip heater)에 의하여 제공되는 방법이다.
한편, 본 발명의 실시 예로는 하나의 웨이퍼상에 다수개의 SOI 재료기판을 형성하는 방법이다. 도 8은 복수 개의 재료 기판을 형성하는 방법의 흐름도이고 도 9a 내지 도 9d는 이에 따른 공정의 예시도이다. 실리콘 웨이퍼(R)에 올려지는 사파이어 기판(S)이 복수개가 연접된 상태임에 주의할 필요가 있다. 따라서, 각 공정에서도 도 9b에서와 같이 다수개의 사파이어 기판(S)이 연접되고, 도 9c에서처럼 그(S) 위에 에피텍셜 실리콘(T)이 증착되는 것을 알 수 있다. 도 9d는 이러한 실시 예의 이해를 돕기 위한 도 9b의 평면도이다. 실리콘 웨이퍼(R)와 사파이어 기판(S)의 접합을 위하여 반응로(furnace)의 온도를 600℃ 내지 700℃이상으로 높인다. 기판의 두께를 수백 내지 수천Å 정도로 줄이기 위해서, CMP(Chemical Mechanical Polishing)을 이용하여 기판의 두께를 줄일 수 있다. CMP는 알루미나(Al2O3), 실리카(SiO2), 세리아(CeO2) 등의 고체입자와 암모니움 하이드로옥사이드(ammonium hydrooxide), 아세틱/니트릭 산(acetic/nitric acid), 하이드로진 퍼록사이드(hydrogen peroxide) 등 산성 또는 알칼리성 수용액을 포함하는 슬러리(slurry)를 이용하여 화학적 방법과 기계적 방법을 사용하여 보다 정밀하게 표면을 식각하는 방법이다.표면이 폴리싱되어서 그 두께가 수백 내지 수천Å 정도가 되면, 투명한 세라믹 기판 위에 고온의 공정을 통해 증착할 수 있는 고품질의 전도성 물질 (단결정·다결정 Si), 단결정 GaAs, 단결정Ge)을 증착한다. 일 례로, 에피텍시(epitaxy) Si을 증착하기 위하여 반응로(chamber)안을 2∼10mTorr의 압력과 900℃의 온도상태로 유지시킨 뒤, 기체상태로 사일렌(SiH4)을 주입한다. 그러면 다음과 같은 반응(SiH4→Si + 2H2)이 일어난다. 위의 반응을 통해서 사파이어 기판 위에 에피텍시(epitaxy) Si 박막(T)이 증착된다. 이때, 증착된 에피텍시(epitaxy) 실리콘 박막은 그 두께가 수백 Å정도이다.한편, 본 발명의 다른 실시 예는 SOI 기판 위에서 복수의 소자를 제조하는 방법으로서 LCD(Liquid Crystal Diplay) 소자등의 제조방법에 사용할 수 있는 방법이다. 도 10은 그에 따른 박막소자 제조방법의 진행을 나타내는 흐름도이고, 도 11a 내지 도 11c는 상기 도 10에서의 기판 형성 과정(S1001∼S1003)에서의 공정 단면도를 나타낸다.
그림 11a에서처럼 보조기판(P)을 준비하고(S1001 과정), 도 11b와 같이 그(P) 위에 복수 개의 투명한 세라믹기판(Q)을 연접하여 올려놓는다. 본 예에서는 세라믹 기판으로서 사파이어를 예로 하고 있다.(S1002 과정) 이때, 보조기판은 고온의 열처리에 안정되고 광학적 특징이 변하지 않는 물질로서, 열처리를 통하여 보조기판 위의 투명한 세라믹기판과 접합될 수 있는 것을 사용한다. 보조기판으로는 Si, GaAs, Ge 중 어느 하나의 반도체를 사용할 수 있으며, 투명한 세라믹 기판과의 접합을 피하기 위하여, 흑연(graphite) 기판과 같은 불활성 기판을 사용하여 제작하면 보조기판과 분리된 복수의 박막소자 제품을 생산할 수 있다.(S1003 과정)
그리고, 투명한 세라믹 기판 위에서 행해지는 박막증착 과정(S1004∼S1012)이 수행된다. 이후, 사파이어 위에 화학기상증착법(CVD)을 이용하여 Si를 증착시키기 위하여 반응로(chamber)안을 2∼10mTorr의 압력과 900℃∼1100℃의 온도상태로 유지시킨 뒤, 기체상태로 사이렌(SiH4)을 주입한다. 그러면 다음과 같은 반응이 일어난다. SiH4→Si + 2H2위의 반응을 통해서 사파이어 기판위에 단결정 Si 박막이 증착된다. 이 방법 외에, 사파이어 기판 위에서 Si 박막을 550℃, 500mTorr의 압력으로 500Å두께로 증착한 뒤, 1300℃ 질소분위기의 반응로에서 열처리(annealing)하여 단결정 실리콘으로 변환시킨다.(S1004과정)이후, 사진석판식각(photo-lithography etching)공정을 이용하여 트랜지스터가 형성되는 액티브영역(active region)을 형성한다.(S10005 과정)저압화학기상증착법(LPCVD)으로 450℃이하에서 산화막(I)을 1000Å이하의 두께로 증착한다. 이 산화막을 600℃, 질소분위기에서 10시간동안 열처리하여 밀도화시킴으로써 게이트 절연막을 형성한다.(S1006 과정)이후 다결정 실리콘 막을 3000Å의 두께로 증착한다.(S1007 과정)사진석판식각 공정을 사용하여 게이트 패턴을 정의한 후 감광막을 마스크(mask)로 이용하여 게이트 단결정 실리콘 막을 식각하고 게이트 산화막까지 부분적으로 식각한다.(S1008 과정)이후, nMOS(Metal Oxide Silicon)트랜지스터인 경우 인(Phosphorus) 이온을 5KeV의 에너지로 5X1015/㎝2의 농도로 이온 주입한다. 이때 투과되는 두께(projection range)는 약 500Å 정도로 예상된다.(S1009 과정)저압화학기상증착(LPCVD)으로 산화막을 5000Å의 두께로 증착한다.(S1010 과정)그 다음 콘택형성(contact mask)을 사용하여 콘택구멍을 정의하고 산화막을 식각한다.(S1011 과정)스퍼터링(sputtering)으로 알루미늄 막을 1㎛의 두께로 증착하고 감광막을 마스크로 알루미늄층을 식각하여 배선 패턴을 형성한다. 이후 수소기체를 이용하여 450℃로 열처리하여 배선 패턴의 전기적 특성을 안정화시킨다.(S1012 과정)이와 같은 과정(S1005∼S1012)을 통하여 박막소자를 형성하여 도 11c와 같은 제품을 만들 수 있다. 여기에서 도 11d는 이러한 실시 예의 이해를 돕기 위한 도 11b의 평면도이다.
이상에서 설명한 바와 같이, 본 발명은 고온에서 견딜 수 있는 세라믹 투명기판을 사용하였기 때문에 결정성이 좋은 단결정·다결정 Si을 증착할 수 있으며, 이로 인하여 고 영상·고속의 고품질 디스플레이 및 태양전지 등 박막소자를 제작할 수 있다. 또한, 사파이어와 같은 세라믹 기판은 기존의 유리기판보다 기계적 충격에 대한 내구성이 크기 때문에 사용상의 불편이 크게 줄어든다. 고집적 기술이 필요한 제품에 있어서, 본 발명의 SOI 기판을 사용한 박막소자 제조방법은 보다 간편하게 부품을 오염시키는 제조 공정이 줄어들어서 보다 고품질의 제품의 제조가 가능하다.

Claims (29)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 세라믹 보조기판을 준비하는 과정과;
    상기 보조기판 위에 상대적으로 상기 보조기판보다 작은 크기의 투명 세라믹 재질의 기판을 서로 연접되도록 다수 개 위치시키는 과정과;
    상기 보조기판과 상기 다수의 기판을 접합시키기 위한 열처리 과정과;
    상기 다수의 기판의 두께를 줄이기 위한 폴리싱과정과;
    상기 다수의 기판 위에 다수의 재료막을 형성하는 과정으로 이루어지는 재료 기판 제조방법.
  15. 삭제
  16. 제 14 항에 있어서, 상기 보조 기판으로 Si, GaAs, Ge 중 어느 하나의 반도체 물질을 사용하는 것을 특징으로 하는 재료기판 제조방법.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 제 14 항에 있어서, 상기 다수의 기판 위에 형성되는 각 재료막은 단결정 박막인 것을 특징으로 하는 재료기판 제조방법.
  21. 제 14 항에 있어서, 상기 다수의 기판 위에 형성되는 각 재료막은 Si, GaAs 또는 Ge 중 어느 하나의 반도체 물질인 것을 특징으로 하는 재료기판 제조방법.
  22. 삭제
  23. 세라믹 재질의 보조기판을 준비하는 과정과;
    상기 보조기판 위에 상대적으로 상기 보조기판보다 작은 크기의 투명 세라믹 재질의 기판을 서로 연접되도록 다수 개 위치시키는 과정과;
    상기 다수의 기판 위에 다수의 박막 소자를 형성하는 과정을 포함하여 이루어지는 박막소자 제조방법.
  24. 삭제
  25. 제 23 항에 있어서, 상기 보조 기판으로 Si, GaAs, Ge 중 어느 하나의 반도체 물질을 사용하는 것을 특징으로 하는 박막소자 제조방법.
  26. 삭제
  27. 삭제
  28. 삭제
  29. 제 23 항 또는 제 25 항에 있어서;
    상기 보조기판과 상기 다수의 기판을 접합시키기 위한 열처리과정이 부가된 것을 특징으로 하는 박막소자 제조방법.
KR10-2000-0026824A 2000-05-18 2000-05-18 기판 및 박막소자 제조방법 KR100464881B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0026824A KR100464881B1 (ko) 2000-05-18 2000-05-18 기판 및 박막소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0026824A KR100464881B1 (ko) 2000-05-18 2000-05-18 기판 및 박막소자 제조방법

Publications (2)

Publication Number Publication Date
KR20010105068A KR20010105068A (ko) 2001-11-28
KR100464881B1 true KR100464881B1 (ko) 2005-01-05

Family

ID=45813297

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0026824A KR100464881B1 (ko) 2000-05-18 2000-05-18 기판 및 박막소자 제조방법

Country Status (1)

Country Link
KR (1) KR100464881B1 (ko)

Also Published As

Publication number Publication date
KR20010105068A (ko) 2001-11-28

Similar Documents

Publication Publication Date Title
US6339010B2 (en) Semiconductor element forming process having a step of separating film structure from substrate
US7619250B2 (en) Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
KR100201715B1 (ko) 활성 매트릭스 표시 장치용 고이동도 집적화 구동기 및 그 제조 방법
US7919392B2 (en) Semiconductor device and method of manufacturing the same
KR100275828B1 (ko) 석영 기판상의 단결정 실리콘 박막 트랜지스터 형성방법
US20030222334A1 (en) Display apparatus and producing method therefor
TW201135908A (en) Semiconductor device
JPH07187892A (ja) シリコン及びその形成方法
JP2000012864A (ja) 半導体装置の作製方法
KR20100017143A (ko) 유리계 기판을 제조하는 방법 및 이를 채용한 장치
US5399231A (en) Method of forming crystalline silicon devices on glass
EP0558007B1 (en) Electrical connection between a region of silicon and a film of oxide containing indium
US7923725B2 (en) Semiconductor device and a method of manufacturing the same
US7541258B2 (en) Method of manufacturing semiconductor substrate and method of manufacturing semiconductor device
KR100464881B1 (ko) 기판 및 박막소자 제조방법
JPH11102907A (ja) 半導体装置の製造方法および絶縁膜形成装置
JPH10293322A (ja) 液晶表示装置およびその製造方法
KR20020030970A (ko) 박막소자 제조방법
JPH06214241A (ja) 液晶表示装置
KR100274072B1 (ko) 단결정 soi 웨이퍼 제조방법
JP3098810B2 (ja) 絶縁ゲート型電界効果トランジスタ及びそれを用いた半導体装置
KR101168282B1 (ko) 단결정 실리콘 필름 제조방법 및 이를 이용한 ｔｆｔ의제조방법
KR20020076415A (ko) 박막소자 및 기판 제조방법
KR20010077815A (ko) 박막소자 제조방법
KR20010019560A (ko) 재료 박판 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20021128

Effective date: 20040825

Free format text: TRIAL NUMBER: 2002101004468; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20021128

Effective date: 20040825

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee