KR100459057B1

KR100459057B1 - 고주파 증폭 장치

Info

Publication number: KR100459057B1
Application number: KR10-2002-7002577A
Authority: KR
Inventors: 신따로 신조; 가즈또미 모리; 히로유끼 조바; 히로아끼 나가노; 미쯔루 모띠즈끼; 유끼오 이께다; 노리하루 스에마쯔
Original assignee: 미쓰비시덴키 가부시키가이샤
Priority date: 2000-06-30
Filing date: 2001-06-29
Publication date: 2004-12-03
Also published as: US6873208B2; WO2002003546A1; DE60132587D1; EP1298793B1; EP1298793A4; EP1298793A1; WO2002003543A1; KR20020064768A; US20030048135A1

Abstract

고주파 증폭부(2)는 입력된 고주파 신호를 복수의 트랜지스터(12-1∼12-N)로 증폭한다. 이 때, 측정 회로(27)는 입력된 고주파 신호의 진폭을 측정하고, 바이어스 제어 회로(26)는 측정 회로(27)에 의해 측정된 진폭의 값에 따라 연속적으로 트랜지스터(12-1∼12-N)에 인가되는 바이어스를 제어한다. 이에 따라, 입력된 고주파 신호의 진폭 변화에 따라 발생하는 급격한 이득 변동을 억제할 수 있다.

Description

고주파 증폭 장치{HIGH-FREQUENCY AMPLIFIER}

도 1은, 예를 들면 「Intelligent RF Power Module Using Automatic Bias Control(ABC) System for PCS CDMA Applications」(Sato(사토)외, IEEE MTT-S Int. Microwave Symp. Dig., 201쪽∼204쪽, 1998년)에 기재된 종래의 고주파 증폭 장치의 구성을 나타내는 블록도이다. 도면에서, 참조 번호 201은 입력 단자이고, 참조 번호 202-1은 고주파 신호를 증폭하는 제1단째의 트랜지스터이고, 참조 번호 202-2는 고주파 신호를 증폭하는 제2단째의 트랜지스터이고, 참조 번호 203-1은 트랜지스터(202-1)의 입력에 바이어스를 걸기 위한 분포 정수 회로나 저항, 인덕터, 캐패시터 등의 바이어스 인가 회로이고, 참조 번호 203-2는 트랜지스터(202-2)의 입력에 바이어스를 걸기 위한 바이어스 인가 회로이고, 참조 번호 204-1은 트랜지스터(202-1) 출력측의 풀-업 회로이고, 참조 번호 204-2는 트랜지스터(202-2) 출력측의 풀-업 회로이고, 참조 번호 205는 출력 단자이다.

참조 번호 211은 입력 신호를 검파하는 트랜지스터이고, 참조 번호 212는 트랜지스터(211) 출력측의 풀-업 회로이고, 참조 번호 213은 기준 전압 전원(214)에의한 기준 전압과 트랜지스터(211)에 의해 검파된 신호의 전압을 비교하는 비교기이고, 참조 번호 214는 소정의 기준 전압을 발생시키는 기준 전압 전원이고, 참조 번호 215는 비교기(213)에 의한 비교 결과에 대응하는 전압을 바이어스 인가 회로(203-1, 203-2)에 인가하는 가변 전압 전원이다.

이어서 동작에 대하여 설명한다.

입력 단자(201)를 통해 공급되는 고주파 신호는 트랜지스터(202-1, 202-2)에 의해 증폭되고, 증폭 후의 고주파 신호는 출력 단자(205)를 통해 출력된다.

한편, 트랜지스터(211)는 입력 단자(201)를 통해 공급되는 고주파 신호를 검파하고, 그 검파 후의 신호를 비교기(213)에 공급한다. 비교기(213)는 기준 전압 전원(214)에 의한 기준 전압과 트랜지스터(211)에 의해 검파된 신호의 전압을 비교하고, 검파 후의 신호의 전압이 기준 전압보다 높은지를 나타내는 신호(예를 들면 0이나 1인 신호)를 가변 전압 전원(215)에 공급한다. 가변 전압 전원(215)은 입력 신호의 전압이 기준 전압보다 높거나 낮음에 따라, 바이어스 인가 회로(203-1, 203-2)에 인가하는 전압을 절환한다.

이에 따라, 입력 신호의 전압(전력)에 따라 트랜지스터(202-1, 202-2)의 바이어스를 절환하도록 하여, 저전력 출력 시의 소비 전력이 저감된다.

그러나, 종래의 고주파 증폭 장치는 이상과 같이 구성되므로, 입력 신호의 전압이 기준 전압보다 높거나 낮은 것에 기초하여 트랜지스터의 바이어스가 불연속으로 절환되기 때문에, 절환 시의 이득 변동이 크고, 소비 전력을 보다 저감시키는 것이 곤란한 것 등의 과제가 있었다. 절환 시의 이득 변동이 크면, 신호의 위상에어긋남이 생겨, 검파 상태가 나빠질 가능성이 있다. 또한, 절환 시의 이득 변동이 크면, 예를 들면 W-CDMA(Wideband Code Division Multiple Access) 방식 등의 이득 변동 폭이 엄격히 제약되는 방식을 통신기 등에 사용하는 경우, 그 제약을 충족시키는 것이 곤란하다.

본 발명은 상기한 바와 같은 과제를 해결하기 위해 이루어진 것으로, 입력된 고주파 신호를 증폭하는 복수의 증폭 소자를 갖는 고주파 증폭부와, 입력된 고주파 신호의 진폭을 측정하는 측정 회로와, 측정 회로에 의해 측정된 상기 진폭의 값에 따라 연속적으로, 증폭 소자에 인가되는 바이어스를 제어하는 바이어스 제어 회로를 구비하여, 입력된 고주파 신호의 진폭 변화에 따라 발생하는 급격한 이득 변동을 억제할 수 있는 고주파 증폭 장치를 얻는 것을 목적으로 한다.

<발명의 개시>

본 발명에 따른 고주파 증폭 장치는, 입력된 고주파 신호를 증폭하는 복수의 증폭 소자를 갖는 고주파 증폭부와, 입력된 고주파 신호의 진폭을 측정하는 측정 회로와, 측정 회로에 의해 측정된 진폭의 값에 따라 연속적으로, 증폭 소자에 인가되는 바이어스를 제어하는 바이어스 제어 회로를 구비한다. 이에 따라, 입력된 고주파 신호의 진폭 변화에 따라 발생하는 급격한 이득 변동을 억제할 수 있는 효과를 얻는다. 또한, 바이어스 제어 회로가 복수의 증폭 소자에 인가되는 바이어스를 일괄하여 제어하므로, 회로 규모를 저감할 수 있는 효과를 얻을 수 있다.

본 발명에 따른 고주파 증폭 장치에 따르면, 바이어스 제어 회로는, 측정 회로에 의해 측정된 진폭에 대응하는 값의 전류를 출력하는 전류 가산 회로와, 전류가산 회로로부터의 전류 및 소정의 기준 전류의 합에 대응하는 바이어스를 복수의 증폭 소자에 인가하는 바이어스 인가 회로를 갖는다. 이에 따라, 입력된 고주파 신호의 진폭이 작아지면 바이어스를 연속적으로 작게 할 수 있으며, 저전력 출력 시의 소비 전력을 보다 저감할 수 있는 효과를 얻을 수 있다.

본 발명에 따른 고주파 증폭 장치에 따르면, 바이어스 제어 회로는 측정 회로가 고주파 신호의 진폭을 측정할 때 그 진폭에 따라 도통하는 전류의 값을 설정하는 검파 조정 회로를 갖는다. 이에 따라, 측정 회로의 동작 조건을 제어할 수 있어, 장치의 조정을 간단히 실행하는 효과를 얻을 수 있다.

본 발명에 따른 고주파 증폭 장치에 따르면, 전류 가산 회로는 측정 회로에 의해 측정된 진폭에 대응하는 값의 전류를 일단에 도통하고, 그 전류에 따라 전류 미러 회로의 접합 면적비 및 전원 전압에 기초하여 설정된 전류를 타단으로 출력하는 전류 미러 회로를 갖는다. 이에 따라, 전류 미러 회로의 접합 면적비 및 전원 전압을 조정함으로써 입력된 고주파 신호의 진폭에 대한 바이어스 인가 회로에의 전류의 특성을 간단히 조정할 수 있으며, 나아가서는 증폭 소자에 인가되는 바이어스를 간단히 조정할 수 있는 효과를 얻을 수 있다.

본 발명에 따른 고주파 증폭 장치에 따르면, 바이어스 인가 회로는, 전류 가산 회로로부터의 전류 및 소정의 기준 전류를 도통하는 내부 증폭 소자를 지니고, 그 내부 증폭 소자 및 고주파 증폭부의 복수의 증폭 소자는 전류 미러 회로를 구성한다.

본 발명에 따른 고주파 증폭 장치에 따르면, 바이어스 제어 회로는, 측정 회로에 의해 측정된 진폭에 대응하는 값의 전류를 입력하는 전류 감산 회로와, 전류 감산 회로에 그 전류를 공급하고, 소정의 기준 전류와 그 전류와의 차에 대응하는 바이어스를 복수의 증폭 소자에 인가하는 바이어스 인가 회로를 갖는다. 이에 따라, 입력된 고주파 신호의 진폭이 작아지면 바이어스를 연속적으로 크게 할 수 있어, 저전력 출력 시의 이득 저하를 보상할 수 있는 효과를 얻을 수 있다.

본 발명에 따른 고주파 증폭 장치에 따르면, 바이어스 제어 회로는, 측정 회로가 고주파 신호의 진폭을 측정할 때 그 진폭에 따라 도통하는 전류의 값을 설정하는 검파 조정 회로를 갖는다. 이에 따라, 측정 회로의 동작 조건을 제어할 수 있어, 장치의 조정을 간단히 실행하는 효과를 얻을 수 있다.

본 발명에 따른 고주파 증폭 장치에 따르면, 전류 감산 회로는, 측정 회로에 의해 측정된 진폭에 대응하는 값의 전류를 일단에 도통하고, 그 전류에 따라 전류 미러 회로의 접합 면적비 및 전원 전압에 기초하여 설정된 전류를 타단으로부터 입력하는 전류 미러 회로를 갖는다. 이에 따라, 전류 미러 회로의 접합 면적비 및 전원 전압을 조정함으로써 입력된 고주파 신호의 진폭에 대한 바이어스 인가 회로로부터의 전류의 특성을 간단히 조정할 수 있으며, 나아가서는 증폭 소자에 인가되는 바이어스를 간단히 조정할 수 있는 효과를 얻을 수 있다.

본 발명에 따른 고주파 증폭 장치에 따르면, 바이어스 인가 회로는, 전류 감산 회로로의 전류를 소정의 기준 전류에서 감산한 남은 전류를 도통시키는 내부 증폭 소자를 갖고, 그 내부 증폭 소자 및 고주파 증폭부의 복수의 증폭 소자는 전류 미러 회로를 구성한다.

본 발명에 따른 고주파 증폭 장치에 따르면, 측정 회로는 고주파 증폭부와 병렬로 접속된다. 이에 따라, 고주파 증폭부에 공급되는 고주파 신호를 열화시키지 않고, 그 고주파 신호의 진폭을 측정할 수 있는 효과를 얻을 수 있다.

본 발명에 따른 고주파 증폭 장치에 따르면, 측정 회로, 전류 가산 회로 및 검파 조정 회로는 고주파 증폭부와 병렬로 접속된다. 이에 따라, 측정 회로, 검파 조정 회로 및 전류 가산 회로를 1 칩의 집적 회로로 실현할 수 있으며, 장치의 규모 및 비용을 저감시킬 수 있는 효과를 얻을 수 있다.

본 발명에 따른 고주파 증폭 장치에 따르면, 측정 회로, 전류 감산 회로 및 검파 조정 회로는 고주파 증폭부와 병렬로 접속된다. 이에 따라, 측정 회로, 검파 조정 회로 및 전류 감산 회로를 1 칩의 집적 회로로 실현할 수 있으며, 장치의 규모 및 비용을 저감시킬 수 있는 효과를 얻는다.

본 발명에 따른 고주파 증폭 장치에 따르면, 측정 회로는, 고주파 증폭부와 직렬로 접속되고, 고주파 신호를 고주파 증폭부에 통과시킴과 함께, 그 고주파 신호를 검파하는 검파 회로를 갖는다. 이에 따라, 측정 회로와 고주파 증폭부에 고주파 신호를 분파하기 위한 분파기를 따로 설치할 필요가 없게 되어, 회로 규모를 저감시킬 수 있는 효과를 얻는다.

본 발명에 따른 고주파 증폭 장치는, 입력된 고주파 신호를 증폭하는 복수의 증폭 소자를 갖는 고주파 증폭부와, 입력된 고주파 신호의 진폭을 측정하는 측정 회로와, 측정 회로에 의해 측정된 진폭의 값에 따라 연속적으로, 각 증폭 소자에 인가되는 바이어스를 각각 독립적으로 제어하는 복수의 바이어스 제어 회로를 구비하는 것이다. 이에 따라, 각 증폭 소자의 주파수 특성이나 물리 특성 등에 따라 독립적으로 바이어스를 설정할 수 있는 효과를 얻는다.

본 발명에 따른 고주파 증폭 장치에 따르면, 각 바이어스 제어 회로는, 측정 회로에 의해 측정된 진폭에 대응하는 값의 전류를 출력하는 전류 가산 회로와, 전류 가산 회로로부터의 전류와 소정의 기준 전류의 합에 대응하는 바이어스를 증폭 소자에 인가하는 바이어스 인가 회로를 갖는다. 이에 따라, 각 증폭 소자의 바이어스를 독립하여 설정할 수 있으므로, 저전력 출력 시의 소비 전력을 보다 저감시킬 수 있는 효과를 얻는다.

본 발명에 따른 고주파 증폭 장치에 따르면, 각 바이어스 제어 회로가 측정 회로에 의해 측정된 진폭에 대응하는 값의 전류를 입력하는 전류 감산 회로와, 전류 감산 회로로 그 전류를 공급하고, 소정의 기준 전류와 그 전류와의 차에 대응하는 바이어스를 증폭 소자에 인가하는 바이어스 인가 회로를 갖는다.

이에 따라, 각 증폭 소자의 바이어스를 독립하여 설정할 수 있으므로, 저전력 출력 시의 이득 저하의 보상을 보다 적절하게 실행할 수 있는 효과를 얻는다.

본 발명에 따른 고주파 증폭 장치에 따르면, 복수의 바이어스 제어 회로 중 앞쪽의 소정의 단 수의 바이어스 제어 회로는, 측정 회로에 의해 측정된 진폭에 대응하는 값의 전류를 입력하는 전류 감산 회로와, 전류 감산 회로에 그 전류를 공급하고, 소정의 기준 전류와 그 전류와의 차에 대응하는 바이어스를 증폭 소자에 인가하는 바이어스 인가 회로를 갖고, 뒤쪽의 남은 바이어스 제어 회로는, 측정 회로에 의해 측정된 진폭에 대응하는 값의 전류를 출력하는 전류 가산 회로와, 전류가산 회로로부터의 전류 및 소정의 기준 전류의 합에 대응하는 바이어스를 증폭 소자에 인가하는 바이어스 인가 회로를 갖는다. 이에 따라, 저전력 출력 시에 왜곡의 저감과 소비 전력의 저감을 양립시킬 수 있는 효과를 얻는다.

본 발명은, 이동 통신 단말 등에 사용되어, 고주파 신호를 증폭하는 고주파 증폭 장치에 관한 것이다.

도 1은 종래의 고주파 증폭 장치의 구성을 나타내는 블록도이다.

도 2는 본 발명의 실시예1에 따른 고주파 증폭 장치의 구성을 나타내는 블록도이다.

도 3은 도 2에서의 검파 조정 회로의 구성예를 나타내는 회로도이다.

도 4는 도 2에서의 전류 가산 회로의 구성예를 나타내는 회로도이다.

도 5는 도 2에서의 바이어스 인가 회로의 구성예를 나타내는 회로도이다.

도 6은 본 발명의 실시예2에 의한 고주파 증폭 장치의 구성을 나타내는 블록도이다.

도 7은 도 6에서의 검파 조정 회로 및 전류 감산 회로의 구성을 나타내는 회로도이다.

도 8은 본 발명의 실시예3에 따른 고주파 증폭 장치의 구성을 나타내는 블록도이다.

도 9는 본 발명의 실시예4에 따른 고주파 증폭 장치의 구성을 나타내는 블록도이다.

도 10은 본 발명의 실시예5에 따른 고주파 증폭 장치의 구성을 나타내는 블록도이다.

도 11은 본 발명의 실시예6에 따른 고주파 증폭 장치의 구성을 나타내는 블록도이다.

도 12는 도 11에서의 검파 회로의 구성예를 나타내는 회로도이다.

<발명을 실시하기 위한 최량의 형태>

이하, 본 발명을 보다 상세히 설명하기 위해 본 발명을 실시하기 위한 최량의 형태에 대하여 첨부 도면에 따라 설명한다.

실시예1.

도 2는 본 발명의 실시예1에 따른 고주파 증폭 장치의 구성을 나타내는 블록도이다. 도면에서, 참조 번호 1은 입력 단자이고, 참조 번호 2는 N 단(N≥2)의 트랜지스터(12-1∼12-N)를 갖는 고주파 증폭부이고, 참조 번호 3은 출력 단자이다.

고주파 증폭부(2)에서, 참조 번호 11-1∼11-N은 트랜지스터(12-1∼12-N)의 전단에 각각 설치된 정합 회로이고, 참조 번호 12-1∼12-N은 고주파 신호를 증폭하는 N 단의 트랜지스터(증폭 소자)이며, 참조 번호 13-1∼13-N은 트랜지스터(12-1∼12-N)의 출력단에 설치된 풀-업 회로이고, 참조 번호 14는 출력 단자(3)의 전단에 설치된 정합 회로이다.

참조 번호 21은 입력 신호를 검파하는 예를 들면 다이오드 등의 검파 회로이고, 참조 번호 22는 검파 후의 신호를 평활하는 예를 들면 캐패시터 등의 평활 회로이다. 또한, 검파 회로(21) 및 평활 회로(22)에 의해 입력 신호의 진폭을 측정하는 측정 회로(27)가 구성된다.

참조 번호 23은 검파 회로(21) 및 평활 회로(22)를 도통하는 전류를 조정하는 검파 조정 회로이며, 참조 번호 24는 검파 조정 회로(23)에 의해 조정된 전류에 기초하여, 입력 신호의 진폭에 대응하는 값의 전류를 바이어스 인가 회로(25)에 공급하는 전류 가산 회로이고, 참조 번호 25는 전류 가산 회로(24)로부터의 전류를 기준 전류에 가산하여, 그 가산 후의 전류에 대응하는 바이어스를 트랜지스터(12-1∼12-N)의 베이스에 인가하는 바이어스 인가 회로이다. 또한, 검파 조정 회로(23), 전류 가산 회로(24) 및 바이어스 인가 회로(25)에 의해 바이어스 제어 회로(26)가 구성된다.

여기서, 트랜지스터(12-1∼12-N)로서 N형 바이폴라 트랜지스터를 사용한 경우의 검파 조정 회로(23), 전류 가산 회로(24) 및 바이어스 인가 회로(25)의 구성예를 나타낸다. 도 3은 도 2에서의 검파 조정 회로(23)의 구성예를 나타내는 회로도이며, 도 4는 도 2에서의 전류 가산 회로(24)의 구성예를 나타내는 회로도이며, 도 5는 도 2에서의 바이어스 인가 회로(25)의 구성예를 나타내는 회로도이다.

도 3에 나타내는 검파 조정 회로(23)에 있어서, 참조 번호 31은 N형 트랜지스터(32)와 평활 회로(22) 사이에 설치된 가변 저항이고, 참조 번호 32, 33은 일단이 가변 저항(31)에 접속되고, 타단이 전류 가산 회로(24)에 접속된 전류 미러 회로를 구성하는 N형 트랜지스터이고, 참조 번호 34는 N형 트랜지스터(32)의 콜렉터와 베이스 및 N형 트랜지스터(33)의 베이스에 접속된 전원이다. 또, 전류 미러 회로에서는 트랜지스터의 접합 면적의 비와 동일한 비로 일단 및 타단에 전류가 도통하고, N형 트랜지스터에 의한 전류 미러 회로에서는 일단 및 타단으로부터 전류가 유입하여, P형 트랜지스터에 의한 전류 미러 회로에서는 일단 및 타단으로부터 전류가 유출된다. 또한, 검파 회로(21)는 예를 들면 도 3에 도시한 바와 같이 다이오드 D로 구성되며, 평활 회로(22)는 예를 들면 도 3에 도시한 바와 같이 캐패시터 C로 구성된다. 또, 캐패시터 C의 용량값은 고주파 신호의 칩레이트 등에 따라 설정된다. 이 캐패시터 C에 의해 검파 후의 신호가 평활됨과 함께, 바이어스 제어 회로(26)에의 고주파 신호의 유입이 억제된다.

도 4에 나타내는 전류 가산 회로(24)에서, 참조 번호 41, 42는 일단이 검파 조정 회로(23)에 접속되고, 타단이 바이어스 인가 회로(25)에 접속된 전류 미러 회로를 구성하는 P형 트랜지스터이고, 참조 번호 43은 P형 트랜지스터(41, 42)의 에미터에 접속된 전원이다.

도 5에 나타내는 바이어스 인가 회로(25)에 있어서, 참조 번호 51은 콜렉터를 전류 가산 회로(24)에 접속되고, 에미터가 접지된 N형 트랜지스터(내부 증폭 소자)이고, 참조 번호 52는 N형 트랜지스터(51)의 콜렉터와 전원(53) 사이에 설치된 저항이고, 참조 번호 53은 전원이고, 참조 번호 54는 베이스가 N형 트랜지스터(51)의 콜렉터에 접속되며 에미터가 N형 트랜지스터(51)의 베이스에 접속된 N형 트랜지스터이고, 참조 번호 55는 N형 트랜지스터(54)의 콜렉터와 전원(53) 사이에 설치된 저항이고, 참조 번호 56은 캐패시터이고, 참조 번호 57은 N형 트랜지스터(51)의 베이스와 고주파 증폭부(2)의 트랜지스터(12-1∼12-N)의 베이스 사이에 설치되어, 고주파 증폭부(2)로부터의 고주파 신호의 유입을 억제하는 인덕터이다. 또한, N형 트랜지스터(51)는 고주파 증폭부(2)의 N형 트랜지스터(12-1∼12-N)와 함께 전류 미러 회로를 구성한다.

이어서 동작에 대하여 설명한다.

입력 단자(1)를 통해 공급되는 고주파 신호는 고주파 증폭부(2)의 트랜지스터(12-1∼12-N)에 의해 증폭되고, 증폭 후의 고주파 신호는 출력 단자(3)를 통해 출력된다.

한편, 검파 회로(21)는 입력 단자(1)를 통해 공급되는 고주파 신호를 검파하고, 그 검파 후의 신호를 평활 회로(22)에 공급한다. 평활 회로(22)는 그 신호를 평활한다. 또한, 평활 회로(22)에 접속된 검파 조정 회로(23)에 의해 검파 회로(21) 및 평활 회로(22)를 도통하는 전류가 조정된다. 전류 가산 회로(24)는 검파 조정 회로(23)에 의해 조정된 전류에 기초하여, 입력 신호의 진폭에 대응하는 값의 전류를 바이어스 인가 회로(25)에 공급한다. 바이어스 인가 회로(25)는 전류 가산 회로(24)로부터의 전류를 기준 전류에 가산하여, 그 가산 후의 전류에 대응하는 바이어스를 트랜지스터(12-1∼12-N)의 베이스에 인가한다. 따라서, 입력 신호의 진폭이 커지면 가산 후의 전류는 커지고, 트랜지스터(12-1∼12-N)의 베이스에 인가되는 바이어스는 커진다. 한편, 입력 신호의 진폭이 작아지면 가산 후의 전류는 작아지고, 트랜지스터(12-1∼12-N)의 베이스에 인가되는 바이어스는 작아진다.

여기서, 각 부를 도 3∼도 5에 도시한 바와 같이 구성한 경우의 동작에 대하여 설명한다.

우선, 검파 회로(21) 및 평활 회로(22)에 의해 입력 신호의 전압 진폭이 추출되고, 가변 저항(31)의 저항값 및 전원(34)의 전압에 기초하여, 그 입력 신호의 전압 진폭에 대응하는 전류가 전류 미러 회로의 N형 트랜지스터(32)에 도통한다.따라서, 그 전류에 N형 트랜지스터(32, 33)의 접합 면적비를 곱한 값의 전류가 전류 미러 회로의 N형 트랜지스터(33)에 도통한다(도 3).

그리고, 그 N형 트랜지스터(33)에 접속된, 전류 가산 회로(24)에서의 전류 미러 회로의 P형 트랜지스터(41)에도 동일한 전류가 도통한다. 따라서, 그 전류에 P형 트랜지스터(41, 42)의 접합 면적비를 곱한 값의 전류가 전류 미러 회로의 P형 트랜지스터(42)에 도통한다(도 4).

바이어스 인가 회로(25)에서는 전류 가산 회로(24)로부터의 전류가 없는 경우에, 전원(53)의 전압, 저항(52)의 저항값 및 N형 트랜지스터(54)의 에미터 베이스 전압에 의해 N형 트랜지스터(51)의 기준 바이어스가 결정되고, 그것에 대응하는 기준 전류가 콜렉터 에미터 사이를 도통한다. 그리고, 전류 가산 회로(24)로부터의 전류가 있으면, 그 전류는 기준 전류에 가산되어, 바이어스 인가 회로(25)의 N형 트랜지스터(51)의 콜렉터에 유입된다. 이 에미터 콜렉터 사이의 전류의 변화에 따라 N형 트랜지스터(51)의 베이스에 인가되는 바이어스도 변화한다. 이 N형 트랜지스터(51)는 고주파 증폭부(2)의 트랜지스터(12-1∼12-N)와 함께 전류 미러 회로를 구성하므로, 고주파 증폭부(2)의 트랜지스터(12-1∼12-N)의 베이스에 인가되는 바이어스도 마찬가지로 변화한다(도 5).

이와 같이, 검파 회로(21), 평활 회로(22), 검파 조정 회로(23), 전류 가산 회로(24) 및 바이어스 인가 회로(25)에 의해, 입력 신호의 진폭에 따라 고주파 증폭부(2)의 트랜지스터(12-1∼12-N)의 바이어스가 연속적으로 조정된다.

이상과 같이, 이 실시예1에 따르면, 입력된 고주파 신호를 증폭하는 복수의트랜지스터(12-1∼12-N)를 갖는 고주파 증폭부(2)와, 입력된 고주파 신호의 진폭을 측정하는 측정 회로(27)와, 측정 회로(27)에 의해 측정된 진폭의 값에 따라 연속적으로 트랜지스터(12-1∼12-N)에 인가되는 바이어스를 제어하는 바이어스 제어 회로(26)를 구비하므로, 입력된 고주파 신호의 진폭 변화에 따라 발생하는 급격한 이득 변동을 억제할 수 있는 효과를 얻는다.

또한, 이 실시예1에 따르면, 바이어스 제어 회로(26)가 복수의 트랜지스터(12-1∼12-N)에 인가되는 바이어스를 일괄하여 제어하므로, 회로 규모를 저감시킬 수 있는 효과를 얻는다.

또한, 이 실시예1에 따르면, 바이어스 제어 회로(26)는, 측정 회로(27)에 의해 측정된 진폭에 대응하는 값의 전류를 출력하는 전류 가산 회로(24)와, 전류 가산 회로(24)로부터의 전류 및 소정의 기준 전류의 합에 대응하는 바이어스를 트랜지스터(12-1∼12-N)에 인가하는 바이어스 인가 회로(25)를 갖으므로, 입력된 고주파 신호의 진폭이 작아지면 바이어스를 연속적으로 작게 할 수 있고, 저전력 출력 시의 소비 전력을 더 저감시킬 수 있는 효과를 얻는다.

또한, 이 실시예1에 따르면, 바이어스 제어 회로(26)는, 측정 회로(27)가 고주파 신호의 진폭을 측정할 때에 그 진폭에 따라 도통하는 전류의 값을 설정하는 검파 조정 회로(23)를 갖으므로, 측정 회로(27)의 동작 조건(검파 회로(21)를 구성하는 다이오드의 동작점)을 제어할 수 있으며, 장치의 조정을 간단히 실행하는 효과를 얻는다.

또한, 이 실시예1에 따르면, 전류 가산 회로(24)는 측정 회로에 의해 측정된진폭에 대응하는 값의 전류를 일단에 도통하고, 그 전류에 따라 전류 미러 회로의 접합 면적비 및 전원 전압에 기초하여 설정된 전류를 타단으로부터 출력하는 전류 미러 회로를 갖으므로, 전류 미러 회로의 접합 면적비 및 전원 전압을 조정함으로써 입력된 고주파 신호의 진폭에 대한 바이어스 인가 회로(25)에의 전류의 특성을 간단히 조정할 수 있으며, 나아가서는 트랜지스터(12-1∼12-N)에 인가되는 바이어스를 간단히 조정할 수 있는 효과를 얻는다.

또한, 이 실시예1에 따르면, 측정 회로(27)가 고주파 증폭부(2)와 병렬로 접속되므로, 고주파 증폭부(2)에 공급되는 고주파 신호를 열화시키지 않고, 그 고주파 신호의 진폭을 측정할 수 있는 효과를 얻는다.

또한, 이 실시예1에 따르면, 측정 회로(27), 검파 조정 회로(23) 및 전류 가산 회로(24)가 고주파 증폭부와 병렬로 접속되므로, 측정 회로(27), 검파 조정 회로(23) 및 전류 가산 회로(24)를 1 칩의 집적 회로로 실현할 수 있고, 장치의 규모 및 비용을 저감시킬 수 있는 효과를 얻는다.

실시예2.

도 6은 본 발명의 실시예2에 따른 고주파 증폭 장치의 구성을 나타내는 블록도이다. 도면에서, 참조 번호 61은 검파 회로(21) 및 평활 회로(22)를 도통하는 전류를 조정하는 검파 조정 회로이고, 참조 번호 62는 검파 조정 회로(23)에 의해 조정된 전류에 기초하여, 입력 신호의 진폭에 대응하는 값의 전류를 바이어스 인가 회로(25)로부터 공급시키는 전류 감산 회로이다. 또한, 검파 조정 회로(61), 전류 감산 회로(62) 및 바이어스 인가 회로(25)에 의해 바이어스 제어 회로(63)가 구성된다.

또한, 도 6에서의 그 밖의 구성 요소는 실시예1과 마찬가지이므로, 그 설명을 생략한다. 단, 바이어스 인가 회로(25)는 전류 감산 회로(62)에의 전류를 기준 전류에서 감산하여, 그 감산 후의 남은 전류에 대응하는 바이어스를 트랜지스터(12-1∼12-N)의 베이스에 인가한다.

여기서, 트랜지스터(12-1∼12-N)로서 N형의 바이폴라 트랜지스터를 사용한 경우의 검파 조정 회로(61) 및 전류 감산 회로(62)의 구성예를 나타낸다. 도 7은 도 6의 검파 조정 회로(61) 및 전류 감산 회로(62)의 구성을 나타내는 회로도이다. 도면에서, 참조 번호 71은 가변 저항이고, 참조 번호 72는 전원이다. 참조 번호 81, 82는 일단을 검파 조정 회로(61)에 접속되고, 타단을 바이어스 인가 회로(25)에 접속된 전류 미러 회로를 구성하는 N형 트랜지스터이다. 또한, 이 경우의 바이어스 인가 회로(25)는 도 5에 나타내는 것을 사용할 수 있다.

다음에 동작에 대하여 설명한다.

고주파 증폭부(2)는 실시예1과 마찬가지로 동작하므로, 그 설명을 생략한다.

검파 회로(21)는 입력 단자(1)를 통해 공급되는 고주파 신호를 검파하고, 그 검파 후의 신호를 평활 회로(22)에 공급한다. 평활 회로(22)는 그 신호를 평활화한다. 또한, 평활 회로(22)에 접속된 검파 조정 회로(61)에 의해 검파 회로(21) 및 평활 회로(22)를 도통하는 전류가 조정된다. 전류 감산 회로(62)는 검파 조정 회로(61)에 의해 조정된 전류에 기초하여, 입력 신호의 진폭에 대응하는 값의 전류를 바이어스 인가 회로(25)로부터 공급시킨다. 바이어스 인가 회로(25)는 전류 감산 회로(62)로의 전류를 기준 전류에서 감산하여, 그 감산 후의 남은 전류에 대응하는 바이어스를 트랜지스터(12-1∼12-N)의 베이스에 인가한다. 따라서, 입력 신호의 진폭이 커지면 감산 후의 남은 전류는 작아지고, 트랜지스터(12-1∼12-N)의 베이스에 인가되는 바이어스는 작아진다. 한편, 입력 신호의 진폭이 작아지면 감산 후의 남은 전류는 커지고, 트랜지스터(12-1∼12-N)의 베이스에 인가되는 바이어스는 커진다.

여기서, 각 부를 도 5 및 도 7에 도시한 바와 같이 구성한 경우의 동작에 대하여 설명한다.

우선, 검파 회로(21) 및 평활 회로(22)에 의해 입력 신호의 전압 진폭이 추출되고, 가변 저항(71)의 저항값 및 전원(72)의 전압에 기초하여, 그 입력 신호의 전압 진폭에 대응하는 전류가 전류 감산 회로(62)에서의 전류 미러 회로의 N형 트랜지스터(81)에 도통한다. 따라서, 그 전류에 N형 트랜지스터(81, 82)의 접합 면적비를 곱한 값의 전류가 전류 미러 회로의 N형 트랜지스터(82)에 도통한다(도 7). 이 때, N형 트랜지스터(82)에 도통하는 전류는 바이어스 인가 회로(25)로부터 전류 감산 회로(62)로 도통한다.

바이어스 인가 회로(25)에서는 전류 감산 회로(62)로의 전류가 없는 경우에, 전원(53)의 전압, 저항(52)의 저항값 및 N형 트랜지스터(54)의 에미터 베이스 전압에 의해 N형 트랜지스터(51)의 기준 바이어스가 결정되고, 그것에 대응하는 기준 전류가 콜렉터 에미터 사이를 도통한다. 그리고, 전류 감산 회로(62)로의 전류가 있으면, 그 전류가 기준 전류에서 감산되고, 감산 후의 남은 전류가 바이어스 인가회로(25)의 N형 트랜지스터(51)의 콜렉터에 유입된다. 이 에미터 콜렉터 사이의 전류의 변화에 따라 N형 트랜지스터(51)의 베이스에 인가되는 바이어스도 변화한다. 이 N형 트랜지스터(51)는 고주파 증폭부(2)의 트랜지스터(12-1∼12-N)와 함께 전류 미러 회로를 구성하므로, 고주파 증폭부(2)의 트랜지스터(12-1∼12-N)의 베이스에 인가되는 바이어스도 마찬가지로 변화한다(도 5).

이와 같이, 검파 회로(21), 평활 회로(22), 검파 조정 회로(61), 전류 감산 회로(62) 및 바이어스 인가 회로(25)에 의해, 입력 신호의 진폭에 따라 고주파 증폭부(2)의 트랜지스터(12-1∼12-N)의 바이어스가 연속적으로 조정된다.

이상과 같이, 이 실시예2에 따르면, 입력된 고주파 신호를 증폭하는 복수의 트랜지스터(12-1∼12-N)를 갖는 고주파 증폭부(2)와, 입력된 고주파 신호의 진폭을 측정하는 측정 회로(27)와, 측정 회로(27)에 의해 측정된 진폭의 값에 따라 연속적으로, 트랜지스터(12-1∼12-N)에 인가되는 바이어스를 제어하는 바이어스 제어 회로(63)를 구비하므로, 입력된 고주파 신호의 진폭 변화에 따라 발생하는 급격한 이득 변동을 억제할 수 있는 효과를 얻는다.

또한, 이 실시예2에 따르면, 바이어스 제어 회로(63)가 복수의 트랜지스터(12-1∼12-N)에 인가되는 바이어스를 일괄하여 제어하므로, 회로 규모를 저감시킬 수 있는 효과를 얻는다.

또한, 이 실시예2에 따르면, 바이어스 제어 회로(63)가, 측정 회로(27)에 의해 측정된 진폭에 대응하는 값의 전류를 입력하는 전류 감산 회로(62)와, 전류 감산 회로에 그 전류를 공급하고, 소정의 기준 전류와 그 전류와의 차에 대응하는 바이어스를 복수의 증폭 소자에 인가하는 바이어스 인가 회로(25)를 갖으므로, 입력된 고주파 신호의 진폭이 작아지면 바이어스를 연속적으로 크게 할 수 있으며, 저전력 출력시의 이득 저하를 보상할 수 있는 효과를 얻는다. 즉, 트랜지스터(12-1∼12-N)에 사용되는 소자의 종류에 따라 저전력 출력 시의 이득 저하의 보상이 필요한 경우에는 바이어스 제어 회로(63)를 사용하고, 저전력 출력 시의 소비 전력의 저감이 필요한 경우에는 바이어스 제어 회로(26)를 사용한다.

또한, 이 실시예2에 따르면, 바이어스 제어 회로(63)가, 측정 회로(27)가 고주파 신호의 진폭을 측정할 때에 그 진폭에 따라 도통하는 전류의 값을 설정하는 검파 조정 회로(61)를 갖으므로, 측정 회로(27)의 동작 조건(검파 회로(21)를 구성하는 다이오드의 동작점)을 제어할 수 있으며, 장치의 조정을 간단히 실행하는 효과를 얻는다.

또한, 이 실시예2에 따르면, 전류 감산 회로(62)가, 측정 회로(27)에 의해 측정된 진폭에 대응하는 값의 전류를 일단에 도통하고, 그 전류에 따라 전류 미러 회로의 접합 면적비 및 전원 전압에 기초하여 설정된 전류를 타단으로부터 입력하는 전류 미러 회로를 갖으므로, 전류 미러 회로의 접합 면적비 및 전원 전압을 조정함으로써 입력된 고주파 신호의 진폭에 대한 바이어스 인가 회로(25)로부터의 전류의 특성을 간단히 조정할 수 있고, 나아가서는 트랜지스터(12-1∼12-N)에 인가되는 바이어스를 간단히 조정할 수 있는 효과를 얻는다.

또한, 이 실시예2에 따르면, 측정 회로(27)가 고주파 증폭부(2)와 병렬로 접속되므로, 고주파 증폭부(2)에 공급되는 고주파 신호를 열화시키지 않고, 그 고주파 신호의 진폭을 측정할 수 있는 효과를 얻는다.

또한, 이 실시예2에 따르면, 측정 회로(27), 검파 조정 회로(61) 및 전류 감산 회로(62)가 고주파 증폭부(2)와 병렬로 접속되므로, 측정 회로(27), 검파 조정 회로(61) 및 전류 감산 회로(62)를 1 칩의 집적 회로로 실현할 수 있으며, 장치의 규모 및 비용을 저감시킬 수 있는 효과를 얻는다.

실시예3.

도 8은 본 발명의 실시예3에 따른 고주파 증폭 장치의 구성을 나타내는 블록도이다. 이 실시예3에 따른 고주파 증폭 장치에서는 N개의 바이어스 제어 회로(26)가 N개의 트랜지스터(12-1∼12-N)에 각각 접속된다. 또한, 도 8에서의 그 밖의 구성 및 각 바이어스 제어 회로(63)의 구성은 실시예1과 동일하므로, 그 설명을 생략한다.

이어서 동작에 대하여 설명한다.

이 실시예3에 의한 고주파 증폭 장치에서는 각 단에 설치된 바이어스 제어 회로(26)에 의해 각 트랜지스터(12-i)(i=1, …, N)의 바이어스가 각각 독립적으로 인가된다. 이 때, 예를 들면 각 트랜지스터(12-i)의 주파수 특성이나 물리 특성 등을 고려하여 각 바이어스가 설정되도록 한다. 또한, 각 부의 동작은 실시예1과 마찬가지이므로, 그 설명을 생략한다.

이상과 같이, 이 실시예3에 따르면, 입력된 고주파 신호를 증폭하는 복수의 트랜지스터(12-1∼12-N)를 갖는 고주파 증폭부(2)와, 입력된 고주파 신호의 진폭을 측정하는 측정 회로(27)와, 측정 회로(27)에 의해 측정된 진폭의 값에 따라 연속적으로, 각 트랜지스터(12-i)에 인가되는 바이어스를 각각 독립적으로 제어하는 복수의 바이어스 제어 회로(26)를 구비하므로, 각 트랜지스터(12-i)의 주파수 특성이나 물리 특성 등에 따라 독립적으로 바이어스를 설정할 수 있는 효과를 얻는다.

또한, 이 실시예3에 따르면, 각 바이어스 제어 회로(26)가 측정 회로(27)에 의해 측정된 진폭에 대응하는 값의 전류를 출력하는 전류 가산 회로(24)와, 전류 가산 회로(24)로부터의 전류 및 소정의 기준 전류의 합에 대응하는 바이어스를 트랜지스터(12-1∼12-N) 중 어느 하나에 인가하는 바이어스 인가 회로(25)를 갖으므로, 실시예1에 따른 효과와 동일한 효과를 얻을 수 있으며, 각 트랜지스터(12-i)의 바이어스를 독립하여 설정할 수 있고, 저전력 출력 시의 소비 전력을 보다 저감할 수 있는 효과를 얻는다.

실시예4.

도 9는 본 발명의 실시예4에 따른 고주파 증폭 장치의 구성을 나타내는 블록도이다. 이 실시예4에 따른 고주파 증폭 장치에서는 N개의 바이어스 제어 회로(63)가 N개의 트랜지스터(12-1∼12-N)에 각각 접속된다. 또한, 도 9에서의 그 밖의 구성 및 각 바이어스 제어 회로(63)의 구성은 실시예2와 마찬가지이므로, 그 설명을 생략한다.

다음에 동작에 대하여 설명한다.

이 실시예4에 따른 고주파 증폭 장치에서는 각 단에 설치된 바이어스 제어 회로(63)에 의해, 각 트랜지스터(12-i)(i=1, …, N)의 바이어스가 각각 독립적으로 인가된다. 이 때, 예를 들면 각 트랜지스터(12-i)의 주파수 특성이나 물리 특성등을 고려하여, 각 바이어스가 설정된다. 또한, 각 부의 동작에 대해서는 실시예2와 마찬가지이므로, 그 설명을 생략한다.

이상과 같이, 이 실시예4에 따르면, 입력된 고주파 신호를 증폭하는 복수의 트랜지스터(12-1∼12-N)를 갖는 고주파 증폭부(2)와, 입력된 고주파 신호의 진폭을 측정하는 측정 회로(27)와, 측정 회로(27)에 의해 측정된 진폭의 값에 따라 연속적으로, 각 트랜지스터(12-i)에 인가되는 바이어스를 각각 독립적으로 제어하는 복수의 바이어스 제어 회로(63)를 구비하도록 했으므로, 각 트랜지스터(12-i)의 주파수 특성이나 물리 특성 등에 따라 독립적으로 바이어스를 설정할 수 있는 효과를 얻는다.

또한, 이 실시예4에 따르면, 각 바이어스 제어 회로(63)는, 측정 회로(27)에 의해 측정된 진폭에 대응하는 값의 전류를 입력하는 전류 감산 회로(62)와, 전류 감산 회로(62)에 그 전류를 공급하고, 소정의 기준 전류와 그 전류와의 차에 대응하는 바이어스를 증폭 소자에 인가하는 바이어스 인가 회로(25)를 갖으므로, 실시예2에 따른 효과와 동일한 효과를 얻을 수 있으며, 각 트랜지스터(12-i)의 바이어스를 독립하여 설정할 수 있으며, 저전력 출력 시의 이득 저하의 보상을 보다 적절하게 실행할 수 있는 효과를 얻는다.

실시예5.

도 10은 본 발명의 실시예5에 따른 고주파 증폭 장치의 구성을 나타내는 블록도이다. 이 실시예5에 따른 고주파 증폭 장치에서는 합계 N개의 바이어스 제어 회로(26) 및 바이어스 제어 회로(63)가 N개의 트랜지스터(12-1∼12-N)에 각각 접속된다. 또, 도 10에서의 그 밖의 구성 및 각 바이어스 제어 회로(26, 63)의 구성은 실시예1 또는 실시예2와 마찬가지이므로, 그 설명을 생략한다.

또한, 도 10에서는 제1단째에 바이어스 제어 회로(63)를 사용하고, 제(N-1)단째 및 제N단째에 바이어스 제어 회로(26)를 사용하지만, 이들 조합에 대해서는 특별히 이와 같이 한정되는 것은 아니며, 바이어스 제어 회로(26)와 바이어스 제어 회로(63)를 몇개씩 사용해도 된다.

이어서 동작에 대하여 설명한다.

이 실시예5에 따른 고주파 증폭 장치에서는, 앞쪽의 소정의 M 단의 트랜지스터(12-1∼12-M)에 대하여 바이어스 제어 회로(63)가 설치되고, 남은 (N-M)단의 트랜지스터(12-(M-1)∼12-N)에 대하여 바이어스 제어 회로(26)가 설치된다. 이에 따라, 각 트랜지스터(12-i)(i=1, …, N)의 바이어스가 각각 독립적으로 인가된다. 이 때, 예를 들면 각 트랜지스터(12-i)의 주파수 특성이나 물리 특성 등을 고려하여, 각 바이어스가 설정된다. 또한, 각 부의 동작은 실시예1 또는 실시예2와 마찬가지이므로, 그 설명을 생략한다.

이상과 같이, 이 실시예5에 따르면, 복수의 바이어스 제어 회로(26, 63) 중 앞쪽의 소정의 단 수의 바이어스 제어 회로(63)가, 측정 회로(27)에 의해 측정된 진폭에 대응하는 값의 전류를 입력하는 전류 감산 회로(62)와, 전류 감산 회로(62)에 그 전류를 공급하고, 소정의 기준 전류와 그 전류와의 차에 대응하는 바이어스를 트랜지스터(12-i)(i=1, …, M)에 인가하는 바이어스 인가 회로(25)를 갖고, 뒤쪽의 남은 바이어스 제어 회로(26)가, 측정 회로(27)에 의해 측정된 진폭에 대응하는 값의 전류를 출력하는 전류 가산 회로(24)와, 전류 가산 회로(24)로부터의 전류 및 소정의 기준 전류의 합에 대응하는 바이어스를 트랜지스터(12-i)(i=M+1, …, N)에 인가하는 바이어스 인가 회로(25)를 갖으므로, 저전력 출력 시에, 예를 들면 드라이버로서의 트랜지스터(12-1∼12-M)에 대해서는 이득 저하를 보상하고, 예를 들면 전력 증폭기로서의 트랜지스터(12-(M+1)∼12-N)에 대해서는 소비 전력을 저감하고, 왜곡의 저감과 소비 전력의 저감이 양립하는 효과를 얻는다.

실시예6.

도 11은 본 발명의 실시예6에 따른 고주파 증폭 장치의 구성을 나타내는 블록도이고, 도 12는 도 11에서의 검파 회로(91)의 구성예를 나타내는 회로도이다. 도면에서, 참조 번호 91은 고주파 신호를 고주파 증폭부(2)에 통과시킴과 아울러, 고주파 신호를 검파하는 검파 회로이다. 검파 회로(91)에서, 참조 번호 101은 입력 단자(1)에 접속되고, 고주파 신호를 통과시킴과 아울러 직류 성분 등을 억제하는 캐패시터이고, 참조 번호 102는 고주파 증폭부(2)에 접속되고, 고주파 신호를 통과시킴과 함께 직류 성분 등을 억제하는 캐패시터이고, 참조 번호 103은 검파용 다이오드이고, 참조 번호 104는 평활 회로(22)로의 고주파 성분을 억제하는 인덕터이다. 또, 도 11에서의 그 밖의 구성 요소에 대해서는 실시예1에 따른 것과 마찬가지이므로, 그 설명을 생략한다.

이어서 동작에 대하여 설명한다.

검파 회로(91)에서, 입력된 고주파 신호는 캐패시터(101, 102)를 통해 고주파 증폭부(2)에 공급된다. 또한, 이 때, 입력된 고주파 신호는 인덕터(104)에 의해 차단되고, 평활 회로(22)에는 공급되지 않는다. 한편, 입력된 고주파 신호 중 다이오드(103)에 의해 검파된 성분은 저주파이므로, 인덕터(104)를 통해 평활 회로(22)에 공급된다. 또한, 그 밖의 동작은 실시예1과 마찬가지이므로, 그 설명을 생략한다.

이상과 같이, 이 실시예6에 따르면, 검파 회로(91)가 고주파 증폭부(2)와 직렬로 접속되어, 고주파 신호를 고주파 증폭부(2)로 통과시킴과 아울러, 그 고주파 신호를 검파하므로, 측정 회로(27)와 고주파 증폭부(2)에 고주파 신호를 분파하기 위한 분파기를 별도로 설치할 필요가 없게 되어, 회로 규모를 저감할 수 있는 효과를 얻는다. 또한, 이 실시예6은 실시예1에서의 검파 회로(21)를 검파 회로(91)로 변경한 것이지만, 실시예2∼5에서의 검파 회로(21)를 검파 회로(91)로 변경하도록 해도 된다. 그 경우에도 동일한 효과를 얻을 수 있다.

또한, 상기 실시예에서는 고주파 증폭부(2)의 증폭 소자의 일례로서 N형 바이폴라 트랜지스터를 사용한 경우를 설명하고 있지만, 고주파 증폭부(2)의 증폭 소자로서는 예를 들면 전계 효과 트랜지스터 등의 다른 형태의 트랜지스터 등을 사용할 수 있다. 단, 그 경우에는 바이어스 제어 회로(26, 63)의 내부 회로 구성을 그에 따라 변경한다.

이상과 같이, 예를 들면 고주파 신호를 송수신하는 통신기에 있어서, 고주파 신호를 증폭하는데 적합하다.

Claims

삭제
삭제
고주파 신호를 복수단의 증폭 소자로 증폭하는 고주파 증폭 장치에 있어서,

입력된 고주파 신호를 증폭하는 복수의 증폭 소자를 갖는 고주파 증폭부와,

상기 입력된 고주파 신호의 진폭을 측정하는 측정 회로와,

상기 측정 회로에 의해 측정된 상기 진폭의 값에 따라서 연속적으로, 각각의 상기 복수의 증폭 소자에 인가되는 바이어스를 제어하는 바이어스 제어 회로

를 구비하며, 상기 바이어스 제어 회로는

상기 측정 회로에 의해 측정된 진폭에 따른 값의 전류를 출력하는 전류 가산 회로와,

상기 전류 가산 회로로부터의 전류 및 소정의 기준 전류의 합에 따른 바이어스를 상기 복수의 증폭 소자에 인가하는 바이어스 인가 회로와,

상기 측정 회로가 상기 진폭을 측정할 때 상기 고주파 신호의 진폭에 따른 전도 전류의 값을 설정하는 검파 조정 회로

를 구비하는 것을 특징으로 하는 고주파 증폭 장치.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
고주파 신호를 복수단의 증폭 소자로 증폭하는 고주파 증폭 장치에 있어서,

입력된 고주파 신호를 증폭하는 복수의 증폭 소자를 갖는 고주파 증폭부와,

상기 입력된 고주파 신호의 진폭을 측정하는 측정 회로와,

상기 측정 회로에 의해 측정된 상기 진폭의 값에 따라서 연속적으로, 각각의 상기 복수의 증폭 소자에 인가되는 바이어스를 제어하는 바이어스 제어 회로

를 구비하며, 상기 바이어스 제어 회로는

상기 측정 회로에 의해 측정된 진폭에 따른 값의 전류를 출력하는 전류 가산 회로와,

상기 전류 가산 회로로부터의 전류 및 소정의 기준 전류의 합에 따른 바이어스를 상기 복수의 증폭 소자에 인가하는 바이어스 인가 회로와,

상기 전류 가산 회로로부터 출력되는 전류 및 상기 소정의 기준 전류를 전도하는 내부 증폭 소자 - 상기 내부 증폭 소자와 상기 고주파 증폭부의 상기 복수의 증폭 소자는 전류 미러 회로를 형성함 -

를 구비하는 것을 특징으로 하는 고주파 증폭 장치.
고주파 신호를 복수단의 증폭 소자로 증폭하는 고주파 증폭 장치에 있어서,

입력된 고주파 신호를 증폭하는 복수의 증폭 소자를 갖는 고주파 증폭부와,

상기 입력된 고주파 신호의 진폭을 측정하는 측정 회로와,

상기 측정 회로에 의해 측정된 상기 진폭의 값에 따라서 연속적으로, 각각의 상기 복수의 증폭 소자에 인가되는 바이어스를 제어하는 바이어스 제어 회로

를 구비하며, 상기 바이어스 제어 회로는

상기 측정 회로에 의해 측정된 진폭에 따른 값의 전류를 입력하는 전류 감산 회로와,

상기 전류 감산 회로로 상기 전류를 공급하고, 상기 소정의 기준 전류와 상기 전류와의 차에 따른 바이어스를 상기 복수의 증폭 소자에 인가하는 바이어스 인가 회로와,

상기 측정 회로가 상기 고주파 신호의 진폭을 측정할 때 상기 고주파 신호의 진폭에 따른 전도 전류의 값을 설정하는 검파 조정 회로

를 구비하는 것을 특징으로 하는 고주파 증폭 장치.
고주파 신호를 복수단의 증폭 소자로 증폭하는 고주파 증폭 장치에 있어서,

입력된 고주파 신호를 증폭하는 복수의 증폭 소자를 갖는 고주파 증폭부와,

상기 입력된 고주파 신호의 진폭을 측정하는 측정 회로와,

상기 측정 회로에 의해 측정된 상기 진폭의 값에 따라서 연속적으로, 각각의 상기 복수의 증폭 소자에 인가되는 바이어스를 제어하는 바이어스 제어 회로

를 구비하며, 상기 바이어스 제어 회로는

상기 측정 회로에 의해 측정된 진폭에 따른 값의 전류를 입력하는 전류 감산 회로와,

상기 전류 감산 회로로 상기 전류를 공급하고, 소정의 기준 전류와 상기 전류와의 차에 따른 바이어스를 상기 복수의 증폭 소자에 인가하는 바이어스 인가 회로와,

상기 전류 감산 회로로 공급되는 전류를 상기 소정의 기준 전류로부터 감산함으로써 얻어지는 나머지 전류를 전도하는 내부 증폭 소자 - 상기 내부 증폭 소자와 상기 복수의 고주파 증폭부의 상기 복수의 증폭 소자는 전류 미러 회로를 형성함 -

를 구비하는 것을 특징으로 하는 고주파 증폭 장치.
제3항에 있어서, 상기 측정 회로, 상기 전류 가산 회로 및 상기 검파 조정 회로는 상기 고주파 증폭부와 병렬로 연결되는 것을 특징으로 하는 고주파 증폭 장치.
제19항에 있어서, 상기 측정 회로, 상기 전류 감산 회로 및 상기 검파 조정 회로는 상기 고주파 증폭부와 병렬로 연결되는 것을 특징으로 하는 고주파 증폭 장치.
고주파 신호를 복수단의 증폭 소자로 증폭하는 고주파 증폭 장치에 있어서,

입력된 고주파 신호를 증폭하는 복수의 증폭 소자를 갖는 고주파 증폭부와,

상기 입력된 고주파 신호의 진폭을 측정하는 측정 회로와,

상기 측정 회로에 의해 측정된 상기 진폭의 값에 따라서 연속적으로, 각각의 상기 복수의 증폭 소자에 인가되는 바이어스를 제어하는 바이어스 제어 회로

를 구비하며, 상기 바이어스 제어 회로는

상기 고주파 증폭부와 직렬로 연결되며, 상기 고주파 신호를 상기 고주파 증폭부로 전달하고 상기 고주파 신호를 감지하는 검파 회로

를 구비하는 것을 특징으로 하는 고주파 증폭 장치.