JP2021077939A - 電力増幅回路 - Google Patents

Abstract

【課題】高周波信号に歪みが生じる可能性を抑制する。【解決手段】第１電力増幅器に電気的に接続された、第１電源端子と、第１電力増幅器よりも後段の第２電力増幅器に電気的に接続された、第２電源端子と、高周波入力信号の振幅レベルに応じた電源電位を出力する電源回路と第１電源端子との間を電気的に接続する、第１外部電源配線と、電源回路と第２電源端子との間を電気的に接続する、第２外部電源配線と、を含み、第１外部電源配線のインダクタンス値は、第２外部電源配線のインダクタンス値よりも大きい。【選択図】図８

Description

本発明は、電力増幅回路に関する。

無線通信端末装置に搭載される電力増幅回路では、消費電力の抑制が求められる。消費電力の抑制を図る１つの方式として、高周波信号の振幅レベルに応じて電力増幅回路の電源電位を制御する、エンベロープトラッキング方式がある。

下記の特許文献１には、複数段接続された電力増幅器の各々において、高周波信号の位相と、電源電位の位相と、の差を抑制する技術が記載されている。詳しくは、特許文献１には、複数段接続された電力増幅器の内の後段の電力増幅器の電源電位の位相を遅延させる技術が記載されている。

特開２０１８−３７８３９号公報

Ji-Seon Paek、外１３名、「15.1 An 88%-Efficiency Supply Modulator Achieving 1.08μs/V Fast Transition and 100MHｚ Envelope-Tracking Bandwidth for 5G New Radio RF Power Amplifier」、2019 IEEE International Solid-State Circuits Conference DIGEST OF TECHNICAL PAPERS、２０１９年２月１９日、ｐ．２３８−ｐ．２３９

現在、第４世代移動通信システム（４Ｇ、例えば、ＬＴＥ（Long Term Evolution）、ＬＴＥ−Ａｄｖａｎｃｅｄ）が、運用されている。更に、第５世代移動通信システム（５Ｇ）が、実用化されようとしている。

４Ｇでは、エンベロープトラッキング変調信号（電源電位）の周波数帯域は、１０ＭＨｚ程度から２０ＭＨｚ程度であり、最大でも３０ＭＨｚ程度から４０ＭＨｚ程度である。一方、５Ｇでは、電源電位の周波数帯域は、上記の非特許文献１に記載されているように、１００ＭＨｚ程度かそれ以上まで求められる。

このように、５Ｇでは、電源電位の周波数帯域が４Ｇと比べて広いので、特許文献１記載の技術では、対処が難しくなることが考えられる。詳しくは、複数段接続された電力増幅器の内の前段の電力増幅器では、電源電位の位相が高周波信号の位相より進む可能性がある。その結果、高周波信号に歪みが生じる可能性がある。

本発明は、上記に鑑みてなされたものであって、高周波信号に歪みが生じる可能性を抑制することを目的とする。

本発明の一側面の電力増幅回路は、複数段接続され、高周波入力信号を増幅し、増幅後の高周波出力信号を出力する、複数の電力増幅器と、複数の電力増幅器の内の第１電力増幅器に電気的に接続された、第１電源端子と、複数の電力増幅器の内の第１電力増幅器よりも後段の第２電力増幅器に電気的に接続された、第２電源端子と、高周波入力信号の振幅レベルに応じた電源電位を出力する電源回路と第１電源端子との間を電気的に接続する、第１外部電源配線と、電源回路と第２電源端子との間を電気的に接続する、第２外部電源配線と、を含み、第１外部電源配線のインダクタンス値は、第２外部電源配線のインダクタンス値よりも大きい。

本発明の一側面の電力増幅回路は、複数段接続され、高周波入力信号を増幅し、増幅後の高周波出力信号を出力する、複数の電力増幅器と、高周波入力信号の振幅レベルに応じた電源電位が入力される、電源端子と、複数の電力増幅器の内の第１電力増幅器と電源端子との間を電気的に接続する、第１内部電源配線と、複数の電力増幅器の内の第１電力増幅器よりも後段の第２電力増幅器と電源端子との間を電気的に接続する、第２内部電源配線と、を含み、第１内部電源配線のインダクタンス値は、第２内部電源配線のインダクタンス値よりも大きい。

本発明の一側面の電力増幅回路は、複数段接続され、高周波入力信号を増幅し、増幅後の高周波出力信号を出力する、複数の電力増幅器と、高周波入力信号の振幅レベルに応じた電源電位が入力される、第２電源端子と、一端が第２電源端子に電気的に接続され、他端が複数の電力増幅器の内の第２電力増幅器に電気的に接続された、第２内部電源配線と、一端が第２内部電源配線の他端に電気的に接続され、他端が複数の電力増幅器の内の第２電力増幅器よりも前段の第１電力増幅器に電気的に接続された、第１内部電源配線と、を含む。

本発明によれば、高周波信号に歪みが生じる可能性を抑制することが可能となる。

比較例の電力増幅回路を含む送信回路の構成を示す図である。 比較例の電力増幅回路の回路構成を示す図である。 比較例の電力増幅回路の電力増幅器の回路構成を示す図である。 比較例の電力増幅回路を示す図である。 比較例の電力増幅回路の等価回路を示す図である。 比較例の電力増幅回路の等価回路の回路シミュレーション結果を示す図である。 比較例の電力増幅回路の等価回路の回路シミュレーション結果を示す図である。 第１の実施の形態の電力増幅回路の回路構成を示す図である。 第１の実施の形態の電力増幅回路を示す図である。 第１の実施の形態の電力増幅回路の等価回路の回路シミュレーション結果を示す図である。 第１の実施の形態の電力増幅回路の等価回路の回路シミュレーション結果を示す図である。 第２の実施の形態の電力増幅回路の回路構成を示す図である。 第２の実施の形態の電力増幅回路の第１内部電源配線の一例を示す図である。 第２の実施の形態の電力増幅回路の第１内部電源配線に挿入されるインダクタを示す図である。 第３の実施の形態の電力増幅回路の回路構成を示す図である。 第３の実施の形態の電力増幅回路の等価回路を示す図である。

以下に、本発明の電力増幅回路の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。各実施の形態は例示であり、異なる実施の形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもない。第２の実施の形態以降では第１の実施の形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。

＜第１の実施の形態＞
以下、第１の実施の形態について説明するが、第１の実施の形態の理解を容易にするため、先に比較例について説明する。

（比較例）
図１は、比較例の電力増幅回路を含む送信回路の構成を示す図である。送信回路１００は、例えば、携帯電話装置等の無線通信端末装置において、音声、データ等の各種信号を基地局へ送信するために用いられる。なお、無線通信端末装置は基地局から信号を受信するための受信ユニットも備えるが、ここでは説明を省略する。

図１に示すように、送信回路１００は、ベースバンド回路１０１と、ＲＦ回路１０２と、電源回路１０３と、電力増幅回路１０４と、フロントエンド回路１０５と、アンテナ１０６と、を含む。

ベースバンド回路１０１は、ＨＳＵＰＡ（High Speed Uplink Packet Access）、ＬＴＥ等の変調方式に基づいて、音声、データ等の入力信号Ｓ_ＩＮを変調し、変調信号Ｓ_ＩＱを出力する。変調信号Ｓ_ＩＱは、振幅及び位相をＩＱ平面上で表したＩＱ信号（Ｉ信号及びＱ信号）である。

ＲＦ回路１０２は、ベースバンド回路１０１から出力される変調信号Ｓ_ＩＱに基づいて、高周波入力信号ＲＦ_ＩＮを出力する。また、ＲＦ回路１０２は、変調信号Ｓ_ＩＱに基づいて、変調信号Ｓ_ＩＱの振幅レベルを検出する。そして、ＲＦ回路１０２は、電力増幅回路１０４に供給される電源電位Ｖ_ＣＣが高周波入力信号ＲＦ_ＩＮの振幅レベルに応じたレベルとなるように電源回路１０３を制御する制御信号Ｓ_ＣＴＲＬを、電源回路１０３に出力する。詳しくは、ＲＦ回路１０２は、電源電位Ｖ_ＣＣが高周波入力信号ＲＦ_ＩＮの包絡線に応じたレベルとなるように電源回路１０３を制御する制御信号Ｓ_ＣＴＲＬを、電源回路１０３に出力する。つまり、ＲＦ回路１０２は、エンベロープトラッキングを行うための制御信号Ｓ_ＣＴＲＬを、電源回路１０３に出力する。

なお、ＲＦ回路１０２において、変調信号Ｓ_ＩＱから高周波入力信号ＲＦ_ＩＮへのダイレクトコンバージョンが行われるのではなく、変調信号Ｓ_ＩＱが中間周波数（ＩＦ：Intermediate Frequency）信号に変換され、ＩＦ信号から高周波入力信号ＲＦ_ＩＮが生成されることとしてもよい。

電源回路１０３は、ＲＦ回路１０２から出力される制御信号Ｓ_ＣＴＲＬに応じたレベル、即ち高周波入力信号ＲＦ_ＩＮの包絡線に応じたレベルの電源電位Ｖ_ＣＣを生成し、電力増幅回路１０４に出力する、エンベロープトラッキング電源回路である。電源回路１０３は、例えば、制御信号Ｓ_ＣＴＲＬに応じたレベルの電源電位Ｖ_ＣＣを入力電圧から生成するＤＣ−ＤＣコンバータにより構成することができる。

電力増幅回路１０４は、ＲＦ回路１０２から出力される高周波入力信号ＲＦ_ＩＮの電力を、基地局に送信するために必要なレベルまで増幅する。そして、電力増幅回路１０４は、増幅後の高周波出力信号ＲＦ_ＯＵＴをフロントエンド回路１０５に出力する。

フロントエンド回路１０５は、高周波出力信号ＲＦ_ＯＵＴに対するフィルタリング、基地局から受信する受信信号とのスイッチング等を行う。フロントエンド回路１０５から出力される高周波出力信号ＲＦ_ＯＵＴは、アンテナ１０６を介して基地局に送信される。

図２は、比較例の電力増幅回路の回路構成を示す図である。電力増幅回路１０４は、初段の第１電力増幅器１１と、最終段の第２電力増幅器１２と、を含む。電力増幅回路１０４は、１つの基板上に複数の部品（半導体集積回路等）が実装されたハイブリッドＩＣ（モジュールと称しても良い）で実現されても良いが、本開示はこれに限定されない。

また、電力増幅回路１０４は、第１電力増幅器１１及び第２電力増幅器１２という２段の電力増幅器を含むこととするが、本開示はこれに限定されない。電力増幅回路１０４は、３段以上の電力増幅器を含んでも良い。例えば、電力増幅回路１０４は、第１電力増幅器１１と第２電力増幅器１２との間に挿入された１つ又は複数の電力増幅器を、更に含んでも良い。

第１電力増幅器１１は、初段又はドライブ段と称しても良い。第２電力増幅器１２は、最終段又はパワー段と称しても良い。

図３は、比較例の電力増幅回路内の電力増幅器の回路構成を示す図である。第１電力増幅器１１は、トランジスタ１１１と、キャパシタ１１２と、インダクタ１１３と、を含む。

本開示では、トランジスタは、バイポーラトランジスタとするが、本開示はこれに限定されない。バイポーラトランジスタは、ヘテロ接合バイポーラトランジスタ（Heterojunction Bipolar Transistor：ＨＢＴ）が例示されるが、本開示はこれに限定されない。トランジスタは、例えば、電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）であっても良い。トランジスタは、複数の単位トランジスタ（フィンガーとも言う）を電気的に並列接続した、マルチフィンガートランジスタであっても良い。単位トランジスタとは、トランジスタが構成される最小限の構成を言う。

トランジスタ１１１のエミッタは、基準電位に電気的に接続されている。基準電位は、接地電位が例示されるが、本開示はこれに限定されない。

トランジスタ１１１のコレクタは、インダクタ１１３の一端に電気的に接続されている。インダクタ１１３の他端には、電源電位Ｖ_ＣＣが入力される。インダクタ１１３は、電源電位Ｖ_ＣＣの電力を、トランジスタ１１１のコレクタに供給する。トランジスタ１１１のコレクタには、インダクタ１１３を介して、電源電位Ｖ_ＣＣからコレクタ電流が流れる。

インダクタ１１３は、高周波入力信号ＲＦ_ＩＮの周波数帯域に対して、十分に高いインピーダンスを有するものとする。つまり、インダクタ１１３のインピーダンスは、高周波入力信号ＲＦ_ＩＮの周波数帯域を考慮するに際して、無視できるものとする。また、インダクタ１１３は、高周波入力信号ＲＦ_ＩＮの電源回路１０３への結合を抑制する。つまり、インダクタ１１３は、チョークインダクタの役割を果たす。

トランジスタ１１１のベースには、キャパシタ１１２を介して、高周波入力信号ＲＦ_ＩＮが入力される。また、トランジスタ１１１のベースには、バイアス電流Ｉ_ＢＩＡＳが入力される。

トランジスタ１１１は、バイアス電流Ｉ_ＢＩＡＳによって、電気的バイアス状態が設定される。トランジスタ１１１は、高周波入力信号ＲＦ_ＩＮを電力増幅した高周波信号ＲＦ_Ｍを、コレクタから第２電力増幅器１２に出力する。

第２電力増幅器１２の回路構成は、第１電力増幅器１１の回路構成と同様であるので、図示及び説明を省略する。

再び図２を参照すると、第１電力増幅器１１には、高周波信号入力端子２１を介して、高周波入力信号ＲＦ_ＩＮが入力される。第１内部電源配線１３の一端は、第１電源端子２３に電気的に接続されている。第１内部電源配線１３の他端は、第１電力増幅器１１（インダクタ１１３（図３参照）の他端）に電気的に接続されている。第１電力増幅器１１には、第１電源端子２３及び第１内部電源配線１３を介して、電源電位Ｖ_ＣＣが入力される。キャパシタ１５の一端は、第１電力増幅器１１（インダクタ１１３の他端）に電気的に接続されている。キャパシタ１５の他端は、基準電位に電気的に接続されている。第１電力増幅器１１は、増幅後の高周波信号ＲＦ_Ｍを第２電力増幅器１２に出力する。

第２電力増幅器１２には、第１電力増幅器１１から高周波信号ＲＦ_Ｍが入力される。第２内部電源配線１４の一端は、第２電源端子２４に電気的に接続されている。第２内部電源配線１４の他端は、第２電力増幅器１２に電気的に接続されている。第２電力増幅器１２には、第２電源端子２４及び第２内部電源配線１４を介して、電源電位Ｖ_ＣＣが入力される。キャパシタ１６の一端は、第２電力増幅器１２に電気的に接続されている。キャパシタ１６の他端は、基準電位に電気的に接続されている。第２電力増幅器１２は、増幅後の高周波出力信号ＲＦ_ＯＵＴを、高周波信号出力端子２２を介してフロントエンド回路１０５に出力する。

電源回路１０３と、第１電源端子２３及び第２電源端子２４と、の間は、外部電源配線１２１によって電気的に接続されている。外部電源配線１２１の一端は、電源回路１０３に電気的に接続されている。外部電源配線１２１の他端側は、分岐部１２１ａで第１外部電源配線１２１ｂと第２外部電源配線１２１ｃとに分岐している。第１外部電源配線１２１ｂの先端部は、第１電源端子２３に電気的に接続されている。第２外部電源配線１２１ｃの先端部は、第２電源端子２４に電気的に接続されている。

なお、本開示では、第１外部電源配線１２１ｂと第２外部電源配線１２１ｃとが一体に形成されていることとしたが、本開示はこれに限定されない。第１外部電源配線１２１ｂと第２外部電源配線１２１ｃとが別体に形成され、接続されても良い。また、第１外部電源配線１２１ｂと第２外部電源配線１２１ｃとが接続されていなくても良い。つまり、第１外部電源配線１２１ｂの他端部、及び、第２外部電源配線１２１ｃの他端部の各々が、電源回路１０３に直接接続されても良い。

図４は、比較例の電力増幅回路を示す図である。詳しくは、基板１３１上に実装された半導体集積回路（ＩＣ）である、電力増幅回路１０４を俯瞰して見た図である。

基板１３１上には、外部電源配線１２１が形成されている。外部電源配線１２１は、分岐部１２１ａで第１外部電源配線１２１ｂと第２外部電源配線１２１ｃとに分岐している。

電力増幅回路１０４の下面（基板１３１に対向する面）には、第１電源端子２３及び第２電源端子２４が設けられている。第１電源端子２３は、第１外部電源配線１２１ｂに電気的に接続されている。第２電源端子２４は、第２外部電源配線１２１ｃに電気的に接続されている。

第１外部電源配線１２１ｂの幅と、第２外部電源配線１２１ｃの幅とは、略同じである。また、第１外部電源配線１２１ｂの長さと、第２外部電源配線１２１ｃの長さとは、略同じである。従って、第１外部電源配線１２１ｂのインダクタンス値と、第２外部電源配線１２１ｃのインダクタンス値とは、略同じである。

なお、図４では、第１電源端子２３及び第２電源端子２４が、半導体集積回路である電力増幅回路１０４の隅部に設けられているが、本開示はこれに限定されない。第１電源端子２３及び第２電源端子２４は、電力増幅回路１０４の隅部以外の場所（例えば、辺の中央部等）に設けられても良い。また、第１電源端子２３と第２電源端子２４とが並べて設けられているが、本開示はこれに限定されない。第１電源端子２３と第２電源端子２４との間に、他の端子（例えば、接地端子等）が設けられても良い。

図５は、比較例の電力増幅回路の等価回路を示す図である。電力増幅回路１０４の等価回路は、インダクタＬ_１及びＬ_２と、抵抗Ｒ_１及びＲ_２と、キャパシタＣ_１及びＣ_２と、を含む。

インダクタＬ_１は、第１外部電源配線１２１ｂのインダクタンス成分に相当する。抵抗Ｒ_１は、電源回路１０３側から見た、トランジスタ１１１（図３参照）の抵抗成分（動作中のコレクタ−エミッタ間の抵抗成分にあたり、コレクタ供給電圧をコレクタ消費電流で割った値）に相当する。キャパシタＣ_１は、キャパシタ１５に相当する。

インダクタＬ_２は、第２外部電源配線１２１ｃのインダクタンス成分に相当する。抵抗Ｒ_２は、電源回路１０３側から見た、第２電力増幅器１２内のトランジスタの抵抗成分（動作中のコレクタ−エミッタ間の抵抗成分にあたり、コレクタ供給電圧をコレクタ消費電流で割った値）に相当する。キャパシタＣ_２は、キャパシタ１６に相当する。

先に図４を使用して説明したように、第１外部電源配線１２１ｂのインダクタンス値と、第２外部電源配線１２１ｃのインダクタンス値とは、略同じである。つまり、インダクタＬ_１のインダクタンス値と、インダクタＬ_２のインダクタンス値と、は略同じである。インダクタＬ_１のインダクタンス値、及び、インダクタＬ_２のインダクタンス値の各々は、２ｎＨ（ナノヘンリー）が例示されるが、本開示はこれに限定されない。

一般に、多段接続された電力増幅器では、後段の電力増幅器のサイズは、前段の電力増幅器よりも大きい。つまり、後段の第２電力増幅器１２のフィンガー数は、前段の第１電力増幅器よりも多い。従って、抵抗Ｒ_１の抵抗値は、抵抗Ｒ_２の抵抗値よりも大きい。抵抗Ｒ_１の抵抗値は、２０Ω（オーム）が例示されるが、本開示はこれに限定されない。抵抗Ｒ_２の抵抗値は、４Ωが例示されるが、本開示はこれに限定されない。ここでは、抵抗Ｒ_１の抵抗値は、抵抗Ｒ_２の抵抗値の５倍である。

キャパシタＣ_１のインピーダンス値は、抵抗Ｒ_１の抵抗値に応じた値に設定される。同様に、キャパシタＣ_２のインピーダンス値は、抵抗Ｒ_２の抵抗値に応じた値に設定される。従って、キャパシタＣ_１のインピーダンス値は、キャパシタＣ_２のインピーダンス値よりも大きい。つまり、キャパシタＣ_１の静電容量値は、キャパシタＣ_２の静電容量値よりも小さい。抵抗Ｒ_１の抵抗値が抵抗Ｒ_２の抵抗値の５倍であるので、キャパシタＣ_１のインピーダンス値は、キャパシタＣ_２のインピーダンス値の５倍が例示される。つまり、キャパシタＣ_１の静電容量値は、キャパシタＣ_２の静電容量値の５分の１が例示される。例えば、キャパシタＣ_１の静電容量値は、１２ｐＦ（ピコファラド）が例示される。キャパシタＣ_２の静電容量値は、６０ｐＦが例示される。

図６及び図７は、比較例の電力増幅回路の等価回路の回路シミュレーション結果を示す図である。詳しくは、図６は、電源電位Ｖ_ＣＣの周波数（ＭＨｚ（メガヘルツ））と、第１電力増幅器１１及び第２電力増幅器１２の各々のコレクタ電位の振幅（ｄＢ（デシベル））と、の関係を示す図である。図７は、電源電位Ｖ_ＣＣの周波数（ＭＨｚ）と、第１電力増幅器１１及び第２電力増幅器１２の各々のコレクタ電位の位相（度（degree））と、の関係を示す図である。

図６において、波形１４１は、第１電力増幅器１１のコレクタ電位の振幅を示す波形である。波形１４２は、第２電力増幅器１２のコレクタ電位の振幅を示す波形である。波形１４１で示される振幅が、１００ＭＨｚ程度から上昇しているのに対して、波形１４２で示される振幅は、１００ＭＨｚ程度から低下している。

図７において、波形１４３は、第１電力増幅器１１のコレクタ電位の位相を示す波形である。波形１４４は、第２電力増幅器１２のコレクタ電位の位相を示す波形である。波形１４３で示される位相が、１００ＭＨｚ当たり４度程度ずつ遅れているのに対して、波形１４４で示される位相は、１００ＭＨｚ当たり２０度程度ずつ遅れている。つまり、第１電力増幅器１１のコレクタ電位の位相は、第２電力増幅器１２のコレクタ電位の位相よりも、進んでいる。

このように、電源電位Ｖ_ＣＣの周波数が５Ｇで要求される１００ＭＨｚ程度又はそれ以上の範囲では、第１電力増幅器１１のコレクタ電位の位相と、第２電力増幅器１２のコレクタ電位の位相と、の間の位相差が大きくなる。

第１電力増幅器１１のコレクタ電位の位相と、第２電力増幅器１２のコレクタ電位の位相とが合致していないと、高周波出力信号ＲＦ_ＯＵＴに歪みが生じてしまうことになる。

例えば、電源回路１０３が、高周波入力信号ＲＦ_ＩＮの位相と第１電力増幅器１１内のトランジスタ１１１のコレクタ電位の位相とが合致するように、電源電位Ｖ_ＣＣの位相を制御する場合を検討する。この場合、第１電力増幅器１１内のトランジスタ１１１のベース電位の位相とコレクタ電位の位相とが合致するので、高周波信号ＲＦ_Ｍに歪みは生じない。しかしながら、高周波信号ＲＦ_Ｍの位相と第２電力増幅器１２内のトランジスタのコレクタ電位の位相とが合致しない。つまり、第２電力増幅器１２内のトランジスタのベース電位の位相とコレクタ電位の位相とが合致しないので、高周波出力信号ＲＦ_ＯＵＴに歪みが生じてしまう。

また例えば、電源回路１０３が、高周波信号ＲＦ_Ｍの位相と第２電力増幅器１２内のトランジスタのコレクタ電位の位相とが合致するように、電源電位Ｖ_ＣＣの位相を制御する場合を検討する。この場合、高周波入力信号ＲＦ_ＩＮの位相と第１電力増幅器１１内のトランジスタ１１１のコレクタ電位の位相とが合致しない。つまり、第１電力増幅器１１内のトランジスタ１１１のベース電位の位相とコレクタ電位の位相とが合致しないので、高周波信号ＲＦ_Ｍに歪みが生じ、ひいては高周波出力信号ＲＦ_ＯＵＴに歪みが生じてしまう。

（第１の実施の形態）
図８は、第１の実施の形態の電力増幅回路の回路構成を示す図である。

電力増幅回路１の構成要素のうち、比較例の電力増幅回路１０４と同一の構成要素については、同一の参照符号を付して、説明を省略する。電力増幅回路１は、１つの基板上に複数の部品（半導体集積回路等）が実装されたハイブリッドＩＣ（モジュールと称しても良い）で実現されても良いが、本開示はこれに限定されない。

電力増幅回路１は、第１電力増幅器１１及び第２電力増幅器１２という２段の電力増幅器を含むこととするが、本開示はこれに限定されない。電力増幅回路１は、３段以上の電力増幅器を含んでも良い。例えば、電力増幅回路１は、第１電力増幅器１１と第２電力増幅器１２との間に挿入された１つ又は複数の電力増幅器を、更に含んでも良い。

電源回路１０３と、第１電源端子２３及び第２電源端子２４と、の間は、外部電源配線３１によって電気的に接続されている。外部電源配線３１の一端は、電源回路１０３に電気的に接続されている。外部電源配線３１は、分岐部３１ａで第１外部電源配線３１ｂと第２外部電源配線３１ｃとに分岐している。第１外部電源配線３１ｂの先端部は、第１電源端子２３に電気的に接続されている。第２外部電源配線３１ｃの先端部は、第２電源端子２４に電気的に接続されている。

なお、本実施の形態では、第１外部電源配線３１ｂと第２外部電源配線３１ｃとが一体に形成されていることとしたが、本開示はこれに限定されない。第１外部電源配線３１ｂと第２外部電源配線３１ｃとが別体に形成され、接続されても良い。また、第１外部電源配線３１ｂと第２外部電源配線３１ｃとが接続されていなくても良い。つまり、第１外部電源配線３１ｂの他端部、及び、第２外部電源配線３１ｃの他端部の各々が、電源回路１０３に直接接続されても良い。

図９は、第１の実施の形態の電力増幅回路を示す図である。詳しくは、基板１３１上に実装された半導体集積回路（ＩＣ）である、電力増幅回路１を俯瞰して見た図である。

基板１３１上には、外部電源配線３１が形成されている。外部電源配線３１は、分岐部３１ａで第１外部電源配線３１ｂと第２外部電源配線３１ｃとに分岐している。

電力増幅回路１の下面（基板１３１に対向する面）には、第１電源端子２３及び第２電源端子２４が設けられている。第１電源端子２３は、第１外部電源配線３１ｂに電気的に接続されている。第２電源端子２４は、第２外部電源配線３１ｃに電気的に接続されている。

第１外部電源配線３１ｂの幅は、第２外部電源配線３１ｃの幅よりも、狭い。また、第１外部電源配線３１ｂの長さは、第２外部電源配線３１ｃの長さよりも、短い。従って、第１外部電源配線３１ｂのインダクタンス値は、第２外部電源配線３１ｃのインダクタンス値よりも、大きい。

一般に、多段接続された電力増幅器では、後段の電力増幅器のサイズは、前段の電力増幅器よりも大きい。つまり、後段の第２電力増幅器１２のコレクタ電流は、前段の第１電力増幅器１１と比べて、大きい。従って、第２電力増幅器１２での電力ロスを抑制するために、第２外部電源配線３１ｃのインダクタンス値は出来るだけ小さくすることが好ましい。つまり、第２外部電源配線３１ｃの幅は出来るだけ広くすることが好ましく、第２外部電源配線３１ｃの長さは出来るだけ短くすることが好ましい。

電力増幅回路１の等価回路は、電力増幅回路１０４の等価回路（図５参照）と同じである。但し、インダクタＬ_１のインダクタンス値が、電力増幅回路１０４とは異なる。

インダクタＬ_１のインダクタンス値は、インダクタＬ_２のインダクタンス値よりも大きな値に設定される。インダクタＬ_１のインダクタンス値は、抵抗Ｒ_１の抵抗値の抵抗Ｒ_２の抵抗値に対する比と、インダクタＬ_２のインダクタンス値と、に応じて、設定することが例示されるが、本開示はこれに限定されない。例えば、インダクタＬ_１のインダクタンス値は、抵抗Ｒ_１の抵抗値の抵抗Ｒ_２の抵抗値に対する比と、インダクタＬ_２のインダクタンス値と、の積に設定することが例示される。ここでは、抵抗Ｒ_１の抵抗値の抵抗Ｒ_２の抵抗値に対する比は、５倍である。従って、インダクタＬ_１のインダクタンス値は、インダクタＬ_２のインダクタンス値の５倍に設定することが例示される。例えば、インダクタＬ_２のインダクタンス値が２ｎＨである場合、インダクタＬ_１のインダクタンス値は、１０ｎＨに設定することが例示される。

図１０及び図１１は、第１の実施の形態の電力増幅回路の等価回路の回路シミュレーション結果を示す図である。詳しくは、図１０は、電源電位Ｖ_ＣＣの周波数（ＭＨｚ）と、第１電力増幅器１１及び第２電力増幅器１２の各々のコレクタ電位の振幅（ｄＢ）と、の関係を示す図である。図１１は、電源電位Ｖ_ＣＣの周波数（ＭＨｚ）と、第１電力増幅器１１及び第２電力増幅器１２の各々のコレクタ電位の位相（度（degree））と、の関係を示す図である。

図１０において、波形１５１は、第１電力増幅器１１のコレクタ電位の振幅を示す波形である。波形１５２は、第２電力増幅器１２のコレクタ電位の振幅を示す波形である。波形１４２と波形１５１と波形１５２とは、略重なっている。

図１１において、波形１５３は、第１電力増幅器１１のコレクタ電位の位相を示す波形である。波形１５４は、第２電力増幅器１２のコレクタ電位の位相を示す波形である。波形１４４と波形１５３と波形１５４とは、略重なっている。つまり、第１電力増幅器１１のコレクタ電位の位相と、第２電力増幅器１２のコレクタ電位の位相と、の間の位相差が略ゼロに抑制されている。

（まとめ）
電力増幅回路１は、第１電力増幅器１１内のトランジスタ１１１のコレクタ電位の位相と、第２電力増幅器１２内のトランジスタのコレクタ電位の位相と、の間の位相差を抑制することができる。これにより、電力増幅回路１は、高周波出力信号ＲＦ_ＯＵＴに歪みが生じる可能性を抑制することができる。

例えば、電源回路１０３が、高周波入力信号ＲＦ_ＩＮの位相と第１電力増幅器１１内のトランジスタ１１１のコレクタ電位の位相とが合致するように、電源電位Ｖ_ＣＣの位相を制御する場合を検討する。この場合、第１電力増幅器１１内のトランジスタ１１１のベース電位の位相とコレクタ電位の位相とが合致するので、高周波信号ＲＦ_Ｍに歪みが生じる可能性が抑制される。更に、高周波信号ＲＦ_Ｍの位相と第２電力増幅器１２内のトランジスタのコレクタ電位の位相とが合致する。つまり、第２電力増幅器１２内のトランジスタのベース電位の位相とコレクタ電位の位相とが合致するので、高周波出力信号ＲＦ_ＯＵＴに歪みが生じる可能性が抑制される。

＜第２の実施の形態＞
図１２は、第２の実施の形態の電力増幅回路の回路構成を示す図である。

電力増幅回路２の構成要素のうち、第１の実施の形態の電力増幅回路１又は比較例の電力増幅回路１０４と同一の構成要素については、同一の参照符号を付して、説明を省略する。電力増幅回路２は、１つの基板上に複数の部品（半導体集積回路等）が実装されたハイブリッドＩＣ（モジュールと称しても良い）で実現されても良いが、本開示はこれに限定されない。

電源回路１０３と、電源端子２５と、の間は、外部電源配線３２によって電気的に接続されている。

第１内部電源配線１７の一端は、電源端子２５に電気的に接続されている。第１内部電源配線１７の他端は、第１電力増幅器１１（インダクタ１１３（図３参照）の他端）に電気的に接続されている。第２内部電源配線１８の一端は、電源端子２５に電気的に接続されている。第２内部電源配線１８の他端は、第２電力増幅器１２に電気的に接続されている。

電力増幅回路２の等価回路は、電力増幅回路１０４の等価回路（図５参照）と同じである。

一般に、多段接続された電力増幅器では、後段の電力増幅器のサイズは、前段の電力増幅器よりも大きい。つまり、最終段の第２電力増幅器１２のコレクタ電流は、初段の第１電力増幅器１１と比べて、大きい。従って、第２電力増幅器１２での電力ロスを抑制するために、第２内部電源配線１８のインダクタンス値は出来るだけ小さくすることが好ましい。つまり、第２内部電源配線１８の幅は出来るだけ広くすることが好ましく、第２内部電源配線１８の長さは出来るだけ短くすることが好ましい。

第１内部電源配線１７のインダクタンス値は、第２内部電源配線１８のインダクタンス値よりも大きな値に設定される。第１内部電源配線１７のインダクタンス値は、抵抗Ｒ_１の抵抗値の抵抗Ｒ_２の抵抗値に対する比と、第２内部電源配線１８のインダクタンス値と、に応じて、設定することが例示されるが、本開示はこれに限定されない。例えば、第１内部電源配線１７のインダクタンス値は、抵抗Ｒ_１の抵抗値の抵抗Ｒ_２の抵抗値に対する比と、第２内部電源配線１８のインダクタンス値と、の積に設定することが例示される。ここでは、抵抗Ｒ_１の抵抗値の抵抗Ｒ_２の抵抗値に対する比は、５倍である。従って、第１内部電源配線１７のインダクタンス値は、第２内部電源配線１８のインダクタンス値の５倍に設定することが例示される。例えば、第２内部電源配線１８のインダクタンス値が２ｎＨである場合、第１内部電源配線１７のインダクタンス値は、１０ｎＨに設定することが例示される。

第１内部電源配線１７のインダクタンス値を第２内部電源配線１８のインダクタンス値よりも大きな値に設定するための種々の実装方式が考えられる。例えば、第１内部電源配線１７の幅を、第２内部電源配線１８に比べて、狭くすることが考えられる。また、第１内部電源配線１７の長さを、第２内部電源配線１８に比べて、長くすることが考えられる。

図１３は、第２の実施の形態の電力増幅回路の第１内部電源配線の一例を示す図である。図１３に示すように、第１内部電源配線１７は、渦巻状に巻回されても良い。これにより、第１内部電源配線１７の長さを、領域が限定された状態でも長くすることができるので、第１内部電源配線１７のインダクタンス値を大きくすることができる。

また、第１内部電源配線１７に、インダクタ（部品）を挿入しても良い。

図１４は、第２の実施の形態の電力増幅回路の第１内部電源配線に挿入されるインダクタを示す図である。図１４に示す表面実装部品（Surface Mount Device：ＳＭＤ）であるインダクタ４１を、第１内部電源配線１７に挿入しても良い。これにより、第１内部電源配線１７のインダクタンス値を大きくすることができる。

第２の実施の形態の電力増幅回路２は、第１の実施の形態の電力増幅回路１と同様の効果を奏する。

＜第３の実施の形態＞
図１５は、第３の実施の形態の電力増幅回路の回路構成を示す図である。

電力増幅回路３の構成要素のうち、第１の実施の形態の電力増幅回路１、第２の実施の形態の電力増幅回路２又は比較例の電力増幅回路１０４と同一の構成要素については、同一の参照符号を付して、説明を省略する。電力増幅回路３は、１つの基板上に複数の部品（半導体集積回路等）が実装されたハイブリッドＩＣ（モジュールと称しても良い）で実現されても良いが、本開示はこれに限定されない。

電源回路１０３と、第１電源端子２３及び第２電源端子２４と、の間は、外部電源配線１２１によって電気的に接続されている。外部電源配線１２１の一端は、電源回路１０３に電気的に接続されている。外部電源配線１２１の他端側は、分岐部１２１ａで第１外部電源配線１２１ｂと第２外部電源配線１２１ｃとに分岐している。第１外部電源配線１２１ｂの先端部は、第１電源端子２３に電気的に接続されている。第２外部電源配線１２１ｃの先端部は、第２電源端子２４に電気的に接続されている。

第２内部電源配線５２の一端は、第２電源端子２４に電気的に接続されている。第２内部電源配線５２の他端は、第２電力増幅器１２に電気的に接続されている。キャパシタ１６の一端は、第２電力増幅器１２に電気的に接続されている。

一般に、多段接続された電力増幅器では、後段の電力増幅器のサイズは、前段の電力増幅器よりも大きい。つまり、後段の第２電力増幅器１２のコレクタ電流は、前段の第１電力増幅器１１と比べて、大きい。従って、第２電力増幅器１２での電力ロスを抑制するために、第２内部電源配線５２のインダクタンス値は出来るだけ小さくすることが好ましい。つまり、第２内部電源配線５２の幅は出来るだけ広くすることが好ましく、第２内部電源配線５２の長さは出来るだけ短くすることが好ましい。

第１内部電源配線５１の一端は、第２内部電源配線５２の他端に電気的に接続されている。第１内部電源配線５１の他端は、第１電力増幅器１１（インダクタ１１３（図３参照）の他端）に電気的に接続されている。キャパシタ１５の一端は、第１電力増幅器１１（インダクタ１１３の他端）に電気的に接続されている。

第１内部電源配線５１のインダクタンス値は、図７で示した波形１４３と波形１４４との間の位相差に相当する遅延を生じさせる値に設定することが、例示される。これにより、電力増幅回路３は、第１電力増幅器１１のコレクタ電位の位相と、第２電力増幅器１２のコレクタ電位の位相とを合致させることができる。

なお、現実には、第１内部電源配線５１のインダクタンス値が設計値（設定値）よりも大きくなりすぎて、第１電力増幅器１１内のトランジスタ１１１のコレクタ電位の位相が、第２電力増幅器１２内のトランジスタのコレクタ電位の位相よりも、却って遅れてしまう可能性があり得る。そこで、電力増幅回路３は、第１電力増幅器１１（インダクタ１１３（図３参照）の他端）と第１電源端子２３との間に、キャパシタ５３を更に含むと好ましい。キャパシタ５３は、フィードフォワード容量として機能し、第１電力増幅器１１内のトランジスタ１１１のコレクタ電位の位相の遅れを補う（位相を進める）役割を果たす。

図１６は、第３の実施の形態の電力増幅回路の等価回路を示す図である。電力増幅回路３の等価回路は、インダクタＬ_１及びＬ_２と、抵抗Ｒ_１及びＲ_２と、キャパシタＣ_１、Ｃ_２及びＣ_３と、を含む。

インダクタＬ_２は、第２内部電源配線５２のインダクタンス成分に相当する。インダクタＬ_１は、第１内部電源配線５１のインダクタンス成分に相当する。キャパシタＣ_３は、キャパシタ５３に相当する。

電源電位Ｖ_ＣＣは、インダクタＬ_２及びＬ_１を介して抵抗Ｒ_１（第１電力増幅器１１に相当）に伝達されるとともに、キャパシタＣ_３を介して抵抗Ｒ_１に伝達される（フィードフォワードされる）。

電力増幅回路３は、第１内部電源配線５１の一端が第２内部電源配線５２の他端に電気的に接続されていることにより、第１電力増幅器１１内のトランジスタ１１１のコレクタ電位の位相と、第２電力増幅器１２内のトランジスタのコレクタ電位の位相と、の間の位相差を抑制することができる。従って、電力増幅回路３は、高周波出力信号ＲＦ_ＯＵＴに歪みが生じる可能性を抑制することができる。

電力増幅回路３は、キャパシタＣ_３を更に備えることにより、第１電力増幅器１１内のトランジスタ１１１のコレクタ電位の位相を調整することができる。これにより、電力増幅回路３は、第１電力増幅器１１内のトランジスタ１１１のコレクタ電位の位相と、第２電力増幅器１２内のトランジスタのコレクタ電位の位相と、の間の位相差を更に抑制することができる。従って、電力増幅回路３は、高周波出力信号ＲＦ_ＯＵＴに歪みが生じる可能性を更に抑制することができる。

なお、上記した実施の形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るとともに、本発明にはその等価物も含まれる。

１、２、３、１０４ 電力増幅回路
１１ 第１電力増幅器
１２ 第２電力増幅器
１３、１７、５１ 第１内部電源配線
１４、１８、５２ 第２内部電源配線
１５、１６、５３、１１２、Ｃ_１、Ｃ_２、Ｃ_３ キャパシタ
２３ 第１電源端子
２４ 第２電源端子
３１、３２、１２１ 外部電源配線
３１ｂ、１２１ｂ 第１外部電源配線
３１ｃ、１２１ｃ 第２外部電源配線
４１、１１３、Ｌ_１、Ｌ_２ インダクタ
１００ 送信回路
１０１ ベースバンド回路
１０２ ＲＦ回路
１０３ 電源回路
１０５ フロントエンド回路
１０６ アンテナ
１１１ トランジスタ
１３１ 基板
Ｒ_１、Ｒ_２ 抵抗

Claims (9)

1. 複数段接続され、高周波入力信号を増幅し、増幅後の高周波出力信号を出力する、複数の電力増幅器と、
   前記複数の電力増幅器の内の第１電力増幅器に電気的に接続された、第１電源端子と、
   前記複数の電力増幅器の内の前記第１電力増幅器よりも後段の第２電力増幅器に電気的に接続された、第２電源端子と、
   前記高周波入力信号の振幅レベルに応じた電源電位を出力する電源回路と前記第１電源端子との間を電気的に接続する、第１外部電源配線と、
   前記電源回路と前記第２電源端子との間を電気的に接続する、第２外部電源配線と、
   を含み、
   前記第１外部電源配線のインダクタンス値は、前記第２外部電源配線のインダクタンス値よりも大きい、
   電力増幅回路。
2. 請求項１に記載の電力増幅回路であって、
   前記第１外部電源配線の幅は、前記第２外部電源配線の幅よりも狭い、
   電力増幅回路。
3. 請求項１又は２に記載の電力増幅回路であって、
   前記第１外部電源配線の長さは、前記第２外部電源配線の長さよりも長い、
   電力増幅回路。
4. 複数段接続され、高周波入力信号を増幅し、増幅後の高周波出力信号を出力する、複数の電力増幅器と、
   前記高周波入力信号の振幅レベルに応じた電源電位が入力される、電源端子と、
   前記複数の電力増幅器の内の第１電力増幅器と前記電源端子との間を電気的に接続する、第１内部電源配線と、
   前記複数の電力増幅器の内の前記第１電力増幅器よりも後段の第２電力増幅器と前記電源端子との間を電気的に接続する、第２内部電源配線と、
   を含み、
   前記第１内部電源配線のインダクタンス値は、前記第２内部電源配線のインダクタンス値よりも大きい、
   電力増幅回路。
5. 請求項４に記載の電力増幅回路であって、
   前記第１内部電源配線の幅は、前記第２内部電源配線の幅よりも狭い、
   電力増幅回路。
6. 請求項４又は５に記載の電力増幅回路であって、
   前記第１内部電源配線の長さは、前記第２内部電源配線の長さよりも長い、
   電力増幅回路。
7. 請求項４から６のいずれか１項に記載の電力増幅回路であって、
   前記第１内部電源配線に挿入されたインダクタ
   を更に含む、
   電力増幅回路。
8. 複数段接続され、高周波入力信号を増幅し、増幅後の高周波出力信号を出力する、複数の電力増幅器と、
   前記高周波入力信号の振幅レベルに応じた電源電位が入力される、第２電源端子と、
   一端が前記第２電源端子に電気的に接続され、他端が前記複数の電力増幅器の内の第２電力増幅器に電気的に接続された、第２内部電源配線と、
   一端が前記第２内部電源配線の他端に電気的に接続され、他端が前記複数の電力増幅器の内の前記第２電力増幅器よりも前段の第１電力増幅器に電気的に接続された、第１内部電源配線と、
   を含む、
   電力増幅回路。
9. 請求項８に記載の電力増幅回路であって、
   前記電源電位が入力される、第１電源端子と、
   前記第１電源端子と前記第１内部電源配線の他端との間に電気的に接続されたキャパシタと、
   を更に含む、
   電力増幅回路。

Images