KR100457332B1 - 테스트 시스템을 교정검사하기 위한 기준 패키지 - Google Patents

테스트 시스템을 교정검사하기 위한 기준 패키지 Download PDF

Info

Publication number
KR100457332B1
KR100457332B1 KR1019970039347A KR19970039347A KR100457332B1 KR 100457332 B1 KR100457332 B1 KR 100457332B1 KR 1019970039347 A KR1019970039347 A KR 1019970039347A KR 19970039347 A KR19970039347 A KR 19970039347A KR 100457332 B1 KR100457332 B1 KR 100457332B1
Authority
KR
South Korea
Prior art keywords
integrated circuit
test
reference package
substrate
conductive thin
Prior art date
Application number
KR1019970039347A
Other languages
English (en)
Other versions
KR19990016694A (ko
Inventor
전철규
김영재
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970039347A priority Critical patent/KR100457332B1/ko
Publication of KR19990016694A publication Critical patent/KR19990016694A/ko
Application granted granted Critical
Publication of KR100457332B1 publication Critical patent/KR100457332B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명의 패키지된 집적회로의 전기적인 특성을 테스트하기 위한 테스터와, 집적회로가 전기적으로 결합되는 그리고 테스터와 케이블을 통하여 전기적으로 연결되는 픽스쳐를 갖는 테스트 시스템을 교정검사하기 위한 기준 패키지는 유전율이 적어도 8이고, 두께가 0.5에서 0.7mm인 세라믹 재질의 긴판과, 기판의 일면에 형성된 제 1 도전 박판과, 제 1도전 박판과 반대되는 기판의 타면에 형성되는 제 2 도전 박판과, 제 1 도전 박판이 형성된 기판의 일면과 연결되는 그리고 집적회로의 핀과 동일하게 형성되는 테스트 핀과, 집적회로를 테스트하기 위하여 제 1 및 제 2 도전 박판 중 적어도 하나의 박판상에 형성되는 테스트 회로를 포함하도록 구성 된다.

Description

테스트 시스템을 교정검사하기 위한 기준 패키지
본 발명은 테스트 시스템을 교정검사하기 위한 기준 패키지에 관한 것으로, 좀 더 구체적으로는 패키지된 집적회로의 전기적인 특성을 테스트하는 테스트 시스템을 교정검사하기 위한 기준 패키지에 관한 것이다.
반도체 제조 기술의 발전과 더불어 더욱 고집적되는 반도체 디바이스가 생산 되고 있으며, 이와 같은 반도체 디바이스를 이용한 여러 종류의 집적회로 (integrated circuit)가 생산되고 있다.
이때, 상기 집적회로는 각종전자 시스템에서 중요한 기능을 담당하게 되므로 생산시 전기적인 기능에 대한 정확한 테스트가 수행되어 출시되어야 한다.
이와 같은 집적회로의 전기적인 특성을 테스트하기 위한 테스트 시스템은 도 1에서 도시한 바와 같이 구성되어 있다.
도 1를 참조하면, 테스트 시스템은 패키지된 집적회로(14)의 전기적인 특성을 테스트하기 위한 테스터(10)와, 상기 집적회로(14)가 전기적으로 결합되고, 상기 테스터(10)와 케이블(16,18)을 통하여 전기적으로 연결되는 픽스쳐(12)로 구성된다.
특히, 고주파 신호를 처리하는 제품인 RFIC(radio frequency intergrated circuit)의 양산을 위한 고속 자동화 테스트에서는 테스트 보드와 소켓 등의 픽스쳐(fixture)를 필수적으로 사용해야 하는데 , 상기 픽스쳐에 의한 전기적인 영향이 주파수에 상대적으로 증가한다. 이때, 실제 테스트에서는 픽스쳐에 의한 영향을 완전히 제거하기는 어려우므로 픽스쳐의 전기적인 영향이 테스트에 미치는 정도를 최소화시키기 위하여 RFIC 제품의 리드(lead)까지 교정검사(calibration)을 실시하고, 적용시켜서 에러량을 감소시켜야 한다.
그러나, 종래 교정검사는, 도 1를 참조하면, 테스터(10)로부터 픽스쳐(12)까지 즉, 케이블(14)에 의한 데이터의 불일치와 손실을 교정검사하여 사용하였다. 이와 같은 교정검사는 집적회로(14)가 결합되는 상기 픽스쳐(12) 상에서 발생되는 상기 집적회로 데이터의 불일치와 손실에 대한 교정검사는 제외된다. 따라서, 상기 픽스쳐(12)상에서 발생되는 에러는 측정 데이터의 변화 및 산포의 변화를 유발함으로써 저수율을 발생시킬 수 있으며, 정량적으로 데이터를 분석하여 집적회로의 불량 요인을 관리하는 것을 매우 어렵게 한다.
본 발명은 이와 같은 종래의 문제점을 해결하기 위한 것으로, 그 목적은 집적회로의 전기적인 특성을 테스트하기 위하여 사용되는 테스트 시스템에서 테스터로부터 테스트 하고자하는 제품이 결합되는 픽스쳐상의 에러까지 모두 포함하여 교정검사할 수 있는 새로운 형태의 테스트 시스템을 교정검사하기 위한 기준 패키지를 제공하는데 있다.
상술한 목적을 달성하기 위한 본 발명의 특징에 의하면, 패키지된 집적회로의 특성을 테스트하기 위한 테스터와, 상기 집적회로가 전기적으로 결합되는 그리고 상기 테스터와 케이블을 통하여 전기적으로 연결되는 픽스쳐를 포함하는 테스트 시스템을 교정검사하기 위한 기준 패키지는 세라믹 재질의 기판과; 상기 기판의 일면에 형성된 제 1도전 박판과; 상기 제 1도전 박판과 반대되는 상기 기판의 타면에 형성되는 제 2 도전 박판과; 상기 제 1도전 박판이 형성된 상기 기판의 일면과 연결되는 그리고 상기 집적회로의 핀과 동일하게 형성되는 적어도 두 대의 테스트 핀 및 ; 상기 집적회로를 테스트하기 위하여 상기 제 1 및 제 2도전 박판 중 적어도 하나의 박판상에 형성되는 테스트 회로를 포함한다.
이와 같은 본 발명에서 상기 테스트 회로는 상기 집적회로의 오픈을 테스트 하기 위한 패턴을 포함한다. 상기 테스트 회로는 상기 집적회로의 쇼트를 테스트 하기 위한 패턴을 포함한다. 상기 테스트 회로는 상기 집적회로의 로드을 테스트 하기 위한 패턴을 포함한다. 상기 테스트 회로는 상기 집적회로의 스루를 테스트 하기 위한 패턴을 포함한다. 상기 기판의 두께는 0.5에서 0.7mm이다. 상기 기판의 유전율은 적어도 8이다. 상기 테스트 패턴은 박막레지스트를 포함한다. 상기 박막 레지스터의 임피이던스는 50 오옴이다. 상기 테스트 패턴은 스루 라인을 포함하고, 상기 스루 라인의 임피이던스는 50오옴이다. 상기 스루 라인의 폭은 약0.2794mm이다.
이하, 본 발명의 실시예를 첨부도면 도 1 내지 도 5d에 의거하여 상세히 설명하며, 동일한 기능을 수행하는 구성요소에 대해서는 동일한 참조번호를 병기한다.
도 1에서 도시한 바와 같이 픽스쳐(12)에 테스트하고자 하는 집적회로(14)를 전기적으로 결합시키고, 상기 픽스쳐(12)와 테스터(10)를 케이블(16)을 통하여 전기적으로 연결시키는 테스트 시스템에서 상기 테스터(10)로부터 상기 집적회로(14)까지의 경로상에서 상기 집적회로(14)의 데이터에 영향을 주는 여러 가지 요소를 고려하는 방법은 도 2에서 도시한 바와 같다.
도 2를 참조하면, 테스터(20)로부터 집적회로(22)까지의 경로에서 데이터의 불일치와 손실을 방지하는 교정검사 방법은 레퍼런스 플랜(reference plane)를 상기 집적회로(22)까지 이동시키므로써 가능해진다. 즉, 상기 테스터(20)에서 측정하려는 집적회로(22)까지의 신호 경로(signal path)상에서 발생되는 에러들을 측정시 고려하는 것이다. 더욱 자세히 설명하면, 가 구간의 레퍼런스 플랜(24)은 상기 테스터(20)와 픽스쳐를 연결시키는 케이블의 측정 기준이며, 나 구간의 레퍼런스 플랜(26)은 상기 케이블이 연결된 픽스쳐의 부분부터 상기 픽스쳐의 소켓에 결합되는 실제 테스트되는 제품(device under test)즉, 집적회로(22)의 판까지가 측정 기준이다. 따라서, 상기 레퍼런스 플랜을 이동시킨다는 것은 상기 가 및 나 구간을 모두 보정할 수 있도록 상기 테스터(20)와 집적회로(22) 사이의 에러에 대한 보정을 수행하는것을 말한다.
고주파 신호에 대한 교정검사에는 SLOR(short-open -load-thru),TRL(true-reflect-line), LTM(line-reflect-line), LRRM(line-reflat-reflat-match)등의 방법들이 있다. 이때, 수 기가 헤르츠(G Hz)까지의 측정범위에서 광범위하게 사용되는 방법은 SLOT 교정검사 방법이며, 교정검사 방법과 교정검사 데이터 추출 그리고, 적용 방법은 일반화되어 있는 사항이다. 예로 들면, 투 포트 교정검사(tow-port calibration)에서는 기준 패키지를 이용하여 12개의 에러 조건(error term)를 찾아낼 수 있다. 따라서, 이와 같은 에러 조건을 상기 기준 패키지를 이용한 측정 데이터에 의해서 교정검사를 실시하므로써, 측정하려는 집적회로의 데이터를 찾아낼 수 있다.
이와 같이 교정검사를 수행하기 위해서는 제품의 형태 또는 제품의 핀 구조에 따라 각각 제작되어야 하는 기준 패키지가 있어야 한다. 즉, 집적회로는 SOP(small outline package), OFP(quad flat package), DIP(dual in-line package)등 다양한 종류가 있으며, 각 집적회로는 다른 형태의 핀 구조를 가지고 있다. 따라서, 기준 패키지는 측정하려는 집적회로의 종류에 따라서 각각 제작되어야 하는 것이다.
본 발명에서는 집적회로를 테스트하기 위한 기준 패키지를 구현하기 위한 목적을 가지고 있으므로, 상기 기준 패키지는 측정하고자 하는 집적회로의 쇼트(short), 오픈(open), 로드(load), 스루(thru)등 회로의 전기적인 특성을 측정하기 위하여 상기 집적회로와 동일한 형태를 갖도록 구성해야 한다.
도 3은 본 발명에 따른 기준 패키지의 기본 구성을 도시한 기준 패키지의 부분 단면도다.
도 3을 참조하면, 본 발명에 따른 기준 패키지는 패키지된 집적회로의 전기적인 특성을 테스트하기 위한 테스터와, 상기 집적회로가 전기적으로 결합되는 그리고, 상기 테스터와 케이블을 통하여 전기적으로 연결되는 픽스쳐를 포함하는 테스트 시스템을 교정검사하기 위한 것으로 세라믹 재질의 기판(30)과, 상기 기판(30)의 일면에 형성된 제 1도전 박판(32)과, 상기 제 1도전 박판(32)과 반대되는 상기 기판(30)의 타면에 형성되는 제 2도전 박판(34) 그리고, 상기 제 1 도전 박판(32)이 형성된 상기 기판(30)의 일면과 연결되고, 상기 집적회로의 핀과 동일하게 형성되어 상기 집적회로가 결합되는 상기 픽스쳐에 결합되도록 하는 테스트 핀을 포함하도록 구성된다. 이때, 상기 집적회로를 테스트하기 위하여 상기 제 1또는 제 2도전 박판(32,34)상에는 테스트 회로(36)가 형성되어 있다. 그리고, 상기 제 1도전 박판(32)과 제 2도전 박판(34)은 상기 기판 (30)을 관통하여 형성되는 비아 홀 (38)에 의해서 전기적으로 연결된다.
한편, 상기 기판(30)의 두께는 0.5에서 0.7mm의 두께를 갖도록 하는데, 본 발명에서는 특히, 0.635m의 두께를 사용한다. 이때, 상기 기판(30)은 세라믹이므로 순도가 96.5%인경우 유전율(ε1)이 9.0이며, 순도가 99%인 경우 유전율은 9.7이다. 그리고, 세라믹은 9에서 10 정도의 높은 유전율을 가지고 있으므로, 0.65mm의 좁은 폭을 같는 회로 라인을 구현할 수 있다. 또한, 박막 필름 기술을 이용하여 광대역에서 이용가능한 50 오옴의 로드 기준 칩을 구현할 수 있다.
따라서, 본 발명에서 이와 같은 구성을 가지고, 집적회로의 오픈, 쇼트, 로드, 스루를 각각 교정검사할 수 있는 기준 패키지를 구성하기 위하여 각 테스트 회로를 구성할 필요가 있다.
먼저, 상기 집적회로의 스루를 테스트하기 위한 기준 패키지에서 핀을 연결하는 라인은 제작시 특성 임피던스를 고려해야 한다. 즉,
Figure pat00012
이와 같이 세라믹의 유전율(ε1)을 회로상의 유효 유전율(εe)을 구한 후, 다음과 같이 특성 임피이던스를 구한다. 즉,
Figure pat00013
따라서, 세라믹의 순도가 96.5%인 경우 세라믹의 유전율(εr)은 9.0이므로 유효 유전율(εe)를 구하여 특성 임피이던스가 50 오옴이 되도록 라인의 폭(w)를 결정한다. 상술한 바와 같은 식들을 적용하면 다음과 같은 결과를 얻을 수 있다.
Figure pat00014
상기 표와 같이 특성 임피이던스가 50 오옴일 때 라인의 폭(w)을 11mil로 형성시키면 된다.
다시, 도 3을 참조하면, 도전 박판에서 신호 경로로 형성되는 라인(36)의 영향을 고려해 볼 수 있는데 그라운드(ground)와 라인(36)의 간격(s)이 상기 라인(36)의 두께보다 크다면, 동일 평면상으로 형성되는 구조의 영향을 무시할수 있기 때문에 이를 고려할 필요는 없다. 이때, 기준 패키지의 크기가 테스트하고자 하는 집적회로의 크기와 같이 형성되므로 상기 라인 (36)의 폭(w)은 작아야만 한다. 따라서, 유전율이 세라믹 재질의 기판을 사용하여 두께 (d)를 작게 한다.
또한, 집적회로의 로드를 테스트하기 위한 로드 기준 패키지에서 테스트 회로는 전송 라인의 특성 임피이던스와 동일하게 제작되어야 하므로, 박막 레지스터를 사용하고, 트리밍(trimming)작업을 통하여 50오옴으로 제작하여 저항 로드를 형성하도록 한다.
이와 같은 방법을 적용하는 실제 예를 도 4에서 도시한 바와 같은 믹서(42)와 저잡음 엠플리파이어(44)가 내장된 집적회로(40)를 가지고 설명한다.
우선, 도 5a 및 도 5b는 상기 믹서(42)와 앰플리파이어(44)의 입출력으로 사용되는 핀들(46,48,50,52)을 사용하여, 상기 집적회로(40)의 오픈 및 쇼트를 테스트하기 위한 기준 피키지(70,72)를 각각 도시한 것이다. 즉, 상기 핀들(46,48,50.52)에 해당하는 테스트 회로는 각각 오픈 또는 쇼트되도록 구성되는 것이다. 이때, 상기 테스트 회로는 세라믹 재질의 기판(54)에 형성된 도전 박판(56)상에 구성된다. 그리고, 상기 도전 박판(56) 상에 형성된 바아 홀 (58)은 상기 기판(54)의 다른 면에 형성된 도전 박판과 전기적으로 연결하기 위한 것이다.
그리고, 도 5c 및 5d는 상기 집적회로 (40)의 스루와 로드를 각각 테스트하기 위한 교정검사용 기준 패키지(72,76)의 테스트 회로의 구성을 도시한 것이다.
이때, 상기 집적회로(40)의 스루를 테스트하기 위한 기준 패키지(72)에서 핀을 연결하는 라인(60)은 제작시 특성 임피던스를 고려해야 한다. 즉, 전술한 바와 같은 공식에 따른 표에서 산출된 값에 근거하여 상기 라인(60)의 폭(w)을 설정한다. 따라서, 상기 스루 라인(60)의 폭은 약 0.2794mm로 형성한다.
또한, 상기 집적회로(40)의 로드를 테스트 하기 위한 기준 패키지(76)에서 테스트 패턴은 박막 레지스터(62)를 포함하도록 구성되고, 상기 박막 레지스터(62)의 임피이던스는 50 오옴이 되도록 한다.
이와 같은 본 발명을 적용하면, 집적회로의 전기적인 특성을 테스트하기 위한 집적회로를 테스트할 때 테스터에서 집적회로까지 모든 경로에서 발생되는 데이터 에러를 교정검사할 수 있으므로, 안정된 집적회로의 순수 데이터를 구할 수 있다. 따라서, 데이터의 변화와 산포의 변화가 거의 발생되지 않으므로 수율을 안정적으로 유지할 수 있으며, 정량적으로 데이터를 분식하여 불량 요인을 용이하게 관리할 수 있다.
도 1은 패키지된 집적회로의 전기적인 특성을 테스트하기 위한 테스트 시스템의 구성을 개략적으로 도시한 블록 다이어그램,
도 2는 도 1의 테스트 시스템에서 집적회로를 테스트하기 위하여 수행되는 교정검사의 개념을 도시한 블록 다이어그램,
도 3은 본 발명에 따른 기준 패키지의 기본 구성을 도시한 기준 패키지의 부분 단면도,
도 4는 본 발명에 따른 기준 패키지의 실시예를 보이기 위하여 믹서와 저잡음 앰플리파이어가 내장된 집적회로를 도시한 블록 다이어그램.
도 5a 내지 도 5d는 도 4의 집적회로를 테스트하기 위하여 테스트 시스템을 교정검사하기 위한 기준 패키지의 구성을 도시한 블록 다이어그램이다.
* 도면의 주요 부분에 대한 부호의 설명
10,20 : 테스터, 12 : 팩스쳐, 14,22,40 : 집적회로, 16 : 케이블, 24,26 : 레프런스 플레인, 30,54 : 기판, 32 : 제 1도전 박판, 34 : 제 2 도전 박판, 36,60 : 라인, 38,58 : 비아 홀, 41 : 몰딩 케이스, 42 : 믹서, 44 : 앰플리파이어, 46,48,50,52, : 핀, 56 : 도전 박판, 62 : 저항, 70,72,74,76 : 기준 패키지

Claims (11)

  1. 패키지된 집적회로의 전기적인 특성을 테스트하기 위한 테스터와, 상기 집적회로가 전기적으로 결합되는 그리고 상기 테스터와 케이블을 통하여 전기적으로 연결되는 픽스쳐를 포함하는 테스트 시스템을 교정검사하기 위한 기준 패키지에 있어서,
    세라믹 재질의 기판과;
    상기 기판의 일면에 형성된 제 1도전 박판과;
    상기 제 1도전 박판과 반대되는 상기 기판의 타면에 형성되는 제2도전 박판과;
    상기 제 1도전 박판이 형성된 상기 기판의 일면과 연결되는 그리고 상기 집적회로의 핀과 동일하게 형성되는 적어도 두 개의 테스트 핀 및;
    상기 집적회로를 테스트하기 위하여 제 1 및 제 2 도전 박판 중 적어도 하나의 박판상에 형성되는 테스트 회로를 포함하는 것을 특징으로 하는 테스트 시스템을 교정검사하기 위한 기준 패키지.
  2. 제 1 항에 있어서,
    상기 테스트 회로는 상기 집적회로의 오픈을 테스트하기 위한 패턴을 포함하는 테스트 시스템을 교정검사하기 위한 기준 패키지.
  3. 제 1 항에 있어서, 상기 테스트 회로는 상기 집적회로의 쇼트을 테스트하기 위한 패턴을 포함하는 테스트 시스템을 교정검사하기 위한 기준 패키지.
  4. 제 1 항에 있어서, 상기 테스트 회로는 상기 집적회로의 로드를 테스트하기 위한 패턴을 포함하는 테스트 시스템을 교정검사하기 위한 기준 패키지.
  5. 제 1 항에 있어서, 상기 테스트 회로는 상기 집적회로의 스루를 테스트하기 위한 패턴을 포함하는 테스트 시스템을 교정검사하기 위한 기준 패키지.
  6. 제 1 항에 있어서, 상기 기판의 두께는 0.5에서 0.7mm인 것을 특징으로 하는 테스트 시스템을 교정검사하기 위한 기준 패키지.
  7. 제 1 항에 있어서, 상기 기판의 유전율은 적어도 8인 것을 특징으로 하는 테스트 시스템을 교정검사하기 위한 기준 패키지.
  8. 제 4 항에 있어서, 상기 테스트 패턴은 박막 레지스터를 포함하는 테스트 시스템을 교정검사하기 위한 기준 패키지.
  9. 제 8 항에 있어서, 상기 박막 레지스터의 임피이던스는 50 오옴인 것을 특징으로 하는 테스트 시스템을 교정검사하기 위한 기준 패키지.
  10. 제 5 항에 있어서, 상기 테스트 패턴은 스루 라인을 포함하고, 상기 스루 라인의 임피이던스는 50오옴인 것을 포함하는 테스트 시스템을 교정검사하기 위한 기준 패키지.
  11. 제 10 항에 있어서, 상기 스루 라인의 폭은 약 0.2794mm인 것을 특징으로 하는 테스트 시스템을 교정검사하기 위한 기준 패키지.
KR1019970039347A 1997-08-19 1997-08-19 테스트 시스템을 교정검사하기 위한 기준 패키지 KR100457332B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970039347A KR100457332B1 (ko) 1997-08-19 1997-08-19 테스트 시스템을 교정검사하기 위한 기준 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970039347A KR100457332B1 (ko) 1997-08-19 1997-08-19 테스트 시스템을 교정검사하기 위한 기준 패키지

Publications (2)

Publication Number Publication Date
KR19990016694A KR19990016694A (ko) 1999-03-15
KR100457332B1 true KR100457332B1 (ko) 2005-08-17

Family

ID=37304053

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970039347A KR100457332B1 (ko) 1997-08-19 1997-08-19 테스트 시스템을 교정검사하기 위한 기준 패키지

Country Status (1)

Country Link
KR (1) KR100457332B1 (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4626780A (en) * 1985-02-01 1986-12-02 Virginia Panel Corporation Tri-axis automated test system for printed circuit boards
US5247246A (en) * 1987-04-17 1993-09-21 Everett Charles Technologies, Inc. Testing of integrated circuit devices on loaded printed circuit boards
KR940017990A (ko) * 1992-12-16 1994-07-27 윤종용 인쇄회로기판의 오픈쇼트 측정장치
KR960032016A (ko) * 1995-02-28 1996-09-17 배순훈 고밀도 인쇄회로기판(pcb)의 오픈 및 쇼트 검사방법
KR970002352A (ko) * 1995-06-29 1997-01-24 배순훈 기판 자동 검사기(in-circuit tester : ict)의 핀(pin) 검색 방법
JPH0961494A (ja) * 1995-08-21 1997-03-07 Fuji Photo Film Co Ltd プリント基板の試験用パターン
KR970011879A (ko) * 1995-08-18 1997-03-27 김주용 반도체 소자 테스트용 탐침 카드 검사 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4626780A (en) * 1985-02-01 1986-12-02 Virginia Panel Corporation Tri-axis automated test system for printed circuit boards
US5247246A (en) * 1987-04-17 1993-09-21 Everett Charles Technologies, Inc. Testing of integrated circuit devices on loaded printed circuit boards
KR940017990A (ko) * 1992-12-16 1994-07-27 윤종용 인쇄회로기판의 오픈쇼트 측정장치
KR960032016A (ko) * 1995-02-28 1996-09-17 배순훈 고밀도 인쇄회로기판(pcb)의 오픈 및 쇼트 검사방법
KR970002352A (ko) * 1995-06-29 1997-01-24 배순훈 기판 자동 검사기(in-circuit tester : ict)의 핀(pin) 검색 방법
KR970011879A (ko) * 1995-08-18 1997-03-27 김주용 반도체 소자 테스트용 탐침 카드 검사 방법
JPH0961494A (ja) * 1995-08-21 1997-03-07 Fuji Photo Film Co Ltd プリント基板の試験用パターン

Also Published As

Publication number Publication date
KR19990016694A (ko) 1999-03-15

Similar Documents

Publication Publication Date Title
US6194739B1 (en) Inline ground-signal-ground (GSG) RF tester
CN104502878B (zh) 微波GaAs衬底在片S参数微带线TRL校准件
US6838885B2 (en) Method of correcting measurement error and electronic component characteristic measurement apparatus
US20100001742A1 (en) Calibration technique
US20060043987A1 (en) Methods for measuring parasitic capacitance and inductance of I/O leads on an electrical component using a network analyzer
Carlton et al. Accurate measurement of high-speed package and interconnect parasitics
KR20040110033A (ko) 모듈기판 상에 실장된 볼 그리드 어레이 패키지 검사장치및 검사방법
KR100348409B1 (ko) 복수의 패턴층을 갖는 테스트 쿠폰 및 이를 이용한 메모리모듈 기판의 유전율 측정 방법
US5477137A (en) Probeable substrate substitute for a calibration standard and test fixture
US6300757B1 (en) Procedure for the calibration of a measuring device
KR100457332B1 (ko) 테스트 시스템을 교정검사하기 위한 기준 패키지
KR100519012B1 (ko) 적층 부품의 캘리브레이션용 소자 및 그의 제조 방법
US5434502A (en) Calibration device for hyper-frequency adjustment of the reference planes of an apparatus for measuring the dispersion parameters of elements of integrated circuits
CN110557882B (zh) 用于传输并供测试高速信号的电路板
GB2184849A (en) Calibrating microwave integrated circuit test systems
Sherry et al. Optimizing the whole test system to achieve optimal yields and lowest test costs
CN117368820A (zh) 一种校准装置、差分夹具以及相关装置和系统
US20100233964A1 (en) Test system for a circuit carrier
KR101569251B1 (ko) 프로브 시스템을 위한 수직/수평 겸용 캘리브레이션 키트
JP2001343406A (ja) 同軸プローブ
JPH04106484A (ja) 高周波特性測定用ソケット
US20050194961A1 (en) On board built in test
US20070069738A1 (en) Circuit board characteristic impedance inspection method and apparatus
CN114814699A (zh) 一种结构内嵌的在片校准件及其校准测试方法
Smith et al. Electrical characterization of packages for use with GaAs MMIC amplifiers

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee