KR100442194B1 - Electrodes For Dry Etching Of Wafer - Google Patents
Electrodes For Dry Etching Of Wafer Download PDFInfo
- Publication number
- KR100442194B1 KR100442194B1 KR10-2002-0011395A KR20020011395A KR100442194B1 KR 100442194 B1 KR100442194 B1 KR 100442194B1 KR 20020011395 A KR20020011395 A KR 20020011395A KR 100442194 B1 KR100442194 B1 KR 100442194B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- electrode
- protrusion
- edge
- dry etching
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32532—Electrodes
- H01J37/32541—Shape
Abstract
본 발명은 웨이퍼 건식 식각용 전극에 관한 것으로, 본 발명의 전극은 제1 및 제2 한쌍의 전극으로 이루어지되, 상기 제1전극은 웨이퍼 가장자리의 상하부분중 어느 일측과 대향하는 환형의 제1돌출단 및 제1비돌출부를 구비하고, 상기 제2전극은 상기 웨이퍼 가장자리의 상하부분중 다른 일측과 대향하면서 상기 제1돌출단 및 제1비돌출부와 동일한 치수로 형성된 제2돌출단 및 제2비돌출부를 구비한 것을 특징으로 한다.The present invention relates to an electrode for wafer dry etching, wherein the electrode of the present invention comprises a first and a second pair of electrodes, wherein the first electrode has an annular first protrusion facing one of the upper and lower portions of the wafer edge. And a first non-projection portion, wherein the second electrode faces the other side of the upper and lower portions of the edge of the wafer and has a second protrusion and a second ratio having the same dimensions as the first protrusion and the first non-projection portion. It is characterized by having a protrusion.
이에 따라, 반도체 제조 공정중에서 별도의 추가 공정을 요하지 않으면서 웨이퍼 가장자리 부위의 상면은 물론 측면과 하면에 적층된 여러가지 이물질들을 모두 제거하게 됨으로써, 공정 단순화와 공정 비용의 절감, 그리고 수율과 품질 및 생산성 향상에 기여하게 되는 효과를 발휘한다.As a result, the semiconductor manufacturing process eliminates all the foreign matter deposited on the upper and lower sides of the wafer edge, as well as on the side and the lower surface of the semiconductor manufacturing process, thereby simplifying the process and reducing the process cost, yield, quality and productivity. It has the effect of contributing to improvement.
Description
본 발명은 반도체 웨이퍼의 건식 식각과 관련된 것으로서, 특히 집적회로소자 제조용 반도체 웨이퍼의 가장자리 부위에 형성 누적된 각종 이물질을 플라즈마로 제거하기 위한 웨이퍼 건식 식각용 전극에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to dry etching of semiconductor wafers, and more particularly, to a wafer dry etching electrode for removing, by plasma, various foreign matters accumulated on edge portions of semiconductor wafers for fabricating integrated circuit devices.
통상적으로, 고집적도 반도체 소자를 제조하는 과정에서는 도 5에서와 같이 웨이퍼(100)의 가장자리 부위에 폴리막, 질화막층, 금속층 등(110,120)이 형성, 누적된다. 또, 도 6에서와 같이 웨이퍼(100)의 운송 또는 장비(200)와의 접촉에 의하여 웨이퍼(100)의 가장자리 물질이 부스러져 웨이퍼(100)의 내부로 유입되는 경우가 발생한다.Typically, in the process of manufacturing a highly integrated semiconductor device, as shown in FIG. 5, poly films, nitride layers, metal layers, etc. 110 and 120 are formed and accumulated at edge portions of the wafer 100. In addition, as shown in FIG. 6, the edge material of the wafer 100 may be broken and introduced into the wafer 100 due to the transportation of the wafer 100 or the contact with the equipment 200.
이외에도, 최근에 반도체 소자의 게이트 전극이 텅스텐 실리사이트에서 텅스텐 게이트 전극으로, 커패시터 절연막은 ONO구조에서 탄탈늄 옥사이드로 바뀌고, 포토 마스크 미세 패턴 형성을 위한 유기성 바텀 아크 및 무기성 아크층인 SiON,베리어 메탈인 Ti, TiN층을 사용하는 경향에 따라, 이들 적층 구조의 이물질들이 반도체 소자 공정중에서 위와 같은 경로를 통하여 웨이퍼를 오염시키게 된다.In addition, recently, the gate electrode of the semiconductor device is changed from tungsten silicide to tungsten gate electrode, and the capacitor insulating film is changed from ONO structure to tantalum oxide, and SiON and barrier are organic bottom arc and inorganic arc layers for forming photomask fine patterns. In accordance with the tendency to use Ti and TiN layers, which are metals, foreign materials in these stacked structures contaminate the wafer through the above paths in the semiconductor device process.
이러한 이물질들은 반도체 제조 공정이 진행됨에 따라 파티클 소스(particle source)가 되어 웨이퍼(100)를 오염시키게 되는데, 특히 웨이퍼의 지름이 200mm에서 300mm로 전환시 웨이퍼 가장자리 부위의 반경이 더욱 더 커지므로 파티클 오염 소스 또한 커질 수 밖에 없는 실정이다.These foreign matters become a particle source as the semiconductor manufacturing process proceeds to contaminate the wafer 100. Particularly, when the diameter of the wafer is changed from 200 mm to 300 mm, the radius of the wafer edge becomes larger and thus particle contamination. The source also has to grow.
따라서, 반도체 소자의 수율과 신뢰성에 영향을 미치는 웨이퍼(100) 가장자리의 이물질들은 완전히 제거되어야 할 필요가 있다.Therefore, foreign matters at the edge of the wafer 100 affecting the yield and reliability of the semiconductor device need to be completely removed.
이에, 종래에는 웨이퍼의 가장자리에 형성 누적된 이물질을 제거하기 위하여 다음과 같은 방법들을 사용하여 왔다.Thus, in the past, the following methods have been used to remove foreign matter accumulated on the edge of the wafer.
즉, 그 예로서 먼저, 습식 식각을 이용한 질화막 제거 공정은 다음과 같이 5단계로 이루어진다(도 7a∼도 7e 참조).That is, as an example, first, the nitride film removing process using wet etching is performed in five steps as follows (see FIGS. 7A to 7E).
ⅰ. 실리콘 웨이퍼(100) 상에 기 증착된 질화막(101)의 위에 플라즈마 증착 장치를 이용하여 산화막(102)을 증착시킨다(도 7a).Iii. An oxide film 102 is deposited on the silicon wafer 100 by using a plasma deposition apparatus on the nitride film 101 previously deposited (FIG. 7A).
ⅱ. 상기 산화막(102) 위에 감광제를 도포하여 감광막(103)을 형성하고, 웨이퍼(100)의 가장자리 부위에 있는 감광막(103)만을 제거하여 산화막(102)이 드러나게 한다(도 7b).Ii. The photoresist is formed on the oxide film 102 to form the photoresist film 103, and only the photoresist film 103 at the edge of the wafer 100 is removed to expose the oxide film 102 (FIG. 7B).
ⅲ. 웨이퍼(100)의 가장자리에 드러난 산화막(102)을 습식 식각 장치를 이용하여 화학 용액(NHF4+HF)으로 제거한다(도 7c).Iii. The oxide film 102 exposed at the edge of the wafer 100 is removed with a chemical solution (NHF 4 + HF) using a wet etching apparatus (FIG. 7C).
ⅳ. 산화막(102) 위에 있는 감광막(103)을 건식 제거 장치를 이용하여 제거하고, 세정 장치를 이용하여 화학 용액(H2SO4/H2O2)으로 잔류 감광막(103)을 제거한다(도 7d).Iii. The photosensitive film 103 on the oxide film 102 is removed using a dry removal device, and the residual photosensitive film 103 is removed with a chemical solution (H 2 SO 4 / H 2 O 2 ) using a cleaning device (FIG. 7D). ).
ⅴ. 웨이퍼(100)의 가장자리에 드러난 질화막(101)을 습식 식각 장치를 이용하여 고온의 인산(H3PO4)용액으로 제거한다(도 7e).Iii. The nitride film 101 exposed at the edge of the wafer 100 is removed with a hot phosphoric acid (H 3 PO 4 ) solution using a wet etching apparatus (FIG. 7E).
그런데, 이러한 종래의 습식 식각에 의한 질화막 제거 공정은, 그 단계가 복잡하며, 공정 수행에 있어서 산화막 증착, 감광제 도포, 감광막 건식 제거, 산화막 제거 습식 식각, 감광막 제거, 세정, 질화막 습식 식각 등을 위한 여러 가지 장치를 요하게 되는 문제점이 있다.However, in the conventional wet etching process, the nitride film removal process is complicated in its steps, and in performing the process, oxide film deposition, photoresist coating, photoresist dry removal, oxide film removal wet etching, photoresist removal, cleaning, nitride film wet etching, and the like are performed. There is a problem that requires various devices.
한편, 종래의 다른 예로서, 건식 식각을 이용한 폴리 실리콘막 제거 공정은 다음과 같이 5단계로 이루어진다(도 8a∼도 8e 참조).Meanwhile, as another conventional example, the polysilicon film removing process using dry etching is performed in five steps as follows (see FIGS. 8A to 8E).
ⅰ. 실리콘 웨이퍼(100) 상에 기 증착된 폴리 실리콘막(104) 위에 플라즈마 증착 장치를 이용하여 산화막(102)을 증착시킨다(도 8a).Iii. The oxide film 102 is deposited on the polysilicon film 104 previously deposited on the silicon wafer 100 by using a plasma deposition apparatus (FIG. 8A).
ⅱ. 감광제를 도포하여 감광막(103)을 형성하고, 웨이퍼(100)의 가장자리 부위에 있는 감광막(103)을 제거하여 산화막(102)이 드러나게 한다(도 8b).Ii. A photosensitive agent is applied to form a photosensitive film 103, and the photosensitive film 103 at the edge of the wafer 100 is removed to expose the oxide film 102 (FIG. 8B).
ⅲ. 웨이퍼(100)의 가장자리에 드러난 산화막(102)을 습식 식각 장치를 이용하여 화학 용액(NHF4+HF)으로 제거한다(도 8c).Iii. The oxide film 102 exposed at the edge of the wafer 100 is removed with a chemical solution (NHF 4 + HF) using a wet etching apparatus (FIG. 8C).
ⅳ. 상기 산화막(102) 위에 있는 감광막(103)을 감광막 건식 제거 장치를 이용하여 제거하고, 세정장치를 이용하여 화학 용액(H2SO4/H2O2)으로 잔류 감광막(103)을 제거한다(도 8d).Iii. The photoresist film 103 on the oxide film 102 is removed using a photoresist dry removal device, and the residual photoresist film 103 is removed by a chemical solution (H 2 SO 4 / H 2 O 2 ) using a cleaning device ( 8d).
ⅴ. 웨이퍼(100)의 가장자리에 드러난 폴리 실리콘막(104)을 종래의 건식 식각 장치를 이용하여 제거한다(도 8e).Iii. The polysilicon film 104 exposed at the edge of the wafer 100 is removed using a conventional dry etching apparatus (FIG. 8E).
이상과 같은 종래의 건식 식각에 의한 폴리 실리콘막 제거 공정에서도, 습식 식각에 의한 질화막 제거 공정에서와 마찬가지로, 그 단계가 복잡하며, 공정 수행에 있어서 산화막 증착, 감광제 도포, 산화막 제거 습식 식각, 감광막 건식 제거, 세정, 폴리막 제거 건식 식각 등을 위한 여러 가지 장치를 요하게 되는 문제점이 있다.In the conventional dry etching of the polysilicon film removing process as described above, the steps are complicated as in the nitride film removing process by wet etching, and in performing the process, oxide film deposition, photosensitive agent coating, oxide film removing wet etching, and photosensitive film dry There is a problem that requires a variety of devices for removal, cleaning, poly film removal dry etching and the like.
더우기, 웨이퍼 가장자리 부위에 있는 폴리 실리콘막의 제거시 종래의 건식 식각 장치에 의할 경우, 웨이퍼 가장자리의 상면에 대해서는 제거가 가능하지만, 웨이퍼 가장자리의 측면과 하면 부위에 대한 제거는 불완전하거나 거의 불가능하게 되는 문제점이 있다.Moreover, when the conventional dry etching apparatus is used to remove the polysilicon film on the wafer edge, the top surface of the wafer edge can be removed, but the side and bottom portions of the wafer edge are incomplete or almost impossible. There is a problem.
뿐만 아니라, 종래의 식각 장치들은 웨이퍼에 패턴을 형성하는 각각의 공정마다 개별적으로 사용될 수 밖에 없기 때문에, 위에서 설명한 예에서와 같이 어느 한가지 이물질만을 제거하는 데에 그치고, 한 종류의 식각 장치로는 여러 가지 이물질을 모두 제거하지 못하게 되는 문제점이 있다.In addition, conventional etching apparatuses can only be used individually for each process of forming a pattern on a wafer, and thus, only one foreign substance is removed as in the example described above. There is a problem that can not remove all the foreign matter.
한편, 종래에 있어서 반도체 소자 미세 회로 패턴의 형성에 일반적으로 사용되고 있는 건식 식각 장치는, 도 9에 도시된 바와 같이, 반응가스 분위기하에서 평판상으로 이루어진 제1 및 제2전극(300,300') 사이에 전기장을 형성하여 웨이퍼(100)의 상면에 플라즈마를 발생시킴으로써, 웨이퍼(100)의 상면(100a)에 적층된 물질을 미세 패턴(103a) 모양으로 식각을 하게 되는데, 이때 반도체 소자 제조시 웨이퍼(100)의 가장자리 부위에 누적된 이물질 적층막의 일부를 제거하게 된다. 미설명 부호 (400) (500)은 각각 RF-제너레이터와 매칭 네트워크(matching network)이다.On the other hand, the dry etching apparatus generally used in the formation of a semiconductor element microcircuit pattern in the prior art, as shown in Figure 9, between the first and second electrodes 300, 300 'formed in the form of a plate under a reaction gas atmosphere By forming an electric field to generate a plasma on the upper surface of the wafer 100, the material laminated on the upper surface 100a of the wafer 100 is etched into a fine pattern 103a, at which time the wafer 100 A portion of the foreign matter laminated film accumulated at the edge portion of the) is removed. Reference numerals 400 and 500 are RF generators and matching networks, respectively.
그러나, 이와 같은 종래의 건식 식각 장치는 웨이퍼(100)가 일측의 전극(300') 상에 놓여진 상태로 공정이 이루어지기 때문에, 플라즈마가 웨이퍼(100)의 측면(100b)과 저면(100c) 부위에는 영향을 미치지 못함으로써, 웨이퍼(100)의 측면(100b)과 하면(100c) 부위에 적층된 이물질은 제거하기 곤란하다는 문제점이 있다.However, in the conventional dry etching apparatus, since the process is performed while the wafer 100 is placed on the electrode 300 ′ on one side, plasma is formed on the side surface 100b and the bottom surface 100c of the wafer 100. There is a problem that it is difficult to remove the foreign matter laminated on the side surface (100b) and the lower surface (100c) of the wafer 100 by not affecting.
본 발명은 전술한 바와 같은 제반 문제점들을 해소하기 위해 안출된 것으로서, 그 목적은, 반도체 제조 공정중에서 웨이퍼 가장자리 부위의 상면과 측면은 물론 하면에 형성된 이물질들을 웨이퍼에 손상을 유발하지 않고 효과적으로 온전하게 제거할 수 있는 웨이퍼 건식 식각용 전극을 제공하는 데에 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and an object thereof is to effectively and completely remove foreign substances formed on the upper and side surfaces of the wafer edge and the lower surface of the semiconductor manufacturing process without causing damage to the wafer. The present invention provides a wafer dry etching electrode that can be used.
도 1은 본 발명에 따른 웨이퍼 건식 식각용 전극을 나타낸 부분 단면 사시도,1 is a partial cross-sectional perspective view showing an electrode for wafer dry etching according to the present invention;
도 2는 본 발명에 따른 전극을 이용한 웨이퍼의 상면 및 측면 식각을 설명하는 도면,2 is a view illustrating top and side etching of a wafer using an electrode according to the present invention;
도 3은 본 발명에 따른 전극을 이용한 웨이퍼의 하면 및 측면 식각을 설명하는 도면,3 is a view for explaining the bottom and side etching of the wafer using an electrode according to the present invention,
도 4는 본 발명에 따른 전극이 설치된 건식 식각 장치를 나타낸 단면도,4 is a cross-sectional view showing a dry etching apparatus in which an electrode according to the present invention is installed;
도 5는 이물질이 적층된 웨이퍼를 나타낸 측면도,5 is a side view showing a wafer in which foreign materials are stacked;
도 6은 장비에 의해 웨이퍼에 이물질이 형성 적층되는 장면을 묘사한 도면,6 is a view illustrating a scene in which foreign matters are formed and stacked on a wafer by equipment;
도 7a∼도 7e는 종래의 습식 식각에 의한 질화막 제거 공정을 나타낸 도면,7A to 7E are views illustrating a nitride film removing process by conventional wet etching;
도 8a∼도 8e는 종래의 건식 식각에 의한 폴리 실리콘막 제거 공정을 나타낸 도면,8A to 8E illustrate a conventional polysilicon film removing process by dry etching;
도 9는 종래의 전극을 이용한 웨이퍼의 식각을 설명하는 도면.9 is a view illustrating etching of a wafer using a conventional electrode.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
10 : 제1전극 10a : 제1돌출단 10b : 가스 취입구10: first electrode 10a: first protrusion 10b: gas inlet
10c : 제1비돌출부 11 : 절연체 20 : 제2전극10c: first non-projection portion 11: insulator 20: second electrode
20a : 개구부 20b : 제2돌출단 20c : 제2비돌출부20a: opening 20b: second projection 20c: second non-projection
30 : 웨이퍼 30a : 상면 30b : 측면30: wafer 30a: top surface 30b: side
30c : 하면 31 : 미세 패턴 40 : 정전척30c: lower surface 31: fine pattern 40: electrostatic chuck
위와 같은 목적을 달성하기 위한 본 발명에 따른 웨이퍼 건식 식각용 전극은, 플라즈마를 형성시켜 웨이퍼 가장자리의 이물질을 제거하는 제1 및 제2 한쌍의 웨이퍼 건식 식각용 전극에 있어서, 상기 제1전극은 상기 웨이퍼 가장자리의 상하부분중 어느 일측과 대향하는 환형의 제1돌출단을 구비하고, 상기 제2전극은 상기 웨이퍼 가장자리의 상하부분중 다른 일측과 대향하면서 상기 제1돌출단과 동일한 치수로 형성된 제2돌출단을 구비한 것을 특징적인 기술적 사상으로 한다.In the wafer dry etching electrode according to the present invention for achieving the above object, in the first and second pair of wafer dry etching electrodes to form a plasma to remove the foreign matter of the wafer edge, the first electrode is A second projection having an annular first projection end facing one side of the upper and lower portions of the wafer edge, the second electrode having the same dimension as the first projection end while facing the other side of the upper and lower portions of the wafer edge; What has a stage shall be characteristic technical idea.
여기서, 상기 제1전극의 상기 웨이퍼와 대향하는 중심부로부터 돌출단 내경에 이르는 부위에 절연막을 도포하거나 절연체를 부착할 수도 있다.In this case, an insulating film may be applied or an insulator may be applied to a portion of the first electrode that extends from the central portion facing the wafer to the inner diameter of the protruding end.
이하, 본 발명의 바람직한 실시예를 첨부도면에 의거하여 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명에 따른 웨이퍼 건식 식각용 전극들을 나타낸 부분 단면 사시도로서, 웨이퍼의 가장자리 부위에 형성 적층된 이물질을 제거하기 위한 플라즈마 발생 수단인 한쌍의 전극, 즉 제1전극(10)과 제2전극(20)이 나타나 있다.1 is a partial cross-sectional perspective view showing wafer dry etching electrodes according to the present invention, wherein a pair of electrodes, namely, a first electrode 10 and a second electrode, are plasma generating means for removing foreign matters formed on the edge of a wafer; The electrode 20 is shown.
편의상 이들 전극(10,20)중 제1전극(10)을 애노드로 하고, 제2전극(20)을 캐소드로 하여 설명하되, 제1전극(10)이 캐소드, 제2전극(20)이 애노드가 될 수도 있다.For convenience, the first electrode 10 is used as an anode and the second electrode 20 is a cathode. The first electrode 10 is a cathode and the second electrode 20 is an anode. It can also be
상기 제1전극(10)의 대체적인 형상은 통상의 전극과 같이 원형의 평판으로 이루어지되, 그 저면부에 환형의 돌출단(10a)이 형성된 것을 특징적인 구조로 하며, 이 돌출단(10a)과 외경 사이에는 본 발명의 제1 및 제2전극(10,20)이 설치되는 진공 체임버(미도시)의 내부로 플라즈마 형성용 반응가스를 취입하기 위한 가스 취입구(10b)가 형성되어 있다.An alternative shape of the first electrode 10 is made of a circular flat plate like a conventional electrode, and has a characteristic structure in which an annular projecting end 10a is formed at the bottom thereof, and the projecting end 10a is formed. Between the outer diameter and the outer diameter, a gas inlet 10b for blowing the reaction gas for plasma formation into the vacuum chamber (not shown) in which the first and second electrodes 10 and 20 of the present invention are installed.
그리고, 상기 제2전극(20)은 상기 제1전극(10)에 대응되는 동일한 직경의 원형 평판으로 이루어지되, 중앙에는 상하로 관통된 개구부(20a)가 형성되어 있으며, 이 개구부(20a)와 외경 사이에는 상기 제1전극의 돌출단(10a) - 이를 편의상 "제1돌출단"이라 칭한다 - 과 대향하는 동일한 치수의 환형 돌출단(20b) - 이를 상기 제1돌출단과 구분하여 "제2돌출단"이라 칭한다 - 이 형성되어 있다.The second electrode 20 is formed of a circular flat plate having the same diameter corresponding to the first electrode 10, and has an opening 20a penetrating up and down in the center thereof. Between the outer diameter, the protruding end 10a of the first electrode, which is referred to as " first protruding end " for convenience,-an annular protruding end 20b having the same dimension as opposed to the " second protruding end " Stage "-is formed.
아울러, 상기 제1전극(10)의 제1돌출단(10a)과 제2전극(20)의 제2돌출단(20b) 외측의 평탄부들은 편의상 각각 제1비돌출부(10c)와 제2비돌출부(20c)라 칭하여 구분한다.In addition, the flat portions outside the first protrusion 10a of the first electrode 10 and the second protrusion 20b of the second electrode 20 are, for convenience, the first non-projection portion 10c and the second ratio, respectively. The protrusion 20c is referred to as division.
한편, 상기 제1전극(10)의 저면 중심부로부터 제1돌출단(10a) 내경에 이르는 부위에는 제1전극(10)과 제2전극(20) 간에 RF 파워가 인가되었을 때 이 부위에 전기장 또는 전자기장이 형성되어 반응가스에 의해 플라즈마가 발생되는 것을 방지하도록 하기 위한 절연막이 도포되거나 절연체(11)가 부착될 수도 있다. 이러한 절연체(11)로는 폴리마이드(POLYMIDE) 또는 테플론(TEFLON), 실리콘(SILICON), 석영(QUARTZ), 세라믹(CERAMIC) 등을 예로 들 수 있다.On the other hand, when RF power is applied between the first electrode 10 and the second electrode 20 to a portion from the center of the bottom surface of the first electrode 10 to the inner diameter of the first protrusion 10a, an electric field or An insulating film may be applied or the insulator 11 may be attached to prevent an electromagnetic field from being generated by the reaction gas. Examples of the insulator 11 include polyimide, polypropylene, teflon, silicon, quartz, ceramic, and ceramics.
첨부도면 도 2와 도 3은 각각 본 발명에 따른 전극을 이용한 웨이퍼의 식각을 설명하는 도면으로서, 이하에서는 이들 도면을 바탕으로 본 발명의 전극(10,20)들과 웨이퍼(30)간의 상호 작용을 설명한다.2 and 3 illustrate etching of a wafer using an electrode according to the present invention. Hereinafter, interaction between the electrodes 10 and 20 of the present invention and the wafer 30 will be described based on these drawings. Explain.
먼저, 도 2에 의거하여 살펴보면, 애노드인 제1전극(10)과 캐소드인 제2전극(20)의 사이에 웨이퍼(30)가 정전척(40)에 의하여 개재되어 있되, 정전척(40)이 제2전극(20)의 개구부(20a)를 통해 하강된 상태로 놓여짐으로써, 웨이퍼(30)의 가장자리 부위 하면(30c)이 제2전극(20)의 제2돌출단(20b) 상측에 접촉하고 있게 된다.First, referring to FIG. 2, the wafer 30 is interposed between the first electrode 10, which is an anode, and the second electrode 20, which is a cathode, by the electrostatic chuck 40. The lower surface 30c of the edge portion of the wafer 30 is placed on the upper side of the second protrusion 20b of the second electrode 20 by being lowered through the opening 20a of the second electrode 20. You are in contact.
이 상태에서 제1전극(10)의 가스 취입구(10b)를 통하여 반응가스를 취입하고, RF제너레이터(50)로부터 제2전극(20)에 파워를 인가하면, 제1전극(10)의 제1돌출단(10a) 및 제1비돌출부(10c), 제2전극(20)의 제2돌출단(20b) 및 제2비돌출부(20c)를 통하여 전기장 또는 전자기장이 형성되면서 반응가스에 의하여 두 돌출단(10a,20b)과 두 비돌출부(10c,20c) 간에 서로 다른 강도를 갖는 두 종류의플라즈마가 발생된다.In this state, when the reaction gas is blown through the gas inlet 10b of the first electrode 10, and power is applied to the second electrode 20 from the RF generator 50, the first electrode 10 is discharged. An electric field or an electromagnetic field is formed through the first protrusion 10a and the first non-projection portion 10c, the second protrusion 20b of the second electrode 20 and the second non-projection portion 20c, Two kinds of plasma having different intensities are generated between the protruding ends 10a and 20b and the two non-protruding portions 10c and 20c.
이 때, 플라즈마는 제1돌출단(10a)과 제2돌출단(20b) 각각의 폭을 따라 형성되는데, 이들 돌출단(10a,20b)의 폭은 대향하고 있는 웨이퍼(30)의 식각하고자 하는 가장자리 부위(도면에 "B"로 표시된 영역)만큼에 해당하는 치수로 제작되어 사용됨으로써, 웨이퍼(30)의 미세 패턴(31)이 형성되어 있는 부위(도면에 "A"로 표시된 영역)에는 플라즈마가 영향을 미치지 않게 되며, 제1비돌출부(10c)와 제2비돌출부(20c) 사이에 형성된 플라즈마(도면에 "C"로 표시된 부위)는 웨이퍼의 측면 식각을 유도하게 된다.At this time, the plasma is formed along the width of each of the first protrusion 10a and the second protrusion 20b, and the widths of the protrusions 10a and 20b are to be etched from the wafer 30 facing each other. By fabricating and using the size corresponding to the edge portion (region indicated by "B" in the drawing), plasma is formed in the region where the fine pattern 31 of the wafer 30 is formed (region indicated by "A" in the figure). Is not affected, and the plasma formed between the first non-projection portion 10c and the second non-projection portion 20c (indicated by “C” in the drawing) induces side etching of the wafer.
특히, 웨이퍼(30)의 하면(30c)이 제2전극(20)의 제2돌출단(20b) 상면에 접하도록 한 상태이기 때문에, 플라즈마 이론상 RIE(Reactive Ion Etching)방식에 의해 주로 웨이퍼(30)의 상면(30a)과 측면(30b)에 국한되어 이 부분에 대한 이물질을 제거할 수 있는 범위내에서 식각이 이루어지게 된다.In particular, since the lower surface 30c of the wafer 30 is in contact with the upper surface of the second protruding end 20b of the second electrode 20, the wafer 30 is mainly in the form of plasma reactive ion etching (RIE). Etching is limited to the upper surface 30a and the side surface 30b of the c) within a range capable of removing foreign matter on this portion.
더우기, 제1전극(10)의 저면 중심부로부터 제1돌출단(10a) 내경에 이르는 부위에 구비되어 있는 절연체(11)로 인해 "A" 영역에는 전기장 또는 전자기장이 형성되지 않기 때문에 이 "A" 영역에서의 플라즈마 발생이 미연에 방지됨으로써 보다 안정적인 식각 효과를 볼 수가 있다.In addition, since the insulator 11 provided at the portion from the center of the bottom surface of the first electrode 10 to the inner diameter of the first protrusion 10a does not form an electric field or an electromagnetic field in the "A" region, this "A" Since plasma generation in the region is prevented in advance, a more stable etching effect can be seen.
도면에서 미설명 부호 (60)은 매칭 네트워크(matching network)이다.Reference numeral 60 in the drawing is a matching network.
한편, 도 3에서와 같이, 제2전극(20)의 개구부(20b)를 통하여 정전척(40)을 상승시켜 웨이퍼(30)의 가장자리 부위 상면(30c)이 제1전극(10)의 제1돌출단(10a) 상측에 접하도록 한 상태에서 제1전극(10)의 가스 취입구(10b)를 통해 반응가스를 취입하고 RF제너레이터(50)로부터 파워를 인가하면, 앞에서와 마찬가지로 제1돌출단(10a)과 제2돌출단(20b)을 통해 플라즈마가 발생하되, 이때는 플라즈마 이론상플라즈마 타입에 의해 주로 웨이퍼(30) 가장자리의 하면(30c)과 측면(30b)에 국한되어 이 부분("B" 영역)에 대한 이물질을 제거할 수 있는 범위내에서 식각이 이루어지게 된다.Meanwhile, as shown in FIG. 3, the electrostatic chuck 40 is raised through the opening 20b of the second electrode 20 so that the upper surface 30c of the edge portion of the wafer 30 is the first electrode of the first electrode 10. When the reaction gas is blown through the gas inlet 10b of the first electrode 10 in a state of being in contact with the upper end of the protruding end 10a, and power is applied from the RF generator 50, the first protruding end as before. Plasma is generated through the 10a and the second protruding end 20b, but in this case, the plasma is theoretically limited to the lower surface 30c and the side surface 30b of the edge of the wafer 30 by the plasma type. The etching is performed within the range to remove the foreign matter on the area).
도 4는 본 발명의 전극이 통상의 진공체임버에 설치되어 적용된 예를 보여 주고 있는데, 이 진공체임버(70)에는 본 발명의 전극(10,20)에서 플라즈마를 발생시키기 위한 반응가스 취입용 도관(71)과, 웨이퍼(30)를 반입하기 위한 출입구(70a), 웨이퍼(30)의 식각후 가스를 배출하기 위한 배출구(70b), 그리고 웨이퍼(30)가 안착되어 상하로 승강되도록 할 수 있는 정전척(40)을 구비하고 있다.4 shows an example in which the electrode of the present invention is installed and applied to a conventional vacuum chamber. The vacuum chamber 70 includes a reaction gas blowing conduit for generating plasma from the electrodes 10 and 20 of the present invention. 71, an entrance 70a for carrying in the wafer 30, an outlet 70b for discharging the gas after etching of the wafer 30, and an electrostatic power that allows the wafer 30 to be seated and lifted up and down The chuck 40 is provided.
따라서, 출입구(70a)를 통해 진공체임버(70) 내로 웨이퍼(30)를 진입시켜 정전척(40) 위에 올려놓은 뒤, 반응가스 분위기 하에서 제2전극(20)을 통해 RF제너레이터(50)의 전압을 인가하면, 제1전극(10)의 절연체(11)에 의해 웨이퍼(30)의 상면 중앙부위는 온전하게 보전이 되면서 제1전극(10)의 제1돌출단(10a) 및 제1비돌출부(10c)와 제2전극(20)의 제2돌출단(20b) 및 제2비돌출부(20c) 사이에서만 플라즈마가 형성됨으로써, 전술한 바와 같은 과정을 통하여 웨이퍼(30)의 가장자리 부위에 대한 식각이 이루어지게 된다.Accordingly, the wafer 30 enters the vacuum chamber 70 through the entrance 70a and is placed on the electrostatic chuck 40, and then the voltage of the RF generator 50 through the second electrode 20 under a reaction gas atmosphere. When is applied, the central portion of the upper surface of the wafer 30 is intactly maintained by the insulator 11 of the first electrode 10 while the first protrusion 10a and the first non-projection portion of the first electrode 10 are maintained. Plasma is formed only between the second protrusion 20b and the second non-projection portion 20c of the second electrode 20 and the second electrode 20, thereby etching the edge portion of the wafer 30 through the above-described process. This is done.
이와 같이 하여 식각 공정이 진행되는 동안, 종래와 마찬가지로 웨이퍼(30)로부터 제거된 이물질들과 반응가스는 배출구(70b)를 통하여 펌핑-아웃된다.In this manner, during the etching process, the foreign substances and the reaction gas removed from the wafer 30 are pumped out through the outlet 70b as in the related art.
한편, 본 발명에 따른 전극을 이용하여 이루어지는 웨이퍼의 가장자리에 대한 건식 식각은, 표1에 나타낸 식각용 반응가스를 이용하여 해당 이물질들을 제거할 수가 있다.On the other hand, dry etching on the edge of the wafer using the electrode according to the present invention, the foreign matters can be removed using the etching reaction gas shown in Table 1.
앞에서도 살펴본 바와 같이, 종래에는 질화막 제거용 습식 식각 장치 또는 미세 패턴 형성용 건식 식각 장치와 같이 어느 한 가지 종류의 물질만을 제거하기 위한 목적으로 고안되거나 그러한 기능만을 가진 식각 장치들이 사용되어 왔기 때문에 각종의 이물질들을 제거하기 위해서는 해당 식각 장치가 필요하고 공정 또한 복잡하였다.As described above, conventionally, since etching devices having only such a function or having only such a function, such as a nitride etching removal wet etching device or a dry etching device for forming a fine pattern, have been used for various purposes, In order to remove foreign substances, the etching apparatus was required and the process was complicated.
또, 전극의 구조에 있어서도 종래에는 웨이퍼의 가장자리 부위중 상면과 측면 부위에 대한 이물질 제거만이 제대로 이루어졌을 뿐, 웨이퍼 가장자리의 하면 부위에 대한 이물질 제거는 매우 곤란하였다.Also, in the structure of the electrode, only foreign matters on the upper and side portions of the wafer edge portion have been properly removed, but foreign matters on the lower portion of the wafer edge have been very difficult.
그러나, 본 발명의 전극을 적용할 경우에는 웨이퍼에 미세 패턴을 형성하는 과정에서 제거되지 않은 표1에 예시되어 있는 해당 이물질의 제거를 위한 식각용반응가스의 교체만을 통해 공정의 완료후 즉각적으로 이물질의 제거가 가능하기 때문에 별도의 장비를 갖출 필요가 없고 공정이 단순화되는 것이다.However, when the electrode of the present invention is applied, the foreign matter immediately after completion of the process only by replacing the etching reaction gas for the removal of the foreign matter illustrated in Table 1 not removed in the process of forming a fine pattern on the wafer. This eliminates the need for additional equipment and simplifies the process.
뿐만 아니라, 웨이퍼의 가장자리 상면과 측면 및 하면 부위 이외의 부위에는 플라즈마의 영향이 미치지 않도록 되어 있기 때문에, 가장자리 부위에 대한 효과적인 식각이 이루어지면서도 웨이퍼의 패턴 부위에는 전혀 손상을 주지 않게 된다.In addition, since the influence of plasma is not applied to the portions other than the upper, side, and lower edges of the wafer, effective etching is performed on the edges, and the pattern portions of the wafer are not damaged at all.
이상에서 설명한 바와 같이, 본 발명에 따른 웨이퍼 건식 식각용 전극은, 반도체 제조 공정중에서 별도의 추가 공정을 요하지 않으면서 웨이퍼 가장자리 부위의 상면과 측면은 물론 하면에 적층된 여러가지 이물질들을 모두 제거하게 됨으로써, 공정 단순화와 공정 비용의 절감, 그리고 수율과 품질 및 생산성 향상에 기여하게 되는 효과를 발휘한다.As described above, the electrode for wafer dry etching according to the present invention removes all the foreign matters stacked on the upper and side surfaces and the lower surface of the wafer edge portion without requiring an additional step in the semiconductor manufacturing process. This simplifies the process, lowers the cost of the process, and contributes to yield, quality and productivity.
Claims (2)
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0011395A KR100442194B1 (en) | 2002-03-04 | 2002-03-04 | Electrodes For Dry Etching Of Wafer |
| AU2002253689A AU2002253689A1 (en) | 2002-03-04 | 2002-04-19 | Electrode for dry etching a wafer |
| US10/506,558 US20050178505A1 (en) | 2002-03-04 | 2002-04-19 | Electrode for dry etching a wafer |
| JP2003573690A JP4152895B2 (en) | 2002-03-04 | 2002-04-19 | Semiconductor wafer dry etching electrode |
| PCT/KR2002/000715 WO2003075333A1 (en) | 2002-03-04 | 2002-04-19 | Electrode for dry etching a wafer |
| TW092104346A TWI230415B (en) | 2002-03-04 | 2003-03-03 | Electrode for dry etching a semiconductor wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0011395A KR100442194B1 (en) | 2002-03-04 | 2002-03-04 | Electrodes For Dry Etching Of Wafer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030072520A KR20030072520A (en) | 2003-09-15 |
| KR100442194B1 true KR100442194B1 (en) | 2004-07-30 |
Family
ID=36083977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0011395A KR100442194B1 (en) | 2002-03-04 | 2002-03-04 | Electrodes For Dry Etching Of Wafer |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20050178505A1 (en) |
| JP (1) | JP4152895B2 (en) |
| KR (1) | KR100442194B1 (en) |
| AU (1) | AU2002253689A1 (en) |
| TW (1) | TWI230415B (en) |
| WO (1) | WO2003075333A1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101311723B1 (en) * | 2007-03-08 | 2013-09-25 | (주)소슬 | plasma etching apparatus and method of etching a substrate using the same |
| KR101353041B1 (en) * | 2007-03-08 | 2014-02-17 | (주)소슬 | plasma etching apparatus and method |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100447891B1 (en) * | 2002-03-04 | 2004-09-08 | 강효상 | Dry Etching Method For Wafer |
| WO2004100247A1 (en) * | 2003-05-12 | 2004-11-18 | Sosul Co., Ltd. | Plasma etching chamber and plasma etching system using same |
| US7404874B2 (en) | 2004-06-28 | 2008-07-29 | International Business Machines Corporation | Method and apparatus for treating wafer edge region with toroidal plasma |
| US7090782B1 (en) | 2004-09-03 | 2006-08-15 | Lam Research Corporation | Etch with uniformity control |
| KR100611727B1 (en) * | 2005-06-24 | 2006-08-10 | 주식회사 씨싸이언스 | Electrodes for dry etching of wafer and dry etching chamber |
| KR101218114B1 (en) * | 2005-08-04 | 2013-01-18 | 주성엔지니어링(주) | Etching apparatus using the plasma |
| KR100727469B1 (en) * | 2005-08-09 | 2007-06-13 | 세메스 주식회사 | etching system for plasma |
| US7909960B2 (en) | 2005-09-27 | 2011-03-22 | Lam Research Corporation | Apparatus and methods to remove films on bevel edge and backside of wafer |
| US8475624B2 (en) * | 2005-09-27 | 2013-07-02 | Lam Research Corporation | Method and system for distributing gas for a bevel edge etcher |
| US20070068623A1 (en) * | 2005-09-27 | 2007-03-29 | Yunsang Kim | Apparatus for the removal of a set of byproducts from a substrate edge and methods therefor |
| CN1978351A (en) * | 2005-12-02 | 2007-06-13 | 鸿富锦精密工业（深圳）有限公司 | Device and method for removing mould cavity protective membrane |
| US8012306B2 (en) * | 2006-02-15 | 2011-09-06 | Lam Research Corporation | Plasma processing reactor with multiple capacitive and inductive power sources |
| US8911590B2 (en) * | 2006-02-27 | 2014-12-16 | Lam Research Corporation | Integrated capacitive and inductive power sources for a plasma etching chamber |
| US9184043B2 (en) * | 2006-05-24 | 2015-11-10 | Lam Research Corporation | Edge electrodes with dielectric covers |
| US7938931B2 (en) * | 2006-05-24 | 2011-05-10 | Lam Research Corporation | Edge electrodes with variable power |
| US7718542B2 (en) * | 2006-08-25 | 2010-05-18 | Lam Research Corporation | Low-k damage avoidance during bevel etch processing |
| US20080128088A1 (en) * | 2006-10-30 | 2008-06-05 | Jusung Engineering Co., Ltd. | Etching apparatus for edges of substrate |
| KR100978754B1 (en) | 2008-04-03 | 2010-08-30 | 주식회사 테스 | Plasma processing apparatus |
| KR100835408B1 (en) * | 2006-12-28 | 2008-06-04 | 동부일렉트로닉스 주식회사 | Variable insulator for a bevel etching apparatus |
| US20080156772A1 (en) * | 2006-12-29 | 2008-07-03 | Yunsang Kim | Method and apparatus for wafer edge processing |
| US7943007B2 (en) | 2007-01-26 | 2011-05-17 | Lam Research Corporation | Configurable bevel etcher |
| US7858898B2 (en) * | 2007-01-26 | 2010-12-28 | Lam Research Corporation | Bevel etcher with gap control |
| US8398778B2 (en) | 2007-01-26 | 2013-03-19 | Lam Research Corporation | Control of bevel etch film profile using plasma exclusion zone rings larger than the wafer diameter |
| US8580078B2 (en) | 2007-01-26 | 2013-11-12 | Lam Research Corporation | Bevel etcher with vacuum chuck |
| US8268116B2 (en) | 2007-06-14 | 2012-09-18 | Lam Research Corporation | Methods of and apparatus for protecting a region of process exclusion adjacent to a region of process performance in a process chamber |
| KR101262904B1 (en) * | 2007-02-06 | 2013-05-09 | 참엔지니어링(주) | Plasma etching apparatus |
| US8137501B2 (en) * | 2007-02-08 | 2012-03-20 | Lam Research Corporation | Bevel clean device |
| JP2010524225A (en) * | 2007-04-02 | 2010-07-15 | ソースル シーオー エルティディー | Substrate support apparatus and plasma etching apparatus including the same |
| US8563619B2 (en) * | 2007-06-28 | 2013-10-22 | Lam Research Corporation | Methods and arrangements for plasma processing system with tunable capacitance |
| CN101986777B (en) * | 2007-12-27 | 2014-02-19 | 朗姆研究公司 | Copper discoloration prevention following bevel etch process |
| TWI501704B (en) * | 2008-02-08 | 2015-09-21 | Lam Res Corp | Methods and apparatus for changing area ratio in a plasma processing system |
| US9136105B2 (en) * | 2008-06-30 | 2015-09-15 | United Microelectronics Corp. | Bevel etcher |
| KR101540609B1 (en) * | 2009-02-24 | 2015-07-31 | 삼성전자 주식회사 | Apparatus for etching edge of wafer |
| US20130098390A1 (en) * | 2011-10-25 | 2013-04-25 | Infineon Technologies Ag | Device for processing a carrier and a method for processing a carrier |
| US9184030B2 (en) | 2012-07-19 | 2015-11-10 | Lam Research Corporation | Edge exclusion control with adjustable plasma exclusion zone ring |
| US11251019B2 (en) * | 2016-12-15 | 2022-02-15 | Toyota Jidosha Kabushiki Kaisha | Plasma device |
| JP6863199B2 (en) | 2017-09-25 | 2021-04-21 | トヨタ自動車株式会社 | Plasma processing equipment |
| US10566181B1 (en) * | 2018-08-02 | 2020-02-18 | Asm Ip Holding B.V. | Substrate processing apparatuses and substrate processing methods |
| CN112992637A (en) * | 2019-12-02 | 2021-06-18 | Asm Ip私人控股有限公司 | Substrate supporting plate, substrate processing apparatus including the same, and substrate processing method |
| CN112981372B (en) * | 2019-12-12 | 2024-02-13 | Asm Ip私人控股有限公司 | Substrate support plate, substrate processing apparatus including the same, and substrate processing method |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07142449A (en) * | 1993-11-22 | 1995-06-02 | Kawasaki Steel Corp | Plasma etching system |
| KR960032629A (en) * | 1995-02-07 | 1996-09-17 | 야스까와 히데아끼 | Method and apparatus for removing unnecessary material around substrate and method of applying using same |
| KR960032741U (en) * | 1995-03-30 | 1996-10-24 | 엘지반도체주식회사 | Plasma etching device of semiconductor device |
| KR19980034188A (en) * | 1996-11-05 | 1998-08-05 | 김광호 | Lower electrode plate of semiconductor etching equipment |
| KR20030060690A (en) * | 2002-01-11 | 2003-07-16 | 주식회사 래디언테크 | Etching process module for edge of wafer |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5687670A (en) * | 1979-12-15 | 1981-07-16 | Anelva Corp | Dry etching apparatus |
| US4793975A (en) * | 1985-05-20 | 1988-12-27 | Tegal Corporation | Plasma Reactor with removable insert |
| JPS6316625A (en) * | 1986-07-09 | 1988-01-23 | Matsushita Electric Ind Co Ltd | Electrode for dry etching |
| JPH02298024A (en) * | 1989-05-12 | 1990-12-10 | Tadahiro Omi | Reactive ion etching apparatus |
| JP2758755B2 (en) * | 1991-12-11 | 1998-05-28 | 松下電器産業株式会社 | Dry etching apparatus and method |
| TW299559B (en) * | 1994-04-20 | 1997-03-01 | Tokyo Electron Co Ltd | |
| JP3107971B2 (en) * | 1994-05-17 | 2000-11-13 | 株式会社半導体エネルギー研究所 | Gas phase reactor |
| KR100246858B1 (en) * | 1997-05-07 | 2000-03-15 | 윤종용 | Dry etching apparatus |
| US6441554B1 (en) * | 2000-11-28 | 2002-08-27 | Se Plasma Inc. | Apparatus for generating low temperature plasma at atmospheric pressure |
-
2002
- 2002-03-04 KR KR10-2002-0011395A patent/KR100442194B1/en active IP Right Review Request
- 2002-04-19 JP JP2003573690A patent/JP4152895B2/en not_active Expired - Fee Related
- 2002-04-19 AU AU2002253689A patent/AU2002253689A1/en not_active Abandoned
- 2002-04-19 US US10/506,558 patent/US20050178505A1/en not_active Abandoned
- 2002-04-19 WO PCT/KR2002/000715 patent/WO2003075333A1/en active Application Filing
-
2003
- 2003-03-03 TW TW092104346A patent/TWI230415B/en active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07142449A (en) * | 1993-11-22 | 1995-06-02 | Kawasaki Steel Corp | Plasma etching system |
| KR960032629A (en) * | 1995-02-07 | 1996-09-17 | 야스까와 히데아끼 | Method and apparatus for removing unnecessary material around substrate and method of applying using same |
| KR960032741U (en) * | 1995-03-30 | 1996-10-24 | 엘지반도체주식회사 | Plasma etching device of semiconductor device |
| KR19980034188A (en) * | 1996-11-05 | 1998-08-05 | 김광호 | Lower electrode plate of semiconductor etching equipment |
| KR20030060690A (en) * | 2002-01-11 | 2003-07-16 | 주식회사 래디언테크 | Etching process module for edge of wafer |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101311723B1 (en) * | 2007-03-08 | 2013-09-25 | (주)소슬 | plasma etching apparatus and method of etching a substrate using the same |
| KR101353041B1 (en) * | 2007-03-08 | 2014-02-17 | (주)소슬 | plasma etching apparatus and method |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050178505A1 (en) | 2005-08-18 |
| TW200304183A (en) | 2003-09-16 |
| KR20030072520A (en) | 2003-09-15 |
| JP4152895B2 (en) | 2008-09-17 |
| AU2002253689A1 (en) | 2003-09-16 |
| WO2003075333A1 (en) | 2003-09-12 |
| JP2005519469A (en) | 2005-06-30 |
| TWI230415B (en) | 2005-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100442194B1 (en) | Electrodes For Dry Etching Of Wafer | |
| US6500756B1 (en) | Method of forming sub-lithographic spaces between polysilicon lines | |
| KR101526020B1 (en) | Plasma processing chamber and method for cleaning bevel edge of substrate and chamber interior of the same | |
| US6852243B2 (en) | Confinement device for use in dry etching of substrate surface and method of dry etching a wafer surface | |
| US6136211A (en) | Self-cleaning etch process | |
| US6372637B2 (en) | Method for making semiconductor devices having gradual slope contacts | |
| EP0690486B1 (en) | Semiconductor device fabrication | |
| KR19990045590A (en) | How to remove photoresist and etch residue | |
| US5849641A (en) | Methods and apparatus for etching a conductive layer to improve yield | |
| US20070107749A1 (en) | Process chamber cleaning method | |
| KR100426486B1 (en) | Method of manufacturing a flash memory cell | |
| WO2002039489A2 (en) | Method for removing etch residue resulting from a process for forming a via | |
| US5382544A (en) | Manufacturing method of a semiconductor device utilizing thin metal film | |
| KR100611727B1 (en) | Electrodes for dry etching of wafer and dry etching chamber | |
| US6177355B1 (en) | Pad etch process capable of thick titanium nitride arc removal | |
| JP3269411B2 (en) | Method for manufacturing semiconductor device | |
| KR100653981B1 (en) | Method for forming capacitor of semiconductor device | |
| JP2003298049A (en) | Manufacturing method for semiconductor device | |
| KR20060067395A (en) | Method of fabricating metal-insulator-metal capacitor | |
| KR100332647B1 (en) | Method of forming a contact hole in a semiconductor device | |
| US6706623B1 (en) | Method and system for avoiding plasma etch damage | |
| JPH09246253A (en) | Semiconductor manufacturing device and manufacturing method for semiconductor device | |
| KR20000003926A (en) | Method for manufacturing semiconductor memory devices | |
| KR19990061142A (en) | Capacitor Manufacturing Method of Semiconductor Device | |
| KR20000061192A (en) | Semiconductor device having low resistance gate electrode and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| J204 | Request for invalidation trial [patent] | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR INVALIDATION REQUESTED 20060831 Effective date: 20070420 Free format text: TRIAL NUMBER: 2006100002262; TRIAL DECISION FOR INVALIDATION REQUESTED 20060831 Effective date: 20070420 |
|
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20120720 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20130722 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20140722 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20150721 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20160720 Year of fee payment: 13 |