KR20030060690A - Etching process module for edge of wafer - Google Patents

Etching process module for edge of wafer Download PDF

Info

Publication number
KR20030060690A
KR20030060690A KR1020020001615A KR20020001615A KR20030060690A KR 20030060690 A KR20030060690 A KR 20030060690A KR 1020020001615 A KR1020020001615 A KR 1020020001615A KR 20020001615 A KR20020001615 A KR 20020001615A KR 20030060690 A KR20030060690 A KR 20030060690A
Authority
KR
South Korea
Prior art keywords
wafer
insulating plate
process module
etching
edge
Prior art date
Application number
KR1020020001615A
Other languages
Korean (ko)
Other versions
KR100439940B1 (en
Inventor
이성희
Original Assignee
주식회사 래디언테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 래디언테크 filed Critical 주식회사 래디언테크
Priority to KR10-2002-0001615A priority Critical patent/KR100439940B1/en
Publication of KR20030060690A publication Critical patent/KR20030060690A/en
Application granted granted Critical
Publication of KR100439940B1 publication Critical patent/KR100439940B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32541—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H01J37/32834—Exhausting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins

Abstract

PURPOSE: A process module for etching an edge of a wafer is provided to improve the reliability of a fabrication process by using a batch processing method. CONSTITUTION: A process module includes an upper cover(10), a lower base(20), the third insulating plate(30), an inlet tube(32) and an outlet tube(34), a gas storage unit(40), a pump, and a power supply unit(50). The upper cover includes the first auxiliary electrode(12), the first main electrode(14), and the first insulating plate(16). The lower base includes the second insulating plate(26), the second main electrode(24), the second auxiliary electrode(22), and a sidewall for defining an airtight reaction region between the first and the second insulating plates. The third insulating plate is installed between the first and the second insulating plates within the reaction region. The inlet tube and the outlet tube are inserted into two facing points of the sidewall. The gas storage unit injects a gas material into the reaction region. The pump is used for exhaust the gas material from the reaction region. The power supply unit applies voltages to the first and the second auxiliary electrodes.

Description

웨이퍼 에지 식각용 프로세스 모듈{Etching process module for edge of wafer}Etching process module for edge of wafer

본 발명은 반도체 제조장치에 관한 것으로, 좀 더 자세하게는 박막이 증착된 웨이퍼(wafer)의 가장자리 부분을 선택적으로 식각하여, 상기 웨이퍼의 특성을 향상시키기 위한 웨이퍼 에지(edge) 식각용 프로세스 모듈(process module)에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing apparatus, and more particularly, to selectively etch an edge portion of a wafer on which thin films are deposited, so as to improve wafer characteristics. module).

근래에 들어 과학이 발달함에 따라 새로운 물질의 개발 및 처리를 가능하게 하는 신소재 분야가 급속도로 발전하였고, 이러한 신소재 분야의 개발 성과물은 반도체 산업의 비약적인 발전 원동력이 되고 있다.In recent years, with the development of science, the field of new materials, which enables the development and processing of new materials, has been rapidly developed, and the development results of these materials are driving the development of the semiconductor industry.

반도체 소자란, 기판인 웨이퍼(wafer)의 상면에 수 차례에 걸친 박막의 증착 및 이의 패터닝(patterning) 등의 공정을 통해 구현되는 고밀도 집적회로(LSI: Large Scale Integration)로서, 현재 우리 산업의 각 분야에서 기억소자로 널리 활용되고 있다.A semiconductor device is a large scale integration (LSI) that is realized through a process of depositing and patterning a plurality of thin films on the upper surface of a wafer, which is a substrate. It is widely used as a memory device in the field.

한편 이러한 반도체 소자의 제조공정 중 박막 증착공정에 있어서, 웨이퍼의 앞면과 뒷면의 가장자리 부분에 증착된 박막을 선택적으로 식각함으로써 웨이퍼가 가지는 특성을 매우 향상시킬 수 있는데, 즉, 웨이퍼 상에 기(旣) 증착된 박막 중 특히 웨이퍼의 앞면 또는 뒷면 가장자리 부분의 박막을 선택적으로 식각함으로써 웨이퍼의 가공 공정 중에 오염원으로 발생될 수 있는 불필요한 물질을 제거하고, 웨이퍼에 가해지는 스트레스를 감소하여 보다 개선된 공정을 가능케 한다.On the other hand, in the thin film deposition process of the semiconductor device manufacturing process, by selectively etching the thin film deposited on the edges of the front and rear surfaces of the wafer it can greatly improve the characteristics of the wafer, that is, By selectively etching the deposited thin film, especially at the front or rear edge of the wafer, the unnecessary material that may be generated as a contaminant during the wafer processing process is removed, and the stress applied to the wafer is reduced to improve the process. Make it possible.

특히, 웨이퍼 상에 SiO2재질의 박막을 성장시키는 에피텍셜 프로세스(epitaxial process)를 채택하는 공정에서는, 이러한 에피텍셜 프로세스후 웨이퍼에 가해지는 스트레스를 완화하기 위하여 웨이퍼 가장자리 부분의 박막을 선택적으로 식각하게 되는데, 이러한 일반적인 웨이퍼 가장자리 식각 방법으로는 건식 또는 습식식각방법 등이 사용되고 있다.Particularly, in a process employing an epitaxial process for growing a thin film of SiO 2 on a wafer, the thin film at the edge of the wafer is selectively etched to relieve stress on the wafer after such epitaxial process. As a general wafer edge etching method, a dry or wet etching method is used.

그러나 이러한 일반적인 건식 또는 습식식각 공정을 위해서는, 웨이퍼의 상면에 포토레지스트 등의 감광제를 도포한 후 이를 노광 현상하여 박막의 선택된 부분만을 노출시키는 공정과, 식각 후의 잔류 감광제를 제거하는 공정이 추가적으로 요구되며, 특히 웨이퍼의 뒷면에 발생되기 쉬운 비드(bid) 등의 불필요한 물질을 제거하는 이비알(EBR : Edge Bead Removal) 공정이 추가되어야 하는 번거로움을 가지고 있다.However, such a general dry or wet etching process requires applying a photoresist such as a photoresist to an upper surface of the wafer and then developing the photoresist to expose only a selected portion of the thin film, and removing a residual photoresist after etching. In particular, an EBR (Edge Bead Bead Removal) process for removing unnecessary materials such as beads that tend to occur on the back side of a wafer has to be added.

이에 반도체 소자의 제조공정이 복잡해지고, 공정의 추가에 따른 불필요한웨이퍼의 노출 및 이송에 의하여 웨이퍼가 손상되기 쉬우며, 결국 반도체 소자의 제조비용을 증가시키는 여러 가지 문제점이 나타나고 있다.As a result, the manufacturing process of the semiconductor device is complicated, and the wafer is easily damaged by the exposure and the transfer of unnecessary wafers due to the addition of the process, and thus, various problems appear that increase the manufacturing cost of the semiconductor device.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 박막이 증착된 웨이퍼의 가장자리를 선택적으로 식각함으로써 웨이퍼의 특성을 개선하는 에지 식각용 프로세스 모듈을 제공함에 있어서, 특히 간편한 방법으로 신뢰성 있는 공정을 가능하게 하는, 보다 개선된 웨이퍼 에지 식각용 프로세스 모듈을 제공하는 데 그 목적이 있다.The present invention has been made to solve the above problems, and in providing a process module for edge etching that improves the characteristics of the wafer by selectively etching the edge of the thin film is deposited, a particularly reliable process It is an object of the present invention to provide a process module for improved wafer edge etching, which enables.

도 1은 본 발명에 따른 웨이퍼 에지 식각용 프로세스 모듈의 구조를 도시한 개략단면도1 is a schematic cross-sectional view showing the structure of a process module for wafer edge etching according to the present invention;

도 2는 본 발명에 따른 웨이퍼 에지 식각용 프로세스 모듈의 분해사시도2 is an exploded perspective view of a process module for wafer edge etching according to the present invention;

도 3은 본 발명에 따른 웨이퍼 에지 식각용 프로세스 모듈에 포함되는 제 2 주전극을 도시한 사시도3 is a perspective view illustrating a second main electrode included in a process module for wafer edge etching according to the present invention;

도 4는 본 발명에 따른 웨이퍼 에지 식각용 프로세스 모듈에 포함되는 전원공급장치의 구조를 도시한 블럭구조도4 is a block diagram showing the structure of a power supply included in a process module for wafer edge etching according to the present invention;

도 5는 본 발명에 따른 가스저장장치의 구성을 도시한 블록구조도Figure 5 is a block diagram showing the configuration of a gas storage device according to the present invention

도 6은 본 발명에 따른 가스저장장치에 포함되는 유입관을 도 2의 A 방향에서 바라본 형상을 도시한 도면.Figure 6 is a view showing a shape viewed from the direction A of Figure 2 the inlet pipe included in the gas storage device according to the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

1 : 웨이퍼10 : 상부커버1: wafer 10: top cover

20 : 하부베이스20: lower base

12, 22 : 제 1 및 제 2 보조전극12, 22: first and second auxiliary electrodes

14, 24 : 제 1 및 제 2 주전극14, 24: first and second main electrode

16, 26 : 제 1 및 제 2 절연판16, 26: first and second insulating plate

30 : 제 3 절연판32 : 유입관30: third insulating plate 32: inlet pipe

34 : 배출관40 : 가스저장장치34: discharge pipe 40: gas storage device

50 : 전원공급장치50: power supply

본 발명은 상기와 같은 목적을 달성하기 위하여, 박막이 증착된 웨이퍼의 가장자리를 식각함으로써 상기 웨이퍼의 특성을 개선하는 웨이퍼 에지 식각용 프로세스 모듈로서, 상하로 복층 배열되어 전기적으로 연결된 원판 형태의 제 1 보조전극 및 환(環)형의 제 1 주전극과, 상기 제 1 주전극의 하단에 위치하여 외부로 노출되는 배면을 가지는 제 1 절연판을 포함하는 상부커버와; 상기 제 1 절연판과 평행하게 대향하면서 상면이 외부로 노출된 제 2 절연판과, 상기 제 2 절연판의 하단에 서로 전기적으로 연결되어 복층 배열되는 환(環)형의 제 2 주전극 및 원판 형태의 제 2 보조전극을 포함하고, 상기 제 1 절연판과 제 2 절연판 사이의 밀폐된 반응영역을 정의하는 측벽을 포함하는 하부베이스와; 상기 반응영역 내의 제 1 및 제 2절연판의 사이에 평행하게 개재되는 제 3 절연판과; 상기 측벽의 대향하는 두 지점을 각각 관통하는 유입관 및 배출관과; 상기 유입관의 말단에 부설되어 상기 반응영역 내로 기체물질을 주입하는 가스저장장치와; 상기 배출관의 말단에 부설되어 상기 반응영역내의 기체물질을 배출하도록 감압하는 펌프와; 상기 제 1 및 제 2 보조전극에 각각 전압을 인가하는 전원공급장치를 포함하여, 상기 제 3 절연판이 상면에 놓임으로써 가장자리가 상기 반응영역으로 노출되도록 상기 제 2 절연판 상면에 안착되는 웨이퍼를 식각하는 웨이퍼 에지 식각용 프로세스 모듈을 제공한다The present invention is a process module for wafer edge etching to improve the characteristics of the wafer by etching the edge of the wafer on which the thin film is deposited in order to achieve the above object, the first in the form of a disk arranged in double layers and electrically connected An upper cover including an auxiliary electrode, an annular first main electrode, and a first insulating plate positioned on a lower end of the first main electrode and having a rear surface exposed to the outside; A second insulating plate having an upper surface exposed to the outside while being parallel to the first insulating plate, and an annular second main electrode and a disc-shaped second electrode electrically connected to each other at a lower end of the second insulating plate A lower base including a second auxiliary electrode, said lower base including a sidewall defining a closed reaction region between said first insulating plate and said second insulating plate; A third insulating plate interposed in parallel between the first and second insulating plates in the reaction region; An inlet tube and an outlet tube respectively passing through two opposing points of the side wall; A gas storage device installed at an end of the inlet pipe and injecting a gaseous material into the reaction zone; A pump installed at an end of the discharge pipe to reduce the pressure so as to discharge the gaseous material in the reaction zone; And a power supply device for applying a voltage to the first and second auxiliary electrodes, respectively, to etch the wafer seated on the upper surface of the second insulating plate so that an edge thereof is exposed to the reaction region by placing the third insulating plate on the upper surface. Provides process module for wafer edge etching

특히 상기 제 1 보조전극과, 제 2 보조전극과, 상기 제 1 주전극과, 상기 제 2 주전극은 각각 표면을 산화알루미늄(Al2O3)이 포함된 물질이 감싸고, 상기 제 1 및 제 2 주전극은 각각 웨이퍼를 향하는 표면에 다수의 요철형상이 부여된 것을 특징으로 하며, 또한 상기 웨이퍼의 상면에는 기(旣) 증착된 산화규소(SiO2)박막이 존재하며, 상기 가스저장장치에는 플루오르(F)를 포함하는 기체물질과, 비활성 기체 중 선택된 하나가 각각 저장되는 것을 특징으로 한다.In particular, the first auxiliary electrode, the second auxiliary electrode, the first main electrode, and the second main electrode each have a material including aluminum oxide (Al 2 O 3 ) on the surface thereof. Each of the two main electrodes is provided with a plurality of irregularities on the surface facing the wafer, and a silicon oxide (SiO 2 ) thin film deposited on the upper surface of the wafer is present. A gaseous material containing fluorine (F) and one selected from an inert gas are stored, respectively.

또한 상기 전원공급장치는 제 1 및 제 2 보조전극에 각각 1 내지 10 킬로헤르쯔(KHz)의 주파수를 가지는 10 내지 20 킬로볼트(KV)의 전압을 인가하는 것을 특징으로 하며, 상기 하부베이스는 상기 제 2 절연판을 관통하여 상기 웨이퍼를 승강시킬 수 있는 다수의 리프트 핀을 포함하는 리프트 핀 구동시스템을 더욱 포함하는 것을 특징으로 한다.In addition, the power supply device is characterized in that to apply a voltage of 10 to 20 kilovolts (KV) having a frequency of 1 to 10 kilohertz (KHz) to the first and second auxiliary electrodes, respectively, wherein the lower base is And a lift pin drive system including a plurality of lift pins capable of elevating the wafer through a second insulating plate.

이하 본 발명에 대한 올바른 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명은 웨이퍼의 가장자리에 증착된 박막을 식각하여 상기 웨이퍼의 특성을 개선하는 웨이퍼 에지 식각용 프로세스 모듈로서, 특히 1 회의 공정에 있어서 1 매의 웨이퍼를 처리하는 매엽식 처리방법을 채용하고, 에천트로 기체물질을 사용하는 건식 식각장치인 것을 특징으로 하는 바, 이를 도 1 및 도 2에 도시하였다.The present invention is a process module for wafer edge etching which improves the characteristics of the wafer by etching the thin film deposited on the edge of the wafer, and in particular, adopts a single sheet processing method for processing one wafer in one process. It is characterized by a dry etching apparatus using a trogas material, which is shown in Figures 1 and 2.

이때 도 1은 본 발명에 따른 웨이퍼 에지 식각용 프로세스 모듈의 구조를 도시한 개략단면도이고, 도 2는 본 발명에 따른 웨이퍼 에지 식각용 프로세스 모듈의 분해사시도이다.1 is a schematic cross-sectional view illustrating a structure of a process module for wafer edge etching according to the present invention, and FIG. 2 is an exploded perspective view of the process module for wafer edge etching according to the present invention.

도시한 바와 같이 본 발명에 따른 에지 식각용 프로세스 모듈은, 크게 처리 대상물인 웨이퍼(1)가 안착되어 이의 직접적인 처리공정이 진행되는 밀폐된 반응용기인 챔버(5)와, 상기 챔버(5)의 내부로 유입되는 기체물질을 저장하는 가스저장장치(40)로 구분될 수 있다.As shown in the drawing, the process module for edge etching according to the present invention includes a chamber 5 which is a sealed reaction container in which a wafer 1, which is a processing target, is largely placed, and a direct processing thereof is performed. It may be divided into a gas storage device 40 for storing the gaseous material introduced into the interior.

이 중 특히 챔버(5)는 웨이퍼(1)를 사이에 두고 서로 대향하는 상부커버(10) 및 하부베이스(20)를 포함하는 바, 이들 상부커버(10)와 하부베이스(20)에는 각각 원판형태의 보조전극과, 환(環)형의 주전극과, 절연판을 공통적인 요소로 가지고 있다. 즉, 상부커버(10)는 금속 등의 재질로 이루어지는 제 1 프레임(11)의 내부에 외부의 전원공급장치(50)와 전기적으로 연결된 원판 형상의 제 1 보조전극(12)과, 상기 제 1 보조전극(12)과 전기적으로 연결되어 그 하단에 배치되는 환(環)형의 제 1 주전극(14)이 차례로 위치하여 복층 배열되며, 이러한 제 1 주전극(14)의 하단으로는 배면이 외부로 노출된 제 1 절연판(16)이 설치되어 있다.In particular, the chamber 5 includes a top cover 10 and a bottom base 20 which face each other with the wafer 1 interposed therebetween, and each of the top cover 10 and the bottom base 20 has a disc. The auxiliary electrode in the form, the annular main electrode, and the insulating plate are common elements. That is, the upper cover 10 is a disk-shaped first auxiliary electrode 12 electrically connected to an external power supply device 50 inside the first frame 11 made of a material such as metal, and the first The first main electrode 14 of the annular shape which is electrically connected to the auxiliary electrode 12 and disposed at the bottom thereof is sequentially arranged in a plurality of layers, and the rear surface of the first main electrode 14 is arranged in a plurality of layers. The first insulating plate 16 exposed to the outside is provided.

또한 이러한 상부커버(10)와 웨이퍼(1)를 사이에 두고 대향되는 하부베이스(20)는 그 구성요소가 전술한 상부커버(10)와 대칭되도록 배열되는 바, 상면이 외부로 노출된 제 2 절연판(26)의 하단에 서로 전기적으로 연결된 환형의 제 2 주전극(24) 및 외부의 전원공급장치(50)와 연결되는 원판형상의 제 2 보조전극(22)이 차례로 복층 배열되도록 실장된 제 2 프레임(21)으로 이루어진다.In addition, the lower base 20 facing each other with the upper cover 10 and the wafer 1 interposed therebetween is arranged so that its components are symmetrical with the above-described upper cover 10, the second surface having the upper surface exposed to the outside. The first and second annular main electrodes 24, which are electrically connected to each other at the lower end of the insulating plate 26, and the second auxiliary electrodes 22 having a disc shape, which are connected to the external power supply device 50, are sequentially stacked in multiple layers. It consists of two frames 21.

이러한 구성을 가지는 상부커버(10)와 하부베이스(20)는 각각의 제 1 절연판(16)과 제 2 절연판(26)이 서로 마주보도록 대향 배치된 상태에서 상부커버(10)가 승강함으로써 결합 또는 분리되는데, 이때 제 1 절연판(16)과 제 2 절연판(26) 사이에 웨이퍼(1)가 안착되어 처리되는 반응영역(36)을 정의하기 위하여 상부커버(10)의 가장자리를 따라 하부베이스(20) 방향으로 수직하게 돌출되는 측벽을 포함하고 있다.The upper cover 10 and the lower base 20 having such a configuration are coupled or lifted by lifting the upper cover 10 in a state in which the first insulating plates 16 and the second insulating plates 26 face each other. In this case, the lower base 20 is formed along the edge of the upper cover 10 to define a reaction region 36 in which the wafer 1 is seated and processed between the first insulating plate 16 and the second insulating plate 26. It includes a side wall that projects vertically in the () direction.

한편, 이러한 측벽은 도시한 바와 같이 하부베이스(20)의 가장자리를 따라 돌출되도록 하여 상부커버(10)의 저면과 밀착되도록 하는 것도 가능한데, 특히 상기 측벽(28)에는 각각 대향하는 양 측면을 관통하도록 연결되는 유입관(32)과 배출관(34)을 포함하고 있으며, 이들 제 1 및 제 2 절연판(16, 26)의 사이에는 웨이퍼(1)와, 상기 웨이퍼(1)의 가장자리만 노출하도록 웨이퍼(1)의 상면에 안착되는 제 3 절연판(30)이 개재된다.On the other hand, as shown in the figure, it is also possible to protrude along the edge of the lower base 20 so as to be in close contact with the bottom surface of the upper cover 10. In particular, the side wall 28 to penetrate both opposite sides, respectively. And an inlet pipe 32 and a discharge pipe 34 connected to each other, and between the first and second insulating plates 16 and 26, the wafer 1 and the edge of the wafer 1 are exposed. A third insulating plate 30 seated on the upper surface of 1) is interposed.

따라서 본 발명에 따른 반도체 제조장치는 상부커버(10)와, 상기 상부커버(10)의 저면에 노출된 제 2 절연판(16)과 밀착되는 제 3 절연판(30)과, 상기 제 3 절연판(30)의 하부에 위치하는 웨이퍼(1)와, 상기 웨이퍼(1)의 배면과 상면이 밀착하는 제 2 절연판(26)을 포함하는 하부베이스(20)가 차례로 위치한 상태에서 구동되는 것으로, 이때 제 3 절연판(30)은 웨이퍼(1) 보다 작은 직경을 가지고 있어, 웨이퍼(1)의 가장자리만이 반응 영역(36) 내로 노출되도록 하는 것이다.Therefore, the semiconductor manufacturing apparatus according to the present invention includes an upper cover 10, a third insulating plate 30 in close contact with the second insulating plate 16 exposed on the bottom surface of the upper cover 10, and the third insulating plate 30. ) Is driven in a state where the lower base 20 including the wafer 1 positioned at the lower part of the wafer 1) and the second insulating plate 26 in close contact with the rear surface and the upper surface of the wafer 1 are sequentially positioned. The insulating plate 30 has a smaller diameter than the wafer 1 so that only the edge of the wafer 1 is exposed into the reaction region 36.

또한 상기 유입관(32)의 말단은 전술한 가스저장장치(40)와, 배출관(34)의 말단은 펌프(P) 등의 감압수단에 각각 연결되는 바, 먼저 하부베이스(20)의 제 2 절연판(26) 상에 웨이퍼(1)가 안착된 후 이의 상면에 제 3 절연판(30)이 놓임으로써 웨이퍼(1)의 상면 가장자리만이 반응영역(36)으로 노출되면, 이후 상부커버(10)가 하강하여 제 1 절연판(16)의 배면과 제 3 절연판(36)의 상면이 밀착하게 된다.In addition, the end of the inlet pipe 32 is the gas storage device 40 described above, the end of the discharge pipe 34 is respectively connected to the decompression means such as the pump (P), the first of the second base 20 After the wafer 1 is seated on the insulating plate 26, the third insulating plate 30 is placed on the upper surface thereof so that only the upper edge of the wafer 1 is exposed to the reaction region 36. The lower surface of the first insulating plate 16 is brought into close contact with the upper surface of the third insulating plate 36.

따라서 챔버(5)의 내부에는 웨이퍼(1)의 가장자리 만이 노출되는 환형의 반응영역(36)이 정의되는 바, 이 후 가스공급장치(40)로부터 유입관(32)을 경유하여 챔버(5) 내부로 인입된 기체물질은 이러한 반응영역(36)을 순환한 후 배출관(34)의 말단에 설치된 펌프(P) 등의 감압수단에 의하여 외부로 빠져나가게 되는 것이다.Accordingly, an annular reaction region 36 is defined in the chamber 5 where only the edge of the wafer 1 is exposed. Then, the chamber 5 is introduced from the gas supply device 40 via the inlet pipe 32. The gaseous material introduced into the interior is discharged to the outside by the decompression means such as the pump P installed at the end of the discharge pipe 34 after circulating the reaction region 36.

이때 전술한 기체물질이 반응영역(36) 내에서 순환하는 단계에 있어서, 본 발명에 따른 웨이퍼 에지 식각용 프로세스 모듈에 포함되는 전원공급장치(50)를 통해 각각 상부커버(10)와 하단베이스(20) 내부에 실장된 제 1 및 제 2 보조전극(12, 22)과, 제 1 및 제 2 주전극(14, 24)이 구동되는데, 이에 의하여 반응영역(36) 내부를 순환하는 기체물질을 플라즈마로 여기된다.At this time, in the above-described gas material is circulated in the reaction zone 36, the upper cover 10 and the lower base (each) through the power supply device 50 included in the wafer edge etching process module according to the present invention ( 20) The first and second auxiliary electrodes 12 and 22 and the first and second main electrodes 14 and 24 mounted therein are driven to thereby generate a gaseous material circulating inside the reaction region 36. Excited with plasma.

즉, 본 발명에 따른 웨이퍼 에지 식각용 프로세스 모듈을 구성하는 상부커버(10)와 하단베이스(20)에 각각 실장되는 제 1 및 제 2 보조전극(12, 22)은 외부의 전원공급장치(50)와 전기적으로 연결되어 있으므로, 상기 전원공급장치(50)로부터 인가된 전압은 각각 제 1 및 제 2 보조전극(12, 22)을 경유하여 제 1 및 제 2 주전극(14, 24)에 도달됨으로써 반응영역(36) 내에 강력한 코로나 방전을 발생시키게 된다.That is, the first and second auxiliary electrodes 12 and 22 respectively mounted on the upper cover 10 and the lower base 20 constituting the wafer edge etching process module according to the present invention are external power supply devices 50. And the voltage applied from the power supply device 50 reaches the first and second main electrodes 14 and 24 via the first and second auxiliary electrodes 12 and 22, respectively. As a result, a strong corona discharge is generated in the reaction region 36.

이러한 코로나 방전에 의하여 기체물질은 플라즈마로 여기되고, 이러한 플라즈마를 사용하여 점선 화살표로 도시한 바와 같이, 웨이퍼(1)의 가장자리 부분을 식각하는 바, 이를 위하여 본 발명에 따른 전원공급장치(50)는 제 1 및 제 2 보조전극(12, 22)에 각각 1 내지 10 킬로헤르쯔(KHz)의 주파수를 가지는 10 내지 20 킬로볼트(KV)의 전압을 인가하게 된다.The gaseous material is excited by the plasma by the corona discharge, and the edge portion of the wafer 1 is etched as shown by the dotted arrow using the plasma, for which the power supply device 50 according to the present invention. Is applied to a voltage of 10 to 20 kilovolts (KV) having a frequency of 1 to 10 kilohertz (KHz) to the first and second auxiliary electrodes 12 and 22, respectively.

이러한 본 발명에 따른 전원공급장치를 도 3에 블록구조도로 도시하였는데, 이는 일례로 도시한 바와 같이 교류전압 발생원(52)과, 이러한 교류전압발생원(52)으로부터 발생된 교류전압을 고전압으로 변압하는 변압기(54)와, 상기 변압기(54)로부터 변압된 교류전압의 임피던스를 정합하여 각각 제 1 및 제 2 보조전극(도 1 또는 도 2 의 12, 22)으로 인가되도록 하는 리액턴스 소자(56)를 포함하여 구성될 수 있을 것이다.The power supply device according to the present invention is shown in block diagram in FIG. 3, which, as an example, converts an AC voltage source 52 and an AC voltage generated from the AC voltage source 52 into a high voltage. A reactance element 56 matching the impedance of the alternating voltage transformed from the transformer 54 and the transformer 54 to be applied to the first and second auxiliary electrodes 12 and 22 of FIG. 1 or 2, respectively. It may be configured to include.

특히 본 발명에 따른 웨이퍼 에지 식각용 프로세스 모듈은 웨이퍼(1) 상면에 기 증착된 SiO2박막을 식각할 경우에 가장 효과적인데, 이때 반응영역 내에 개재되는 웨이퍼의 상면에는 SiO2박막이 증착되어 있고, 상기 저장장치에는 CF4또는 CF6등 플루오르(F)를 포함하는 기체물질과, 이의 운반가스인 Ar 등의 비활성 기체물질 중 선택된 하나가 각각 저장될 수 있을 것이다.Especially for edge etching process module according to the present invention is a wafer (1) The most effective when etching the SiO 2 film deposition based on the upper surface, wherein the top surface of the wafer, which is disposed in the reaction zone, the SiO 2 thin film is deposited, and In the storage device, one selected from a gaseous material including fluorine (F) such as CF 4 or CF 6 and an inert gaseous material such as Ar, which is a carrier gas thereof, may be stored.

따라서 이러한 CF4또는 SF6중 선택된 하나의 기체물질은 운반가스인 비활성 가스와 함께 반응영역 내로 인입된 상태에서, 제 1 및 제 2 주전극(14, 24) 사이에서 발생되는 코로나 방전에 의하여 플라즈마로 여기되어 웨이퍼(1) 상면에 증착된 SiO2박막을 식각하게 되는 것이다.Accordingly, one of the selected gaseous materials, such as CF 4 or SF 6 , is introduced into the reaction zone together with an inert gas, which is a carrier gas, by a corona discharge generated between the first and second main electrodes 14 and 24. It is excited to etch the SiO 2 thin film deposited on the upper surface of the wafer (1).

이때 특히 제 1 및 제 2 주전극(14, 24)은 그 표면에 다수의 요철형상을 부여하는 것이 전기적 효율에 있어서 유리한데, 이는 일례로 도 4에 도시한 바와 같은 형상을 가질 수 있다.In this case, in particular, it is advantageous in terms of electrical efficiency that the first and second main electrodes 14 and 24 are provided with a plurality of irregularities on their surfaces, which may have a shape as shown in FIG. 4 as an example.

특히 도 4는 도 1 또는 제 2 의 제 2 주전극(24) 만을 도시한 사시도로서, 제 1 주전극(14)은 이와 동일한 형태를 가지고 있으므로 이를 통하여 설명한다. 도시한 바와 (제 1 주전극 또는) 제 2 주전극(24)은 서로 대향하는 방향으로 돌출된 슬릿형태의 다수의 요철(24b)형상을 가지고 있어 표면의 면적을 최대화하게 되므로, 이러한 요철(24b)형상을 통해 온도상승을 용이하게 제어하는 것이 가능하여 별도의 냉각장치 등이 부설될 필요가 없는 잇점을 가지고 있는데, 특히 이러한 요철(24b)형상의 표면은 양극산화 처리를 함으로써 절연성을 향상시키는 것이 유리하다.In particular, FIG. 4 is a perspective view illustrating only the second main electrode 24 of FIG. 1 or the second, and since the first main electrode 14 has the same shape, the following description will be provided. As shown in the drawing, the first and second main electrodes 24 have a plurality of slit-shaped concave-convex shapes 24b protruding in opposite directions to maximize the surface area thereof. It has the advantage that it is possible to easily control the temperature rise through the shape, so that a separate cooling device does not need to be installed. Especially, the surface of the unevenness 24b shape is improved by anodizing. It is advantageous.

또한 바람직하게는, 전술한 본 발명에 따른 챔버(5)에 안착되는 웨이퍼(1)의 오염을 방지하기 위하여 웨이퍼(1)의 로딩(loading) 또는 언로딩(unloading) 시 로봇이 사용되는 것이 유리한데, 이를 위하여 본 발명에 따른 챔버(5)의 내부에는 웨이퍼(1)를 승강할 수 있는 리프트핀 구동시스템(70)이 실장될 수 있다.Also preferably, it is advantageous to use a robot during loading or unloading of the wafer 1 in order to prevent contamination of the wafer 1 seated in the chamber 5 according to the invention described above. However, for this purpose, a lift pin driving system 70 capable of elevating the wafer 1 may be mounted in the chamber 5 according to the present invention.

즉, 도 2에 도시한 바와 같이 본 발명에 따른 챔버(5)를 구성하는 하부베이스(20)에는 환형의 제 2 주전극(24)의 내부를 통하여 제 3 절연판(26)을 관통하여 승강하는 다수의 리프트 핀(72)을 포함하는 리프트핀 구동시스템(70)이 실장될 수 있고, 제 2 절연판(26) 상에는 다수의 리프트 핀(70)이 각각 관통될 수 있는 리프트 핀 홀(26b)이 형성되어 있음을 확인할 수 있을 것이다.That is, as shown in FIG. 2, the lower base 20 constituting the chamber 5 according to the present invention moves up and down through the third insulating plate 26 through the inside of the annular second main electrode 24. A lift pin drive system 70 including a plurality of lift pins 72 may be mounted, and a lift pin hole 26b through which a plurality of lift pins 70 may be penetrated, respectively, on the second insulating plate 26. You will see that it is formed.

또한 도 5는 본 발명에 따른 웨이퍼 에지 식각용 프로세스 모듈에 포함되는 기체저장장치(40)의 구성의 일례를 도시한 블록도로서, 이는 바람직하게는 전술한 웨이퍼 에지 식각에 필요한 기체물질을 각각 저장하는 다수의 제 1 및 제 2 또는 제 3 저장탱크(42a, 42b, 42c)와, 이러한 각각의 저장탱크(42a, 42b, 42c)에 저장된 기체물질 중 필요한 기체물질을 선택하여 이의 농도로 조절하는 희석장치(44)와, 상기 희석장치(44)를 통하여 농도가 조절된 기체물질을 예비적으로 활성화하여 이를 반응영역(36) 내로 유입함으로써, 공정속도를 향상시킬 수 있는 기체물질 전처리 장치(46)를 포함하는 것이 바람직하다.In addition, Figure 5 is a block diagram showing an example of the configuration of the gas storage device 40 included in the wafer edge etching process module according to the present invention, which preferably stores each gaseous material required for the above-described wafer edge etching A plurality of first and second or third storage tanks (42a, 42b, 42c) and the gaseous substances selected from the gaseous substances stored in each of the storage tanks (42a, 42b, 42c) to adjust the concentration thereof The gaseous material pretreatment device 46 may improve the process speed by preliminarily activating the gaseous material whose concentration is controlled through the dilution device 44 and the dilution device 44 and introducing it into the reaction zone 36. It is preferable to include).

이에 또한 이들 기체물질이 반응영역(36)으로 유입될 수 있도록 통로역할을 하는 유입관(32)은, 도 2의 A 지점에서 바라본 형태를 도시한 도 6과 같이 다수의 홀(36a)을 가지고 있도록 하여 이를 통해 유입되도록 하는 것이 바람직한 바, 이는 도시하지는 않았지만 유출관(34)에도 동일하게 적용될 수 있을 것이다.In addition, the inlet pipe 32, which serves as a passage so that these gaseous substances can be introduced into the reaction zone 36, has a plurality of holes 36a as shown in FIG. It is desirable to be introduced through it, which may be equally applicable to the outlet pipe 34, although not shown.

본 발명은 웨이퍼의 특성을 개선하기 위한 웨이퍼 에지형 프로세스 모듈을제공하는 것을 특징으로 하는데, 특히 본 발명에 따른 웨이퍼 에지 에치용 프로세스 모듈은 1회의 공정에서 1매의 웨이퍼를 처리하는 매엽식 방법을 채용함으로써 공정 신뢰도를 향상시키는 잇점을 가지고 있다.The present invention is characterized by providing a wafer edge type process module for improving the characteristics of the wafer. In particular, the process module for wafer edge etching according to the present invention is a single wafer method for processing one wafer in one process. Adoption has the advantage of improving process reliability.

특히 본 발명은 일반적인 식각 공정에서 요구되는 감광제 도포, 이의 노광 및 현상공정과, 식각 후 잔류 감광제의 제거 등의 공정을 필요로 하지 않는 바, 공정단순화에 따른 원가 절감 및 공정시간 단축 등의 개선된 효과를 얻을 수 있다.In particular, the present invention does not require a process such as the application of a photoresist required for a general etching process, the exposure and development thereof, and the removal of residual photoresist after etching, thereby reducing costs and shortening process time due to the process simplification. The effect can be obtained.

또한 본 발명은 특히 반응영역 내에 상압, 상온분위기가 조성된 상태에서 공정을 진행하므로 보다 간편하게 웨이퍼를 처리 할 수 있으며, 설비를 위한 면적 및 비용을 크게 절감할 수 있는 잇점을 아울러 가지고 있다.In addition, the present invention, in particular, because the process proceeds in a state in which the atmospheric pressure, room temperature atmosphere is formed in the reaction zone, it is possible to process the wafer more easily, and has the advantage that can greatly reduce the area and cost for the equipment.

Claims (5)

박막이 증착된 웨이퍼의 가장자리를 식각함으로써. 상기 웨이퍼의 특성을 개선하는 웨이퍼 에지 식각용 프로세스 모듈로서,By etching the edge of the wafer on which the thin film is deposited. A process module for wafer edge etching to improve the characteristics of the wafer, 상하로 복층 배열되어 전기적으로 연결된 원판 형태의 제 1 보조전극 및 환(環)형의 제 1 주전극과, 상기 제 1 주전극의 하단에 위치하여 외부로 노출되는 배면을 가지는 제 1 절연판을 포함하는 상부커버와;A first auxiliary electrode having a disc shape and a first auxiliary electrode having an annular shape and being electrically connected to each other in an up and down direction, and a first insulating plate having a rear surface disposed at a lower end of the first main electrode and exposed to the outside. An upper cover; 상기 제 1 절연판과 평행하게 대향하면서 상면이 외부로 노출된 제 2 절연판과, 상기 제 2 절연판의 하단에 서로 전기적으로 연결되어 복층 배열되는 환(環)형의 제 2 주전극 및 원판 형태의 제 2 보조전극을 포함하고, 상기 제 1 절연판과 제 2 절연판 사이의 밀폐된 반응영역을 정의하는 측벽을 포함하는 하부베이스와;A second insulating plate having an upper surface exposed to the outside while being parallel to the first insulating plate, and an annular second main electrode and a disc-shaped second electrode electrically connected to each other at a lower end of the second insulating plate A lower base including a second auxiliary electrode, said lower base including a sidewall defining a closed reaction region between said first insulating plate and said second insulating plate; 상기 반응영역 내의 제 1 및 제 2 절연판의 사이에 평행하게 개재되는 제 3 절연판과;A third insulating plate interposed in parallel between the first and second insulating plates in the reaction region; 상기 측벽의 대향하는 두 지점을 각각 관통하는 유입관 및 배출관과;An inlet tube and an outlet tube respectively passing through two opposing points of the side wall; 상기 유입관의 말단에 부설되어 상기 반응영역 내로 기체물질을 주입하는 가스저장장치와;A gas storage device installed at an end of the inlet pipe and injecting a gaseous material into the reaction zone; 상기 배출관의 말단에 부설되어 상기 반응영역내의 기체물질을 배출하도록 감압하는 펌프와;A pump installed at an end of the discharge pipe to reduce the pressure so as to discharge the gaseous material in the reaction zone; 상기 제 1 및 제 2 보조전극에 각각 전압을 인가하는 전원공급장치A power supply unit applying a voltage to the first and second auxiliary electrodes, respectively 를 포함하여, 상기 제 3 절연판이 상면에 놓임으로써 가장자리가 상기 반응영역으로 노출되도록 상기 제 2 절연판 상면에 안착되는 웨이퍼를 식각하는 웨이퍼 에지 식각용 프로세스 모듈And a process module for wafer edge etching that includes etching the wafer seated on the upper surface of the second insulating plate so that the edge is exposed to the reaction region by placing the third insulating plate on the upper surface. 청구항 1에 있어서,The method according to claim 1, 상기 제 1 보조전극과, 제 2 보조전극과, 상기 제 1 주전극과, 상기 제 2 주전극은 각각 산화알루미늄(Al2O3)이 포함된 물질이 표면을 감싸고, 상기 제 1 및 제 2 주전극은 각각 웨이퍼를 향하는 표면에 다수의 요철형상The first auxiliary electrode, the second auxiliary electrode, the first main electrode, and the second main electrode are each surrounded by a material containing aluminum oxide (Al 2 O 3 ), and the first and second The main electrode has a plurality of irregularities on the surface facing the wafer, respectively. 이 부여된 웨이퍼 에지 식각용 프로세스 모듈Module for wafer edge etching granted 청구항 1에 있어서,The method according to claim 1, 상기 웨이퍼의 상면에는 기(旣) 증착된 산화규소(SiO2) 박막이 존재하며, 상기 가스저장장치에는 플루오르(F)를 포함하는 기체물질과, 비활성 기체 중 선택된 하나가 각각 저장되는 웨이퍼 에지 식각용 프로세스 모듈A silicon oxide (SiO 2 ) thin film deposited on the upper surface of the wafer is present, and the gas storage device includes a wafer edge etch in which a gaseous material including fluorine (F) and one selected from an inert gas are stored, respectively. Process module 청구항 1에 있어서,The method according to claim 1, 상기 전원공급장치는 제 1 및 제 2 보조전극에 각각 1 내지 10킬로헤르쯔(KHz)의 주파수를 가지는 10 내지 20 킬로볼트(KV)의 전압을 인가하는 웨이퍼 에지 식각용 프로세스 모듈The power supply device is a process module for wafer edge etching for applying a voltage of 10 to 20 kilovolts (KV) having a frequency of 1 to 10 kilohertz (KHz) to the first and second auxiliary electrodes, respectively. 청구항 1에 있어서,The method according to claim 1, 상기 하부베이스는The lower base is 상기 제 2 절연판을 관통하여 상기 웨이퍼를 승강시킬 수 있는 다수의 리프트 핀을 포함하는 리프트 핀 구동시스템Lift pin drive system including a plurality of lift pins for lifting the wafer through the second insulating plate 을 더욱 포함하는 웨이퍼 에지 식각용 프로세스 모듈Process module for wafer edge etching further comprising
KR10-2002-0001615A 2002-01-11 2002-01-11 Etching process module for edge of wafer KR100439940B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0001615A KR100439940B1 (en) 2002-01-11 2002-01-11 Etching process module for edge of wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0001615A KR100439940B1 (en) 2002-01-11 2002-01-11 Etching process module for edge of wafer

Publications (2)

Publication Number Publication Date
KR20030060690A true KR20030060690A (en) 2003-07-16
KR100439940B1 KR100439940B1 (en) 2004-07-12

Family

ID=32217689

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0001615A KR100439940B1 (en) 2002-01-11 2002-01-11 Etching process module for edge of wafer

Country Status (1)

Country Link
KR (1) KR100439940B1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100442194B1 (en) * 2002-03-04 2004-07-30 주식회사 씨싸이언스 Electrodes For Dry Etching Of Wafer
KR100447891B1 (en) * 2002-03-04 2004-09-08 강효상 Dry Etching Method For Wafer
KR100539708B1 (en) * 2003-07-18 2005-12-28 위순임 Plasma generator for processing of wafer edge
US7438765B2 (en) 2004-05-31 2008-10-21 Samsung Electronics Co., Ltd. Adjustable shielding plate for adjusting an etching area of a semiconductor wafer and related apparatus and methods
US20120220110A1 (en) * 2007-02-27 2012-08-30 Samsung Electronics Co., Ltd. Semiconductor fabrication apparatuses to perform semiconductor etching and deposition processes and methods of forming semiconductor device using the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142449A (en) * 1993-11-22 1995-06-02 Kawasaki Steel Corp Plasma etching system
JP3521587B2 (en) * 1995-02-07 2004-04-19 セイコーエプソン株式会社 Method and apparatus for removing unnecessary substances from the periphery of substrate and coating method using the same
KR19980034188A (en) * 1996-11-05 1998-08-05 김광호 Lower electrode plate of semiconductor etching equipment
JP2000186000A (en) * 1998-12-22 2000-07-04 Speedfam-Ipec Co Ltd Working of silicon wafer and apparatus therefor
KR100433008B1 (en) * 2001-04-18 2004-05-31 (주)소슬 plasma etching device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100442194B1 (en) * 2002-03-04 2004-07-30 주식회사 씨싸이언스 Electrodes For Dry Etching Of Wafer
KR100447891B1 (en) * 2002-03-04 2004-09-08 강효상 Dry Etching Method For Wafer
KR100539708B1 (en) * 2003-07-18 2005-12-28 위순임 Plasma generator for processing of wafer edge
US7438765B2 (en) 2004-05-31 2008-10-21 Samsung Electronics Co., Ltd. Adjustable shielding plate for adjusting an etching area of a semiconductor wafer and related apparatus and methods
US20120220110A1 (en) * 2007-02-27 2012-08-30 Samsung Electronics Co., Ltd. Semiconductor fabrication apparatuses to perform semiconductor etching and deposition processes and methods of forming semiconductor device using the same
US8652342B2 (en) * 2007-02-27 2014-02-18 Samsung Electronics Co., Ltd Semiconductor fabrication apparatuses to perform semiconductor etching and deposition processes and methods of forming semiconductor device using the same

Also Published As

Publication number Publication date
KR100439940B1 (en) 2004-07-12

Similar Documents

Publication Publication Date Title
KR0167473B1 (en) Treatment apparatus and their method
US10115614B2 (en) Transfer chamber and method for preventing adhesion of particle
US6676761B2 (en) Method and apparatus for dechucking a substrate
US7375946B2 (en) Method and apparatus for dechucking a substrate
CN107204274B (en) Plasma processing method and plasma processing apparatus
JPS61288424A (en) Pin lift plasma processor
KR102653085B1 (en) Cleaning method and substrate processing apparatus
JP2001077088A (en) Plasma processing device
JPH09129612A (en) Etching gas and etching method
JP7454976B2 (en) Substrate support stand, plasma processing system, and edge ring replacement method
JP2879887B2 (en) Plasma processing method
US20080242086A1 (en) Plasma processing method and plasma processing apparatus
US6239036B1 (en) Apparatus and method for plasma etching
KR100439940B1 (en) Etching process module for edge of wafer
JP2869384B2 (en) Plasma processing method
JPH0487321A (en) Holding device of object to be treated in vacuum treatment apparatus
US20200312623A1 (en) Substrate processing apparatus and substrate processing method
JPH05175162A (en) Dry etching system
JPH11340208A (en) Plasma treatment method
JPH07331445A (en) Treatment device and method for washing cover body used in the treatment device
JPH03169041A (en) Vacuum treatment apparatus
JPWO2005055298A1 (en) Plasma processing apparatus and multi-chamber system
JPH07183280A (en) Plasma treatment device
JPH07135200A (en) Etching device
JPH02110925A (en) Vacuum processing and device therefor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140605

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150604

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160608

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170621

Year of fee payment: 14