KR100435410B1 - 승압 시스템 - Google Patents

승압 시스템 Download PDF

Info

Publication number
KR100435410B1
KR100435410B1 KR10-2001-0071299A KR20010071299A KR100435410B1 KR 100435410 B1 KR100435410 B1 KR 100435410B1 KR 20010071299 A KR20010071299 A KR 20010071299A KR 100435410 B1 KR100435410 B1 KR 100435410B1
Authority
KR
South Korea
Prior art keywords
voltage
boosting
circuit
feedback control
output voltage
Prior art date
Application number
KR10-2001-0071299A
Other languages
English (en)
Other versions
KR20020038537A (ko
Inventor
다니모또다까시
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20020038537A publication Critical patent/KR20020038537A/ko
Application granted granted Critical
Publication of KR100435410B1 publication Critical patent/KR100435410B1/ko

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073Charge pumps of the Schenkel-type
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Abstract

승압 회로의 출력 전압을 피드백 제어할 때에 그 출력 전압의 보다 빠른 수속을 도모할 수 있는 승압 시스템을 제공한다.
차지 펌프(260)의 출력 전압 및 접지 사이의 전압은 저항 R1 ∼ R3에 의해 분압된다. 이들 분압된 전압은 노드 N1 및 N2의 전압으로서 추출되어 비교기(311, 312)에 입력된다. 비교기(311, 312)에서는 이들 노드 N1 및 N2의 전압과 기준 전압(320)과의 대소 관계를 비교한다. 판정부(330)에서는 이들 비교기(311, 312)의 비교 결과에 기초하여, 기준 전압(320)이 노드 N1의 전압 및 노드 N2의 전압 사이에 들어가 있을 때에는 「0」이라고 판정함으로서 차지 펌프(260)의 제어 형태는 그대로 유지된다.

Description

승압 시스템{BOOSTER SYSTEM}
본 발명은 승압 시스템에 관한 것으로, 구체적으로는 승압 회로 출력을 안정화하기 위한 피드백 제어 회로를 구비하는 승압 시스템에 관한 것이다.
복수의 다른 구동 전압을 필요로 하는 전자 기기에 있어서는, 이들 전압을 단일 전원으로부터 얻는 등의 목적으로, 승압 회로가 이용되는 경우가 있다. 이러한 승압 회로로서, 예를 들면 출력단과 기준 전위단 간에 직렬 접속되는 복수의 스위칭 트랜지스터와, 상호 인접하는 트랜지스터 간의 노드에 한쪽 단자가 접속되는 컨덴서를 구비하는 차지 펌프 회로가 있다. 이 차지 펌프 회로의 일례를 도 5에 도시한다.
이 도 5에 도시한 차지 펌프 회로는 P 채널 MOS 트랜지스터 T1로 이루어지는 스위칭 트랜지스터 T1 및 T2와, 컨덴서 C1 및 출력 컨덴서 Cout를 구비하여 구성된다. 그리고, 컨덴서 C1에 주기적인 클럭 CLK를 인가함으로써, 이 클럭 CLK의 파고치 VDD에 기초하여, 그 출력 전압으로서 최대 「-VDD」의 전압이 출력된다. 참고까지, 이 차지 펌프 회로에서의 출력 전압 Vout와, 노드 전위 N1과, 클럭 CLK와의 추이를 도 6에 도시한다.
그런데, 이러한 차지 펌프 회로를 이용하는 경우, 그 승압된 출력 전압을 원하는 전압으로 제어하기 위해 그 출력 전압에 기초하여 상기 클럭 신호의 인가 양태를 피드백 제어하는 회로가 더불어 이용되는 경우가 있다. 이러한 피드백 제어 회로는, 통상 차지 펌프 회로의 출력 전압과 임의의 기준 전압을 비교하는 회로를 구비하고, 이 비교 결과에 기초하여 차지 펌프 회로에 인가하는 클럭 신호의 수나 펄스폭 등을 피드백 제어하는 구성으로 되어 있다. 즉, 출력 전압이 원하는 전압에 도달하지 못하면, 상기 클럭 신호의 클럭수를 증가시키거나 그 펄스폭을 증대시키거나 함으로써, 차지 펌프 회로의 승압 능력을 높이는 방향으로 제어한다. 한편, 출력 전압이 원하는 전압을 상회하면, 그 클럭 신호의 클럭수를 감소시키거나 그 펄스폭을 감소시키거나 함으로써 차지 펌프 회로의 승압 능력을 저하시키는 방향으로 제어한다.
이와 같이, 차지 펌프 회로의 출력 전압과 임의의 기준 전압과의 비교에 기초하여 동일 차지 펌프 회로의 승압 능력을 가변 제어함으로써, 그 출력 전압을 원하는 전압으로 제어할 수 있게 된다.
그런데, 상기 양태로 피드백 제어를 행하여 원하는 출력 전압을 얻을 수 있다고는 해도, 그 출력 전압이 상기 원하는 전압으로 수속될 때까지는 어느 정도 시간이 걸린다. 그리고, 이 출력 전압이 원하는 전압으로 수속되기까지의 기간은 원하는 전압을 중심으로 한 그 상하 방향으로의 변동 성분이 발진형상의 노이즈가 된다.
따라서, 이러한 승압 시스템을 예를 들면 CCD 촬상 장치 등의 구동 회로에 채용한 경우에는 상기 발진형상의 노이즈가 촬상 신호에 중첩되어, 그 표시 화면 상에도 노이즈가 되어 나타날 우려가 있다.
또, 상기 차지 펌프 회로에 한하지 않고 임의의 승압 회로에 있어서도, 그 출력 전압을 피드백 제어하여 안정화를 도모하는 승압 시스템에 있어서는 이러한 실정도 대개 공통된 것으로 되어 있다.
본 발명은 상기 실정에 감안하여 이루어진 것으로, 그 목적은 승압 회로의 출력 전압을 피드백 제어할 때에 그 출력 전압의 보다 빠른 수속을 도모할 수 있는 승압 시스템을 제공하는 것에 있다.
도 1은 본 발명에 따른 승압 시스템을 CCD 촬상 장치 및 그 구동 회로에 적용한 제1 실시 형태의 전체 구성을 나타내는 블록도.
도 2는 제1 실시 형태에서의 승압 제어 양태를 나타내는 타임차트.
도 3은 본 발명에 따른 승압 시스템을 CCD 촬상 장치 및 그 구동 회로에 적용한 제2 실시 형태의 전체 구성을 나타내는 블록도.
도 4는 제2 실시 형태에서의 승압 제어 양태를 나타내는 타임차트.
도 5는 차지 펌프의 일례를 나타내는 회로도.
도 6은 상기 차지 펌프의 동작예를 나타내는 타이밍차트.
<도면의 주요 부분에 대한 부호의 설명>
100 : CCD 이미지 센서
110 : 촬상부
120 : 축적부
130 : 수평 전송부
210 : 수직 드라이버
220 : 수평 드라이버
230 : 마스터 클럭
240 : 타이밍 발생부
240, 250 : 시스템 전원
260 : 차지 펌프
300, 400 : 피드백 제어부
311, 312 : 비교기
320 : 기준 전압
330 : 판정부
340 : 제1 카운터
350 : 비교 회로
360 : 제2 카운터
410 : 래치 회로
420 : 셀렉터
432 : 인버터
본 발명에서는, 승압 회로의 출력 전압을 기준 전압과 비교하여, 그 비교 결과에 따라 상기 승압 회로의 승압 능력을 피드백 제어하는 승압 시스템에 있어서,
상기 승압 회로의 출력 전압과 상기 기준 전압과의 비교를 이들 한쪽의 전압에 대하여 그 값을 다르게 한 2개의 전압치와 다른 쪽의 전압 사이에서 행하고, 상기 다른 쪽 전압이 이들 2개의 전압치 사이에 있는 기간은 상기 피드백 제어로서 상기 승압 회로의 그 시점에서의 승압 능력을 유지하는 제어를 행하는 것으로, 승압 회로 출력이 빠른 수속을 도모하도록 한다.
<발명의 실시 형태>
(제1 실시 형태)
이하, 본 발명에 따른 승압 시스템을 CCD(Charge Coupled Device) 고체 촬상 소자를 갖는 촬상 장치의 구동 회로에 적용한 제1 실시 형태에 대하여, 도면을 참조하면서 설명한다.
도 1에 본 실시 형태에 따른 CCD 촬상 장치 및 그 구동 회로의 전체 구성을 나타낸다.
도 1에 도시한 CCD 이미지 센서(100)는, 예를 들면 프레임 전송 방식으로, 광전 변환을 행하는 촬상부(110)와, 그 광전 변환된 전하를 일시적으로 축적해 둔 축적부(120)와, 상기 축적부(120)에 축적된 전하를 출력하기 위한 수평 전송부(130)와, 수평 전송부(130)가 전송하는 전하를 도시하지 않은 신호 처리계로 출력하는 출력 버퍼(140)를 구비하여 구성된다.
주지하는 바와 같이, 이 CCD 이미지 센서(100)는 (1) 촬상부(110)에서 광전변환된 전하를 소정의 타이밍으로 일괄하여 축적부(120)로 전송하는 동작(수직 전송), (2) 축적부(120)로 전송, 축적된 전하를 1행씩 수평 전송부(130)로 전송하는 동작(수평 전송), (3) 수평 전송부(130)로 전송된 전하를 출력 버퍼(140)를 개재하여 출력하는 동작, 등의 크게 3유형의 동작을 행한다.
한편, CCD 이미지 센서(100)의 상기 동작을 실현하기 위해서 설치되는 구동 회로는, 이 예에서는 수직 드라이버(210)와, 수평 드라이버(220)와, 마스터 클럭(230)과, 타이밍 발생부(240)와, 시스템 전원(250)을 구비하고 있다. 또한, 단일 시스템 전원(250)에 의해 그 동작을 가능하게 하기 위해 차지 펌프(260)와, 그 출력 전압을 안정화시키기 위해 차지 펌프 회로(260)의 승압 능력을 피드백 제어하는 피드백 제어부(300)를 구비하고 있다.
상기 수직 드라이버(210)는 상기 촬상부(110) 및 축적부(120)에 설치된 각 게이트(도시 생략)에 대하여 상기 수직 전송을 위한 펄스를 인가함으로써, CCD 이미지 센서(100)에 수직 전송 동작을 행하게 하는 회로이다. 이 수직 드라이버(210)로부터 출력되는 상기 펄스의 타이밍은 타이밍 발생부(240)로부터 출력되는 타이밍 신호에 따라 결정된다. 또한, 수직 드라이버(210)로부터 출력되는 구동 펄스의 파고치, 즉 펄스 전압은 상기 차지 펌프(260)의 출력 전압(예를 들면, -6V 근방), 및 시스템 전원(250)의 전원 전압(예를 들면, +3.3V)을 통하여 확보된다.
이 차지 펌프(260)는 상기 피드백 제어부(300)로부터 인가되는 승압 클럭 φC에 기초하여 음 전압측 및 양 전압측으로의 승압 동작을 행하는 것이다. 덧붙이면, 이 차지 펌프(260)는 N 채널 MOS 트랜지스터와 컨덴서로 각각 구성되는, 예를 들면 3단의 승압단을 구비하고, 인버터 등을 이용함으로써, 인접하는 승압단에 대해서는 서로 논리 반전한 클럭이 인가되도록 구성되어 있다. 이에 따라 각 승압단에 있어서, 이론적으로는 승압 클럭의 파고치(예를 들면, 3.3V)분만큼 접지 전압으로부터의 강하가 행해진다. 그리고, 이 3단의 승압단을 통해 출력되는 전압은, 예를 들면 -6V 근방으로 유지되도록, 도시하지 않은 승압 제어부에 의해서 제어된다.
또한, 차지 펌프(260)는 기본적으로는 앞의 도 5에 도시한 바와 마찬가지의 P 채널 MOS 트랜지스터와 컨덴서로 구성되는, 예를 들면 1단의 승압단을 구비하고, 상기 -6V 근방으로 유지되는 출력 전압과 시스템 전원(250)의 전원 전압을 이용하여 그 출력 전압이, 예를 들면 +8V 근방으로 유지되도록 피드백 제어부(300)에 의해 제어된다. 이 출력 전압은 CCD 이미지 센서(100)에 대한 바이어스 전압이나 출력 버퍼(140) 등에 이용된다.
한편, 수평 드라이버(220)는 상기 수평 전송을 위한 펄스를 인가하는 회로이다. 이 수평 드라이버(220)로부터 출력되는 구동 펄스의 출력 타이밍도 타이밍 발생부(240)로부터 출력되는 타이밍 신호에 따라 결정된다. 또한, 이 수평 드라이버(220)로부터 출력되는 구동 펄스의 파고치, 즉 펄스 전압은 시스템 전원(250)의 전원 전압에 의해서만 확보된다.
다음에, 상기 피드백 제어부(300)의 구성 및 그 피드백 제어에 관한 동작에 대하여 설명한다. 또 여기서는 상기 승압 출력 중, +8V측의 출력 전압을 안정화시키는 경우를 예로 들어 그 피드백 제어 양태를 설명한다. 다른 쪽의 -6V측으로의 출력 전압을 안정화시키는 경우에 대해서는 그 설명을 생략하지만, 그 피드백 제어 자체는 마찬가지의 원리에 기초한다.
상술한 바와 같이, 차지 펌프(260)의 출력 전압을 감시하여 피드백 제어를 행하였다고 하여도, 그 출력 전압이 원하는 전압치로 수속하기까지는 어느 정도 시간이 걸린다. 그 때문에, 차지 펌프(260)의 출력 전압이 변동함으로써, CCD의 촬상 신호에 발진형상의 노이즈가 생길 우려가 있다.
이러한 문제를 회피하기 위해, 본 실시 형태에 있어서는 차지 펌프(260)의 출력 전압을 단일 전압치(예를 들면, +8V)로 맞추어서 제어를 행하는 대신에, 그 출력 전압이 소정의 폭(ΔV)을 갖는 전압 영역 내에 수속되도록 제어하고 있다. 즉, 제1 비교용 전압과 상기 제1 비교용 전압보다도 ΔV만큼 높은 제2 비교용 전압을 설정하고, 차지 펌프(260)의 출력 전압이, 이들 제1 비교용 전압과 제2 비교용 전압 간의 전압으로 유지되도록 피드백 제어한다.
구체적으로는, 본 실시 형태에 있어서는 상기 출력 전압이 제2 비교용 전압보다도 높은 경우에는 차지 펌프(260)의 승압 능력을 감소시키는 제어를 행한다. 한편, 출력 전압이 제1 비교용 전압보다도 낮은 경우에는 차지 펌프(260)의 승압 능력을 증대시키는 제어를 행한다.
그리고, 차지 펌프(260)의 출력 전압을 제1 및 제2 비교용 전압과 비교하기 위해서, 본 실시 형태에서는 그 출력 전압 및 접지 사이의 전압을 저항 분할에 의해서 분압하여, 다른 2개의 전압치를 추출하도록 하고 있다. 그리고, 이들 추출된2개의 분압치와 단일 기준 전압을 비교함으로써 단일 기준 전원을 이용하여 차지 펌프(260)의 출력 전압을 2개의 다른 전압치와 비교한다.
즉, 도 1에 도시된 바와 같이, 차지 펌프(260)의 출력 전압 및 접지 사이의 전압은 저항 R1, R2, R3에 의해서 분압된다. 그리고, 이들 분압은 노드 N1 및 N2의 전압으로서 비교기(311, 312)의 한쪽 단자(반전 입력 단자)에 각각 입력된다. 그리고, 이들 각 비교기(311, 312)의 다른 쪽 단자(비반전 입력 단자)에 기준 전압(320)이 입력되는 것으로, 노드 N1 및 N2의 전압이 기준 전압(320)과 각각 비교된다.
상기 구성에 따르면, 비교기(311)에 의해 제2 비교용 전압과 출력 전압과의 비교가, 또한 비교기(312)에 의해 제1 비교용 전압과 출력 전압과의 비교가 각각 가능해진다. 또, 이들 각 저항 R1, R2, R3의 저항치를 조정함으로써 제1 비교용 전압 및 제2 비교용 전압을 각각 적절한 값으로 설정할 수 있다.
그리고, 도 1에 도시한 판정부(330)에서는 각 비교기(311, 312)의 출력에 기초하여, 차지 펌프(260)의 승압 능력을 가변 제어할지의 여부를 판단한다. 여기서는, 차지 펌프(260)의 출력 전압이 제2 비교용 전압보다도 높은 경우에는 「+1」이라고 판정한다. 또한, 해당 출력이 제2 비교용 전압 이하이고 또한 제1 비교용 전압 이상인 경우에는 「0」이라고 판정한다. 또한, 해당 출력 전압이 제1 비교용 전압보다도 낮은 경우에는 「-1」이라고 판정한다.
그리고, 이들의 판정 결과가 「+1」이면 차지 펌프(260)의 승압 능력의 감소 제어를, 또한 「0」이면 승압 능력을 유지하는 제어를, 또한 「-1」이면 해당 승압능력의 증대 제어를 행하도록 하고 있다.
이 승압 능력의 가변 제어에 관해서는, 본 실시 형태에서는 차지 펌프(260)에 인가되는 승압 클럭 φC의 듀티비를 변경함으로써 행하도록 하고 있다. 즉, 소정의 주기를 갖는 승압 클럭 φC에서 2치적인 논리 레벨 각각이 클럭의 일주기에 차지하는 비율을 변화시키는 것으로 승압 능력의 가변 제어를 행하도록 하고 있다.
차지 펌프(260)의 승압 능력은 승압 클럭 φC의 각 주기에 있어서, 서로 다른 2개의 논리 레벨의 전압이 인가되는 기간이 서로 같을 때에 최대가 되고, 이들 2개의 기간의 비가 변화함에 따라 감소해간다. 따라서, 차지 펌프(260)로 서로 다른 2개의 논리 레벨을 갖는 전압이 인가되는 기간의 비를 변화시키는 것으로, 그 승압 능력을 가변 제어할 수 있게 된다.
이러한 승압 능력의 가변 제어를 다단계로 행하기 위해서, 본 실시 형태에서는 피드백 주기마다 판정부(330)에 의해 행해지는 판정을 적산해가도록 하고 있다. 그리고, 이 적산치에 기초하여 상기 승압 클럭 φC의 듀티비를 설정함으로써 차지 펌프(260)의 승압 능력을 가변 제어한다.
구체적으로는, 본 실시 형태에서는 피드백 주기마다 판정부(330)에 의해 행해지는 판정의 적산치를 앞에 나타낸 마스터 클럭(230)의 파수에 대응시킨다. 그리고 이 대응된 마스터 클럭의 파수에 따른 기간을 상기 소정의 주기를 갖는 승압 클럭 중, 예를 들면 논리 「H」 레벨인 기간으로서 설정한다. 여기서는, 적산치가 작을수록, 동일 주기 내에서 논리 「H」 레벨인 기간과 논리 「L」 레벨인 기간이 근사되어가도록 사전에 초기 조건을 설정해 둔다. 이와 같이 설정해 두는 것으로,상기 적산치를 차지 펌프(260)의 승압 능력을 가변 제어하는 파라미터로서 이용하는 것이 가능해진다.
구체적으로는, 도 1에 도시된 바와 같이, 판정부(330)에 의한 판정 결과는 피드백 주기로 판정부(330)의 판정 결과를 적산해가는 제1 카운터(340)에 입력된다. 이 제1 카운터는 타이밍 발생부(240)로부터 피드백 주기로 공급되는 보조 클럭 φS가 인에이블 단자 E에 입력되었을 때에 능동이 된다. 이와 같이, 보조 클럭 φS가 인에이블 단자에 입력되는 것으로, 제1 카운터에서는 피드백 주기로 판정부(330)의 출력치를 적산할 수 있다.
그리고 이 적산된 값에 기초하여, 본 실시 형태에서는 상기 피드백 주기와 동일 주기로 설정된 승압 클럭 φC에서 그 듀티비를 변경하는 구성으로 하고 있다.
이 듀티비를 변경하기 위해서, 제2 카운터(360)에서는 그 리세트 단자 R에 상기 보조 클럭 φS가 입력될 때마다 초기화되어 새롭게 마스터 클럭 φM의 파수를 카운트해 간다. 그리고, 이 제2 카운터(360)의 카운트치 및 상기 제1 카운터의 카운트치는 비교 회로(디지털 비교 회로: 350)에 입력된다. 이 비교 회로(350)는 제2 카운터(360)의 카운트치가 제1 카운터(340)의 카운트치 미만일 때에는 논리 「L」 레벨의 신호를 출력한다. 또한, 제2 카운터(360)의 카운트치가 제1 카운터(340) 의 카운트치 이상이 되면 논리「H」 레벨의 신호를 출력한다. 이와 같이 설정되는 것으로, 비교 회로(350)로부터는 제1 카운터의 적산치에 따라 듀티비가 변경된 승압 클럭 φC가 생성되어 출력된다.
여기서, 본 실시 형태에서의 차지 펌프(260)의 출력 전압의 추이를 도 2에기초하여 설명한다.
즉, 차지 펌프(260)의 출력 전압이 제2 비교용 전압을 상회하면(도 2의 (a) 참조), 그 이후의 시각 t1에 있어서, 제1 카운터(340)에 보조 클럭 φS가 입력되는 것으로(도 2의 (c) 참조), 일점쇄선으로 표시된 제1 카운터(340)의 카운터 값이 인크리먼트된다(도 2의 (b)). 그리고, 마스터 클럭 φM의 값을 계수해가는 제2 카운터(360)의 값이 제1 카운터(340)의 값보다도 커진 시각 t2에 있어서(도 2의 (b) 참조), 승압 클럭 φC가 논리 「H」 레벨이 된다(도 2의 (d) 참조). 여기서는 승압 클럭 φC의 논리 「H」 레벨과 논리 「L」 레벨과의 일주기에 차지하는 비율이 1 : 1로부터 멀어져 가는 측으로 듀티비가 제어되게 되고, 차지 펌프(260)의 승압 능력의 감소 제어가 이루어진다.
이러한 차지 펌프(260)의 승압 능력의 감소 제어는 그 출력 전압이 제2 비교용 전압 이하가 될 때까지 계속된다. 그리고, 해당 출력 전압이 제2 비교용 전압 이하로 하면, 그 이후의 시각 t3에 있어서 제1 카운터(340)에 보조 클럭 φS가 입력되어도, 해당 제1 카운터(340)는 그 이전과 동일한 카운터 값을 유지한다. 여기서는, 차지 펌프(260)의 승압 능력을 유지하는 제어가 이루어진다.
한편, 차지 펌프(260)의 출력 전압이 제1 비교용 전압을 하회하면, 그 이후의 시각 t4에 있어서, 제1 카운터(340)로의 보조 클럭 φS의 입력에 따라, 그 카운터 값이 디크리먼트된다. 여기서는, 승압 클럭 φC의 논리 「H」 레벨과 논리 「L」 레벨과의 일주기에 차지하는 비율이 1 : 1이 되게 제어되도록 되어 차지 펌프(260)의 승압 능력의 증대 제어가 이루어진다.
그리고, 시각 t5 이후, 출력 전압이 제1 및 제2 비교용 전압 사이에 들어 가면, 듀티비가 일정한 승압 클럭 φC가 차지 펌프(260)에 공급되게 된다.
이상 설명한 본 실시 형태에 따르면, 이하의 효과가 얻어지게 된다.
(1) 차지 펌프(260)의 출력 전압을 제1 및 제2 비교용 전압 사이로 제어함으로써 차지 펌프(260)의 승압 능력의 지나친 변경이 행해지기 어려워져서, 그 출력 전압을 원하는 전압으로 빠른 시기에 수속시킬 수 있게 된다.
(2) 차지 펌프(260)의 출력 전압 및 접지 간을 저항 분할에 의해 분압하여 2개의 전압을 추출하는 것으로, 단일 기준 전압(320)을 이용하여 차지 펌프(260)의 출력 전압을 다른 2개의 전압과 비교할 수 있다.
(3) 차지 펌프(260)에 인가되는 승압 클럭 φC에서 그 듀티비를 가변 제어함으로써, 차지 펌프(260)의 승압 능력을 가변 제어할 수 있다.
(4) 승압 클럭 φC의 듀티비의 변경을 마스터 클럭 φM의 파수에 기초하여 행하는 것으로, 이들 각 클럭의 제어성을 향상시킬 수 있다.
또, 상기 실시 형태는 이하와 같이 변경하여 실시해도 된다.
상기 실시 형태에서는 승압 제어를 행하는 기간에 대해서는 특히 지정하지는 않았지만, 예를 들면 촬상 신호로의 노이즈의 혼입을 피하는 등의 목적에서 촬상 신호의 출력이 정지되어 있는 기간에 한하여 승압 제어를 행하는 등으로 해도 된다. 이에 대해서는, 예를 들면 동일 기간 이외에는 비교 회로(350)의 출력을 정지시키거나, 마스터 클럭(230)으로부터 제2 카운터(360)로의 신호의 공급을 정지시켜도 된다.
(제2 실시 형태)
이하, 본 발명에 따른 승압 시스템을 도 1의 경우와 마찬가지의 촬상 장치의 구동 회로에 적용한 제2 실시 형태에 대하여, 상기 제1 실시 형태와의 상위점을 중심으로 도 3 및 도 4를 참조하여 설명한다. 또, 도 3에 있어서, 앞의 도 1에 도시한 요소와 동일한 요소에 대해서는 동일한 부호를 붙였다.
본 실시 형태에서는 CCD 이미지 센서(100)로부터 출력되는 촬상 신호로의 노이즈의 혼입을 회피하기 위해, 차지 펌프(260)에 의한 승압 동작을 해당 촬상 신호의 출력이 정지되어 있는 기간에 한하여 행한다.
단, 촬상 신호의 출력 정지 기간에만 피드백 제어에 따른 승압 동작을 행하는 경우에는 각 승압 동작 기간에 있어서 승압 제어 양태가 상위한 경우가 있다. 그리고, 이와 같이 승압 제어 양태가 상위한 승압 동작이 행해진 후에는 차지 펌프(260)의 출력 전압이 각 승압 동작 후 마다 미묘하게 상위한 경우가 있다. 특히, 각 라인 데이터가 전송될 때마다 형성되는 각 수평 블랭킹 기간에 있어서 승압 제어 양태가 상호 상위하면, 출력 버퍼(140) 등을 통한 각 라인 데이터의 전송에 걸리는 전압끼리가 상위하게 된다. 그리고, 이들 데이터의 재생 시에 있어서 각 라인마다의 데이터 전송에 걸리는 전압끼리의 상위에 기인하여 화면 상에 가로선형상의 노이즈가 나타나는 경우가 있다. 이러한 가로선형상의 노이즈는 인간의 시각으로 판별하기 쉽기 때문에, 가로선형상의 노이즈를 회피하는 어떠한 처치를 취하는 것이 요구된다.
그래서 본 실시 형태에서는, 1 촬상 화상분의 신호(인터레이스식을 상정하고있기 때문에, 실제로는 1 필드분의 신호)가 전송되는 기간에 있어서는, 승압 능력의 변경이 행해지지 않도록 하고 있다. 이에 따라, 각 수평 블랭킹 기간의 승압 동작이 동일한 제어 양태로써 행해지게 되기 때문에, 상기 가로선형상의 노이즈의 발생이 회피되게 된다.
이하, 이에 대하여 도 3을 참조하여 더욱 상술한다.
본 실시 형태에 있어서도, 승압 제어부(400)는 상기 제1 실시 형태와 마찬가지로, 저항 R1, R2, R3에 의해 차지 펌프(260)의 출력 전압 및 접지 사이를 분압하여 이들과 기준 전압(320)을 비교한다. 그리고, 이 비교 결과는 판정부(330)에 의해 3 단계로 평가되고, 제1 카운터(340)에 의해서 보조 클럭 φS에 동기하여 카운트되어 간다.
단, 제2 카운터(360)로는 마스터 클럭(230)으로부터 클럭의 공급은 없고 대신에 촬상 신호의 정지 기간 중 이외에는 논리 「L」 레벨의 신호가 출력되며, 촬상 신호의 정지 기간 중에만 마스터 클럭 φM과 동기한 클럭이 되는 클럭 φM'가 타이밍 발생부(240')로부터 공급된다.
또한, 각 1 촬상 화상분의 데이터가 전송될 때마다 설치되는 수직 블랭킹 기간 이외에는 제1 카운터(340)의 카운터 값과 제2 카운터(360)의 카운터 값이 보조 클럭 φS에 동기하여 비교 회로(350)에 있어서 비교되지 않도록, 제1 카운터(340)로부터 비교 회로(350)로의 출력이 규제된다. 그리고, 해당 비교 회로(350)로의 출력이 규제되는 기간에 있어서는, 그 규제가 시작되기 직전의 제1 카운터(340)의 카운터 값이 비교 회로(350)에 계속 입력되게 설정한다. 이와 같이 설정함으로써,비교 회로(350)로부터 출력되는 승압 클럭 φC는 1 촬상 화상분의 신호가 출력되는 기간에 있어서는 동일한 듀티비로써 제어된다.
구체적으로는, 타이밍 발생부(240')에 있어서, 수직 블랭킹 기간에만 논리 「H」 레벨이 되는 허가 신호 φV를 생성하고, 이 허가 신호 φV에 기초하여, 제1 카운터(340)의 값이 비교 회로(350)로 출력되도록 설정한다. 그리고, 이 허가 신호 φV는 래치 회로(410)와 셀렉터(420)로 입력된다. 이 래치 회로(410)에는 제1 카운터(340)의 출력 신호가 입력되고, 허가 신호 φV의 강하 시에 동기하여 이 제1 카운터(340)로부터의 입력 신호를 유지한다.
한편, 셀렉터(420)는 제1 카운터(340)의 출력이 입력되는 단자 A와, 래치 회로(410)의 출력이 입력되는 단자 B를 구비하고 있다. 또한, 인버터(432)를 설치함으로써, 전환 단자 SA와 전환 단자 SB에는 허가 신호 φV가 각각 상호 논리 반전한 신호로서 입력되는 구성으로 한다. 이에 따라, 셀렉터(420)는 전환 단자 SA에 논리 「H」 레벨의 신호가 입력되었을 때에는 단자 A 및 비교 회로(350) 사이를, 또한 전환 단자 SB에 논리 「H」 레벨의 신호가 입력될 때에는 단자 B 및 비교 회로(350) 사이를 각각 선택적으로 도통한다. 따라서, 수직 블랭킹 기간에 있어서는 상기 제1 실시 형태 마찬가지의 피드백 제어가, 또한 그 이외의 기간에는 일정한 듀티비의 승압 제어가 행해지게 된다.
여기서, 본 실시 형태에서의 피드백 제어에 대하여 도 4를 이용하여 더욱 설명한다.
즉, 제1 카운터(340)의 카운터 값(도 4의 (c) 참조)은 보조 클럭 φS에 동기하여 끊임없이 갱신된다. 한편, 동일한 필드 내에서는(도 4의 (a) 참조), 허가 신호 φV가 논리 「L」 레벨로 유지되기 때문에(도 4의 (b) 참조), 셀렉터(420)의 출력은 래치 회로(410)의 출력(도 4의 (d) 참조)과 동일한 값으로 고정된다. 따라서, 동일 필드 내의 각 수평 블랭킹 기간에 있어서는 동일한 듀티비를 갖는 승압 클럭 φC로 승압 제어가 행해진다.
다음에, 1 필드 데이터가 전송될 때마다 설치되는 수직 블랭킹 기간에 있어서는, 허가 신호 φV가 논리 「H」 레벨이 되는 것으로, 셀렉터(420)의 출력은 제1 카운터(340)의 출력과 동일해진다. 이에 따라, 차지 펌프(260)는 보조 클럭 φS의 클럭 주기로 피드백 제어가 이루어진다.
그리고 수직 블랭킹 기간이 종료하면, 허가 신호 φV가 논리「H」 레벨로부터 논리 「L」 레벨로 변화하는 데 따라 래치 회로(410)의 출력이 허가 신호 φV의 변화 시의 제1 카운터(340)의 값으로 갱신된다. 또한, 셀렉터(420)에서는 이 래치 회로(410)의 갱신된 값과 동일한 값이 출력된다.
이상, 설명한 본 실시 형태에 따르면, 상기 제1 실시 형태의 (1) ∼ (4)의 효과 외에 이하의 효과가 얻어지게 된다.
(5) 1 화상의 신호가 출력되는 기간에 있어서는 차지 펌프(260)의 제어 양태의 변경을 규제함으로써, 영상 신호의 재생에 따른 가로선형상의 노이즈의 발생을 적확하게 회피할 수 있다.
(6) 촬상 신호의 정지 기간 중에만 승압 제어를 행함으로써, 촬상 신호에 노이즈가 혼입하는 것을 적합하게 회피할 수 있다.
여기서, 듀티비를 변경함으로써 승압 능력을 변경하는 경우에는, 예를 들면 클럭수를 변경하는 경우와 비교하여 보다 정밀도가 좋은 승압 능력의 가변 제어가 가능해진다. 즉, 클럭수를 변경하는 경우에는 트랜지스터의 응답의 관점에서 보면 그 클럭 주기를 그다지 작게 설정할 수 없지만, 상술한 바와 같이 촬상 신호의 출력이 정지되어 있는 한정된 기간에만 승압 제어가 행해지기 때문에, 클럭 주기가 크면 1회의 승압 기간에 그 클럭수를 크게 변경할 수 없다.
이러한 점에서, 본 실시 형태에 따른 듀티비를 변경하는 방법에 따르면, 클럭의 주기를 그다지 작게 하지 않고, 다단계의 가변 제어를 적확하게 행할 수 있다.
또, 상기 제2 실시 형태는 이하와 같이 변경해도 된다.
비교 회로(350)로의 제1 카운터의 출력의 규제 양태에 대해서는 상기 구성에 한정되지 않는다. 예를 들면, 보조 클럭 φS를 수직 블랭킹 기간에만 제1 카운터의 인에이블 단자 E에 공급하도록 해도 된다.
상기 실시 형태에서는 동일 필드 내에서의 승압 클럭 φC의 듀티비를, 비교 회로(350)로의 출력이 규제되기 직전의 제1 카운터(340)의 값으로 설정하였지만, 이에 한정되지는 않는다. 예를 들면, 동일 필드 내의 차지 펌프(260)의 출력 전압을 감시하고, 이 감시 결과에 기초하여 다음 필드 내에서의 듀티비를 설정해도 된다. 이에 대해서는, 예를 들면 다음과 같이 하면 된다. 즉, (A) 제1 카운터(340)의 출력을 적산해 가는 적분 회로, (B) 해당 적분 회로에 의해 얻어지는 1 필드 내의 제1 카운터의 적분치를 소정량(예를 들면, 1 필드에서의 보조 클럭 φS의 파수)으로 제산하는 제산부를 각각 설치한다. 그리고, 이 제산부에 의해 연산된 값에 기초하여, 다음 필드 내의 승압 클럭 φC의 듀티비를 설정한다. 이와 같이 설정함으로써, 전(前) 필드의 출력 전압의 상태에 기초하여 승압 조건을 설정하는 피드백 제어가 가능해진다.
그 외에, 상기 각 실시 양태에 공통적으로 변경 가능한 요소로서는, 예를 들면 이하의 것이 있다.
상기 각 실시 형태에서는, 차지 펌프(260)의 출력 전압 및 접지 사이를 저항 분할에 의해 분압한 2개의 값과 기준 전압을 비교함으로써, 차지 펌프(260)의 출력 전압을 2개의 다른 비교용 전압과 비교하는 구성으로 하였지만, 이에 한정되지 않는다. 예를 들면, 다른 2개의 기준 전압과 차지 펌프(260)의 출력 전압과의 하나의 분압치와의 비교를 행하는 등으로 해도 된다.
상기 실시 형태에서는 「+8V」 근방으로의 승압 제어를 예로 들어 나타냈지만, 부전압측으로의 승압 제어에 관해서는 상기 비교용 전압과 출력 전압과의 비교는 절대치에 의한 비교로서, 이에 기초하는 피드백 제어 형태의 변경을 행하면 된다.
상기 각 실시 형태에서는, 차지 펌프 회로로서 트랜지스터 및 컨덴서로 구성되는 회로를 상정하였지만, 다이오드 및 컨덴서로 이루어지는 것이어도 된다.
승압 클럭의 듀티비의 변경은 마스터 클럭의 파수에 기초하여 행하는 구성에 한하지 않는다. 즉, 일정 주기의 클럭에서의 다른 2개의 논리 레벨 신호의 비를 변경할 수 있으면, 임의의 구성으로 해도 상관없다.
승압 능력의 가변 제어는 승압 클럭의 듀티비의 변경에 따른 것으로 한정되지 않고, 예를 들면 승압 클럭의 주파수 변경을 행하는 등 임의의 제어를 이용해도 된다.
승압 능력의 증대 제어나 감소 제어는 아날로그적으로 단계없이 행해도 된다.
또한, 승압 능력의 증대 제어나 감소 제어는 승압 능력의 증대 제어, 승압 능력의 유지 제어, 승압 능력의 감소 제어의 3 단계의 제어를 할 수 있는 것이어도 된다.
승압 회로로서는 반드시 차지 펌프 회로에 한정되지는 않는다. 본 발명의 승압 시스템은 승압 출력을 안정화시키기 위한 피드백 제어 회로를 구비하는 임의의 승압 회로에 적용 가능하다.
청구항 제1항에 기재된 발명에서는, 승압 회로의 출력 전압과 기준 전압과의 한쪽에 대하여, 그 값을 다르게 한 2개의 전압치를, 다른 쪽의 전압과 비교하고, 다른 쪽의 전압이 이들 2개의 전압치 사이에 있는 기간은 승압 능력의 유지 제어가 행해진다. 이 때문에, 승압 회로의 출력 전압이 다른 2개의 전압치 내에 있을 때에는, 승압 능력의 유지 제어가 이루어지게 된다. 따라서, 본 발명의 구성에 따르면, 출력 전압을 보다 빠른 시기에 수속시킬 수 있어, 나아가서는 그 출력 전압에 발진형의 노이즈가 혼입된다는 문제를 적합하게 회피할 수 있게 된다.
청구항 제2항에 기재된 발명에 따르면, 승압 회로의 출력 전압으로부터 2개의 다른 분압치를 생성하고, 이 2개의 전압치와 단일 기준 전압을 비교하기 위해서 단일 기준 전원을 이용하여 그 출력 전압을 2개의 다른 전압치 내로 제어할 수 있게 된다.
청구항 제3항에 기재된 발명에 따르면, 기준 전압을 2개의 다른 전압치로 설정하고, 이 2개의 전압치와 승압 회로의 출력 전압에 따라 생성되는 단일 전압을 비교함으로써, 승압 회로의 출력 전압을 2개의 다른 전압치 내로 제어할 수 있게 된다.
청구항 제4항에 기재된 발명에 따르면, 기준 전압을 2개의 다른 전압치로 설정하고, 이 2개의 전압치와 승압 회로의 출력 전압에 따라 생성되는 단일 전압을 비교함으로써, 승압 회로의 출력 전압을 2개의 다른 전압치 내로 제어할 수 있게 된다.
청구항 제5항에 기재된 발명에 따르면, 간이한 구성으로써 승압 능력의 다단계 제어를 행할 수 있게 된다.
청구항 제6항에 기재된 발명에 따르면, 차지 펌프에 의해 승압 회로를 구성함으로써, 승압 회로를 보다 간이하게 형성할 수 있게 된다.
청구항 제7항에 기재된 발명에서는, 차지 펌프 회로에 인가되는 클럭의 듀티비를 변경함으로써 승압 능력을 변경할 수 있게 된다.
청구항 제8항에 기재된 발명에 따르면, 상기 각 청구항에 기재된 승압 시스템을 촬상 장치에 조립하는 것으로, 승압 회로의 출력 전압이 원하는 값으로 수속하기까지의 동안에 촬상 신호에 노이즈가 혼입된다는 문제를 적합하게 회피할 수있게 된다.
청구항 제9항에 기재된 발명에 따르면, 1 수직 주사 기간 내에는 승압 회로의 그 시점에서의 승압 능력을 유지하기 때문에, 수평 1 라인 데이터마다 그 전송에 걸리는 전압이 크게 다르지 않고, 나아가서는 촬상 신호를 재생하여 얻어지는 화상에 가로선형상의 노이즈가 생길 우려를 적합하게 회피할 수 있게 된다.
청구항 제10항에 기재된 발명에 따르면, 특정한 수직 주사 기간에서의 승압 회로의 출력 전압을 수취하고, 이에 따라 뒤이은 수직 주사 기간의 승압 회로의 승압 능력을 설정하기 때문에 적확한 피드백 제어를 행할 수 있게 된다.

Claims (10)

  1. 승압 회로의 출력 전압을 기준 전압과 비교하고, 그 비교 결과에 따라 상기 승압 회로의 승압 능력을 피드백 제어하는 피드백 제어 회로를 포함하는 승압 시스템에 있어서,
    상기 피드백 제어 회로가, 상기 승압 회로의 출력 전압과 상기 기준 전압과의 비교를, 이들 중 한 쪽의 전압에 대하여 그 값을 다르게 한 2개의 전압치와 다른 쪽의 전압과의 사이에서 행하고, 상기 다른 쪽의 전압이 상기 2개의 전압치 사이에 있는 기간은 상기 피드백 제어로서 상기 승압 회로의 그 시점에서의 승압 능력을 유지하는 제어를 행하는 것을 특징으로 하는 승압 시스템.
  2. 제1항에 있어서,
    상기 피드백 제어 회로가, 상기 승압 회로의 출력 전압으로부터 2개의 다른 분압 전압을 생성하여 상기 2개의 전압치로 하고, 이들 2개의 전압치와 단일의 기준 전압을 비교하여 상기 피드백 제어를 행하는 것을 특징으로 하는 승압 시스템.
  3. 제2항에 있어서,
    상기 피드백 제어 회로가, 상기 비교되는 다른 쪽의 전압이 상기 2개의 전압치 사이에 있을 때에는「0」, 상기 2개의 전압치 사이로부터 벗어나 있을 때에는 벗어나는 방향에 따라 각각 「+1」, 「-1」로 하는 판정 결과를 얻는 판정부와, 상기 판정부의 판정 결과를 적산하는 카운터를 구비하고, 상기 카운터의 계수치에 기초하여 상기 승압 회로의 승압 능력을 피드백 제어하는 것을 특징으로 하는 승압 시스템.
  4. 제1항에 있어서,
    상기 기준 전압을 다른 2개의 전압으로 설정하여 상기 2개의 전압치로 하고, 상기 피드백 제어 회로가, 이들 2개의 전압치와 상기 승압 회로의 출력 전압에 따라 생성되는 단일의 전압을 비교하여 상기 피드백 제어를 행하는 것을 특징으로 하는 승압 시스템.
  5. 제4항에 있어서,
    상기 피드백 제어 회로가, 상기 비교되는 다른 쪽의 전압이 상기 2개의 전압치 사이에 있을 때에는「0」, 상기 2개의 전압치 사이로부터 벗어나 있을 때에는 벗어나는 방향에 따라 각각 「+1」, 「-1」로 하는 판정 결과를 얻는 판정부와, 상기 판정부의 판정 결과를 적산하는 카운터를 구비하고, 상기 카운터의 계수치에 기초하여 상기 승압 회로의 승압 능력을 피드백 제어하는 것을 특징으로 하는 승압 시스템.
  6. 제1항에 있어서,
    상기 승압 회로가 소정의 듀티비를 갖는 클럭으로 구동되는 차지 펌프 회로인 것을 특징으로 하는 승압 시스템.
  7. 제6항에 있어서,
    상기 구동 클럭의 듀티비에 따라 상기 차지 펌프 회로의 승압 능력이 변경되는 것을 특징으로 하는 승압 시스템.
  8. 제1항에 있어서,
    펄스 구동되는 고체 촬상 소자를 포함하는 촬상 장치에 조립되어, 상기 고체 촬상 소자의 수평 주사 혹은 수직 주사 중 적어도 한쪽의 블랭킹 기간에 승압 동작을 반복하여, 상기 고체 촬상 소자를 구동하는 구동 회로에 상기 승압 회로의 출력 전압을 공급하는 것을 특징으로 하는 승압 시스템.
  9. 제8항에 있어서,
    상기 고체 촬상 소자의 1 수직 주사 기간 내에는 상기 비교 결과에 상관없이 상기 승압 회로의 그 시점에서의 승압 능력을 유지하는 것을 특징으로 하는 승압 시스템.
  10. 제9항에 있어서,
    상기 고체 촬상 소자의 특정한 수직 주사 기간에 상기 비교 결과를 수취하고, 수취한 비교 결과에 따라, 뒤이은 수직 주사 기간의 상기 승압 회로의 승압 능력을 설정하는 것을 특징으로 하는 승압 시스템.
KR10-2001-0071299A 2000-11-17 2001-11-16 승압 시스템 KR100435410B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00351247 2000-11-17
JP2000351247 2000-11-17

Publications (2)

Publication Number Publication Date
KR20020038537A KR20020038537A (ko) 2002-05-23
KR100435410B1 true KR100435410B1 (ko) 2004-06-10

Family

ID=18824335

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0071299A KR100435410B1 (ko) 2000-11-17 2001-11-16 승압 시스템

Country Status (3)

Country Link
US (1) US6525614B2 (ko)
KR (1) KR100435410B1 (ko)
TW (1) TW556400B (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1232986C (zh) * 2000-07-25 2005-12-21 恩益禧电子股份有限公司 内部电压电平控制电路和半导体存储装置以及其控制方法
JP4049603B2 (ja) * 2002-03-29 2008-02-20 三洋電機株式会社 撮像装置
WO2005036720A2 (en) * 2003-10-02 2005-04-21 Digirad Corporation Charge pump power supply with noise control
KR100701709B1 (ko) * 2006-03-30 2007-03-29 주식회사 하이닉스반도체 승압 회로
US8044705B2 (en) * 2007-08-28 2011-10-25 Sandisk Technologies Inc. Bottom plate regulation of charge pumps
US7969235B2 (en) * 2008-06-09 2011-06-28 Sandisk Corporation Self-adaptive multi-stage charge pump
US8710907B2 (en) * 2008-06-24 2014-04-29 Sandisk Technologies Inc. Clock generator circuit for a charge pump
US7990741B2 (en) * 2008-07-16 2011-08-02 Aptina Imaging Corporation Comparator controlled charge pump for negative voltage booster
US7795952B2 (en) * 2008-12-17 2010-09-14 Sandisk Corporation Regulation of recovery rates in charge pumps
US7973592B2 (en) * 2009-07-21 2011-07-05 Sandisk Corporation Charge pump with current based regulation
US8339183B2 (en) 2009-07-24 2012-12-25 Sandisk Technologies Inc. Charge pump with reduced energy consumption through charge sharing and clock boosting suitable for high voltage word line in flash memories
US20110133820A1 (en) * 2009-12-09 2011-06-09 Feng Pan Multi-Stage Charge Pump with Variable Number of Boosting Stages
US20110148509A1 (en) * 2009-12-17 2011-06-23 Feng Pan Techniques to Reduce Charge Pump Overshoot
KR101102969B1 (ko) * 2010-02-25 2012-01-10 매그나칩 반도체 유한회사 반도체 장치
US8294509B2 (en) 2010-12-20 2012-10-23 Sandisk Technologies Inc. Charge pump systems with reduction in inefficiencies due to charge sharing between capacitances
US8339185B2 (en) 2010-12-20 2012-12-25 Sandisk 3D Llc Charge pump system that dynamically selects number of active stages
US8699247B2 (en) 2011-09-09 2014-04-15 Sandisk Technologies Inc. Charge pump system dynamically reconfigurable for read and program
US8514628B2 (en) 2011-09-22 2013-08-20 Sandisk Technologies Inc. Dynamic switching approach to reduce area and power consumption of high voltage charge pumps
US8400212B1 (en) 2011-09-22 2013-03-19 Sandisk Technologies Inc. High voltage charge pump regulation system with fine step adjustment
US8710909B2 (en) 2012-09-14 2014-04-29 Sandisk Technologies Inc. Circuits for prevention of reverse leakage in Vth-cancellation charge pumps
US8836412B2 (en) 2013-02-11 2014-09-16 Sandisk 3D Llc Charge pump with a power-controlled clock buffer to reduce power consumption and output voltage ripple
US8981835B2 (en) 2013-06-18 2015-03-17 Sandisk Technologies Inc. Efficient voltage doubler
US9024680B2 (en) 2013-06-24 2015-05-05 Sandisk Technologies Inc. Efficiency for charge pumps with low supply voltages
US9077238B2 (en) 2013-06-25 2015-07-07 SanDisk Technologies, Inc. Capacitive regulation of charge pumps without refresh operation interruption
US9007046B2 (en) 2013-06-27 2015-04-14 Sandisk Technologies Inc. Efficient high voltage bias regulation circuit
US9083231B2 (en) 2013-09-30 2015-07-14 Sandisk Technologies Inc. Amplitude modulation for pass gate to improve charge pump efficiency
US9154027B2 (en) 2013-12-09 2015-10-06 Sandisk Technologies Inc. Dynamic load matching charge pump for reduced current consumption
US9854190B2 (en) 2015-03-24 2017-12-26 Semiconductor Components Industries, Llc Imaging systems and methods for transient signal integrity verification
US9917507B2 (en) 2015-05-28 2018-03-13 Sandisk Technologies Llc Dynamic clock period modulation scheme for variable charge pump load currents
US9647536B2 (en) 2015-07-28 2017-05-09 Sandisk Technologies Llc High voltage generation using low voltage devices
US9520776B1 (en) 2015-09-18 2016-12-13 Sandisk Technologies Llc Selective body bias for charge pump transfer switches

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4293874A (en) * 1980-02-04 1981-10-06 Zenith Radio Corporation DC Restoration circuit for television receiver
US5614870A (en) * 1993-04-20 1997-03-25 Rca Thomson Licensing Corporation Phase lock loop with idle mode of operation during vertical blanking

Also Published As

Publication number Publication date
US6525614B2 (en) 2003-02-25
TW556400B (en) 2003-10-01
KR20020038537A (ko) 2002-05-23
US20020060917A1 (en) 2002-05-23

Similar Documents

Publication Publication Date Title
KR100435410B1 (ko) 승압 시스템
US7268448B2 (en) Plural output switching regulator with phase comparison and delay means
KR100522343B1 (ko) 승압 장치 및 이것을 이용한 촬상 장치
US6900620B2 (en) Switching regulator having two or more outputs
KR100927882B1 (ko) Dc-dc 컨버터 및 dc-dc 컨버터의 제어 방법
JP4640984B2 (ja) Dc−dcコンバータの制御回路および制御方法
JP5443623B2 (ja) 適応バルクバイアス電力管理を備える補聴器
US7714557B2 (en) DC-DC converter, power supply system, and power supply method
US6936997B2 (en) Method of forming a high efficiency power controller
JP3918635B2 (ja) 直流レベル制御方法、クランプ回路、撮像装置
US7005836B1 (en) Differential power supply controller and method therefor
US20100277147A1 (en) Switching power supply circuitry
US20080303492A1 (en) Method and circuit for reducing regulator output noise
CN101753024A (zh) 用于改进调压器的瞬态响应的pwm时钟发生系统和方法
US20140285171A1 (en) Voltage conversion circuit and switching control circuit
US20120086839A1 (en) Timing adjustment circuit, solid-state image pickup element, and camera system
US6163487A (en) Charge pump circuit for integrated memory devices
US7078884B2 (en) Power supply apparatus and control circuit therefor
JP2002353809A (ja) クロック発生回路
JP2008263714A (ja) Dc−dcコンバータの制御回路、dc−dcコンバータおよび電源電圧供給方法
US5010338A (en) Comparator circuit and analog to digital converter
EP0451870B1 (en) Reference voltage generating circuit
US6621314B2 (en) Delay locked loop
US11616440B2 (en) DC/DC voltage converter and method
JP4073192B2 (ja) 昇圧システム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080522

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee