KR100434960B1 - Method for manufacturing semiconductor device for trapping impurities using gettering layer - Google Patents

Method for manufacturing semiconductor device for trapping impurities using gettering layer Download PDF

Info

Publication number
KR100434960B1
KR100434960B1 KR1019960043635A KR19960043635A KR100434960B1 KR 100434960 B1 KR100434960 B1 KR 100434960B1 KR 1019960043635 A KR1019960043635 A KR 1019960043635A KR 19960043635 A KR19960043635 A KR 19960043635A KR 100434960 B1 KR100434960 B1 KR 100434960B1
Authority
KR
South Korea
Prior art keywords
gettering layer
semiconductor device
semiconductor substrate
impurities
layer
Prior art date
Application number
KR1019960043635A
Other languages
Korean (ko)
Other versions
KR19980025512A (en
Inventor
오재근
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019960043635A priority Critical patent/KR100434960B1/en
Publication of KR19980025512A publication Critical patent/KR19980025512A/en
Application granted granted Critical
Publication of KR100434960B1 publication Critical patent/KR100434960B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering

Abstract

PURPOSE: A method for manufacturing a semiconductor device is provided to lengthen the lifetime of devices by trapping impurities using a gettering layer. CONSTITUTION: A gettering layer(20) is formed by implanting impurities into a semiconductor substrate(10). By annealing the gettering layer for 0.5-15 hours, the impurities in the substrate are trapped to the gettering layer. The gettering layer and the trapped impurities are removed by removing a desired thickness of the surface of the substrate.

Description

반도체 소자의 제조방법Method of manufacturing semiconductor device

본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는 반도체 기판의 표면에 통상의 이온주입기를 통해 주입된 불순물을 포획하는 게터링층(gettering layer)을 형성한 후, 이를 제거하여 불순물이 제거되도록 하는 반도체 소자의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of manufacturing a semiconductor device, in which a gettering layer for trapping impurities implanted through a conventional ion implanter is formed on a surface of a semiconductor substrate, And a method of manufacturing a semiconductor device.

일반적으로, 이온주입이란 불순물(B, P, As 등)이온을 진공 중에서 고전압을 이용하여 이온빔 형태로 웨이퍼에 주입하는 것이다. 주입되는 이온빔은 기판 또는기판위에 형성된 박막을 도핑시키게 되며, 반도체 소자 제조에서는 주로 전압 조절, 웰(well)형성, 격리층의 형성, 소오스/드레인 (source/drain)형성 및 커패시터(capacitor)의 전극 도핑 등에 적용된다.Generally, ion implantation is to implant impurity (B, P, As, etc.) ions into a wafer in the form of an ion beam by using a high voltage in vacuum. The ion beam is doped to form a thin film formed on the substrate or the substrate. In the semiconductor device manufacturing process, the ion beam mainly controls voltage, forms a well, forms an isolation layer, forms a source / drain, Doping and the like.

이러한 이온주입 기술은 붕소(B)나 인(P), 그리고 비소(As) 같은 불순물 이온을 주입 시킬때 약 30 ∼ 500 keV의 에너지를 사용하게 되면 실리콘 표면에 약 100 ∼ 10,000Å 깊이까지 이온을 넣어 줄 수 있으며, 이온 주입시 빔의 전류를 조절함으로서 주입량을 조절할 수 있고, 주입되는 불순물 원자의 수를 정확히 조절할 수 있다.These ion implantation techniques can be used to implant ions with a depth of about 100 to 10,000 Å on the silicon surface when energy of about 30 to 500 keV is used to implant impurity ions such as boron (B), phosphorus (P), and arsenic (As) By adjusting the current of the beam during the ion implantation, the implantation amount can be controlled and the number of the impurity atoms injected can be precisely controlled.

도 1는 종래의 고에너지 이온주입기를 통해 생성된 반도체 소자의 단면도로서, 반도체 기판(10)의 표면에 고에너지 이온주입기를 이용하여 불순물이온, 예를 들어 탄소(C+) 이온을 주입하여 게터링층(20)을 형성한 후, 열처리하여 반도체 기판(10)내의 불순물(30)들이 게터링층(20)에 포획되도록 한다.FIG. 1 is a cross-sectional view of a semiconductor device produced through a conventional high-energy ion implanter, in which impurity ions, for example, carbon (C + ) ions are implanted into the surface of a semiconductor substrate 10 using a high energy ion implanter After the turing layer 20 is formed, the impurities 30 in the semiconductor substrate 10 are trapped in the gettering layer 20 by heat treatment.

여기서, 상기 게터링층(20)은 소수 캐리어의 수명 조절, 접합에서의 누설전류감소 및, Si-SiO2계면에서 여러 가지 전하의 영향을 줄이기 위하여 형성된다.Here, the gettering layer 20 is formed to control the lifetime of the minority carriers, reduce the leakage current at the junction, and reduce the influence of various charges at the Si-SiO 2 interface.

그런데, 상기한 바와 같이 종래의 고에너지 이온주입기를 이용하여 게터링층을 형성하게 되면 도 2에 도시된 반도체 소자의 불순물 농도의 그래프와 같이 소자 활동 영역인 표면층과는 거리가 멀지만 여전히 반도체 기판의 내부에는 결함층이 존재하게 된다.However, as described above, when the gettering layer is formed using the conventional high energy ion implanter, the impurity concentration of the semiconductor device shown in FIG. 2 is far from the surface layer, which is a device active region, A defect layer is present in the inside of the substrate.

또한, 500keV 이상의 이온주입 에너지를 갖는 고에너지 이온주입기를 사용하게 되면 통상의 이온주입기의 사용때 보다 제조단가가 증가되는 문제점이 있다.In addition, if a high-energy ion implanter having an ion implantation energy of 500 keV or more is used, there is a problem that the manufacturing cost is increased as compared with the use of a conventional ion implanter.

이에, 본 발명은 상기한 문제점을 해결하기 위한 것으로, 반도체 기판에 형성하던 게터링층을 통상의 이온주입기를 사용하여 형성한 후, 열처리하여 결함이나 불순물 등을 포획하고, 상기 결함이나 불순물이 포획된 부분을 제거하여 표면의 결함 생성을 방지할 수 있는 반도체 소자의 제조방법을 제공하고자 함에 그 목적이 있다.SUMMARY OF THE INVENTION Accordingly, the present invention has been made to solve the above-mentioned problems, and it is an object of the present invention to provide a gettering layer formed on a semiconductor substrate by using a conventional ion implanter and then heat treatment to capture defects, impurities, And a method of manufacturing a semiconductor device, which can prevent generation of defects on a surface by removing a portion of the surface of the semiconductor device.

상기한 목적을 달성하기 위한 본 발명에 대한 반도체 소자의 제조방법은 반도체 기판의 표면에 이온주입 방법으로 불순물을 주입하여 게터링층을 형성하는 공정과, 상기 게터링층을 30분 ∼ 15시간동안 열처리하여 상기 반도체 기판 내의 불순물을 포획하는 공정과, 상기 반도체 기판 표면의 소정 두께를 제거하여 상기 게터링 층과 이에 포획된 불순물을 제거하는 공정을 포함하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method for fabricating a semiconductor device, the method including: forming a gettering layer by implanting impurities into a surface of a semiconductor substrate by an ion implantation method; And a step of removing impurities trapped in the gettering layer by removing a predetermined thickness of the surface of the semiconductor substrate.

바람직하게, 상기 반도체 기판에 주입되는 불순물 이온은 C+, F+, O+, Si+이고, 이온주입 에너지는 10 ∼ 300 Kev이며, 이온주입량은 5x1013~ 5x1017이다.Preferably, the impurity ions implanted into the semiconductor substrate are C + , F + , O + , Si + , the ion implantation energy is 10 to 300 Kev, and the ion implantation amount is 5 × 10 13 to 5 × 10 17 .

더 바람직하게, 상기 반도체 기판의 열처리 850℃ ∼ 1100℃의 온도 및 N2분위기에서 수행되며, 반도체 기판에 제거되는 두께는 0.1 ∼ 1μm 이다.More preferably, the heat treatment of the semiconductor substrate is performed at a temperature of 850 ° C to 1100 ° C and an N 2 atmosphere, and the thickness of the semiconductor substrate to be removed is 0.1 to 1 μm.

이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 제조방법에 대해 상세히 설명하기로 한다.Hereinafter, a method of manufacturing a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.

먼저, 도 3a 내지 도 3d는 본 발명에 따른 반도체 소자의 제조공정도이다.3A to 3D are process diagrams of a semiconductor device according to the present invention.

도 3a를 참조하면, 반도체 기판(10)에 통상의 이온주입기를 사용하여 불순물이온, 예를들어 C+, F+, O+, Si+등의 불순물 이온 중의 한 이온를 10 ~ 300 keV의 이온주입 에너지로 5x1013~ 5x1017의 이온량을 주입시키게 되면 표면근처에 예를 들어, 50 ~150 Å 두께의 게터링층(20)을 형성한다.3A, ions of impurity ions such as C + , F + , O + , and Si + ions are implanted into the semiconductor substrate 10 at a dose of 10 to 300 keV using a conventional ion implanter When an ion dose of 5 x 10 < 13 > to 5 x 10 < 17 > is injected into the energy, a gettering layer 20 having a thickness of, for example, 50 to 150 A is formed near the surface.

도 3b 및 도 3c를 참조하면, 상기 반도체 기판(10)을 N2분위기로 30분 ∼ 15시간 동안 850℃ ∼ 1100℃ 의 온도에서 열처리하게 되면, 상기 반도체 기판(10) 내의 불순물(30)이 상기 게터링층(20)으로 포획된다.3B and 3C, when the semiconductor substrate 10 is annealed in an N 2 atmosphere at a temperature of 850 ° C. to 1100 ° C. for 30 minutes to 15 hours, impurities 30 in the semiconductor substrate 10 Is captured by the gettering layer (20).

도 4d를 참조하면, 상기 게터링층(20)에 포획된 불순물(30)을 예를들어 화학 기계적 연마의 폴리싱공정을 거쳐 0.1 ∼ 1μm 정도 두께로 제거하게 되면, 초기의 반도체 기판(10) 내부에 존재하는 불순물(30)이 제거되어 무결함의 순수한 반도체 기판(10)를 얻게 된다.Referring to FIG. 4D, when impurities 30 trapped in the gettering layer 20 are removed to a thickness of about 0.1 to 1 μm through a polishing process of, for example, chemical mechanical polishing, The impurities 30 existing in the semiconductor substrate 10 are removed to obtain a pure semiconductor substrate 10 of good integrity.

여기서, 상기 도 2와 같이 종래의 고에너지 이온주입기를 사용하여 형성된 게터링층(20)에는 소자활동 영역인 표면층과는 거리가 멀지만 여전히 반도체 기판(10) 내부에는 결함층이 존재하고 있다는 것을 알 수 있다.Here, as shown in FIG. 2, the gettering layer 20 formed using the conventional high-energy ion implanter is far from the surface layer, which is a device active region, but a defect layer still exists in the semiconductor substrate 10 Able to know.

하지만, 도 4와 같이 본 발명에 따른 통상의 이온주입기를 사용하여 형성된 게터링층(20)에는 게터링층(20) 뿐만 아니라 표면층도 불순물(30)을 포획하는 작용을 하여 더 많은 불순물(30)이 포획될 확률이 높지만, 상기 게터링층(20)과 이에 포획된 불순물 분포층을 화학 기계적 연마의 폴리싱(polishing)공정을 거쳐 A부분이 표면에 노출 되면 0.1 ∼ 1μm 두께 깊이의 상기 게터링층(20)이 제거되어 상기 도 3d와 같이 반도체 기판(10) 내부에는 불순물이 존재하지 않는 순수한 무결함층을 얻게 된다.However, as shown in FIG. 4, the gettering layer 20 formed by using the conventional ion implanter according to the present invention acts to trap the impurities 30 as well as the gettering layer 20, The gettering layer 20 and the impurity distribution layer trapped by the gettering layer 20 are subjected to a polishing process of chemical mechanical polishing so that when the portion A is exposed to the surface, The layer 20 is removed to obtain a pure defect-free layer in which no impurity is present in the semiconductor substrate 10 as shown in FIG. 3D.

이상 본 발명에 따르면, 종래에는 반도체 기판내에 게터링층을 형성하기 위해서는 고에너지 이온주입기를 이용해야만이 게터링효과를 얻을 수 있었고, 반도체 소자의 활동영역인 표면층과는 거리가 멀지만 여전히 반도체 기판내에는 결함층이 존재하였는데, 본 발명에서는 고에너지 이온주입기가 아닌 통상의 이온주입기의 사용이 가능하며, 반도체 기판내에 형성된 게터링층과 이에 포획된 불순물이 제거되어 결함층이 존재하지 않으므로, 소자 형성시 전기적 특성이 우수하며, 소자의 수명을 연장할 수 있으며, 제조단가가 절감되는 효과가 있다.According to the present invention, a gettering effect can be obtained only by using a high-energy ion implanter in order to form a gettering layer in a semiconductor substrate, and the distance from the surface layer, which is an active region of a semiconductor device, A conventional ion implanter can be used instead of a high energy ion implanter. Since the gettering layer formed in the semiconductor substrate and the impurities trapped in the gettering layer are removed and the defect layer is not present, It has an excellent electrical characteristic, prolongs the lifetime of the device, and reduces manufacturing cost.

도 1는 종래의 고에너지 이온주입기를 통해 생성된 반도체 소자의 단면도,1 is a cross-sectional view of a semiconductor device produced through a conventional high-energy ion implanter,

도 2는 종래 기술에 따른 반도체 소자의 깊이에 대한 불순물 농도의 그래프,2 is a graph of impurity concentration versus depth of a semiconductor device according to the prior art,

도 3a 내지 도 3d는 본 발명에 따른 반도체 소자의 제조공정도,FIGS. 3A to 3D are diagrams illustrating a manufacturing process of a semiconductor device according to the present invention,

도 4는 본 발명에 따른 반도체 소자의 깊이에 대한 불순물 농도의 그래프.4 is a graph of impurity concentration versus depth of a semiconductor device in accordance with the present invention.

< 도면의 주요부분에 대한 부호의 설명 >Description of the Related Art

1 : 반도체기판 2 : 게터링층1: semiconductor substrate 2: gettering layer

3 : 불순물3: impurities

Claims (7)

반도체 기판의 표면에 이온주입 방법으로 불순물을 주입하여 게터링층을 형성하는 공정과,A step of implanting impurities into the surface of the semiconductor substrate by an ion implantation method to form a gettering layer, 상기 게터링층을 30분 ~ 15시간동안 열처리하여 상기 반도체 기판 내의 불순물을 포획하는 공정과,A step of heat treating the gettering layer for 30 minutes to 15 hours to capture impurities in the semiconductor substrate; 상기 반도체 기판 표면의 소정 두께를 제거하여 상기 게터링층과 이에 포획된 불순물을 제거하는 공정을 포함하여 구성된 것을 특징으로 하는 반도체 소자의 제조방법.And removing the gettering layer and the impurities trapped in the gettering layer by removing a predetermined thickness of the surface of the semiconductor substrate. 제1항에 있어서,The method according to claim 1, 상기 이온주입되는 불순물은 C+, F+, O+, Si+중의 어느 하나인 것을 특징으로 하는 반도체 소자의 제조방법.Wherein the impurity to be implanted is one of C + , F + , O + , and Si + . 제1항에 있어서,The method according to claim 1, 상기 이온주입 방법은 1- ~ 300 keV의 에너지로 수행되는 것을 특징으로 하는 반도체 소자의 제조방법.Wherein the ion implantation process is performed at an energy of 1 to 300 keV. 제1항에 있어서,The method according to claim 1, 상기 이온주입방법은 5x1013~ 5x1017의 이온주입령으로 수행되는 것을 특징으로 하는 반도체 소자의 제조방법.Wherein the ion implantation method is performed at an ion implantation dose of 5 x 10 &lt; 13 &gt; to 5 x 10 &lt; 17 & gt ;. 제1항에 있어서,The method according to claim 1, 상기 열처리공정은 850℃ ~ 1100℃의 온도에서 수행되는 것을 특징으로 하는 반도체 소자의 제조방법.Wherein the annealing process is performed at a temperature of 850 ° C to 1100 ° C. 제1항에 있어서,The method according to claim 1, 상기 열처리는 N2분위기에서 수행되는 것을 특징으로 하는 반도체 소자의 제조방법.Wherein the heat treatment is performed in an N 2 atmosphere. 제1항에 있어서,The method according to claim 1, 상기 반도체 기판에 제거되는 두께는 0.1 ~ 1μm인 것을 특징으로 하는 반도체 소자의 제조방법.Wherein a thickness of the semiconductor substrate to be removed is 0.1 to 1 占 퐉.
KR1019960043635A 1996-10-02 1996-10-02 Method for manufacturing semiconductor device for trapping impurities using gettering layer KR100434960B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960043635A KR100434960B1 (en) 1996-10-02 1996-10-02 Method for manufacturing semiconductor device for trapping impurities using gettering layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960043635A KR100434960B1 (en) 1996-10-02 1996-10-02 Method for manufacturing semiconductor device for trapping impurities using gettering layer

Publications (2)

Publication Number Publication Date
KR19980025512A KR19980025512A (en) 1998-07-15
KR100434960B1 true KR100434960B1 (en) 2004-10-14

Family

ID=37341080

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960043635A KR100434960B1 (en) 1996-10-02 1996-10-02 Method for manufacturing semiconductor device for trapping impurities using gettering layer

Country Status (1)

Country Link
KR (1) KR100434960B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04137632A (en) * 1990-09-28 1992-05-12 Fujitsu Ltd Manufacture of semiconductor device
JPH0536699A (en) * 1991-07-30 1993-02-12 Nec Corp Single crystal silicon substrate
JPH07201872A (en) * 1993-12-28 1995-08-04 Kawasaki Steel Corp Gettering method for semiconductor wafer
KR960026413A (en) * 1994-12-28 1996-07-22 김만제 Method for forming gettering layer on silicon substrate
KR100221609B1 (en) * 1991-12-06 1999-10-01 구본준 Method for eliminating impurities of semiconductor substrate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04137632A (en) * 1990-09-28 1992-05-12 Fujitsu Ltd Manufacture of semiconductor device
JPH0536699A (en) * 1991-07-30 1993-02-12 Nec Corp Single crystal silicon substrate
KR100221609B1 (en) * 1991-12-06 1999-10-01 구본준 Method for eliminating impurities of semiconductor substrate
JPH07201872A (en) * 1993-12-28 1995-08-04 Kawasaki Steel Corp Gettering method for semiconductor wafer
KR960026413A (en) * 1994-12-28 1996-07-22 김만제 Method for forming gettering layer on silicon substrate

Also Published As

Publication number Publication date
KR19980025512A (en) 1998-07-15

Similar Documents

Publication Publication Date Title
US4975126A (en) Process for the production of an insulating layer embedded in a semiconductor substrate by ionic implantation and semiconductor structure comprising such layer
US5561072A (en) Method for producing shallow junction in surface region of semiconductor substrate using implantation of plasma ions
US6140213A (en) Semiconductor wafer and method of manufacturing same
US5795813A (en) Radiation-hardening of SOI by ion implantation into the buried oxide layer
JPS5821419B2 (en) Lattice defect removal method
EP0097533B1 (en) A method of manufacturing a mis type semiconductor device
US5872047A (en) Method for forming shallow junction of a semiconductor device
JPS6224945B2 (en)
KR970053087A (en) Transistor manufacturing method of semiconductor device
KR20020014095A (en) Method for fabricating gate oxide film
KR100434960B1 (en) Method for manufacturing semiconductor device for trapping impurities using gettering layer
JP3165051B2 (en) Semiconductor element well formation method
JP3249753B2 (en) Method for manufacturing semiconductor device
US4415372A (en) Method of making transistors by ion implantations, electron beam irradiation and thermal annealing
JPS5856417A (en) Low-temperature activating method for boron ion implanted layer in silicon
KR100250751B1 (en) Semiconductor device manufacture method
CN112750835B (en) Anti-fuse structure and manufacturing method thereof
KR0151990B1 (en) Formation method of gattering layer in silicon substrate
JP7416270B2 (en) Epitaxial silicon wafer and its manufacturing method, and semiconductor device manufacturing method
KR100587050B1 (en) Method for manufacturing semiconductor device
KR100203129B1 (en) Process for removal remnant defects in source/drain junction
KR100580776B1 (en) Method for gettering of semiconductor device
JP3459050B2 (en) Method for manufacturing MOS transistor
KR100365422B1 (en) Method for forming potential barrier at semiconductor substrate
JP2744022B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee