KR100433966B1

KR100433966B1 - 안테나어레이용동시변조와디지탈빔형성을위한효율적인장치

Info

Publication number: KR100433966B1
Application number: KR10-1998-0704286A
Authority: KR
Inventors: 폴 더블유. 덴트
Original assignee: 에릭슨 인크.
Priority date: 1995-12-07
Filing date: 1996-11-12
Publication date: 2004-08-25
Also published as: DE69619268D1; EP0865692A1; AU1157297A; US6219375B1; BR9611699A; WO1997021284A1; EP0865692B1; US5909460A; JP2000501907A; KR19990071995A; AU720057B2; DE69619268T2; CN1124706C; CN1209234A; US6404821B1; CA2239513A1; JP3879935B2

Abstract

제1 수의 디지탈 정보 신호를 제2 수의 안테나 어레이 요소를 이용하여 전송하기 위한 디지탈 빔형성 네트워크가 개시된다. 조립기는 정보 신호 각각으로부터 선택된 하나의 정보 비트를 비트 벡터로 조립하는데 사용된다. 디지탈 처리기는 비트 벡터용 입력과 제2 수의 안테나 요소와 동일한 수의 출력을 구비하여 비트 벡터를 처리한다. 마지막으로, 제2 수의 출력 각각에 결합된 변조 파형 발생기는 각 안테나 요소에 의한 전송용 신호를 발생시킨다.

Description

안테나 어레이용 동시 변조와 디지탈 빔형성을 위한 효율적인 장치{EFFICIENT APPARATUS FOR SIMULTANEOUS MODULATION AND DIGITAL BEAMFORMING FOR AN ANTENNA ARRAY}

본 발명은 디지탈 빔 형성에 관한 것으로, 특히 안테나 어레이용 동시 변조와 빔형성을 위한 효율적인 장치에 관한 것이다.

공지된 기술에 따른 전자식 지향성 안테나 어레이는 디지탈 빔형성과 같은 공지된 기법을 이용한다. 디지탈 빔형성에서, 전송될 다수의 신호 파형(N)은, 필요한 경우에 아날로그-디지탈(A/D) 변환기를 이용하여, 수치 샘플 시퀀스로 표현된다. 통상적으로, 디지탈 빔형성 네트워크로 알려진 수치 프로세서의 입력으로서 복소수 시퀀스를 적용한다. 디지탈 빔형성 네트워크는, 구동될 안테나 어레이 내의 소자의 수에 대응하는 다수(M)의 수치 출력 시퀀스를 계산한다. 통상적인 복소 출력 시퀀스는, 예로서, 공지된 직교 변조기를 이용하여 무선 주파수 반송파를 변조하기 위해, 디지탈-아날로그(D/A) 변환기를 이용하여 아날로그 파형으로 변환된다. 그런 다음, 변조된 무선 주파수는 각각의 안테나 소자를 통해 전송될 수 있도록 증폭된다. 이러한 종래의 디지탈 빔형성 네트워크는, 입력 신호의 각 시간 샘플에 대해서, N 개의 입력 복소 벡터와 M×N 계수 행렬과의 승산을 수행하여 M개의 출력 복소 벡터를 형성한다.

도 1은 종래의 빔형성 네트워크를 예시하고 있다. 음성과 같이 아날로그 신호인 정보 신호는 A/D 변환기(10)를 이용하여 디지탈 신호로 변환된다. A/D 변환기(10)로부터의 출력 신호는, 예를 들어, 16 비트 디지탈화된 샘플의 초당 8킬로 샘플의 PCM 신호일 수도 있다. 초당 128 킬로비트의 총 비트율은 통상적으로 무선 링크를 통해 디지탈 음성을 전송하기에는 과도한 것으로 여겨진다. 그 결과, 잔류 여기 선형 예측"인코더(RELP) 또는 서브-밴드, CELP, 또는 VSELP와 같은 기타 공지의 형태 중의 하나일 수도 있는 인코더(11)를 이용하여 음성 비트율을 상당히 압축하여 적절한 전화품질을 보존하면서도 초당 8킬로비트 또는 더 이하로 줄일 수 있다. 이러한 인코더는, 수신 품질이 비트 에러에 민감하게 될 정도로 음성으로부터의 가능한 많은 자연 리던던시를 제거한다. 그래서, 일부 리던던시를 지능 에러 교정 코딩 형태로 대체함으로써 비트율을 재확장하는 것은 통상적인 것이다. 그런 다음, PSK, QPSK, 오프셋-QPSK, π/4-DQPSK, 16QAM 등과 같은 공지된 디지탈 변조 기법 중에 임의 기법을 이용하여 전송하기 위해 순수 데이타 스트림을 무선파에 싣는다. PSK의 경우에, 무선 반송파는, 전송되고 있는 데이타 비트가 이진 '1' 또는 '0'인지에 따라서 단순히 위상이 바뀐다. 위상의 갑작스런 변환은 무선 신호의 스펙트럼 확산 또는 다른 무선 채널과의 전위 간섭을 발생시킨다. 그래서, 종래 기술에서의 변조는,'1'(+1) 및 '0'(-1)간의 천이를 부드럽게 하기 위해 디지탈 파형을 필터링하는 것으로 구성된다. 부분 응답 시그널링으로 공지된 특정 경우에, 오버-필터링을 이용하여 전송용 신호에 이용된 스펙트럼의 양을 감소시킨다. 스펙트럼 영역에서의 소망의 특성을 얻기 위해 필터링이 이용되지만, 저항, 인덕터, 및 커패시터로 구성될 수도 있는 것과 같은 스펙트럴 영역 필터로 달성할 수도 있고 또는 시간 샘플을 이용하는 시간 영역에서의 처리를 통해 얻을 수도 있다. 전형적인 시간 영역 필터는 트랜스버설 필터 또는 유한 임펄스 응답(FIR) 필터로 공지되어 있다. 기타 선행 기술로서의 시간 영역 필터는 무한 임펄스 응답(IIR) 필터로 공지되어 있다.

FIR 필터는, 필터링될 신호를 지연시켜서 탭지연 라인을 형성하기 위한 하나 또는 그 이상의 지연단을 구성한다. 신호가 이미 시퀀스 수치 파형값 형태일 경우에는, 이러한 탭지연 라인은 샘플을 디지탈 메모리 소자내에 순차적으로 저장함으로써 형성될 수도 있다. 그런 다음, 상이한 양 만큼 지연된 샘플들은 가중되고, 필터링 특성을 형성하기 위해 부가된다. 이러한 필터가 디지탈 파형을 필터링하는데에 이용된 경우에는, 통상적으로 입력 데이타 비트값에 대해 몇 개의 출력값을 생성하여, 소망의 형태로 스펙트럼을 조정하는 데 중요한 1과 0간의 천이 모양을 올바르게 표시한다. 이러한 값들은 단지 +1 또는 -1이 아니라 이들 값 사이에 있는 임의의 값이다. 그래서, 사전 변조 필터링은 단일-비트 정보값을 다수의 다중 비트 값으로 변경하는 효과를 가진다.

선행 기술에서의 빔형성 방법에 있어서, 필터링되고 다중값을 갖는 변조 파형이 디지탈 빔형성기(13)에 인가된다. 디지탈 빔형성기는 변조 파형이 M 개의 상이한 복소-가중된 조합을 형성하여, 적절한 무선 주파수 반송파상에 변조되고 대응하는 안테나 어레이 소자에 인가되는 경우에, 각 변조 신호가 서로 격리된 소망의 방향으로 방사되게 한다. 빔형성기의 통상적인 복수 수치 출력은, 예를 들어, 샘플간의 연속 파형을 생성하기 위해 평활화 또는 안티-에일리어싱(anti-aliasing) 필터에 앞서는 실제 소자용으로 D/A 변환기, 그리고 허수부를 위한 유사한 소자를 이용하여 D/A 변환된다. D/A 변환된 파형은, I, Q 파형으로 공지되어 있으며, 복소 변조를 소망의 무선 반송 주파수상에 행하는 I, Q 변조기(또는 직교 변조기)에 인가된다. 도 1의 블럭(14)은 D/A 변환 안티-에일리어싱 필터링과 I, Q 변조기를 나타낸다.

그래서 선행 기술에서의 빔형성기는, 조합 계수의 행렬과의 Mx N 행렬 승산에 의해, N 개의 입력 신호 샘플의 M 개 조합을 형성한다. 예를 들어, 각 입력 신호 샘플 주기에 대해서, M=320, N=640를 가정하면, 204800번의 복소 승산-누산 연산을 수행해야한다. 통상적인 코딩된 디지탈 신호는, 1-0간의 천이를 정확히 나타내기 위해 대역폭 사이클마다 8개 샘플로 샘플링 되는 경우에, 각 변조 파형 생성기(12)로부터 초당 80K의 복소 샘플에 이르게 되는, 10KHz 대역폭의 변조 파형의 의해 표시될 수도 있다. 그래서 디지탈 빔형성기(13)가 수행해야 하는 초당 복소 연산의 횟수는 80000×204800 = 16,384,000,000이다.

디지탈 신호 처리 소자의 명령 실행 속도는 초당 메가 명령(MIPS)으로 측정된다. 그래서, 16384 MIPS 처리가 필요하다. 그러나, 복소 승산-누산은 DSP가 정상적으로 가동될 때 4개의 실수 승산-누산으로 구성한다. 그래서, 필요한 실 MIPS의 수는 65536, 또는 오버헤드를 감안하면 100,000이상도 될 수 있다.

텍사스 인스트루먼트(Texas Instruments)의 TMS320C56과 같은 디지탈 신호 처리기는 대략 40MIPS를 수행한다. 그래서, 요구되는 320개의 입력, 640개의 출력빔형성기에 대해 2500개의 소자가 필요하다. 또한, 이것은 음성 채널당 8개의 DSP로 표현될 수도 있다. 현행 DSP는 고가이므로, 음성 채널 당 8개의 DSP사용은 설치된 음성 채널 하나당 비용의 측면에서 계산된 통신 설비의 제공 비용을 증가시킨다.

<발명의 요약>

본 발명의 목적은 음성 채널당 감소된 비용으로 디지탈 빔 형성 및 스펙트럼 제어 변조 출력 신호를 제공하는 것으로, 이는 아래의 상세한 설명 및 도면에 따라 본 발명을 실행함에 의해 얻어질 수 있다. 본 발명은 M 안테나 소자를 사용하여 N 디지탈 정보 스트림을 전송하기 위해 적응되는 빔 형성 네트워크에 관한 것이다. N 디지탈 정보 스트림은 이진 1 및 0으로 표시되거나 또는 연산 유닛에서 +1 또는 -1로 표시된다. 이러한 필터링되지 않은 디지트는 본 발명에 따른 빔형성기에 대한 입력을 형성하고, 이는 더 이상 승산을 수행할 필요가 없다. 또한, 사전 계산된 합 및 차는 계산에 대한 수고를 줄이기 위해서 정보 스트림의 비트의 그룹에 의해 어드레스되는 탐색(look-up) 테이블내에 저장될 수 있다. 빔형성 네트워크가 선형 동작을 수행하므로, 전송된 스펙트럼을 제한하기 위한 디지탈 정보 파형의 필터링은 입력 신호보다는 출력 신호에서 수행될 수'있어서, 빔형성 공정을 간략하게 한다.

본 발명의 한 실시예에 따르면, 제2 복수의 안테나 어레이 소자를 사용하는 제1 복수의 디지탈 정보 신호를 전송하기 위한 디지탈 빔형성 네트워크가 개시된다. 어셈블링 수단이 각각의 정보 신호로부터 선택된 하나의 정보 비트를 하나의 비트 벡터로 어셈블링하기 위해 사용되는 수단이 있다고 가정한다. 디지탈 처리 수단은 비트 벡터에 대한 입력 및 제2 복수의 안테나 소자와 동일한 수의 복수의 출력을 가기고 비트 벡터를 처리한다. 마지막으로, 제2 복수의 출력 각각에 접속된 변조 파형 발생 수단은 각각의 안테나 소자에 의해 전송을 위한 신호를 발생시킨다.

본 발명의 다른 실시예에 따르면, 제2 복수의 안테나 어레이 소자를 사용하는 제1 복수의 디지탈 정보 스트림을 전송하기 위한 디지탈 빔형성기가 공지된다. 빔형성기는 각각의 정보 스트림으로부터 한번에 한 정보 비트를 선택하기 위한 선택 수단을 구비하며 실수 비트 벡터를 형성하기 위해 이들을 조합하고, 반복 순서에서 허수 비트 벡터를 형성하기 위해 정보 스트림으로부터 다른 정보 비트를 선택한다. 디지탈 처리 수단은 각각의 제2 복수의 안테나 소자에 대해 각각의 실수 비트 벡터에 관련된 제1 실수 및 제1 허수 디지탈 출력 워드를 얻고 각각의 허수 비트 벡터와 관련된 대응된 수의 제2 실수 및 제2 허수 출력 워드를 얻기 위해서 실수 비트 벡터와 교대로 허수 비트 벡터를 반복적으로 처리한다. 스위칭 수단은 실수 OQPSK 변조 값의 스트림을 생성하기 위해 제1 실수 디지탈 출력 워드와 교대로 제2 허수 출력 워드를 선택하고 교대로 허수 OQPSK 변조값의 스트림을 생성하기 위해 제2 실수 디지탈 출력 워드와 교대로 제1 허수 출력 워드를 선택한다. 변조 파형 발생 수단은 각각의 안테나 소자에 대해 대응된 OQPSK 변조 무선 파형을 얻기 위해서 실수 및 허수 OQPSK 변조 값을 처리한다.

도 1은 종래 기술의 다중 빔형성 네트워크.

도 2는 본 발명의 한 실시예에 따른 빔형성 네트워크.

도 3은 공지된 방법에 따른 필터링된 PSK를 생성하는 도면.

도 4는 필터링된 변조된 파형의 수치 생성을 도시하는 도면.

도 5는 도 2에 도시된 파형 발생기의 구현을 도시하는 도면.

도 6은 사전 계산된 탐색 테이블을 사용한 빔형성을 도시하는 도면.

도 7은 본 발명의 한 실시예에 따른 빔형성을 위해 16메가비트 DRAM의 사용을 도시하는 도면.

도 8은 상이한 채널 사이의 스태거형 간극 빔(staggered interstitial beam)을 형성하기 위한 DRAM을 도시하는 도면.

도 9는 상이한 주파수 채널 사이의 본 발명에 따른 빔형성기를 시분할하는 것을 도시하는 도면.

도 10은 디지탈 주파수 분할 멀티플렉싱과 결합되어 사용되는 빔형성기를 도시하는 도면.

도 11은 오프셋 QPSK 변조 파형의 생성을 도시하는 도면.

도 12는 본 발명의 한 실시예에 따른 오프셋 QPSK 빔형성 장치를 도시하는 도면.

도 13은 하드리미팅 채널(hardlimiting channel)과의 수신을 위한 본 발명에 따른 빔형성기의 사용을 도시하는 도면.

도 14는 다중-비트량의 수신 처리를 위한 본 발명에 따른 빔형성기의 사용을 도시하는 도면.

본 발명에 따른 빔형성기가 도 2에 도시된다. 아날로그 디지탈 변환[도 1(10)], 음성 코딩 및 에러 보정 코딩[도 1(11)]은 도 2의 소스 코딩 블럭(20)으로 간략하게 된다. 소스 코딩은 팩스를 위한 아날로그 음성, 화상, 문서 또는 다른 형태의 정보를 전송을 위해 디지탈 비트 스트림으로 변환시키는 것을 포함하며, 아날로그 디지탈 변환, 리던던시를 제거하기 위한 데이타 압축 및 전송 신뢰도를 개선하기 위한 에러 보정 및/또는 검출 코딩을 포함할 수 있다.

소스 코딩의 출력은 +1 또는 -1의 시퀀스로서 정보 비트당 이러한 수 하나의 속도로 산술적으로 표시될 수 있다. 이는 도 1의 변조 파형 발생기(12)에 의해 생성된 것보다 훨씬 단순한 시퀀스이다. 일반적으로, 후자는 데이타 비트당 8 다중-비트 복소수를 생성하는데, 이는 스펙트럼 점유를 제약하기 위해 전송을 위한 디지탈 데이타 파형을 필터링하기 때문이다. 본 발명은 빔형성 네트워크가 선형 동작을 수행하고, 변조 파형 발생은 선형 동작이고, 그러므로 그 순서는 반전될 수 있다는 원리에 의존한다. 본 발명에 따르면, 변조 파형 발생은 빔형성 이후에 수행되므로, 빔형성기의 앞에서 정보 비트당 하나의 단일 비트로부터 수개의 다중 비트 값으로 확산되는 것을 방지한다. 그러므로, 빔형성기는 일반적으로 1/8의 속도로 동작을 수행해야 한다. 승산 대신에, 단지 빔형성기는 연합된 미리 정해진 빔형성 계수의 N번 가산 또는 감산(입력 비트가 +1 또는 -1에 따라)을 수행한다. 예를 들어, 신호 i의 소망의 전송 방향을 위한 빔형성 계수들은 c1i, c2i, c3i...cmi이고, 신호들 i=1, 2, 3, 4,....n에 대한 비트들은 +1, -1, +1, +1, .....+1이고, 그때, 빔형성네트워크는 다음 식을 계산해야 한다.:

방정식 집합 1

어레이 소자1 에 대한 c11-c12+c13+c14........+c1n

어레이 소자 2 에 대한 c21-c22+c23+c24.......+c2n

등등

조합들을 형성하는 +/- 신호 패턴은 입력에서 데이타 비트 극성들에 대응한다. 만약 각각의 cik가 일반적으로 복소수라면, 상기 방정식은 도 1 의 4nm 승산-누산과 비교되는 2nm 가산 또는 감산을 나타낸다. 이는 또한 전형적으로 1/8 속도, 전체적으로 16분의 일로 수행되면 된다. 이것은 8DSP에서 0.5DSP로 감소된 음성 채널당 알맞은 비용으로 전환한다.

큰 저장이 미리 계산된 탐색 테이블을 사용하여 얼마나 많이 감축될 수 있는지에 대해 설명하기 전에, 지금 빔형성기 후에 배치되는 변조 파형 발생기(22)의 기능이 설명될 것이다. 선형 변조가 사용될 때, 데이타 비트 파형들은 스펙트럼 점유를 포함하기 위해 필터되고 그런 다음 예를 들어 AM, PSK, QPSK, DQPSK, OQPSK 등을 사용하여 무선 주파수 반송파상에서 변조된다. 선형 변조들은 가변 위상뿐만아니라 가변 무선 주파수 진폭을 발생시키는 반면, 단지 위상측에서는 변조되는 일정 진폭 신호를 유지하기를 바랄때, FM, PM, FSK, MSK, GMSK, CPFSK, 등과 같은 비선형 복조들이 사용된다. 상수 포락선 전송기들이 보다 높은 효율로 동작할 수 있기 때문에, 후자는 디지탈 이동 전화에서와 같이 단일 정보 스트림을 전송하기에 바람직할 수 있다. 다수의 신호들을 전송하는 가동 위상 어레이에서, 각각의 소자들에 의해 전송된 혼합 신호들은 어김없이 가변 진폭과 위상이다. 따라서, 가변 진폭를 요구하는 스펙트럼적으로 더욱 효과적인 선형 변조 방법들을 사용하는 것은 불리함이 없다.

디지탈 정보를 위한 간단한 선형 변조 방법은 PSK이다. PSK는 필터링된 비트 스트림(bitstream)을 가진 무선 반송파의 효율적으로 이중 측대역 억제된 반송파폭 변조(DSBSC)이다. 도 3a는 공지된 평형 변조기(30a)와 함께 필터링된 PSK를 발생시키기 위해 사용된 파형들을 도시한다. 미필터링된 데이타 파형(32a)은 필터링된 파형(33a)을 발생하는 대역폭-한정 저역 통과 필터(31a)에 인가된다. 필터링된 파형은 변조된 파형(35a)을 발생시키기 위하여 평형 변조기(30a)내에서 무선 주파수 반송파(34)와 승산된다. 변조된 파형에서, RF 반송파는 원래 데이타 스트림에서 이진 '0'에 대응하여 필터링된 파형이 네가티브(negative)인 동안 위상은 180도 반전되었다. 현재 변조에 보다많이 사용되는 방법이 도3b에 도시된다. 데이타 비트 파형은 상부가 평평한 정방형파(32a) 대신에 + 또는 -신호의 일련의 펄스들로 고려된다. 이들 펄스들은 펄스 응답으로 알려진 특정한 방법으로 각각의 펄스에 응답하여 울리는 쇼크-여기(shock-excite) 필터(31b)에 인가된다. 필터가 선형이기 때문에, 출력 파형(33b)도 각각의 데이타 펄스에 의해 발생된 펄스 응답의 선형 중첩(데이타 비트의 신호에 따라 가산 또는 감산)이다. 그러므로, 이러한 파형은 변조된 무선파(35b)를 발생하기 위하여 평형 변조기(30b)를 사용하기 전에 RF 반송파(34)를 변조한다. 파형(33b 및 33a)들은 파형(35a 및 35b)들과 유사하다. 도 3a 및 3b들의시스템들은 필터 주파수 응답 (H(jw) 및 H' (jw)이의 관계가 있을 때 사실 동일하다.

여기에서, T는 데이타 비트 주기이다.

최근 이론은 펄스 응답 (H' (jw)들이 Sin(wT)/wT 인수를 포함하지 않도록 하는 것은 매우 바람직할 수 있다고 주장한다. 이점들은 오버-필터링을 통한 통신 효율의 감소없이 스펙트럼적으로 보다 더 포함하는 것이고, 보다 나은 변조 알고리즘들이 조합된 전송 필터, 전파 채널 및 수신 필터의 임펄스 응답에 따라 전송 처리를 수학적으로 보다 좋게 모델링하여 가능하다. 또한, 이러한 조합된 채널이 그것의 조합된 임펄스 응답이 피크로부터 떨어진 데이타 비트 주기의 배수들에서 제로-교차를 가진다는 의미의 나이퀴스트(Nyquist) 특성을 가진다면, 수신된 신호가 소망의 시점에 샘플링될 때, 인접값이 섞여서 손상됨없이, 즉, 인터심볼 간섭(ISI) 없이 데이타 비트 극성들을 발생시킬 것이다. 통상의 설계 기술은 최소한 이상적 전파 채널에 대해 전송 및 수신 필터들의 조합된 펄스 응답은 나이퀴스트임을 보장한다. 이때, 전체 나이퀴스트 응답의 임의로 동일한 할당은 각각 전송 및 수신 필터들에 이루어져서, 각각은 나이퀴스트 필터들의 주파수 응답의 제곱근들을 가진다고 가정된다. 전송기 필터는 루트 나이퀴스트(root-Nyquist)로 될 수 있지만, 실제로 수신기 IF 필터들은 덜 제어된다. 그럼에도 불구하고, 수신기에서 루트-나이퀴스트로부터 일탈은 전파 채널에 의해 유도된 선형 결함으로서 간단하게 모델화되고 공지된 타입의 등화기에 의해 보상될 수 있다.

유리한 수단은 루트-나이퀴스트 필터 또는 정말로 임의의 필터에 의해 필터링된 데이타 임펄스들의 변조 파형들을 수치적으로 생성하도록 존재한다. 설계 처리는 다음과 같다. 일단 소망의 나이퀴스트 필터 응답이 선택되면, 그것의 주파수 응답의 제곱근이 계산된다. 이때, 루트-나이퀴스트 필터의 임펄스·응답은 그것의 주파수 응답을 푸리에 변환(Fourier transforming)함으로써 계산될 수 있다. 임펄스 응답은 일반적으로 연속적인 파형이지만, 주파수 응답이 0이 아니고 아직 상당할 때 최대 주파수의 2배보다 많은 수의 샘플값에 의해 적절하게 표시될 수 있다. 실제로, 사용된 샘플 속도는 데이타 비트 속도의 배수로서 표현되고 가능한 한 간단하게 샘플들 파형을 평활하게 하기 위해 필요한 평활 필터를 만들도록 선택된다. 아날로그 소자들로 구성된 연속적인 시간 필터이어야 하는 이러한 필터가 컷-오프 주파수 내의 허용차들이 전체 응답에 영향을 주지 않도록 소망의 루트-나이퀴스트 응답보다 넓은 대역폭인 것이 바람직하고, 이는 정확한 디지탈적으로 발생된 루트-나이퀴스트 특성에 의해 지배되야 한다.

여과된 변조 파형들을 수치적으로 발생시키는 기법이 도 4에 도시된다. 데이타 비트들은 시프트 레지스터 셀(40 ... 45)들 내로 기록되고 1, 2, 3, 4, 5, 또는 6 비트 주기만큼 지연된 비트들은 시프트 레지스터 상의 탭에서 디지탈 계산기(46)까지 이용된다. 각 시프트에 대해서, 디지탈 계산기는 다음과 같이 계산한다.

방정식 집합 2

여기서, F(t)는 피크값부터 떨어진 시간 "t"에서 소망의 필터의 임펄스 응답이고, T는 비트 주기이며, 상기 식은 비트 주기당 10개의 파형 샘플이 산출된 경우를 가정한다(즉, 도 4의 N1은 10과 같다). 비트당 8개의 샘플을 소망한다면, F(t)의 변수들이 0.1T 대신에 T/8의 간격으로 증분된다.

임펄스 응답(F) 및 상기의 식을 계산하는데 필요한 시간이 이미 알려져 있기 때문에, 상기의 공식에서 모두 60 개의 F 값이 탐색 테이블 또는 판독 전용 메모리에 미리 계산되어 기억될 수 있다. 데이타 비트 b1… b6이 묶어서 64개의 서로 다른 조합으로만 수 있기 때문에, 값(S0, …S9) 각각이 F값의 64개의 가능한 조합 중 하나만을 이용할 수 있고, 가능한 조합들이 S0에 대한 64개 값의 테이블에서 미리 계산되어 기억될 수 있으며, S1 … 등에 대해서도 각각 64개 값의 테이블에 미리 계산되어 기억될 수 있으므로, 총 640개의 값이 미리 계산되어 기억될 수 있다. 이것은 현행 표준를 따르는 비교적 소형 판독 전용 메모리(ROM)로, 시프트 레지스터(40, …45)에 의해서 어드레스되는 디지탈 계산기(46)를 ROM 테이블로 대체함으로써 전체적인 계산을 생략할 수 있다.

따라서, 디지탈 계산기(46)로부터의 출력은 데이타 비트당 N1 값의 데이타 스트림이다. 이것은 D/A 변환기(47)로 인가되어 대응되는 아날로그 샘플(48)의 시퀀스를 발생한다. 이 파형은 전송 스펙트럼 확산을 방지할 수 있도록 완만해야 하는 샘플들 사이의 불연속점을 갖는다. 그러나, 이 불연속점은 비트 속도의 N1 배인 샘플 속도를 갖는 비교적 높은 주파수에서 발생한다. 따라서, 이 불연속점은 상기 비트 속도의 수배일 때 컷오프되어, 우리가 정확하게 정의하고자 하는 비트속도 주위의 영역에서 주파수 응답에 영향을 미치지 않도록 주파수 응답을 갖는 연속 시간 필터(49)에 의해서 필터링되어 제거될 수 있다. 필터(49)가 루트-나이퀴스트 응답 전체에 갖는 임의의 미소 잔류 효과는 앞에서 정의된 F 계수를 미리 계산함으로써 수치적으로 계산할수 있다. 이 F 계수는 예를 들어 소망의 루트-나이퀴스트 필터의 임펄스 응답과 필터(49)의 근사한 역수의 곱으로부터 계산될 수 있다.

블록(51, …54)에 의해서 도시된 유리한 대안 기술은 본 발명에서 참조하고있는 미합중국 특허 출원 07/967,027호 및 미합중국 특허 출원 08/305,702호에 개시되어 있다.

디지탈 계산기(46)에 의해서 생성된 비트당 N1 표본들은 디지탈 보간기(51)를 사용하여 원시 샘플들 사이에 여분의 샘플들을 채워서 연속된 파형으로 제1 단계 변화를 갖는다. 이것은 예를 들어 삽입된 샘플들의 값을 추정하기 위해서 원래 샘플들 사이를 간단히 직선으로 나타내는 간단한 선형 보간기가 될 수 있다. 보간 속도에서 샘플들은 높은 비트 속도를 갖는 시그마-델타 변환기(52)로 공급되고, 이는 보다 높은 비트 속도를 갖는 스트림에 1과 0의 비로서 파형을 나타낸다. 이 비트 스트림의 역이 또한 인버터(54)에 의해서 형성되고 이 스트림과 그 역은 평형(푸시-풀) 연속 시간 필터 장치(53)로 인가되어 소망의 연속 파형을 발생시킨다. 대안적인 장치(51, …54)의 한가지 장점은 D/A 변환기(47)를 제거할 수 있다는 것이고, 다른 장점들은 상술된 애플리케이션과 관련해서 설명된다.

도 4와 유사한 변형된 장치가 변조를 구현하는데 이용될 수 있다. 도 4에서와 같이 포스트 빔형성 변조기(post beamforming modulator)의 입력량이 조합 빔형성 동작에 의해서 다중 비트 복소수값으로 변환되며 더이상 단일 비트값을 갖지 않기 때문에 변조가 요구된다.

도 5는 변조된 파형 발생기를 도시한다. 빔 형성기(21)의 한 출력으로부터 복소수 스트림의 실수부로 구성되는 샘플 스트림은 소망의 전송 필터링의 임펄스 응답의 길이에 대응하는 일련의 메모리(60, …, 61, 62)에서 지연된다. 컨볼버(63)는 b1, …, b6를 지연 소자로부터의 다중 비트 입력값으로 대입하여 수학식 2 를계산함으로써 지연 소자(60, … 61, 62)로 시프트된 입력 샘플당 N1개의 출력 펄스를 형성한다. 이것은 b1, …, b6이 더이상 +/-1이 아닐 때 전체 승산과 관련이 있다. 그러나, 필터링 동작을 수행하는데 필요한 승산 수는 빔형성을 수행하는데 필요한 수보다 훨씬 작다. 따라서, 변조 필터링 복잡성을 댓가로 빔형성을 간단하게 하는 장점이 있다. 컨볼버(66)는 컨볼버(63)와 동일하고 빔형성기(21)의 출력으로부터 복소수 스트림의 허수부를 처리한다. 디지탈 설계 분야의 통상을 지식을 가진자들은 실수부와 허수부 동작 사이에 단일 컨볼버를 시분할하여 보다 간략화할 수 있다는 것을 인식할 수 있다. 컨볼버(63 및 66)에서 행해진 승산은 또한 빔형성기(21)에서 행해지는 승산과는 달리 일정한 상수를 갖고 있으므로 빔이 계수를 변화시켜서 동적으로 조정된다. 따라서, 디지탈 하드웨어의 간단한 부품들은 가변량을 가진 행렬의 승산보다 일정한 상수와 관련되어 수행되도록 구성될 수 있다.

컨볼버(63 및 66)로부터의 출력값은 원래 데이타 비트 주기당 N1개의 샘플을 갖는 증가된 샘플 속도의 복소수 스트림을 포함한다. 이 샘플들은 상술된 보간 및 시스마-델타 기술에 의해서 변환기(67 및 68)와 평형 필터(69 및 70)를 사용하여, 무선파를 변조하기 위해서 아날로그 파형으로 변환된다. 평형 I,Q 파형은 무선 반송파 주파수에서 코사인과 사인 파형과 함께 평형 I.Q 변조기(71, 72 및 72)에 인가되어 위상 어레이 소자(phased array element; 도시 생략)에 의해서 전송 신호를 얻을 수 있다.

이제, 입력값이 단지 +1 또는 -1(이진 1 과 0)일 때 가능한 빔형성 네트워크(21)의 간략화를 설명할 것이다. 수학식 1은 수행되는 계산을 설명한다.이 식은 사실상 정해진 부호 대신에, 수학식 2에서와 같이, 데이타 비트 극성에 따라서 +/-1에 의한 승산으로 표현된다는 점에서 수학식 2와 동일하다. 따라서, 어레이 소자(1)의 필터링되지 않은 신호의 표현식을 다음과 같다.

어레이 소자(1)에 대해서, E1 = b1·c11 + b2·c12 + b3·c13 + b4·c14 + . . . + bn·c1n

예를 들면, 8개의 비트 b1, …8b와 관련된 각 항의 부분 집합은 8개의 비트가 256개의 서로 다른 조합을 갖으며 적어도 많은 수의 샘플 산출에 대해서 계수가 일정하므로 이 예에서 256개의 가능한 값으로 나타낼 수 있다. 그러므로, b1·c11 +b2·c12+ b3·c13+b4·c14+b5·c15+b6·c16+b7·c17+b8·c18의 256개의 모든 가능값은 사전 계산(precomputing)되어 테이블 T(b1, b2, b3 ... b8) 내에 저장될 수 있는데, 이 테이블은 8비트 어드레스 b1, b2, b3 ... b8로 어드레싱함으로써 검색될 수 있다. 65536-워드 반도체 메모리는 현재의 기술에서 단일 저비용 소자이므로, 16비트 조합도 사전 계산되고 저장될 수 있다. 이러한 테이블을 사전 계산하는 매우 효과적인 수단은 소위 그레이 코드 카운팅 순서(Grey-code counting order)로 한 번에 한 비트만을 변화시킴으로써 모든 16비트 패턴을 조사하는 것이다. 계산된 각각의 연속적인 값들은 이전의 값에 변화된 비트와 연관된 c-계수의 값의 2배를 가산 또는 감산한 것, 계산된 값마다 단지 한번의 가산/감산 작업과 동일하다.

유사한 테이블이 비트들 17 ... 32; 33 ... 48 등에 대해 계산될 수 있다. 최종적으로, 이러한 테이블들을 사용하여, E1은 다음과 같이 계산된다.

그러므로, 필요한 가산수는 16분의 일로 상기 방식으로 감소되었다. 테이블들의 출력의 가산은 이들을 도 6에 도시된 바와 같이 이진 트리 구조 및 직렬 산술 가산기를 사용하여 쌍으로 조합시킴으로써 수행될 수 있다.

16개의 데이타 비트들 b1 ... b16의 그룹은 사전 계산된 RAM 테이블(80)에 어드레스로서 사용된다. 8비트 실수 및 8비트 허수값이 획득된다. 유사한 사전 계산 부분 합계가 RAM 테이블(81)로부터 획득된다. 실수 및 허수값들은 이 값들의 비트를 산술 가산기(87, 88)에 직렬로 인가하기 위해 병렬-직렬 컨버터들(83, 84, 85, 및 86)에 의해 직렬화된다. 합계 R1+R2, I1+I2는 가산기들(87, 88)로부터 직렬 디지탈 값으로서 실현되어 최종 단(89 및 90)이 E1의 계산을 완료할 때까지 테이퍼링 가산기 트리(tapering adder tree) 내의 추가 합계와 차례로 조합된다. 본 명세서에 참조로서 포함된 미국 특허 출원 제07/735,805호의 고속 월시 변환(Fast Walsh Transforms) 계산에 대해 개시된 것처럼, 다수값의 가산을 위한 직렬 연산의 장점은 집적 회로 기술을 사용한 간단한 구현과, 스루풋 지연(throughput delay)이 존재하지 않는 것에 있다.

코딩된 음성에 대해 처음에 언급된 채널당 데이타 속도가 10KB/S 근방에 있었다는 것을 상기하면, 도 6에 도시된 네트워크는 100μS마다 하나의 출력값을 계산하는 것만이 필요하다. 이는 훨씬 더 고속, 예를 들어 초당 10메가 워드가 가능한 메모리 테이블들을 억세싱하는 데에는 극단적으로 느린 속도이다. 가용 초과 속도를 이용하는 한 가지 방법은 1024의 음성 비트 스트림이 10MB/S 비트스트림으로 시간 다중화되는 TDMA 시스템에 대한 도 6을 사용하는 것이다. 그러므로, 네트워크가 처리하는 신호수는 1024N이다. 만일 계수 테이블이 매 타임슬롯마다 동일하다면, N TDMA 신호는 모든 타임슬롯에 대해 동일한 방향 세트에서 방사된다. 매타임슬롯마다 방향을 변경시킬 수 있는 다른 구조들이 개시될 것이다.

예를 들어, 512 위상 어레이 소자를 사용한 256 빔 시스템이 각각의 어레이 소자 신호를 형성하기 위한 16개의 65k워드 메모리, 즉 16x512 = 8192 메모리 칩을 사용하여 도 6에 따라 구성될 수 있다. 그러나, 이는 TDMA 프레임의 1024개의 타임슬롯 각각에서 256개의 신호를 취급할 수 있으므로, 용량은 262,144의 음성 채널이며 음성 채널당 복잡도는 8192/262144 = 음성 채널당 RAM 칩의 1/32이다. 이는 매우 높은 용량의 통신 시스템을 위한 대규모 위상 어레이 통신 시스템을 구성하는데 대한 경제적인 가능성을 나타낸다.

도 6에서 가용 초과 메모리 속도를 사용하는 다른 방법은 도 7에 도시되어 있다. 다이나믹 RAM 칩 크기는 컴퓨터 시장의 상업적인 경쟁에 의해 커지고 있다. 16메가비트 DRAM이 현재의 상용 제품이다. 도 7에서 2²⁰16비트 워드로서 구성되어 20개의 어드레스핀과 16개의 데이타 핀을 갖는 16메가비트 DRAM이 이용 가능하다고 가정된다. DRAM(100)은 16개의 어레이 소자에 대한 신호들 b1 ... b16의 사전 계산 조합을 저장하는 데 사용된다. 사전 계산된 값들은 8개의 연속적인 워드들 중한 비트, 예를 들어 최하위 비트를 점유하는 직렬값으로서 저장되어 8비트의 실수부를 나타내고 다음의 8개의 연속적인 워드들 중 한 비트는 8비트의 허수부를 나타낸다. 이러한 워드들의 또다른 비트(예를 들어 2번째 최하위 비트)는 어레이 소자(2)를위한 유사 정보를 저장하는 등이다. 그러므로, 각각의 16비트 워드는 16개의 어레이 소자들에 대한 실수 또는 허수값 중 하나의 비트를 포함한다. 실수 또는 허수부가 R/I 어드레스 라인에 의해 선택되는 동안 8비트 실수값중 한 비트는 3개의 "비트 어드레스" 라인에 의해 어드레싱된다. 이러한 어드레스 라인을 사용함으로써, 8비트 실수값이 직렬로 출력되고 8비트 허수값이 뒤따른다. 이러한 방식으로 직렬값들은 도 6의 병렬-직렬 변환기들(83 - 86)을 사용하지 않으면서 16개의 어레이 소자들에 대해 동시에 획득된다. 그러므로, DRAM들(100, 101)은 도 6에서 보다 16배 빠르게, 즉 코팅된 음성 비트 속도의 16배 또는 160킬로워드/초 정도로 어드레싱된다. 이는 여전히 DRAM의 속도 범위 내에 있다.

직렬화된 부분 합계의 대응 쌍이 DRAM 쌍, 예를 들어 DRAM(100 및 101)로부터 추출되고 직렬 가산기(102)에서 조합된다. 가산기(102)의 직렬 출력은 가산기(103) 등에서와 유사한 출력과 추가 조합되고 이진 트리를 통해 가산기(104)로부터의 최종 출력까지 계속된다.

모든 8비트의 실수값들이 가산되었을 때, 가산 트리(102, 103 ... 104)는 상기 값들의 부호인 최종 비트 극성에서 정지되고, 클럭은 합계 출력의 최상위 비트를 형성하는 캐리 전달을 통해 클러킹하도록 가산기 트리에 계속 인가된다. 이러한 시간 동안에, 허수값들은 DRAM들(100, 101)로부터 클러킹 아웃되어 허수부에 대한 제2 가산 트리(도시 생략)에서 가산된다.

도 7에 따라 구성된 256개의 신호 입력과 512개의 어레이 소자들의 시스템은 16 DRAM 칩 + 직렬 가산기 트리를 사용하여 16개의 어레이 소자에 대한 신호를 형성하므로, 32개의 이러한 구조들은 512개의 모든 소자, 즉 512개의 DRAM 칩 전체에 대해 요구된다. 이는 음성 채널당 2개의 DRAM 칩의 복잡도를 나타내지만, 이들은 결코 최대 속도에서 사용되지는 않는다. 어드레싱 속도는 64배로 160 킬로헤르쯔로부터 10메가헤르쯔로 증가될 수 있으므로, 64개의 타임슬롯에 대한 구조의 재사용을 가능하게 하여, 이전에서와 같이 64x256 음성 채널 용량과 음성 채널당 DRAM 의 1/32의 복잡도를 제공한다. 그러나, RAM 칩은 도 6의 1메가비트 칩에 비해 훨씬 더 크게, 즉 16메가비트 칩이 된다. 이는 도 6의 병렬-직렬 변환기의 제거를 가능하게 하지만, 이는 경제적인 트레이드 오프(trade-off)가 될 수도 또는 되지않을 수도 있다. 도 7에 대한 512개의 칩의 패키징 비용과 동일한 비용을 가지고 도 6의 8192개의 칩들을 설치하기 위해서는 인쇄 회로 기판의 수와 전체 면적과 같은 다수의 요인이 이러한 트레이드 오프에 영향을 미친다. 상기 트레이드 오프는 또한 광대역, 즉 1024 타임슬롯 TDMA 시스템을 소망하는지 타임슬롯이 거의 없는 협대역 TDMA를 소망하는지에 의존적이다. 물론, 본 발명을 적용하는 디지탈 설계 기술에 숙련된 당업자라면 상이한 타임슬롯 대신에 상이한 반송 주파수 상에 빔을 형성하기 위한 빔형성 하드웨어를 시간 공유함으로써, 단일 세트의 10킬로비트 음성 신호를 취급하는 도 6에 이용 가능한 초과 속도의 장점을 취하는 것이 가능할 것이다. 이 경우, 형성된 빔 방향 세트는 TDMA 시스템의 모든 타임슬롯 상에 있으므로, 이들은 도 6의 하드웨어를 사용하는 모든 반송 주파수에서 동일하다. 그러나, 이것은 서로 다른 타임슬롯 또는 반송 주파수 마다 서로 다른 방향으로 지향하는 빔 세트를 형성하는 데에 더 바람직할 수 있다. 이러한 간극 빔(interstitial beams)을 사용하는 기술이 미국 특허 출원 제08/179,953호에 개시되어 있으며, 본 명세서 상에 그 내용이 참조로서 포함된다. 도 8은 서로 다른 "채널" 마다 서로 다른 빔 방향 세트를 형성하기 위해 본 발명을 적용한 것을 도시하며, 이 때 채널은 주파수, 타임슬롯 또는 소정의 조합일 수 있다. 도 6에서 RAM(80)에 상당하는 부분만을 변형시킨 것을 도 8에 도시하며, 그 변형 방법은 당업자들에게 자명할 것이다.

1 메가워드(megaword)x 16 비트 DRAM(110)은 16 데이타 비트(16384 조합) 및 서로 다른 16 통신 채널에 대한 부분 합(partial sums)을 포함한다. 채널은 잔여 4 어드레스 라인에 의해 선택된다. 나머지 구조는 도 6과 같다. 16 슬롯 TDMA 시스템에서, 특정 타임슬롯에서의 전송을 위한 모든 신호의 제1 비트는 입력(b1∼b16) 및 기타의 다른 RAM에 인가되는 반면, 타임슬롯 0 (이진 0000)은 모든 RAM의 나머지 네 어드레스 비트에 인가된다. 이어서, 타임슬롯의 끝까지 채널 선택 비트를 0000으로 유지하면서 연속적인 데이타 비트가 인가된다. 이어서, 채널 선택 비트가 0001로 변하면서 제2 타임슬롯에 전송될 제1 데이타 비트가 인가되는 식으로, 시퀀스가 반복되는 채널 1111까지 채널 선택 비트가 변화된다. 256 빔의 경우, 512 소자 어레이, 8192 DRAM 칩이 사용되어 16 타임슬롯에 의해 시분할된다. 이로써, 타임슬롯마다 빔 방향을 변화시키기 위해 음성 채널 당 2 개의 DRAM 칩으로 복잡성이 증가된다. 그러나, 가용 속도는 16 타임슬롯만을 사용하는 경우에 이용되는 속도 아래이다. 만일 RAM 속도 성능을 더욱 활용하기 위해 타임슬롯의 수를 증가시키면, 서로 다른 16 개의 빔 방향 세트만을 이용할 수 있으므로, 16 메가비트 이상 RAM 사이즈를 증가시키거나 일부 타임슬롯이 동일한 빔 방향 세트를 사용하도록 허용할필요가 있다. 그러나, 이것은 빔 중심으로부터 빔 -4dB 반경의 25% 외측에 위치된 통신국과의 통신용으로 각각의 빔을 사용하는 미국 특허 출원 제 08/179,953호의 목적을 달성하기에 충분하다.

도 9는, 본 발명의 빔 형성 장치가 서로 다른 주파수 채널간에서, 즉 FDMA 시스템의 경우 시분할될 수 있는 방법을 예시한다. 빔 형성기(120)는, 채널 1에 대해 채널 번호 어드레스 비트를 120으로 설정함으로써 결정된, 무선 채널 주파수 1 상에 형성된 한 세트의 빔을 전송하기 위해 연속적으로 신호 데이타 비트(121)(b1, b2, …, bn)를 수신한다. 디지탈형 안테나 소자 신호는 빔 형성기로부터 채널 1을 위한 한 세트의 래치로 출력되며, 제어부(127)는 스트로브 신호를 토글링하여 래치로 하여금 이들 값을 저장하게 한다. 도 9는 채널 1의 소자 1에 대한 래치(125)만을 도시한다. 채널 1 신호용 소자 2, 3, 4에 대한 래치(도시 생략)도 있다. 이어서, 제어부는 채널 번호를 2로 설정하고 채널 2 상의 제2 빔 방향 세트의 전송용 제2 비트 세트(122)가 빔 형성기(120)에 제공된다. 채널 2의 출력은 채널 2에 대한 제2 래치 세트에 래치되며, 소자 1에 대한 래치(124)만을 도시한다. 이러한 방식으로 모든 채널 주파수를 순환한 후, 제어부는 채널 1을 위한 다음 샘플을 연산하도록 복귀하기는 계속한다. 이러한 래치(125)는 연속적인 채널 1 값으로 설정되며, 그 후 도 5에 예시한 바와 같은 변조 파형 발생기(125)를 사용하여 필터링되어야 한다. 이어서, 필터링된 I, Q 변조값은 변환기(128)에서 D/A 변환되며 I, Q 또는 직교 변조기(129)를 사용하여 무선 채널 주파수 1 상에서 변조된다. 제2 필터형 파형 발생기(126) 및 D/A 변환기(131) 및 변조기(132)는 소자 1에 대한 채널 2 신호를 다룬다. 이어서, 연속적인 채널 주파수에 대한 참조부호(129, 132) 등의 출력이 가산되어 소자 1로부터의 전송용 합성 신호를 형성하며, 유사한 장치 세트 s는 소자 2, …, M에 대한 대응 신호를 형성한다.

변조 파형 발생기(125, 126)의 수를 감소시키기 위해 순수한 FDMA 시스템에 다수의 채널 및 안테나 소자를 갖추는 것이 바람직한데, 만일 그렇지 않으면 그 수는 주파수 채널의 수와 안테나 소자의 수의 적산치(product)와 동일할 것이다. 순수한 FDMA 시스템의 대역폭 및 각 채널의 비트 속도 및 샘플 속도는, 도 5에 도시한 바와 같이, 디지탈 회로가 처리할 수 있는 것에 비해 훨씬 낮으므로, 채널간의 변조 파형 발생기를 시분할하는 것을 생각할 수도 있다. 적어도 도 5의 컨볼버(63)를 시분할하는 것이 가능한데, 각각의 채널에 대해 독립적인 레지스터 세트(60…62 및 64…65)를 제공함으로써 FIR 필터를 형성한다. 실제로, 래치(123)는 채널 19 소자 1에 대한 이러한 복합 레지스터의 제1단(64 및 60)이며, 래치(126)는 채널 2에 대한 제1 레지스터 뱅크이다. 이로써, 각각의 채널에 대한 래치/레지스터의 어레이를 제공함과 함께 컨볼버(63, 66)에 대한 입력으로서 하나의 채널과 연관된 모든 래치를 선택하는 수단을 제공함으로써, 채널간에 컨볼버를 공유할 수 있다. 이러한 레지스터의 어레이가 요구되는 경우에는, 당업자는 RAM 칩을 적절히 사용할 수 있음을 알 수 있을 것이다.

디지탈 기술을 사용함으로써, D/A 변환기 및 변조기의 수를 감소시킬 수 있다. 집적 회로 칩 상에 집적하기가 곤란한 이러한 다수의 아날로그 회로를 피하는 것이 바람직하다.

변조기의 기능은 각각의 채널 신호를 그 자신의 무선 주파수로 변환시키고 서로 다른 주파수 상의 신호들을 가산기에서 가산하는 것이다. 이러한 FDM(Frequency Division Multiplexing)은 고속 디지탈 기술에 의해 수행될 수도 있다. 그 일은 시간당 충분한 수의 샘플을 취하여 다음과 같은 합을 구하는 것이다:

이 식은 다음과 같이 바꾸어 쓸 수 있다:

여기서, dW는 라디안/초(radians/sec)의 채널 간격이며, n은 주파수 채널의 수보다 적다. 또 다른 방법으로서, 주파수의 수열 O, dW, 2dW, …, ndW는 다음과 같이 -ndW/2 및 +ndW/2 사이를 중심으로 하여 될 수도 있다:

여기서, L = n/2이고 n은 짝수라고 가정한다.

상기 식은 다음과 같이 쓸 수도 있다:

따라서 후자의 표현을 이용하여, 한 쌍의 채널 신호들의 합으로부터의 코사인 변조(I 변조) 및 차로부터의 사인 변조(Q 변조)를 형성함으로써, I/Q 변조기의 수는 반감될 수 있다. ISB(Independent Sideband Modulation)으로 알려진 이러한 기술은 한 신호는 중심에서 음의 방향으로 치우친 주파수 상에 배치시키고, 또 다른 신호는 그와 동일하지만 중심에서 양의 방향으로 치우친 주파수 상에 배치시킨다. 그러한 기술은 일반적으로 반송파 불균형, 코사인과 사인 간의 불완전 직교 등과 같은 변조기 내의 결함으로 인해 채널들 간의 불완전한 분리의 문제를 가진다. 이러한 결함들은 하나의 안테나 소자 채널과 다른 안테나 소자 채널 사이에 상관 관계를 갖지 않지만, 원하는 신호는 상관 관계를 가지기 때문에, 이러한 기술은 다중 소자 어레이 상황에서 훨씬 양호한 성능을 가진다. 따라서, 원하지 않는 신호들은 아무런 방향으로나 방사되는 경향이 있으며, 예를 들면 인공 위성 시스템 등에서 그러한 결함 에너지의 일부는 우주로 무해하게 방사되어 지구에 전혀 도달하지 못 한다.

LdW·t 등의 복소 지수의 편각은 t 값을 연속적으로 증가시키며 계산되고,모듈로-2π로 감소된다. 't' 값의 증분은 최소한 포함된 반송파 주파수 LdW의 나이퀴스트 샘플링을 포함해야만 한다. 이러한 샘플링 속도는 콘볼버(63 및 66)에 의해 생성된 신호 S1, S2 등에 대한 샘플링 속도보다 클 수 있으므로, 채널 신호의 업샘플링은 FDM 처리 내에서 발생해야만 한다.

상기의 표현들은 푸리에 변환으로 인식될 수 있다. 이산 푸리에 변환 또는 고속 푸리에 변환 등과 같이 푸리에 변환을 수학적으로 해결하는 방법은 여러 가지가 있다. 주파수 분할 다중화를 디지탈로 수행하는 모든 방법을 설명하는 것은 본 명세서의 범위를 벗어나며, 주파수 분할 다중화될 신호를 포함하는 제1의 채널 당 샘플 속도의 다수의 수치적 입력 시퀀스를 갖고 다중화된 신호를 나타내는 보다 높은 제2의 샘플 속도에서 수치적 출력을 생성하는 디지탈 FDM 장치를 구상하는 것으로 충분하다. 제1의 보다 낮은 샘플 속도는 채널마다 도 5의 업샘플링 콘볼버(63 및 66)와 같은 변조 파형 발생기에 의해 생성되는 것이며, 제2의 보다 높은 샘플 속도는 최소한 FDM 출력 내에 존재하는 최고 주파수에 대한 나이퀴스트 속도와 동일하다.

그 다음에, 어레이 소자 각각에 대한 복소수의 스트림을 포함하는 수치적 FDM 출력은 I 및 Q D/A 변환기 내에서 D/A 변환되며, 어레이 소자 당의 단일 직교 변조기로 공급된다. 디지탈 FDM 장치의 이용을 나타내는 장치가 도 10에 주어진다. 타이밍 및 제어 장치(127)는 전술한 원리에 따라 기능할 수 있는 시분할 빔 형성기(120)로의 비트 벡터 (b1 ...bn); (b(n+1) ... b2n) 등의 순차적인 제공을 제어한다. 비트 벡터 내의 각각의 비트들은 상이한 지향성 빔 및 주파수 채널을 사용하여 동시에 전송될 음성 채널 등의 통신 채널로부터의 하나의 비트를 나타낸다. 예를 들어, 각각의 n 주파수 채널이 N개의 상이한 방향 각각에서 상이한 통신에 대하여 재사용될 수 있는 경우에, 총 nN의 음성 채널이 동시에 전송될 수 있다. 전술한 비트 벡터들은 상기 음성 채널 각각으로부터 하나의 비트를 선택함으로써 형성된다.

빔 형성기는 주파수 1 상에서 전송될 처음의 N 채널로부터의 N 비트들을 결합시켜 M 어레이 소자의 출력 샘플을 얻는다. 각각의 샘플은 관련된 디지탈 FDM 장치(140)로 공급된다. 제1 어레이 소자에 대한 FDM 장치(140)만이 도 10에 도시된다. 그 다음에, 제어 장치(127)는 제2 비트 벡터가 빔 형성기(120)에 제공되도록 하고, 동시에 주파수 2의 채널 번호를 빔 형성기(120)의 채널 어드레스 입력에 접속시킨다. 이는 한 세트의 소자 신호들의 생성을 야기하며, 이것은 제2 비트 세트가 빔 방향의 제2 세트를 이용하여 제2 주파수 상으로 방사되게 할 것이다. 따라서, 적절한 채널 번호를 따라 비트 벡터들을 빔 형성기(120)에 순차적으로 제공하는 것은 각각의 안테나 어레이 소자에 대하여 신호들을 나타내는 관련 복소수 출력 샘플들의 순차적인 스트림이 상이한 무선 중심 주파수상으로 전송되게 한다. 모든 채널 번호들을 한 번씩 사용하는 계산의 한 사이클이 끝난 후, 디지탈 FDM 장치는 각각의 채널 번호에 대한 샘플들을 저장해 놓은 상태일 것이고, 각각의 상대적 채널 주파수로 번역될 샘플들을 나타내는 대응 FDM 출력 시퀀스를 계산할 것이다. 상대적 채널 주파수에 의해, 수 기가헤르츠 범위 내에 있을 수 있는 절대 채널 주파수가 제거되고, 수치적 샘플 스트림은 영인 중심 주파수 부근, 또는 디지탈 FDM 장치의 계산 속도와 양립 가능한 저주파수 부근의 합성 신호를 나타낸다. 그 다음에, FDM 샘플 스트림은 고속 D/A 변환기(141)로 전달되어, I 및 Q 변조 파형으로 변환되고, 소망의 무선 주파수 상에 변조된다. 적합한 중간 주파수로 우선 변환한 다음, 상향 변환기를 사용하여 최종 주파수로 변환하는 것도 물론 가능하다. 이러한 세부 사항들은 설계 선택의 문제일 뿐 본 발명의 기본은 아니다. 그 다음에, 변조된 최종의 주파수는 소망의 전송 전력 레벨로 증폭되어 어레이 소자들로 전달된다. 이러한 목적의 전력 증폭기는 안테나 어레이 소자에 집적될 수 있다.

본 명세서에 설명된 본 발명의 빔 형성기는 후자를 간단히 하기 위해, "변조 파형 발생" 및 "빔 형성"의 일반적인 동작 순서대로 스위칭한다. 단순화는 변조 파형 발생기 내에서 정상적으로 발생하는 샘플 속도 및 워드 길이의 확장에 의해 발생한다. 빔 형성 계산이 완결될 때까지 이러한 확장을 방지하는 것은 빔 형성 계산의 복잡성을 상당히 감소시키며, 미리 계산된 메모리 테이블의 사용을 가능하게 한다. 본 발명이 CDMA 시스템에 응용될 때, 빔 형성 전 샘플 속도의 확장을 방지하는 것의 장점은 더 명확해진다. CDMA 시스템에서, 상이한 신호들은 그들을 상이한 주파수 또는 동일 주파수 상의 상이한 타임 슬롯에 할당함으로써 통신하는 것이 아니라, 그들을 상이한 확산 시퀀스(spreading sequence)에 할당함으로써 통신한다. 낮은 비트 속도의 정보 스트림은 그 스펙트럼을 상당히 확산하기 위해 높은 비트 속도의 확산 시퀀스와 결합된다. 상이한 확산 시퀀스를 사용하는 수 개의 신호들이 시간 및 주파수 상에서 중첩되어 전송된다. 수신기는 공지의 확산 코드를 이용하여 원하는 신호를 역확산(despreading)하고, 따라서 신호를 협대역 신호로 재차 압축한다. 그러나 상이한 코드들을 가지는 다른 신호들은 역확산되지 않고, 필터를 이용하여 협대역의 원하는 신호와 쉽게 구별될 수 있는 광대역 신호에 잔존한다. 수 개의 상이한 CDMA 형태가 종래 기술에서 공지되어 있다. 동일한 주파수와 시간에서 동일한 셀에서 전송된 신호들은 그들간의 잔류 간섭없이 이론적으로 그들의 분리를 허용하는 직교 코드를 사용하거나, 약간의 잔류 간섭을 보이는 비직교 코드를 사용할 수 있다. 비직교 코드를 위한 특별한 수신기는 본 명세서에서 참조로서 사용되는 미국 특허 제5,151,919호 및 미국 특허 출원 제 07/739,446호에서 설명한 바와 같이 신호를 디코드하고 이 잔류 간섭을 제거할 수 있다. 서로 다른 셀에서 전송된 신호들은 안테나 시스템의 셀 대 셀 식별 또는 주파수/코드 재사용 패턴이 그들간의 간섭을 방지하고 있기 때문에 동일한 확산 코드를 재사용할 수 있다. 본 발명을 실용화 함으로써 주어진 주파수 또는 타입 슬롯에서 형성되는 빔 세트를 이러한 채널 재사용을 허용하도록 고안할 수 있다. 따라서, 본 발명이 그들의 할당된 빔 방향에 의해 서로 다른 신호를 식별하기 때문에, 모든 빔에 걸쳐서 동일한 CDMA 확산 코드를 사용할 수 있다.

CDMA 시스템에 사용된 도 1에 도시한 종래 기술의 시스템을 고려하면, 변조 파형 발생기(12)는 각 채널에 고속 확산 코드를 제공함으로써 신호 스펙트럼을 확산시켜, 이를 나타내는 데 필요한 초당 샘플의 수를 확장하는데, 예를 들면, 원래 10 킬로비트/초의 디지탈적으로 코드된 음성 신호는 확산 코드당 1 메가비트/초로 결합되어 1 메가샘플/초가 될 수 있다. 빔형성기(13)에 단 하나의 신호가 제공되든 또는 수 개의 부가적으로 중첩된 신호들이 제공되든지 간에, 이제 빔 형성기는 각입력에 대하여 1 메가샘플/초에서 동작해야 한다. 그러나, 본 발명을 이용하여, 변조 파형 발생기(22)를 빔형성기 다음에 배치하면, CDMA 코드 확산 또는 코드 분할 다중화(CDM)된다. 따라서, 빔형성기(21)는 감소된 샘플 속도에서 동작하고 단일-비트 입력량만을 사용한다.

CDMA 응용에서, 서로 다른 CDMA 코드 및 빔을 이용하여 전송하기 위한 비트 벡터는 도 10의 시분할 빔형성기(120)에 연속적으로 제공될 수 있다. 디지탈 FDM 장치(140)는 동일한 시간에 나타나는 빔 형성기(120)의 M 출력에 동일한 확산 코드를 사용하고 서로 다른 시간에 나타나는 출력에 서로 다른 확산 코드를 제공하는 CDM부로 대체된다. 빔형성기(120)의 각 출력으로부터의 연속 출력 n은 서로 다른 확산 코드를 이용하여 결합되어 D/A 변환기 및 변조기(141)에서 D/A로 변환되고 변조된 광대역 신호를 형성한다. 서로 다른 확산 코드들은 대략 동일한 방향으로 방사된 신호들을 식별하고, 왈시-하다마드(Walsh-Hadamard) 세트와 같은 직교 코드일 수 있다. 직교 확산 코드를 이용하여 서로 다른 신호들을 다중화하는 것은 승산이 필요없는 효율적인 알고리즘이 존재하는 왈시 변환을 수행하는 것으로서 당 기술에 통상의 지식을 가진자는 이해할 것이다. 이와 같은 코드 분할 다중화기는 복잡한 승산이 필요없는 고속 푸리에 변환에 관련된 디지탈 주파수 분할 다중화기보다 단순할 수 있다. 방금 설명한 CDM 구조에 의해 부과되는 제한은 서로 다른 방향에 사용되는 확산 코드가 동일하다는 것이다. 이는 빔형성기(21)의 최대 복잡성을 감소시킨다. 그러나, 최종 확산과 함께 빔 형성기(21) 앞에서 부분 확산이 발생하는 하이브리드 시스템을 구축하는 것이 가능하다. 예를 들면, 서로 다른 채널에 대한 디지탈적으로 코드된 비트 스트림은 서로 다른 빔을 위한 서로 다른 코드를 이용하여 적당량으로 확장될 수 있다. 예를 들면, 채널 1에 대한 b1은 b1, -b1, b1, -b1로, 채널 2에 대해서는 b2, b2, -b2, -b2로, b3에 대해서는 b3, -b3, b3, -b3의 4배의 비트 속도 스트림으로 확장될 수 있다. 이는 직교 확산 코드로서 인식할 수 있고, 따라서 서로 다른 그룹의 빔의 신호들이 직교성을 갖게된다. 4:1의 작은 비트 속도 확장은 4개의 직교 신호들의 그룹을 생성할 수만 있고, 방향 식별이 더욱 어려운 이웃한 빔들 사이에 직교성을 제공하는 것이 바람직하다. 큰 각도로 분리된 빔들은 서로 잘 간섭하지 않아서 직교일 필요가 없다. 비직교 코드가 인접한 빔들간의 방향 식별을 원조하는데 유용할 수 있다. 비직교 코드의 장점은 동일한 비트 속도 증가에 많은 수의 비직교 코드가 사용 가능하다는 것이다. 적당한 코드 세트가 본 명세서에 참조로서 포함되어 있는 미국 특허 출원 제 07/866,865 및 CIP(45-MR-819R)에 기술되어 있다. 이와 같은 비직교 코드를 사용하면 서로 다른 인접한 빔들간의 간섭이 수 개의 인접한 빔들내의 수 개의 신호들에 걸쳐서 평균화되어, 하나의 빔 내의 하나의 신호가 우세한 간섭자가 되지 않게 된다.

지금까지 설명한 빔형성기 및 변조 파형 발생기는, 임의의 형태의 선형 변조를 사용할 수 있지만, 특히 PSK 변조와 함께 사용하는 데에 대해서 관찰하였다. 선형 특성은 비형성과 변조 파형 발생의 순서를 서로 바꿀 수 있게 한다. QPSK 또는 오프셋 QPSK에 이러한 원리가 적용되는 방법의 예를 제공하겠다.

QPSK에서, 각 음성 신호로부터의 한 쌍의 비트중 한 비트는 코사인 무선 파형상에서 변조되고 다른 하나는 사인 파형상에서 변조된다. 이는 복소 변조의 실수부가 b1이되고 허수부가 b1'이 된다고함으로써 나타낼 수 있다. 이렇게 생성된 QPSK 심볼은 S1=b1 + jb1'으로서 표시할 수 있다.

서로 다른 방향으로 전송될 다른 채널로부터의 심볼 또한 S2=b2 +jb2', S3=b3+jb3' 등으로 표시할 수 있다.

따라서, 빔형성 네트워크에 제공된 심볼의 벡터는 다음과 같이 쓸수 있다.

빔형성기의 선형 특성으로 인해, 실수 비트 벡터와 허수 비트 벡터는 빔형성기를 독립적으로 통과된 후 허수부에 'j'를 가중시키고 더해진다.

예를 들면, 도 6의 빔형성기는 입력에 제공된 실수 비트 벡터와 함께 먼저 사용되어 소자 I 대하여 결과 R1+jI1 및 다른 소자에 대한 대응하는 결과를 얻을 수 있다. 그 다음, 허수 비트 벡터를 적용하여 결과 R1'+jI1'를 얻는다. 이것은 j로 가중되고 앞의 결과에 더해져 다음이 얻어진다:

앞의 결과들(실수 비트 벡터를 적용하여 얻어진 것)을 재순환 시프트 레지스터에 저장한 후에 허수 비트 벡터를 적용하여 얻은 새로운 결과를 직렬로 가산하여 R1-I1' 및 R1'+I1을 형성하는 데에 직렬 산술 가산기들이 사용될 수 있다. 워드 병렬 가산기들이 사용될 수도 있다. 그 다음, 복소수 결과가 도 5에 도시된 발생기와같은 파형 발생기에 공급될 수 있다. 대안적으로, 도 5의 회로가 빔 형성기(21)로부터 연속 생성된 샘플들의 가중된 가산을 이미 수행한 것을 인식한 경우에는, 실수 및 허수 비트 벡터를 교대로 범 형성기에 제공함으로써 얻은, 가중치 j를 가진 연속 샘플들의 가산은 -I'를 얻기 위해 부호 변환이 이루어지는 허수 비트 벡터의 허수부 I'와 교대로 실수 비트 벡터의 실수 결과 R을 지연 소자(60)에 공급하고, 실수부 R'와 교대로 허수값 I를 지연 소자(64)에 공급함으로써 이루어질 수 있다. 그 다음, 컨볼버들(63, 64)은 업생플링 속도로 한 세트의 QPSK 샘플을 얻기 위해 시프트되어 입력되는 2개의 복소수 값(R,I; R',I')마다 한 번씩 동작한다. 컨볼버(63)는 또한 I' 입력 값에 부호 변환된 가중치를 적용할 수 있으며, 따라서 지연 소자(60)로의 입력을 위해 -I' 값을 형성하는 것은 필요하지 않게 된다.

오프셋 QPSK 예는 더욱 간단하다. 오프셋 QPSK에 있어서는 짝수 비트가 Q 채널에 적용되고 홀수 비트가 I 채널에 적용되지만, I 채널 비트는 Q 채널 비트의 변화 사이에 변한다. 즉, 1 비트 기간 시프트된다. 임펄스 여기 변조를 고려할때, 도 11에 도시된 바와 같이, 홀수 비트에 대한 허수 임펄스의 인가와 교대로 짝수 비트를 위한 실수 임펄스가 변조 필터에 인가된다.

변조 파형 발생 및 빔 형성 순서의 교환 가능의 원리에 따르면, 위와 달리, 실수 및 허수 비트 임펄스가 빔 형성 네트워크의 입력에 인가된다. 전술한 바와 같이, 결과의 실수부가 허수부로 취해지고 부호 변환된 허수부가 실수부로 취해지는 경우에는 빔 형성 네트워크로의 허수 비트 벡터의 인가는 실수 벡터에 대한 것과 동일한 동작이다. 이를 위해 필요한 도 2의 변형례가 도 12에 도시되어 있다. 소스코딩(20) 및 빔 형성 네트워크(21)는 동일하며 동일한 비트 및 샘플 속도로 동작한다. 오프셋 QPSK에 대한 변형례는 스위치(160)를 추가한 것이다. 스위치는 짝수 비트에 대해 실수부 및 허수부를 직접 각각의 실수 및 허수 스위치 출력으로 스위칭하지만, 빔 형성기(21)에 제공된 홀수 비트에 대해서는 실수부 및 허수부는 교환되며, 실수 출력을 형성하도록 허수 입력에 대해 부호 반전이 이루어진다. 그 다음, 전술한 바의 변조 파형 생성기(22)에서 예컨대 FIR 필터를 사용하여 스위치(60)로부터의 복소수 출력이 필터링되고 업샘플링된다. 변조 파형 발생기(22)로부터의 필터링되고 업샘플링된 출력은 D/A 변환기 및 변조기(23)에서 복소 D/A 변환되고, 선택된 무선 채널 주파수로 변조된다. 따라서, 오프셋 QPSK가 도 2의 PSK 형태와 다른 유일한 차이점은 스위치(60)의 추가 외에 업샘플링 필터 대역폭이 동일한 데이타 속도에 대한 QPSK 변조의 감소된 대역폭으로 인하여 더 좁아질 수 있으며, 따라서 업샘플링 속도가 PSK 경우의 절반이 될 수 있다는 점이다. 따라서, 오프셋 QPSK는 빔 형성 네트워크(21)에 대한 변화를 필요로 하지 않고 업샘플링 필터(22)의 연산 수를 감소시킨다. 또한, 스위치 1(60)는 도 2의 변조 파형 발생기(22) 안으로 흡수될 수 있다는 것을 알 것이며, 이것은 선형 변조 PSK, QPSK 및 오프셋 QPSK 중 어느 것이라도 처리하도록 적응될 수 있다는 것은 위에서 설명되었다. DPSK, DQPSK 및 ODQPSK/DOQPSK와 같은 차동 변조도 또한 소스 코딩 유닛(20)에서 데이타를 먼저 차동 인코드함으로써 처리될 수 있다.

π/4-QPSK 또는 π/4-DQPSK으로 알려진 선형 변조의 (차동 변동치면에서) 다른 형태는 예컨대 미국 디지탈 셀룰러 표준 IS-54에서의 이동 통신에 응용될 수 있다. π/4-QPSK에서는, 실수부인 짝수 비트와 허수부인 홀수 비트를 포함하는 2 비트[4 요소(quaternary)] 심볼이 형성된다. 그러나, 연속적인 4 요소 심볼들은 위상이 45도 회전된다. 따라서, 짝수 번호의 4 요소 심볼들은 4개의 복소수 1+j, 1-j, -1+j 또는 -1-j 중 하나로서 나타나고, 홀수 번호의 심볼들은 4개의 수 또는중 하나로서 나타날 수 있다. 대안으로, 스케일링은 복소 벡터가 항상 단위 길이를 가져 아래의 값을 제공하도록 조절될 수 있다:

짝수 심볼에 대해,

홀수 심볼에 대해, 1, j, -1 또는 -j.

전술한 바와 같이, 짝수 비트 값은 단지 QPSK를 나타낸다. 홀수 값은 복소수 (1+j)/이 승산된 QPSK를 나타낸다. 따라서, 홀수 심볼에 대한 (1+j)/의 승산에 의해 표현된 45도의 복소 회전을 변조 파형 발생기의 입력에 더하는 것과 함께 QPSK에 대해 설명된 빔 형성기의 형태를 사용함으로써, 본 발명은 또한 π/4-QPSK 및 π/4-DQPSK를 처리하는 데 적합하게 될 수 있다.

빔 형성 네트워크가 단일 비트량에 관해서만 동작하도록 변조 파형 발생 동작과 빔 형성 동작을 서로 바꾸는 본 발명의 실시를 통해 전송 안테나 어레이용의 빔 형성 네트워크가 간단한 방식으로 구성될 수 있다는 것을 전술하였다. 이것은 PSK, QPSK, DQPSK, ODQPSK, π/4-QPSK, π/4-DQPSK 및 직교 및 비직교 CDMA 파형을 포함하는 광범위한 선형 변조를 이용하는 것과 양립될 수 있다는 것이 설명되었다. 본 발명의 이용과 양립할 수 있는 변조 파형의 다른 변형들이 당업자에 의해 발견될 수 있으며, 이러한 모든 것들의 사용은 청구 범위에 정의된 바와 같은 본 발명의 사상 및 영역 안에 있는 것으로 간주된다.

또한, 발명적인 빔 형성기에 사용된 기술의 일부를 전송 대신 수신을 위해 적응시킬 수 있다. 수신에 있어서는 다수의 수신 안테나 소자가 일반적으로 다수 비트량인 신호 및 잡음 파형을 수신한다. 그러나, 신호 대 잡음비를 1보다 크게하는 데에 어레이 이득에 의존하는 대형 어레이에서는 종종, 개별 소자의 신호 대 잡음비가 1보다 작은 경우가 있다. 신호 대 잡음의 비가 1이하이고, 모든 어레이의 소자들이 동일하면 종래의 기술에서 알려진 바와 같이, 수신된 신호의 성분은 동일한 진폭이므로, 각 어레이 소자를 제어하여 하드리미팅 수신기 채널을 사용함으로써 진폭의 정보를 폐기하는 것이 가능하다. 하드리미팅 채널은 2 레벨의 신호만을 리미팅 If 증폭기의 출력에서 발생시킨다. 따라서, 이러한 신호는 단일 비트량으로 처리되어 상술한 특징적인 빔 형성기에 의해서 처리될 수 있다. 하드리미팅 IF 신호들은 신호의 대역폭 보다 큰 샘플링 주파수를 사용하여 그들의 순시 극성을 플립 플롭으로 클록킹함으로써 샘플되는 것이 바람직하다. 따라서, IF의 제로 교차는 시간 또는 위상에 있어서 가장 가까운 클록 펄스로 양자화된다. 그러나, 이것이 비교적 개략적으로 위상 양자화 되었다고 해도, 소망의 신호가 빔형성 후에 상관성이 있게 되는데 반해 양자화 잡음은 서로 다른 어레이 소자 채널간에 상관성이 없으며 신호 대 양자화 잡음은 신호 대 열 잡음 비와 같이 향상된다. 도 13은 특징적인 빔 형성기에 하드리미팅 수신기 채널을 사용하는 것을 도시한 것이다.

안테나 소자(200)의 어레이는 신호외에 잡음을 수신한다. 각 안테나 신호는필터, 증폭, 선택적으로는 적절한 중간 주파수로 변환된 후에 수신기 채널(201)에서 하드리미팅된 후에 2 레벨 신호들로 된다. 이들 신호들은 하이와 로우 레벨 간의 이들의 천이의 정확한 타이밍에 정보를 포함한다. 디지탈 논리 회로들은 일반적으로 랜덤한 타이밍 천이를 갖는 논리 신호들을 결합하도록 잘 적응화되어 있지 못하므로, 천이들은 플립 플롭(203)에 의해 샘플링 클록의 규칙적인 순간에서만 발생되도록 억제된다. 그럼에도 불구하고, 샘플링 클럭 주파수는 한 사이클의 일부분의 천이 타이밍에서 변화를 기록할 정도로 높다. 각 소자 신호의 순시 위상이 포착되어 2 레벨의 디지탈 스트림(204)으로 양자화된다. 이들 스트림은 단일 비트로 입력량을 수용하는 상술한 빔 형성기를 사용하여 결합될 수 있다. 위상을 포착하는 다른 수단들이 사용될 수 있다. 예를 들면, 개략 위상 디지탈화기는 위상들을 단일 비트 양자화량인 대표적인 복소수 ±1±j를 발생시키는 4개의 값들 즉, +/- 45도 혹은 +/-135도 중 가장 가까운 값으로 분류해낼 수 있다. ±1들의 실수 벡터와 ±j들의 허수 벡터들로 이루어진 입력을 수용할 수 있는 빔 형성 네트워크에 대해서는 이미 상술되어 있으며, 이러한 신호들을 처리하는데에 사용될 수 있다.

양자화 잡음을 감소시키는 데에 있어서 그다지 큰 처리 이득을 보여주지 못하는 보다 작은 어레이와 같은 경우에는 오버리미팅 수신기 채널이 표시하는 상기한 개략 양자화를 사용하는 것이 바람직하지 못할 수 있다. 이러한 경우에 수신된 소자 신호들은 증폭, 필터링, 하향 변환 및 최종적으로 직교 복조하는 공지된 기술을 사용하는 직교 기저대역(I, Q 신호들)으로 하향 변환된 후에 양자화 잡음을 소망의 레벨로 감소시키기에 적합한 정확성으로 디지탈화된다. 복소수를 발생시키기위해서 무선 신호를 디지탈화하는 다른 방법은 본 명세서에 참고되는 미국 특허 제 5, 048, 059호에 개시된 로그폴라(LOGPOLAR) 방법이다. 이 로그폴라 방법은 순시 신호+잡음 진폭의 로그 및 순시 신호+ 잡음 위상에 관련된 디지탈화된 출력을 제공한다. 이들 값들은 빔 형성 네트워크에서의 처리를 위한 안티로그(antilog) 및 코사인/사인 탐색 테이블에 의해서 I, Q(직교좌표) 표시로 변환될 수 있다. 본 발명의 빔 형성 네트워크는 원칙적으로는 단일의 비트 양자량만을 처리하는데 유리한 것으로 상상되지만, 도 14도를 참조로 후술하게 될 다중 비트 직교좌표 복소 신호 표시를 처리하는 데에도 사용될 수 있다.

예들 들면, 수신된 신호들의 세트의 실수부를 나타낼 수 있는 다중 비트 값(b3, b2, b1, b0) (c3, c2, c1, c0)는 최하위 비트로부터 맨먼저 빔 형성 네트워크(300)에 직렬로 제공된다. 빔 형성기는 단일 비트 입력 b0 c0값들을 결합하여 다중 비트 출력 값 SOi = Cli·b0 + …… +Cni·c0을 생성하는데에 사용된다. 여기서, Cli는 빔/신호 번호 'i'에 대한 빔 형성 계수의 세트이다.

이제, 다음의 상위 비트 b1… c1이 빔 형성기에 제공되면, 출력은

Sli = Cli ·b1 + …… + Cni·cl 이 얻어진다.

유사한 방법으로, S2i 및 S3i가 순차적으로 얻어지는데, S2i = Cli·b2 + ……Cni·c2 및 S3i = Cli·b3 + ……Cni·c3

비트 b3, b2, b1, b0 및 c3, c2, c1, c0의 유효도(significance)는 8:4 :2: 1의 비의 관계이므로, 다중 비트값 8b3 + 4b2 + 2b1 + b0에 대한 빔형성 동작의 소망의 결과를 얻기위해서는 이들 비에 부분적인 결과들 S3i, S2i, S1i, S0i를 결합할 필요가 있을 뿐이다. 즉, Si = 8·S3i + 4·S2i + 2·S1i + S0i가 소망의 결과이다.

빔 형성기(300)가 병렬 워드 출력을 제공하는 경우에는, 연속적인 복소수 출력 S0i, S1i, S2i, S3i를 누산하는 복소 누산기를 사용하는 것이 필요할 뿐인데, 이 경우에는 각 누산후의 실수 및 허수 누산기가 이진 가중을 위해서 좌로 시프트된다. 이와 같이, 단일 비트값을 처리하기 위한 특징적인 빔형성기는 다중 비트값을 처리하는데에도 사용될 수 있다.

입력들이 복소수인 경우에는 복소 출력들이 가산되는 2개의 빔형성기가 사용되거나, 실수 및 허수 입력 비트 벡터를 교대로 처리하도록 동일한 빔 형성기가 사용될 수 있다. 예를 들면, 최하위 비트(실수)의 벡터가 먼저 빔 형성기에 제공되면, 출력 SOi = ROi + IOi가 얻어지고, 실수 및 허수 누산기에 각각 누산된다. 이어서, 허수의 최하위 비트의 벡터가 제공되면, ROi' 및 IOi가 얻어진다. 이것은 누산되기 전에 j만큼 가중되어야 하며, ROi'는 허수 누산기에 누산되고, IOi는 실수 누산기로부터 감산되는 것을 의미한다. 양 누산기들은 한곳에서 좌로 시프트되고, 공정은 제2의 LSB(허수)의 벡터가 뒤따르는 제2의 최하위 비트(실수)를 가지고 계속하고, 최종의 결과가 얻어질 때까지 계속된다. 빔형성 후에 적당한 지향 이득을 갖는 적당한 어레이 사이즈를 갖는 경우라 해도, 실수와 허수 입력의 유효 비트의 수는 크게할 필요가 없으며, 최량의 경우에 4 유효 비트면 충분하다. 이와 같이, 짧은 입력 워드 길이로 인하여 본 발명의 빔 형성기는 N×M 복소 승산을 방지할 수 있고, 사전 계산된 탐색 테이블을 요령있게 사용하여 나머지의 추가의 회수까지도실질적으로 감소시킬 수 있으며, 비용이나 복잡성을 감소시키는데 상당히 유리할 수 있다. 도 6에 도시된 빔 형성기는 서로 다른 타임슬롯간, 혹은 채널 주파수간에서 시분할될 수 있으며, 고속 처리가 가능하고, 도 8에 그에 대한 변형예가 있듯이 주파수마다 혹은 타임슬롯마다 빔방향을 변경하는데에 사용될 수 있다. 이러한 모든 변형은 수신을 목적으로 하는 빔 형성과 관련한 청구의 범위의 영역내에 속하게 될것이다.

본 발명이 본 발명의 정신 혹은 본질적인 특징을 이탈하지 않고 다른 특정한 형태로 실시될 수 있음은 본 기술 분야의 숙련자에게 자명하게 될것이다. 따라서, 개시된 실시예들은 모든 면에서 제한적이 아닌 예시적인 관점으로 고려되어야 한다. 본 발명의 영역은 상술한 상세보다는 오히려 첨부된 청구범위에 의해서 표시되어 있으며, 그 의미 및 본 발명의 등가물의 범위에 속하는 모든 변형들이 첨부된 청구의 범위에 포함되도록 할 작정이다.

Claims

제1 수의 디지탈 정보 스트림을 제2수의 안테나 어레이 소자를 이용하여 전송하기 위한 디지탈 빔형성기에 있어서,

상기 정보 스트림 각각으로부터 하나의 정보 비트를 선택하고 이들을 어셈블링하여 실수 비트 벡터를 형성하고, 상기 정보 스트림으로부터 다른 정보. 비트를 선택하여 허수 비트 벡터를 형성하기 위한 선택 수단;

상기 실수 비트 벡터를 처리하여 상기 제2 수의 안테나 소자 각각에 대해서 제1 실수 및 제1 허수 디지탈 출력 워드를 구하고, 상기 허수 비트 벡터를 처리하여 대응하는 수의 제2 실수 및 제2 허수 출력 워드를 구하기 위한 디지탈 처리 수단; 및

각 안테나 소자에 대해서 그 관련 제1 실수 및 제2 허수 출력 워드를 결합하고, 그 관련 제1 허수 및 제2 실수 출력 워드를 결합하여 대응하는 다중 비트 QPSK 변조 심볼을 구하기 위한 결합 수단; 및

상기 안테나 소자 각각에 대해서 상기 QPSK 변조 심볼을 처리하여 대응하는 QPSK 변조 무선 파형을 구하기 위한 변조 파형 발생 수단

을 포함하는 것을 특징으로 하는 디지탈 빔형성기.
제1항에 있어서, 상기 변조 파형 발생 수단은 한 세트의 FIR 계수를 이용하는 FIR 필터링 수단을 포함하는 것을 특징으로 하는 디지탈 빔형성기.
제2항에 있어서, 상기 계수는 상기 QPSK 변조 심볼의 심볼 속도에 대한 나이퀴스트 필터의 제곱근을 형성하는 것을 특징으로 하는 디지탈 빔형성기.
제1 수의 디지탈 정보 스트림을 제2 수의 안테나 어레이 소자를 이용하여 전송하기 위한 디지탈 빔형성기에 있어서,

반복적인 순서로, 상기 정보 스트림 각각으로부터 동시에 하나의 정보 비트를 선택하고 이들을 어셈블링하여 실수 비트 벡터를 형성하고, 상기 정보 스트림으로부터 다른 정보 비트를 선택하여 허수 비트 벡터를 형성하기 위한 선택 수단;

상기 허수 비트 벡터와 교대로 상기 실수 비트 벡터를 반복적으로 처리하여 상기 제2 수의 안테나 소자 각각에 대해서 각 실수 비트 벡터에 관련된 제1 실수 및 제1 허수 디지탈 출력 워드를 구하고, 각 허수 비트 벡터에 관련된 대응하는 수의 제2 실수 및 제2 허수 출력 워드를 구하기 위한 디지탈 처리 수단; 및

상기 제2 허수 출력 워드와 교대하는 제1 실수 디지탈 출력 워드를 선택하여 실수 OQPSK 변조값의 스트림을 생성하고, 상기 제1 허수 출력 워드와 교대하는 제2 실수 디지탈 출력 워드를 교대로 선택하여 허수 OQPSK 변조값의 스트림을 생성하기 위한 스위칭 수단; 및

상기 안테나 소자 각각에 대해서 상기 실수 및 허수 DQPSK 변조값을 처리하여 대응하는 DQPSK 변조 무선 파형을 구하기 위한 변조 파형 발생 수단

을 포함하는 것을 특징으로 하는 디지탈 빔형성기.
제4항에 있어서, 상기 변조 파형 발생 수단은 한 세트의 FIR 계수를 이용하는 FIR 필터링 수단을 포함하는 것을 특징으로 하는 디지탈 빔형성기.
제5항에 있어서, 상기 계수는 상기 OQPSK 변조 심볼의 심볼 속도에 대한 나이퀴스트 필터의 제곱근을 형성하는 것을 특징으로 하는 디지탈 빔형성기.
제1항에 있어서, 상기 변조 파형 발생 수단은 디지탈-아날로그 변환을 포함하는 것을 특징으로 하는 디지탈 빔형성기.
제1항에 있어서, 상기 변조 파형 발생 수단은 직교 변조를 포함하는 것을 특징으로 하는 디지탈 빔형성기.
제7항에 있어서, 상기 디지탈-아날로그 변환은 고비트 속도 시그마-델타 변조를 포함하는 것을 특징으로 하는 디지탈 빔형성기.
제1항에 있어서, 상기 디지탈 처리 수단은 상기 입력 비트 벡터의 비트에 의해 결정된 산술 부호를 가진 소정 계수의 부분합의 사전 계산된 탐색 테이블을 저장하는 메모리 수단을 포함하는 것을 특징으로 하는 디지탈 빔형성기.
제10항에 있어서, 상기 부분합은 상기 비트 벡터의 상기 비트의 모든 조합에 대해 사전 계산되어 저장되는 것을 특징으로 하는 디지탈 빔형성기.
제10항에 있어서, 하나 이상의 상기 탐색 테이블의 출력들을 조합하는 디지탈 가산기를 더 포함하는 것을 특징으로 하는 디지탈 빔형성기.
제12항에 있어서, 상기 디지탈 가산기는 직렬 디지탈 가산기인 것을 특징으로 하는 디지탈 빔형성기.
제12항에 있어서, 상기 탐색 테이블값은 연속한 메모리 워드 어드레스에서 유효도가 증가하는 비트로 저장되고, 상기 워드의 상이한 비트들은 상기 사전 계산된 값들 중 몇개로부터 동일한 유효도의 비트를 나타내는 것을 특징으로 하는 디지탈 빔형성기.
제10항에 있어서, 상기 메모리 수단은 한 세트 이상의 상기 계수에 대해 계산된 값을 더 저장하는 것을 특징으로 하는 디지탈 빔형성기.
제15항에 있어서, 상기 메모리 어드레스 입력부에 채널 어드레스를 인가함으로써 상기 메모리로부터 소망의 세트의 계수에 대응하는 값을 선택하는 것을 특징으로 하는 디지탈 빔형성기.
제16항에 있어서, 상기 채널 어드레스는 TDMA 프레임의 타임 슬롯을 나타내는 것을 특징으로 하는 디지탈 빔형성기.
제16항에 있어서, 상기 채널 어드레스는 주파수 채널을 나타내는 것을 특징으로 하는 디지탈 빔형성기.
제1항에 있어서, 상기 디지탈 처리 수단은 채널 표시 신호를 수신하기 위한 입력부를 더 구비한 것을 특징으로 하는 디지탈 빔형성기.
제19항에 있어서, 상기 채널 표시 신호는 TDMA 프레임의 타임 슬롯을 나타내는 것을 특징으로 하는 디지탈 빔형성기.
제19항에 있어서, 상기 채널 표시 신호는 주파수 채널을 나타내는 것을 특징으로 하는 디지탈 빔형성기.
제4항에 있어서, 상기 변조 파형 발생 수단은 디지탈-아날로그 변환을 포함하는 것을 특징으로 하는 디지탈 빔형성기.
제4항에 있어서, 상기 변조 파형 발생 수단은 직교 변조를 포함하는 것을 특징으로 하는 디지탈 빔형성기.
제22항에 있어서, 상기 디지탈-아날로그 변환은 고비트 속도 시그마-델타 변조를 포함하는 것을 특징으로 하는 디지탈 빔형성기.
제4항에 있어서, 상기 디지탈 처리 수단은 상기 입력 비트 벡터의 비트에 의해 결정된 산술 부호를 가진 소정 계수의 부분합의 사전 계산된 탐색 테이블을 저장하는 메모리 수단을 포함하는 것을 특징으로 하는 디지탈 빔형성기.
제25항에 있어서, 상기 부분합은 상기 비트 벡터의 상기 비트의 모든 조합에 대해 사전 계산되어 저장되는 것을 특징으로 하는 디지탈 빔형성기.
제25항에 있어서, 하나 이상의 상기 탐색 테이블의 출력들을 조합하는 디지탈 가산기를 포함하는 것을 특징으로 하는 디지탈 빔형성기.
제27항에 있어서, 상기 디지탈 가산기는 직렬 디지탈 가산기인 것을 특징으로 하는 디지탈 빔형성기.
제29항에 있어서, 상기 탐색 테이블값은 연속한 메모리 워드 어드레스에서 유효도가 증가하는 비트로 저장되고, 상기 워드의 상이한 비트들은 상기 사전 계산된 값들 중 몇개로부터 동일한 유효도의 비트를 나타내는 것을 특징으로 하는 디지탈 빔형성기.
제25항에 있어서, 상기 메모리 수단은 한 세트 이상의 상기 계수에 대해 계산된 값을 더 저장하는 것을 특징으로 하는 디지탈 빔형성기.
제30항에 있어서, 상기 메모리 어드레스 입력부에 채널 어드레스를 인가함으로써 상기 메모리로부터 원하는 세트의 계수에 대응하는 값을 선택하는 것을 특징으로 하는 디지탈 빔형성기.
제31항에 있어서, 상기 채널 어드레스는 TDMA 프레임의 타임 슬롯을 나타내는 것을 특징으로 하는 디지탈 빔형성기.
제31항에 있어서, 상기 채널 어드레스는 주파수 채널을 나타내는 것을 특징으로 하는 디지탈 빔형성기.
제4항에 있어서, 상기 디지탈 처리 수단은 채널 표시 신호를 수신하기 위한 입력부를 더 구비한 것을 특징으로 하는 디지탈 빔형성기.
제34항에 있어서, 상기 채널 표시 신호는 TDMA 프레임의 타임 슬롯을 나타내는 것을 특징으로 하는 디지탈 빔형성기.
제34항에 있어서, 상기 채널 표시 신호는 주파수 채널을 나타내는 것을 특징으로 하는 디지탈 빔형성기.
제1 수의 정보 신호를 제2 수의 안테나 어레이 소자를 이용하여 수신하기 위한 디지탈 빔형성기에 있어서,

상기 안테나 소자 각각에 대해서, 필터링 수단, 증폭 수단 및 양자화 수단을 포함하여 2개의 양자화되고 증폭된 수신 신호를 실수 부호 비트와 허수 부호 비트로 생성하기 위한 수신기 수단;

상기 제2 수의 안테나 소자에 대응하는 수의 입력부를 포함하며, 상기 제1 수의 신호에 대응하는 수의 출력을 산출하는 디지탈 처리 수단;

상기 디지탈 처리 수단의 상기 입력부로의 동시 인가를 위한 상기 실수 부호 비트를 상기 허수 부호 비트와 교대로 선택하여 상기 디지탈 처리 수단의 출력 각각에 대해서 제2 실수 및 제2 허수값과 교대하는 제1 실수 및 제1 허수값을 구하기 위한 타이밍 수단; 및

상기 제1 실수값을 상기 제2 허수값과 결합하고 상기 제1 허수값을 상기 제1 실수값과 결합하여 상기 정보 신호 각각에 대해서 대응하는 복소 대표값을 구하기 위한 결합 수단

을 포함하는 것을 특징으로 하는 디지탈 빔형성기.
제1 수의 정보 신호를 제2 수의 안테나 어레이 소자를 이용하여 수신하기 위한 디지탈 빔형성기에 있어서,

상기 안테나 소자 각각에 대해서, 필터링 수단, 증폭 수단 및 복소 디지탈-아날로그 변환 수단을 포함하여 양자화된 실수 이진값과 양자화된 허수 이진값을 생성하기 위한 수신기 수단;

상기 제2 수의 안테나 소자에 대응하는 수의 입력부를 포함하며, 상기 제1 수의 신호에 대응하는 수의 출력을 산출하는 디지탈 처리 수단;

상기 디지탈 처리 수단의 상기 입력부로의 동시 인가를 위한 상기 실수값으로부터의 대응하는 유효도의 비트 선택을 상기 허수값으로부터의 대응하는 유효도의 비트 선택을 교대하여 상기 디지탈 처리 수단의 출력 각각에 대해서 제2 실수 및 제2 허수값과 교대하는 제1 실수 및 제1 허수값을 구하기 위한 타이밍 수단; 및

상기 선택된 비트 유효도를 고려하여 상기 제1 실수값과 상기 제2 허수값을 누산하여 실수 누산값을 얻고 마찬가지로 상기 제1 허수값과 상기 제1 실수값을 누산하여 허수 누산값을 얻고, 상기 실수 및 상기 누산값들은 상기 디지탈 처리 수단의 출력 각각에 대응하여 얻어져서 상기 정보 신호 각각의 복소 샘플을 나타내는 누산 수단

을 포함하는 것을 특징으로 하는 디지탈 빔형성기.