JP2000501907A

JP2000501907A - アンテナアレイのための変調とディジタルビーム形成を同時に行うための効率的な装置

Info

Publication number: JP2000501907A
Application number: JP9521263A
Authority: JP
Inventors: デント，ポール，ダブリュ．
Original assignee: Ericsson Inc
Current assignee: Ericsson Inc
Priority date: 1995-12-07
Filing date: 1996-11-12
Publication date: 2000-02-15
Anticipated expiration: 2016-11-12
Also published as: JP3879935B2; US6219375B1; US5909460A; WO1997021284A1; CA2239513A1; AU1157297A; CN1124706C; US6404821B1; EP0865692A1; CN1209234A; KR100433966B1; DE69619268D1; EP0865692B1; DE69619268T2; KR19990071995A; AU720057B2; BR9611699A

Abstract

(57)【要約】第２の数のアンテナアレイ素子を使用して第１の数のディジタル情報信号を送信するためのディジタルビーム形成ネットワークが開示されている。情報信号の各々から選択された１つの情報ビットをビットベクトルに組み立てるためのアセンブラーが使用される。ディジタルプロセッサはビットベクトルのための入力とアンテナ素子の第２の数に等しい数の出力を有し、ビットベクトルを処理する。最後に、第２の数の出力の各々に結合された変調波形発生器は、各アンテナ素子による送信をするための信号を発生する。

Description

【発明の詳細な説明】アンテナアレイのための変調とディジタルビーム形成を同時に行うための効率的な装置開示の分野本発明は、ディジタルビーム形成に関し、より詳細にはアンテナアレイのための変調とディジタルビーム形成を同時に行うための効率的な装置に関する。開示の背景公知の技術による電子的にステアリングされる指向性アンテナアレイは、ディジタルビーム形成として知られる技術を使用する。ディジタルビーム形成では送信すべき複数の信号波形Ｎを、必要であればアナログ−ディジタル（Ａ−Ｄ）コンバータを使って数値サンプルのシーケンスによって表示する。一般的にはディジタルビーム形成ネットワークとして知られる数値プロセッサの入力端に複素数のシーケンスを加える。ディジタルビーム形成ネットワークはドライブすべきアンテナアレイ内の素子数に対応するＭ個の数字出力シーケンスを計算する。この一般的な複素出力シーケンスは、例えば公知のタイプの直交変調器を使用する無線周波数搬送波を変調するためのディジタル−アナログ（Ｄ−Ａ）コンバータを使ってアナログ波形に変換される。変調された無線周波数波は送信するため、それぞれのアンテナ素子によって増幅される。このような従来のディジタルビーム形成ネットワークは入力信号の各時間サンプルごとにＭ個の出力の複素ベクトルを形成するよう、Ｎ個の入力の複素ベクトルとＭ×Ｎの複素マトリックスの係数との乗算を効果的に実行する。図１には、従来のディジタルビーム形成ネットワークが示されている。アナログ信号、例えばスピーチ信号とすることができる情報信号は、Ａ−Ｄコンバータ１０を使ってディジタル信号に変換される。Ａ−Ｄコンバータ１０からの出力信号は、例えば１６ビットのディジタル化されたサンプルの、毎秒８キロサンプルのＰＣＭ信号とすることができる。１２８キロビット／秒の総ビットレートは無線リンクを通してディジタル音声信号を送信するには過剰と考えられる。この結果、残留励起線形予測エンコーダ（ＲＥＬＰ）または他の公知の形態のうちの１つ、例えばサブバンド、ＣＥＬＰまたはＶＳＥＬＰとすることができるエンコーダ１１を使用して妥当な電話の質を維持しながら、毎秒８キロビットまたはそれ以下の値となるように音声ビットレートの大きな圧縮を行う。かかるエンコーダは音声信号から自然な冗長性をできるだけ多く除くので、受信される信号の質はビット誤りを受けやすくなる。従って、一部の冗長性を、よりインテリジェントな誤り訂正符号化の形態に置換することにより、再びビットレートを広げるのが一般的である。公知の変調技術のいずれか、例えばＰＳＫ、ＱＰＳＫ、オフセットＱＰＳＫ、π／４−ＤＱＰＳＫ、１６ＱＡＭ等を使って送信するために、無線波上に純粋データストリームを載せる。ＰＳＫでは二進の１または０であるかに応じて、送信するデータビットを無線搬送波を単に位相反転するだけである。位相の急激な反転は無線信号のスペクトル拡散と他の無線チャンネルとの潜在的な干渉を生じさせる。従って、従来の変調は「１」（＋１）と「０」（−１）との間の変化を丸めるためのディジタル波形のフィルタリングを行う。部分応答信号として知られる極端なケースでは、送信のための信号によって使用されるスペクトル量を減少するのにオーバーフィルタリングが使用される。スペクトル領域における所望する特性を得るのにフィルタリングが使用されるが、このフィルタリングは抵抗器、インダクタおよびコンデンサを使って構成できるようなスペクトル領域フィルタまたは時間サンプルを使用する時間領域における処理によって達成できる。原型の時間領域フィルタは巡回フィルタまたは有限インパルス応答（ＦＩＲ）フィルタとして知られている。他の従来の時間領域フィルタは無限インパルス応答フィルタ（ＩＩＲ）フィルタとして知られている。ＦＩＲフィルタはタップ付き遅延ラインを形成するよう、フィルタリングすべき信号を遅延するための１つ以上の遅延ステージを含む。信号が既にシーケンシャルな数値波形値状になっている時、かかるタップ付き遅延ラインはディジタルメモリデバイス内にサンプルを逐次記憶することによって形成できる。異なる値だけ遅延されたサンプルを重みづけし、加算することによってフィルタリング特性を形成する。ディジタル波形をフィルタリングするために使用されるかかるフィルタは、一般に入力データビットごとに数個の出力値を発生し、スペクトルを所望の形状に制御するのに重要な１−０への過渡時の形状を正しく表示する。これら値はもはや＋１または−１ではないが、これらの間の任意の値となる。従って、プリ変調フィルタリングは単一ビット情報値を複数のマルチデジット値に変える効果を有する。従来のビーム形成方法ではディジタルビーム形成器１３にフィルタリングされた多値変調波形が加えられる。このディジタルビーム形成器は変調された波形のＭ個の異なる複素数に重みづけされた組み合わせを形成し、この組み合わせが適当な無線周波数の搬送波に変調され、対応するアンテナアレイ素子に加えられると、その結果、別個の所望する方向に各変調された信号が放射される。ビーム形成器の一般的な複素数の出力は、実数成分に対しては、例えばＤ−Ａコンバータを使ってＤ−Ａ変換され、その後、サンプル間の連続的な波形を発生するために平滑化またはエリアシング防止フィルタで処理され、虚数部分に対しても同様な装置が使用される。Ｄ−Ａ変換された波形はＩ，Ｑ波形として知られ、所望する無線搬送波周波数に複素変調を行うＩ，Ｑ変調器（または直交変調器）に加えられる。Ｄ−Ａ変換のエリアシング防止フィルタおよびＩ，Ｑ変調器は、図１のブロック１４で表示されている。従って、従来のビーム形成器は組み合わせ係数のマトリックスとのＭ×Ｎのマトリックス乗算によりＮ個の入力信号サンプルのＭ個の組み合わせを形成する。例えばＮ＝３２０、Ｎ＝６４０とすると、各入力信号サンプル周期毎に２０４８００回の複素数の乗算−加算演算を行わなければならない。一般的に符号化されるディジタル音声信号は１０ＫＨｚのバンド幅の変調波形によって表示でき、この信号は１−０変化を正確に表示するために、この信号をバンド幅のサイクルごとに８サンプルでサンプリングすると、各変調波形発生器１２から複素サンプルは毎秒８０Ｋ個となる。従って、ディジタルビーム形成器１３が実行しなければならない１秒当たりの複素演算の回数は８００００×２０４８００＝１６，３８４，０００，０００回となる。ディジタル信号処理デバイスの命令実行速度は、１秒当たりのメガ命令数、すなわちＭＩＰＳで表示される。従って、１６３８４ＭＩＰＳの処理が必要となる。しかしながら１回の複素乗算−加算は、ＤＳＰ能力を通常測定する４回の実数の乗算−加算から成る。従って、必要な実数のＭＩＰＳの数は６５５３６、すなわちオーバーヘッドの余裕を考えると＞１００，０００となる。現在の技術レベルのディジタル信号プロセッサ、例えばテキサスインスツルメンツのＴＭＳ３２ＯＣ５６は、約４０ＭＩＰＳを実行する。従って、想定される３２０入力が６４０出力のビーム形成器に対しては、２５００個のデバイスが必要である。このことは音声チャンネル当たり８個のＤＳＰとして表示できる。現在の技術レベルのＤＳＰは高価であるので、音声チャンネルごとに８個のＤＳＰを使用すると、設置される音声チャンネルごとのコストに換算して表示される、通信インフラストラクチャを提供するコストが高くなる。開示の概要従って、本発明の課題は次の説明および添付図面に従い、本発明を実行することによって得られる、音声チャンネル当たりのコストが低くしたままディジタルビーム形成を行い、スペクトル制御された変調出力信号を発生することにある。本発明はＭ個のアンテナ素子を使用してＮ個のディジタル情報ストリームを送信するようになっているビーム形成ネットワークに関する。これらＮ個のディジタル情報ストリームは二進の１と０または算術ユニットでは＋１または−１で表示できる。これらフィルタリングされていない数字は本発明のビーム形成器への入力信号を形成し、本発明のビーム形成器は乗算を行う必要はない。更に、計算の手間を節約するために、情報ストリームのビットのグループによってアドレス指定されるルックアップテーブルにあらかじめ計算した合計と差を記憶させてもよい。ビット形成ネットワークは線形演算を実行するので、送信されるスペクトルを区分するためにディジタル情報波形のフィルタリングを入力信号ではなく、出力信号に対して行うことができるので、ビーム形成方法を単純化できる。本発明の一実施例によれば、第２の数のアンテナアレイ素子を使用して第１の数のディジタル情報信号を送信するためのディジタルビーム形成ネットワークが開示される。情報信号の各々から選択された１つの情報ビットをビットベクトルに組み立てるために、組み立て手段が使用される。ディジタル処理手段はビットベクトルのための１つの入力端と、アンテナ素子の第２の数に等しい数の出力端を有し、ビットベクトルを処理する。最後に、第２の数の出力端の各々に結合された変調波形発生手段は各アンテナ素子により送信するあめの信号を発生する。本発明の別の実施例によれば、第２の数のアンテナアレイ素子を使用して第１の数のディジタル情報ストリームを送信するためのディジタルビーム形成器が開示される。このビーム形成器は情報ストリームの各々から一度に１つの情報ビットを選択するための選択手段を有し、これら情報ストリームを組み合わせて実数のビットベクトルを形成し、情報ストリームから別の情報を選択し、繰り返しシーケンスで虚数のビットベクトルを形成する。ディジタル処理手段は実数ビットベクトルと虚数ビットベクトルを交互に繰り返して処理し、各実数ビットベクトルに関連した第１の実数および第２の虚数ディジタル出力ワードを得て、更に各虚数ビットベクトルに関連した対応する数の第２の実数および第２の虚数出力ワードを得る。切り換え手段は実数のＯＰＱＳＫ変調値のストリームを発生するよう、第１の実数ディジタル出力ワードと第２の虚数出力ワードを交互に選択し、虚数ＯＰＱＳＫ変調値のストリームを発生するよう、第２の実数ディジタル出力ワードと第１の虚数出力ワードとを交互に選択する変調波形発生手段は、アンテナ素子の各々に対し実数および虚数ＯＰＱＳＫ変調値を処理し、対応するＯＰＱＳＫ変調無線波形を得る。図面の簡単な説明図面を参照して次の詳細な説明を読めば、本発明の上記およびそれ以外の特徴および利点についてより容易に理解できよう。図１は、従来のマルチビーム形成ネットワークを示す。図２は、本発明の一実施例に係わるビーム形成ネットワークを示す。図３は、公知の方法によるフィルタリングされたＰＳＫの発生を示す。図４は、変調され、フィルタリングされた波形の数値発生を示す。図５は、図２に示された波形発生器の実現例を示す。図６は、あらかじめ計算されたルックアップテーブルを使用するビーム形成法を示す。図７は、本発明の一実施例によりビーム形成をするための１６メガビットのＤＲＡＭの使用法を示す。図８は、異なるチャンネルの間でスタガー状になったインターステシャルビームを形成するためのＤＲＡＭを示す。図９は、異なる周波数チャンネル間の本発明のビーム形成器の時分割を示す。図１０は、ディジタル周波数分割多重化と組み合わせて使用されるビーム形成器を示す。図１１は、オフセットＱＰＳＫ変調波形の発生を示す。図１２は、本発明の一実施例に係わる、オフセットＱＰＳＫビーム形成のための装置を示す。図１３は、ハードウェア制限チャンネルによる受信をするための、本発明のビーム形成器の使用を示す。図１４は、マルチビット量の受信処理をするために本発明のビーム形成器の使用を示す。詳細な説明図２には、本発明のビーム形成器が示されている。アナログ−ディジタル変換（図１（１０））、音声符号化および誤り訂正符号化（図１（１１））は、図２のソース符号化ブロックに略されている。ソース符号化はアナログ音声、画像、ファックス用文書またはその他の形態の情報を送信のためのディジタルビットストリームに低減することを行い、送信の信頼性を改善するためのＡ−Ｄ変換、冗長性を除くためのデータ圧縮および誤り訂正および／または検出符号化を含むことができる。ソース符号化の出力は情報ビット当たりの数が１のレートで＋１または−１のシーケンスとして算術的に表示できる。この出力は図１の変調波形発生器１２によって発生されるシーケンスよりも、より簡単なシーケンスとなっている。一般に図１の変調波形発生器１２はスペクトル占有量を限定するために送信用のディジタルデータ波形をフィルタリングするので、データビット当たり８個のマルチビット複素数を発生する。本発明はビーム形成ネットワークは線形演算を実行し、変調波形の発生が線形演算であるので、これら演算の順序を反転できるという原理に基づくものである。本発明によれば、ビーム形成後、変調波形発生を実行するので、ビーム形成器の前で情報ビット当たり１つのビット値から数個のマルチビット値への拡張が防止される。従って、ビーム形成器は一般に８分の１のレートで演算を実行しなければならない。ビーム形成器は乗算をする代わりに関連する所定のビーム形成係数の（入力ビットが＋１または−１であるかに従って）Ｎ回の加算と減算を実行するだけでよい。例えば、信号ｉの所望する送信方向に対するビーム形成係数がｃ１ｉ、ｃ２ｉ、ｃ３ｉ....ｃｍｉであり、信号ｉ＝１、２、３、４....ｎに対するビットが＋１、−１、＋１、＋１...＋１であれば、ビーム形成ネットワークは次の式の組を計算しなければならない。式１の組アレイ素子１に対して c11-c12＋c13＋c14......＋c1n アレイ素子２に対して c21-c22＋c23＋c24......＋c2n 等組み合わせを形成する際の＋１／−１の符号パターンは入力端におけるデータビット特性に対応する。各ｃｉｋが一般に複素数であると仮定すれば、上記式は図ｌの４ｎｍ回の乗算−累積と比較して２ｎｍ回の加算または減算を示す。更にこれらは一般に８分の１のレートで実行すればよいので、全体で１６分の１に節約できる。これにより音声チャンネル当たりのコストは８ｄｓｐから０．５ｄｓｐに低減でき、このことは可能である。次に、あらかじめ計算されたルックアップテーブルを使用することにより、どれだけ多く節約できるかを説明する前に、ビーム形成器の後に設置される変調波形発生器２２の機能について説明する。線形変調を使用する際は、スペクトル占有量を限定するためにデータビット波形をフィルタリングし、次に、例えばＡＭ、ＰＳＫ、ＱＰＳＫ、ＤＱＰＳＫ、ＯＱＰＳＫ等を使用して無線周波数搬送波に変調する。線形変調は変化する無線周波数振幅だけでなく、変化する位相も発生させるが、合相時に限って変調される一定振幅の信号を維持したい場合には、非線形変調、例えばＦＭ、ＰＭ、ＦＳＫ、ＭＳＫ、ＧＭＳＫ、ＣＰＦＳＫ等が使用される。後者の非線形変調はディジタル移動電話におけるように単一情報ストリームを送信するのに好ましいが、この理由は一定エンベロープの送信機のほうがより高い効率で作動できるからである。多数の信号を送信するアクティブ位相アレイでは、各素子によって送信されるコンポジット信号は、振幅および位相が必ず変化するので、振幅を変える必要がある、スペクトル的により効率的な線形な変調方法を使用することは欠点とはならない。ディジタル情報のための最も簡単な線形変調方法はＰＳＫである。このＰＳＫはフィルタリングされたビットストリームを備えた無線搬送波の効果的なダブル側波帯び搬送波振幅変調（ＤＳＢＳＣ）である。図３ａは公知の平衡変調器３０ａを備えたフィルタリングされたＰＳＫを発生するために使用される波形を示す。バンド幅を制限するローパスフィルタ３１ａにフィルタリングされていないデータ波形３２ａが供給され、フィルタリングされた波形３３ａを発生する。フィルタリングされた波形は平衡変調器３０ａないで無線周波数搬送波３４を逓倍し、変調された波形３５ａを発生する。変調された波形では元のデータストリーム内の二進の「０」に対応して、フィルタリングされた波形が負となっている期間にＲＦ搬送波は１８０度位相が反転される。図３ｂには、現在の最新の、より多く使われている変調方法が示されている。頂部が平らな矩形波３２ａの代わりに、データビット波形は符号が＋または−の一連のインパルス３２ｂとして見なされる。これらインパルスはインパルス応答として知られる特性で、各インパルスに応答してリング状に働くフィルタ３１ｂをショック励振するように加えられる。フィルタは線形であるので出力波形３３ｂは各データインパルスによって発生されるインパルス応答の（データビットの符号に応じて加算または減算される）線形な重ね合わせとなる。この波形は変調無線波３５ｂを発生するために、平衡変調器３０ｂを使用する前のように、ＲＦ搬送波３４を変調する。波形３３ｂおよび３３ａは波形３５ａおよび３５ｂと同様である。フィルタの周波数応答Ｈ（ｊｗ）およびＨ’（ｊｗ）が次の式によって関連づけられる際に、図３ａと３ｂのシステムは実際には同じである。ここで、Ｔはデータビットの周期である。最新理論はＳｉｎ（ｗＴ）／ｗＴ係数を含むように限定されないインパルス応答Ｈ’（ｊｗ）を、より望ましいものにできると主張している。利点は、オーバーフィルタリングによる通信効率の低下を生じることなく、良好なスペクトルを含むことであり、送信プロセスを送信フィルタ、伝搬チャンネルおよび受信フィルタの組み合わされたインパルス応答として、数学的に良好にモデル化することにより、良好な復調アルゴリズムが可能となる。更にこのような組み合わせチャンネルがナイキスト特性を有し、このことが組み合わされたインパルス応答がピークから離れたデータビット周期の倍数においてゼロ交差点を有することを意味する場合、正しい時間にサンプリングされた受信信号は隣接地のスミアリングによる劣化を生じることなく、すなわちシンボル間干渉（ＩＳＩ）を生じることなく、データビットの極性を再生する。一般的な設計技術は少なくとも理想的な伝搬チャンネルに対する送受信フィルタの組み合わされたインパルス応答がナイキスト応答となるように保証することである。送受信フィルタのそれぞれに対し、全ナイキスト応答の任意の等しい割り当てを行うので、各フィルタはナイキストフィルタの周波数応答の平方根を有すると考えられる。送信機のフィルタをナイキスト応答の根とすることができるが、実際には受信ＩＦフィルタに対する制御は少ない。それにもかかわらず、受信機におけるナイキスト根からの偏差は伝搬チャンネルによって導入される線形な不完全性として単にモデル化され、公知のタイプの等化器によって補償できる。ナイキスト根フィルタまたは任意のフィルタによってフィルタリングされるデータインパルスの変調波形を数値的に発生するための有利な手段が存在する。設計プロセスは次のとおりである。所望するナイキストフィルタ応答を一旦選択すると、周波数応答の平方根を計算する。次に、ナイキスト根フィルタの周波数応答をフーリエ変換することにより、ナイキスト根フィルタのインパルス応答を計算できる。このインパルス応答は、一般には連続波形であるが、周波数応答がゼロでなく、かなり大きい最大周波数の２倍よりも大きい数のサンプル値により適当に表示できる。実際には使用されるサンプルレートはデータビットレートの倍数として表示され、サンプル波形をできるだけ簡単に平滑化するのに必要な平滑化フィルタを作成するのに使用される。アナログ部品により製造される連続時間フィルタとすべきこのフィルタは、カットオフ周波数内の公差が全体の応答に影響しないように、所望するナイキスト根応答よりもより広いバンド幅とすることが好ましく、全体の応答は正確にディジタル式に発生されるナイキスト根特性によって制御すべきである。図４にはフィルタリングされる変調波形を数値的に発生するための方式が示されている。データビットはシフトレジスタセル４０....４５にクロック制御され、１、２、３、４、５または６ビット周期だけ遅延されたビットはシフトレジスタ上のタップからディジタル計算機４６に利用できる。ディジタル計算機はシフトごとに次の式を計算する。ここで、Ｆ（ｔ）は、ピークから離れた時間ｔにおける所望するフィルタのインパルス応答であり、Ｔはビット周期であり、上記式はビット周期当たり１０個の波形サンプルを計算すべきと仮定する（すなわち図４のＮ１は１０に等しい）。ビットごとに８個のサンプルが望ましい場合、０１Ｔの代わりにＴ／８のステップでＦ（ｔ）の項をインクリメントした。インパルス応答Ｆおよび上記の計算をするのにその値が必要となる回数はあらかじめ知られているので、上記式における６０Ｆの値のすべてをあらかじめ計算し、ルックアップテーブルまたはリードオンリーメモリ内に記憶できる。データビットｂ１....ｂ６は、共に６４個の異なる組み合わせしかできないので、各値Ｓ０....Ｓ９はＦ値のうちの６４個の可能な組み合わせのうちの１つしかとることができず、これらの組み合わせはあらかじめ計算し、Ｓ０に対し６４個の値、Ｓ１に対し６４個の値、....等、総計６４０個の値のテーブル内に記憶できる。このようなテーブルは現在の規格により比較的小さいリードオンリーメモリ（ＲＯＭ）であるので、ＲＯＭテーブルをシフトレジスタ４０....４５によってアドレス指定されるディジタル計算機４６に置換することにより計算を省略することができる。よってディジタル計算機４６からの出力はデータビット当たりＮ１個の値のストリームとなる。このストリームはＤ−Ａ変換器４７に印加され、アナログサンプル４８の対応するシーケンスを発生できる。この波形は送信信号のスペクトル拡散を防止するために平滑化すべきサンプル間の不連続点を有する。しかしながらこれら不連続点はビットレートのＮ１倍であるサンプルレートの比較的高い周波数で発生する。従って、これら不連続点はビットレートの数倍でカットオフする周波数応答を備えた連続時間フィルタ４９によってフィルタリングにより除去できるので、我々が正確に定義しようと試みているビットレートの周りの領域における周波数応答には影響しない。上記Ｆ係数をあらかじめ計算する際にフィルタ４９が全ナイキスト根応答に対して有する小さい残留効果を考慮できる。Ｆ係数は、例えばフィルタ４９の逆数の近似値に所望するナイキスト根フィルタのインパルス応答を乗算した値から計算できる。米国特許出願第07/967,027号および米国特許出願第08/375,702号には、ブロック（５１....５４）によって示された有利な別の技術が開示されており、双方の出願を本明細書に言及によって組み込む。ディジタル計算機４６によって発生されるビットごとのＮ１個のサンプルは、ディジタル補間器５１を使用して元のサンプル間にエクストラサンプルを満たすことにより連続した波形に向かう第１ステージの変化を受ける。この補間器は介入するサンプルの値を予想するよう、元のサンプル間に直線を引くだけの簡単な線形補間器とすることができる。次に補間レートにおけるサンプルを高ビットレートのシグマ−デルタ変換器５２に加えられ、この変換器は、より高いビットレートストリーム内の１と０の比として波形を表示する。このビットストリームの逆数も反転器５４によって形成され、ストリームおよびその逆数は平衡（プッシュプル）連続時間フィルタ装置５３に印加され、所望する連続波形を発生する。別の装置（５１....５４）の１つの利点はＤ−Ａコンバータ４７が省略されることであり、その他の利点については上記の引用した米国特許出願に記載されている。変調を実現するために、図４に類似した変形装置を使用することもできる。ポストビーム変換変調器への入力量は組み合わせビーム形成演算によりマルチビットの複素数の値に変換されているので、もはや図４におけるような単一ビット値ではないので、このような変形が必要である。図５は、変形された波形発生器を示す。ビーム形成器２１の出力からの複素数ストリームの実数部分を含むサンプルストリームは、所望する送信フィルタリングのインパルス応答の長さに対応する一連のメモリ（６０、....、６１、６２）で遅延される。たたみ込み器６３は遅延素子からのマルチビット入力値をｂ１.. ..ｂ６に置換する式の組２を計算することにより、遅延素子６０....６２にシフトされる入力サンプルごとにＮ１個の出力サンプルを形成する。ｂ１....ｂ６はもはや＋／−１ではないので、これを行うのに完全な乗算を行う。しかしながらフィルタリング演算を実行するのに必要な乗算の回数は、ビーム形成を実現するのに必要な回数よりもかなり少ない。従って、変調フィルタリングの複雑度を代償にしてビーム形成を簡略化することが有利である。たたみ込み器６６はたたみ込み器６３と同一であり、ビーム形成器２１の出力からの複素数のストリームの虚数部分を処理する。ディジタル設計の当業者であれば、更に簡略化するために実数の演算と除数の演算とで１つのたたみ込み器を時分割できると認識できよう。係数を可変することによりビームをダイナミックにステアリングすべきと仮定するビーム形成器２１によって実行される乗算と異なり、更に固定された定数との乗算をたたみ込み器６３および６６によって実行する。従って、可変量とのマトリックス乗算ではなく、固定された定数によるたたみ込みを実行するためのディジタルハードウェアのより簡単な部品を構成できる。たたみ込み器６３および６６からの出力値は元のデータビット周期当たりＮ１個のサンプルの高いサンプルレートでの複素数のストリームを含む。たたみ込み器６７および６８および平衡フィルタ６９および７０を使用する上記補間およびシグマ−デルタ技術により無線波を変調するために、これらサンプルはアナログ波形に変換される。フェーズドアレイ素子（図示せず）による送信のための信号を得るために、無線搬送波周波数のコサインおよびサイン波形と共に、平衡Ｉ, Ｑ変調器７１、７２および７３に平衡Ｉ，Ｑ波形が印加される。次に、入力値が単に＋１または−１（二進の１および０）である時に可能なビーム形成ネットワーク２１の更なる簡易化について説明する。式の組１は実行すべき計算を記述している。決定された符号の代わりにデータビットの極性に従い、＋１／−１による乗算を式の組２のように示される時は、式の組１は実際には式の組２と同一である。従って、アレイ素子の１のフィルタリングされていない信号に対する式は次のようになる。アレイ素子１に対しては、E1＝b1・c11＋b2・c12＋b3・c13＋b4・c14.......＋bn・ clnである。８ビットは２５６個の異なる組み合わせしか有せず、少なくとも多数のサンプル計算回数に対しては、係数は固定されるので、例えば８つのビットｂ１... ｂ８に関連するこれら項のサブセットは、本例では２５６個の可能な値しかとることができない。従って、 b1・c11＋b2・c12＋b3・c13＋b4・c14＋b5・c15＋b6・c16＋b7・c17＋b8・c18 の２５６個のすべての可能な値をあらかじめ計算し、テーブルＴ（ｂ１、ｂ２、ｂ３、....ｂ８）に記憶できる。８ビットのアドレスｂ１、ｂ２、ｂ３、...ｂ８によりテーブルをアドレス指定することにより、このテーブルからこれら値を研削できる。６５５３６ワードの半導体メモリは、現在の技術では単一の低コストの部品であるので、１６ビットの組み合わせでもあらかじめ計算し、記憶することができる。かかるテーブルをあらかじめ計算する極めて効率的な手段は、いわゆるグレイ符号カウント順序で一度に１つのビットだけを変えることにより、すべての１６ビットパターンを探査することである。よって計算される各連続値は先の値に対し変更したビットに関連したｃ係数の値の２倍をプラスマイナスした値に等しく、計算値当たり１回の加減算の努力をするだけでよい。ビット１７....３２；３３....４８等に対して同様なテーブルを計算できる。最後に、かかるテーブルを用い、下記の式からＥ１を計算する。 E1＝T1(b1...b16)＋T2(b17....b32)＋T3(b33....48)....... 従って、必要な加算の回数はこのように１６分の１に減少され、図６に示されるように二進のツリー構造およびシリアル算術加算器を使用することにより、テーブルの出力をぺアに組み合わせることによってテーブルの出力の加算を実行できる。あらかじめ計算されたＲＡＭテーブル８０に対するアドレスとして、１６個のデータビットｂ１....ｂ１６のグループを加える。こうして８ビットの実数値と８ビットの虚数値が得られる。ＲＡＭテーブル８１から同様なあらかじめ計算された部分合計が得られる。パラレル−シリアル変換器８３、８４、８５および８６により、実数値および虚数値がシリアル化され、値のビットをシリアル算術加算機８７および８８へシリアルに加えることができる。加算器８７、８８からのシリアルディジタル値として合計値Ｒ１＋Ｒ２、Ｉ１＋Ｉ２が生じ、次にこの合計値は最終ステージ８９および９０がＥ１の計算を完了するまでテーパ状加算ツリー内で別の合計と組み合わされる。多数の値を加算するためのシリアル算術の利点は、本明細書に言及によって組み込む米国特許出願第07/735,805号における高速ワルシュ変換を計算するために開示されているように、集積回路技術を使用して簡単に実現でき、スループット遅延がないことである。符号化された音声信号のための最初に述べたチャンネル当たりのデータレートが１０ＫＢ／Ｓの近くであることを思い出せば、図６に示されたネットワークは１００μＳごとに出力値を計算するだけでよい。この速度はメモリテーブルへアクセスするには極端に低い速度であり、これよりも高い速度、例えば毎秒１０メガワードも可能である。利用できる過剰速度を利用する１つの方法は、恐らく１０２４の音声ビットストリームを１０ＭＢ／Ｓビットストリームに時間多重化するＴＤＭＡシステムのための図６を使用することである。従って、ネットワークが処理する信号数は１０２４Ｎ個である。係数テーブルがどのタイムスロットに対しても同じであれば、このことはすべてのタイムスロットに対し同じ方向の組にＮ個のＴＤＭＡ信号が放射されることを意味している。タイムスロットごとに方向を変えることができる他の構造についても開示する。例えば各アレイ素子信号を形成するために１６個の６５キロワードメモリ、すなわち総計１６×５１２＝８１９２個のメモリチップを使用して、使用して図６に従い５１２個のフェーズドアレイ素子を使用する２５６ビームシステムを組み立てることができる。しかしながらこのシステムは、１つのＴＤＭＡフレームのうちの１０２４個のタイムスロットの各々で２５６個の信号を処理できるので、その容量は２６２、１４４個の音声チャンネルとなり、複雑度は音声チャンネル当たり８１９２／２６２１４４＝３２分の１の音声チャンネル当たりのＲＡＭチップとなることに留意されたい。このことは、極めて大容量の通信システムのための巨大フェーズドアレイ通信システムを組み立てるための経済的な可能性があることを示している。図６において利用できる過剰なメモリ速度を利用する別の方法は図７に示されている。ダイナミックＲＡＭチップのサイズはコンピュータマーケットでの商業的な競争により促進されてより大きくなった。現在では１６メガビットのＤＲＡＭが商業的に製造されている。将来的に１６メガビットのＤＲＡＭは２０個のアドレスピンと１６個のデータピンを有する２²⁰個の１６ビットワードとして構成できるように利用できるものと、図７で仮定している。１６アレイ素子に対し信号ｂ１....ｂ１６のあらかじめ計算された組み合わせを保持するのにＤＲＡＭ１００を使用する。あらかじめ計算された値は８ビットの実数部分を表示するために８つの連続するワードおよび８ビットの虚数部分を表示するための次の８つの連続するワードのうちの１ビット、例えば最小位ビットを占めるシリアル値として記録される。この同じワードのうちの別のビット（例えば２番目の最小位ビット）は、アレイ素子２のための同様な情報を記憶し、次のビットは次のアレイ素子のための情報を記憶する。したがって、各１６ビットワードは１６アレイ素子のための実数値または虚数値の１ビットを示す。８ビットの実数値のうちの１ビットは３本の「ビット−アドレス」ラインによりアドレス指定されるが、実数部分または虚数部分がＲ／Ｉアドレスラインによって選択される。これらアドレスラインを使用することにより８ビットの実数値をシリアルに出力でき、次に８ビットの虚数値をシリアルに出力できる。１６アレイ素子に対し、同時に図６のパラレル−シリアルコンバータ８３〜８６を使用することなく、このようにしてシリアル値を得る。従って、ＤＲＡＭ１００、１０１は図６よりも１６倍、すなわち符号化された音声ビットレートの１６倍、すなわち約１６０キロワード／秒でアドレス指定される。次にＤＲＡＭのペア、例えば１００と１０１からシリアル状の部分合計の対応するペアを抽出し、シリアル加算機１０２で組み合わせる。この加算機１０２のシリアル出力は更に加算機１０３で同様な出力と組み合わされ、更に加算機１０４から二進ツリーを通って最終出力に達する。実数値の８ビットすべてが加算されると、加算ツリー１０２、１０３....１０４への入力は最終ビット極性で凍結され、この極性は値の符号である。桁伝搬によるクロック制御をするために加算ツリーにクロックが続けて加えられ、合計出力の最大位ビットを形成する。この時間中、ＤＲＡＭ１００、１０１から虚数値がクロック出力され、虚数部分のための第２加算ツリー（図示せず）で加算される。図７に従って組み立てられる２５６個の信号入力と５１２個のアレイ素子のシステムは、１６アレイ素子のための信号を形成するのに１６個のＤＲＡＭチップとシリアル加算機ツリーとを使用するので６１２個のアレイ素子すべてに対し、すなわち合計５１２個のＤＲＡＭチップに対し３２個のかかる構造が必要である。このことは音声チャンネル当たり２つのＤＲＡＭチップの複雑さとなることを示しているが、これらチップはフル速度で使用されることは全くない。アドレス指定速度は１６０キロヘルツから１０メガヘルツへと６４倍増加できるので、この構造を６４のタイムスロットで再使用することが可能となり、以前と同じように６４×２５６の音声チャンネルの容量と音声チャンネル当たりＤＲＡＭのうちの３２分の１の複雑度を与える。しかしながらＲＡＭチップは図６の１メガチップと比較するとかなり大きい。すなわち１６メガビットチップである。これにより図６のパラレル−シリアルコンバータを省略することができるが、このような省略は経済的な妥協により行ったり行わなかったりできる。多くの要素はこのような妥協、例えば図６に示されるような８１９２個のチップを実装するためのプリント回路基板の数および総面積と、図７用の５１２個のチップの等価的なパッケージコストとの妥協に影響を与える。この妥協は広バンドの１０２４個のタイムスロットＴＤＭＡシステムを希望するのか、またはそれより少ないスロットの狭バンドＴＤＭＡシステムを望むのかに応じても決まる。当然ながらディジタル設計の当業者であれば異なるタイムスロットの代わりに異なる搬送波周波数でビームを形成するためのビーム形成用ハードウェアを時間分割するように、本発明を適合させ、１０キロビットの音声信号の１つの組を処理するのに必要な速度よりも、図６で利用できる過剰速度を活用することも可能であろう。この場合、ビーム方向はＴＤＭＡシステムのすべてのタイムスロットにあるので、形成されるビーム方向の組は図６のハードウェアを使用するすべての搬送波周波数で同じとなる。しかしながら異なるタイムスロットまたは搬送波周波数に対し、異なる方向に向くようなビームの組を形成することが、より好ましい。かかるインタースティシャルビームを使用することは、本明細書に全体を言及によって組み込む米国特許出願第08/179,953号に記載されている。図８は、チャンネルを周波数とタイムスロットまたはその組み合わせとできる場合、異なるチャンネルに対し、ビーム方向の異なる組を形成するための、本発明の適応方法を示している。図８では、ＲＡＭ８０に等価的な図６の一部しか適応した状態に示されていない。その理由は、当業者であればどのように適応させて完成させるかが明らかとなるはずであるからである。１メガワード×１６ビットＤＲＡＭ１１０は１６のデータビット（１６３８４の組み合わせ）および１６の異なる通信チャンネルのための部分合計を含む。このチャンネルは他の４本のアドレスラインによって選択され、構造の他の部分は図６に示されるようにすることができる。１６スロットのＴＤＭＡシステムでは、特定のタイムスロットで送信するためのすべての信号の第１ビットは、入力ｂ１....ｂ１６およびその他のＲＡＭへ加えられるが、タイムスロット０（二進の００００）は各ＲＡＭの他の４つのアドレスビットに加えられる。次に、タイムスロットの終了時までに連続するデータビットが加えられ、チャンネル選択ビットを００００に保持する。次に、第２タイムスロットで送信すべき第１データビットが印加され、一方、チャンネル選択ビットは０００１へ変更され、次々に同様な動作が行われ、チャンネル１１１１に進み、ここでシーケンスが繰り返される。２５６ビーム、５１２個の素子アレイに対し８１９２個のＤＲＡＭチップが使用され、１６個のタイムスロットで時分割される。従って、タイムスロットごとにビーム方向を変える利点と引き換えに、複雑度は音声チャンネル当たり２つのＤＲＡＭチップに増加した。しかしながら１６個のタイムスロットしか使用しない場合、利用可能な速度は使用できる速度よりも低い。ＲＡＭの速度能力を良好に利用できるようにタイムスロットの数を増す場合、ＲＡＭサイズを１６メガビット以上に増やすか、または１６の異なる組のビーム方向しか利用できないので、所定のタイムスロットが同じ組のビーム方向を使用しなければならないように認める必要がある。しかしながらこのことはビーム中心からビームの−４ｄＢの半径の２５％までに位置する局との通信をするよう、各ビームしか使用しない米国特許出願第08/179,953号の目的を達成すれば十分である。図９は、例えばＦＤＭＡシステムに対し、異なる周波数チャンネル間で本発明のビーム形成装置をどのように時分割できるかを示している。ビーム形成器１２０はチャンネル１に対するチャンネル番号アドレスビットを１２０にセットすることにより決定される無線チャンネル周波数１上で形成されるビームの組に向ける送信をするために、信号データビット１２１（b１、ｂ２....ｂｎ）を連続的に受信する。ディジタルフォームのアンテナ素子信号はビーム形成器からチャンネル１用のラッチの組に出力され、制御ユニット１２７がストローブ信号を切り換え、ラッチがこれら値を登録するようにさせる。図９はチャンネル１の素子１のためのラッチ１２５しか示していない。チャンネル１の信号のための素子２、３、４等のためのラッチ（図示せず）も存在している。制御ユニットはチャンネル番号を２にセットし、チャンネル２上の第２の組のビーム方向の送信をするためのビットの第２の組１２２がビーム形成器１２０に与えられる。チャンネル２のための出力はチャンネル２のための第２の組のラッチ内にラッチされ、この第２の組のラッチのうちでは素子１のためのラッチ１２４しか示されていない。このようにすべてのチャンネル周波数を通過した後、制御ユニットはチャンネル１のための次のサンプルの計算に戻り、次々に同様な動作を行う。このラッチ１２５は連続するチャンネル１の値にセットされた状態になり、この値が図５に示されるような変調波形発生器１２５を使ったフィルタリングを受ける必要がある。フィルタリングされたＩ，Ｑ変調値は次に変換器１２８でＤ−Ａ変換され、Ｉ，Ｑすなわち直交変調器１２９を使って無線チャンネル周波数１で変調される。第２のフィルタリングされた波形発生器１２６、Ｄ−Ａ変換器１３１および変調器１３２は素子１のためのチャンネル２信号を処理する。次に、連続するチャンネル周波数のための１２９、１３２等の出力が加算され、素子１から送信するためのコンポジット信号を形成し、機器の同様な組ｓは素子２....Ｍのための対応する信号を形成する。多数のチャンネルとアンテナ素子を有する純粋なＦＤＭＡシステムでは、変調波形発生器（１２５、１２６...）の数を少なくすることが好ましく、この数は何らかの方法で周波数チャンネルの数とアンテナ素子の数の積に等しくなる。純粋なＦＤＭＡシステムではバンド幅、従って各チャンネルのビットとサンプルレートは図５に示されるようなディジタル回路が処理できる値よりもかなり低いので、チャンネルの間で変調波形発生器を時分割することを検討することもできる。少なくとも各チャンネルに対するレジスタ（６０....６２）と（６４....６５）の別個の組を設けることにより、ＦＩＲフィルタを形成する図５のたたみ込み器６３を時分割することが可能である。ラッチ１２３は実際にはチャンネル１９の素子１のためのかかる複素レジスタのうちの第１ステージ（６４および６０）であるが、ラッチ１２６はチャンネル２のためのレジスタのうちの第１バンクである。従って、各チャンネルのためのラッチ／レジスタのアレイとたたみ込み器６３および６６に対する入力として１つのチャンネルと連動するラッチのすべてを選択するための手段を設けることにより、チャンネル間でたたみ込み器を共用することができる。かかるレジスタのアレイが必要なときは、当業者はランダムアクセスメモリチップで適当な実現例を構成できると認識できよう。Ｄ−Ａ変換器および変調器の数もディジタル技術により少なくできる。集積回路チップでバルク集積する上で、適当でない、かかる多数のアナログ回路を回避することが望ましい。変調器の機能は各チャンネル信号を自己の無線周波数に変換し、加算器１３０で異なる周波数の信号を加算することである。このような周波数分割多重化も高速ディジタル技術を使って実行できる。この作業は、次のような加算値の、１秒当たり十分な数のサンプルを計算することである。 So＋S1・exp(jdW・t)＋S2・exp(j2dW・)＋S3・exp(j3dW・t).......＋Sn・exp(jndW・t) この式は次のように書き換えることができる。 So＋exp(jdw・t)[S1＋exp(jdW・t)[S2＋exp(jdW・t)[S3＋exp........]...] ここでｄＷはチャンネル間隔（ラジアル／秒）であり、ｎは周波数チャンネルの数よりも少ない値である。その代わりに、下記の式を形成することにより、− ｎｄＷ／２と＋ｎｄＷ／２との間に周波数０のシーケンス、ｄＷ、２ｄＷ...ｎｄＷを中心にすることができる。ここで、Ｌ＝ｎ／２であり、ｎは偶数をとる値である。この後者の式は次のように書き換えることもできる。従って、後者の式を使用してチャンネル信号の一対の合計からのコサイン変調 (Ｉ−変調）および両者の差からのサイン変調（Ｑ−変調）を形成することにより、Ｉ／Ｑ変調器の数を半分にすることができる。独立側波帯変調（ＩＳＤ）として知られるこの技術は、中心から負の方向にずれた周波数に一方の信号を載せ、同じ周波数であるが、中心から正の方向にずれた周波数に別の信号を載せるものである。かかる技術の結果、一般に変調器におけるハードウェアの欠陥に起因するチャンネル間の不完全な分離、例えば搬送波のアンバランス、コサイン信号とサイン信号との間の不完全な直交化等が生じる。しかしながら、希望する信号成分は存在するが、これら欠陥は１つのアンテナ素子チャンネルから別のアンテナ素子チャンネルには相関化していないので、マルチ素子アレイに関連してこれら技術は良好に働く。従って、不要な信号はランダム方向に放射される性質があり、例えば衛星システムではかかる不完全なエネルギーの一部は宇宙内に無害な状態で放射され、地球から失われる。複素指数の項、例えばＬｄＷ・ｔは、ｔが連続的に増加する値の時に計算され、モジュロ−２のπで減算される。ｔの増分は少なくとも関連する搬送波周波数ＬｄＷのナイキストサンプリングを含んでいなければならない。このサンプリングレートはたたみ込み器６３および６６によって発生される信号Ｓ１、Ｓ２等に対するサンプリングレートよりも大きくでき、ＦＤＭ方法ではチャンネル信号を更にアップサンプリングしなければならない。上記式は、フーリエ変換と認識できる。フーリエ変換を数値的に実行するための方法は多数存在している。例えば離散的フーリエ変換および高速フーリエ変換がある。周波数分割多重をディジタル式に実行するためのすべての方法を記載することは、本発明の開示範囲を越えているので、チャンネル当たりの第１レートの多数の数値入力シーケンスが周波数分割多重化すべき信号を含み、多重化された信号を表示する、第２の、より高いサンプルレートで出力数値シーケンスを発生するディジタルＦＤＭユニットを考えれば十分である。第１の低いサンプルレートはチャンネルごとの変調波形発生器、例えば図５のアップサンプリングたたみ込み器６３および６６により発生されるレートであり、第２の、より高いサンプリングレートはＦＤＭ出力に存在する最も高い周波数に対するナイキストレートに少なくとも等しい。次に、各アレイ素子に対する複素数のストリームを含む数値ＦＤＭ出力を、ＩおよびＱのＤ−ＡコンバータでＤ−Ａ変換し、これをアレイ素子ごとの単一直交変調器に加える。図１０にはディジタルＦＤＭユニットを使用することを示す構造が示されている。タイミングおよび制御ユニット１２７は次の原理に従って機能できる時間分割されたビーム形成器１２０に対するビットベクトル（ｂ１... ｂｎ）；（ｂ（ｎ＋１）....ｂ２ｎ）等の連続的な表示を制御する。ビットベクトル内の各ベクトルは通信チャンネル、例えば音声チャンネルからの１つのビットを示し、これらビットベクトルは異なる指向性ビームおよび周波数チャンネルを使って同時に送信すべきである。例えばN個の異なる方向の各々への異なる会話に対し、Ｎ個の周波数チャンネルの各々を再使用できる場合、総計ｎＮ個の音声チャンネルで同時に通信できる。上記ビットベクトルは前記音声チャンネルの各々からの１つのビットを選択することによって形成される。ビーム形成器は周波数１で送信すべき第１のＮ個のチャンネルからのビットのＮ個を組み合わせ、Ｍ個のアレイ素子出力サンプルを得る。各サンプルは関連するディジタルＦＤＭユニット１４０へ送られる。図１０には第１アレイ素子のためのＦＤＭユニット１４０しか示されていない。次に制御ユニット１２７は第２ビットベクトルをビーム形成器１２０へ与え、同時に周波数２のチャンネル番号をビーム形成器１２０後アドレス入力へ接続する。これにより素子信号の一組が発生され、この結果、ビットの第２の組が第２の組のビーム方向を使って第２の周波数で放射される。従って、適当なチャンネル番号と共にビーム形成器１２０へビットベクトルが連続的に与えられ、この結果、アンテナアレイ素子ごとに異なる無線中心周波数で送信すべき信号を示す、対応する複素出力サンプルの連続するストリームが得られる。すべてのチャンネル番号を使った計算が完全に１サイクル完了すると、ディジタルＦＤＭユニットは各チャンネル番号に対するサンプルを記憶し、それぞれの相対的チャンネル周波数に変換される前記サンプルを示す対応するＦＤＭ出力シーケンスを計算する。相対的チャンネル周波数とは、数ギガヘルツ範囲内に存在できる絶対的チャンネル周波数が除かれており、数値サンプルストリームが０またはディジタルＦＤＭユニットの計算速度と両立する低周波の中心周波数を中心とするコンポジット信号を示すことを意味している。このＦＤＭサンプルストリームは次に高速Ｄ−Ａコンバータ１４１へ送られ、ここでサンプルストリームはＩおよびＱ変調波形に変換され、所望する無線周波数で変調される。このサンプルストリームは当然、まず適当な中間周波数で変調し、次にアップコンバータを使用して最終周波数に変換してもよい。これらの細部については設計上の選択事項であり、本発明に必須の事項ではない。次に、変調された最終周波数の信号は所望する送信パワーレベルまで増幅し、これをアレイ素子に送ることができる。この目的のためのパワー増幅器はアンテナアレイ素子と集積化してもよい。本発明で説明する本発明のビーム形成器は、ビーム形成を簡略化するように変調波形発生とビーム形成の演算の通常の順序を切り換える。通常は、変調波形発生器で行われるサンプルレートおよびワード長さの拡張に起因して簡略化が生じる。ビーム形成の計算が完了するまで、このような拡張を防止することにより、ビーム形成の計算の複雑度が大幅に低下し、あらかじめ計算されたメモリテーブルを使用することが許容される。本発明をＣＤＭＡシステムに適用すると、ビーム形成前のサンプルレートの拡張を防止する利点がより明らかとなろう。ＣＤＭＡシステムでは異なる信号を異なる周波数または同一周波数での異なるタイムスロットに割り当てるのではなく、異なる信号に異なる拡散シーケンスを割り当てることにより、異なる信号を伝送する。高ビットレートの拡散シーケンスと低ビットレートの情報ストリームとが組み合わされ、巧妙にそのスペクトルを拡散している。異なる拡散シーケンスを使用するいくつかの信号が時間および周波数の双方で重なった状態で送信され、受信機は既知の拡散コードを使用して希望する信号を逆拡散するので、信号はもう１回、狭バンド信号に圧縮される。しかしながら異なる符号を有する他の信号は、逆拡散されず、ワイドバンド信号のままであり、このワイドバンド信号はフィルタにより、希望する狭バンドの信号から容易に弁別できる。従来技術ではＣＤＭＡのいくつかの異なるタイプが知られている。同一周波数および時間にて同一セルで送信される信号は、理論的には信号間の残留干渉を生じることなく信号を理論的に分離できるようにする直交符号を使用するか、またはある程度の残留干渉を示す非直交符号を使用できる。米国特許第5,151,919号および米国特許出願第07/739,446号（いずれも本明細書に言及によって組み込む）に記載されているように、非直交符号用の特殊な受信機は、この残留干渉を解消しながら信号を復号化できる。異なるセルで送信された信号はアンテナシステムのセル間の弁別として同一拡散符号を再使用でき、または周波数／符号の再使用パターンは両者の間の干渉を防止する。本発明を実施することにより所定の周波数またはタイムスロットで形成されるビームの組は、かかるチャンネルの再使用を可能にするように設計できる。従って、本発明は指定されたビーム方向により異なる信号を弁別するので、すべてのビームにわたって同じＣＤＭＡ拡散符号を使用できる。次に、ＣＤＭＡシステムに適用される図１に示された従来のシステムについて検討すると、変調波形発生器１２は各チャンネルに対し高レートの拡散符号を適用することにより信号スペクトルを拡散するので、これを表示するのに必要な１秒当たりのサンプル数を拡張する。例えば元の１０キロビット／秒のディジタル式に符号化された音声信号を１秒当たり１メガビットの拡散符号と組み合わせし、１メガサンプル／秒とすることができる。ビーム形成器１３に対し１つの信号しか与えられないのか、または数個の加算的に重ねられた信号をビーム形跡１３に与えるかのいずれにせよ、ビーム形成器は各入力で１メガサンプル／秒で作動しなければならない。しかしながら、本発明を使用すれば、ビーム形成の後に変調波形発生器２２が設置され、ここでＣＤＭＡ符号拡散または符号分割多重化（ＣＤＭ）が行われる。従って、ビーム形成器２１は低サンプルレートで作動し、単一ビットの入力量を使用するだけである。ＣＤＭＡの応用例では異なるＣＤＭＡ符号およびビームを使用した送信のためのビットベクトルを図１０の時分割されたビーム形成器１２０に連続的に与えることができる。次に、ディジタルＦＤＭユニット１４０はＣＤＭユニットに置換されており、これらＣＤＭユニットは同じ時間に発生するビーム形成器１２０のＭ個の出力に同じ拡散符号を加え、異なる時間に生じる出力に異なる拡散符号を加える。従って、異なる拡散符号を使用してビーム形成器１２０の各出力からの連続する出力ｎが組み合わされ、広バンド信号を形成し、この広バンド信号は次に、Ｄ−ＡコンバータでＤ−Ａ変換され、変調器１４１で変調される。異なる拡散符号は、ほぼ同じ方向に放射された信号を弁別し、これら異なる拡散符号はワルシュハッダマードの組のような直交符号とすることができる。当業者であればワルシュ変換を実行することにより直交拡散符号を使用して異なる信号を多重化することを思いつくことができよう。このワルシュ変換に対しては乗算の必要のない効率的な高速アルゴリズムが存在する。従って、かかる符号分割マルチプレクサは複雑な乗算を必要とする高速フーリエ変換に関連したディジタル周波数分割マルチプレクサよりも簡単にすることができる。上記ＣＤＭ構造によって課される制限は異なる方向に対して使用される拡散符号の組が同一であるということである。これによりビーム形成器２１の複雑度を最大限低減できる。しかしながら、後に最終拡散を行うビーム形成器２１の前で部分拡散を行うようなハイブリッドシステムを構成することも可能である。例えば異なるビームに対し、異なる符号を使用することにより、異なるチャンネルに対するディジタル式に符号化されたビットストリームを最も妥当な量だけ拡大できる。例えばチャンネル１に対するｂ１はｂ１、−ｂ１、ｂ１、−ｂ１の４倍のビットレートのストリームに拡大でき、チャンネル２に対するｂ１をｂ２、ｂ２、−ｂ２、−ｂ２に拡大でき、チャンネル３に対するｂ３をｂ３、−ｂ３、−ｂ３、ｂ３に拡大できる。これらは直交拡散符号として認識されるので、異なるグループのビームの直交性に信号を与える。４：１の小さいビームレートの拡大は４つの直交信号のうループしか発生できないので、指向性の弁別がより困難な隣接するビーム間で直交性を適用することが好ましい。より大きい回転角量だけ分離されるビームは、他のビームと干渉しにくく、よって直交化する必要はない。隣接するビームを指向的に弁別することを補助するのに、非直交符号でも有効である。これら非直交符号の利点は、同じビットレートの増加分に対し、より多数の非直交符号を利用できることである。米国特許出願第07/866,865号および一部継続出願（45-MR-819R）には、適当な符号セットが記載されており、これら出願のいずれも、本明細書に言及によって組み込む。これら非直交符号の使用は、いくつかの隣接するビーム内の数個の信号にわたって隣接するビームを平均化することであり、よって１ビーム単独における信号は主要な干渉要素を示すものではない。これまで上記ビーム形成器および変調波形発生器は、特にＰＳＫ変調と共に使用するように考えられているが、任意のタイプの線形変調を使用できる。線形な性質によりビーム形成と変調波形発生の順序を交換できる。次に、この原理をどのようにＱＰＳＫまたはオフセットＱＰＳＫに適用できるかの一例を示す。ＱＰＳＫでは各音声信号からの一対のビットを、一方をコサイン波形で変調し、他方をサイン波形で変調すべきである。このことは、複素変調の実数部分をｂ１とし、虚数部分をｂ１’とすべきであると表現することにより表示できる。こうして発生されるＱＰＳＫシンボルは次のように表示できる。 S1＝b1＋jb1′ 異なる方向に送信すべき他のチャンネルからのシンボルは、次のようにも表示できる。 S2＝b2＋jb2′ S3＝b3＋jb3′ 等である。従って、ビーム形成ネットワークに与えられるシンボルのベクトルは次のように表記できる。ビーム形成器の線形な性質に起因し、実数ビットベクトルと虚数ビットベクトルを別個にビーム形成器に通過させることができ、この結果を加算すると虚数部分への重み付け「ｊ」を行う。例えば図６のビーム形成器の入力へ印加される実数ビットベクトルと共に、まず図６のビーム形成器を使用し、素子１に対する結果Ｒ１＋ｊＩ１を得ることができ、かつ他の素子のための対応する結果を得ることができる。次に虚数ビットベクトルを印加し、結果Ｒ１’＋ｊＩ１’を得る。これにはｊの重み付けをし、先の結果に加算し、次の値を得る。 E1＝(R1＋jI1)＋j(R1'＋jI1')＝(R1-I1')＋j(R1'＋I1) 再循環シフトレジスタ内の（実数ビットベクトルを適用することによって得られる）先の結果を記憶し、次に虚数ビットベクトルを適用することによって得られる新しい結果をシリアルに加算することによって、シリアル算術加算器を使ってＲ１−Ｉ１’およびＲ１’＋Ｉ１を形成できる。この複素数の結果は図５に示される発生器のような波形発生器へ送ることができる。これと異なり、図５に示された回路は常にビーム形成器２１からの逐次発生されたサンプルの重み付け加算を、既に実行していることを認識すれば、ビーム形成器へ実数ビットベクトルと虚数ビットベクトルを交互に与えることによって得られる重みｊと逐次サンプルとの加算は、遅延素子６０へ実数ビットベクトルのための実数の結果Ｒと−Ｉ ’を得るように符号を変えた虚数ビットベクトルのための虚数部分Ｉ’とを交互に送り、かつ遅延素子６０へ虚数値Ｉと実数部分Ｒ’とを交互に送ることによって実現できる。次に、たたみ込み器６３および６６はアップサンプリングレートから一組のＱＰＳＫサンプルの組を得るようにシフトされた２つの複素数の値（Ｒ、Ｉ；Ｒ’、Ｉ’）ごとに１回動作する。たたみ込み器６３は符号を変えた重みをＩ’入力値へ印加することもできるので、遅延素子６０への入力のために− Ｉ’値を形成する必要はない。例えばオフセットＱＰＳＫはよりストレートフォワードである。オフセットＱＰＳＫではＱチャンネルに偶数ビットが加えられ、Ｉチャンネルに奇数ビットが加えられるが、ＩチャンネルビットはＱチャンネルビットが変化する間に変化し、すなわち１ビットの周期だけ時間がずれた状態で変化する。インパルス励振変調を検討すると、図１１に示されるように偶数ビットのための変調ビットに実数インパルスを印加し、これと交互に奇数ビットのための変調フィルタに虚数インパルスを印加する。このような変調波形発生とビーム形成の順序を相互に交換できる原理によれば、その代わりにビーム形成ネットワークの入力端に実数ビットインパルスと虚数ビットインパルスを印加する。先に示したように、結果の実数部分を虚数部分とみなし、符号を変えた虚数部分を実数部分とみなせば、ビーム形成ネットワークへ虚数ビットベクトルを加えることは、実数ベクトルに対する動作と同じである。図１２はこれを行うのに必要な図２の変形例を示す。ソース符号化２０およびビーム形成ネットワーク２１は同一であり、同じビットおよびサンプルレートで作動する。オフセットＱＰＳＫのための変形例はスイッチ１６０を増設することである。これらスイッチはビーム形成器２１へ与えられる偶数ビットおよび奇数ビットに対し、実数および虚数部分を直接それぞれの実数および虚数スイッチ出力まで直接スイッチングし、実数部分と虚数部分を相互に交換し、虚数入力に対し符号の反転を行い、実数出力を形成する。これらスイッチ１６０からの複素数出力は、例えばＦＩＲフィルタを使用して以前と同じように変調波形発生器２２内でフィルタリングされ、アップサンプリングされる。変調波形発生器２２からのフィルタリングされアップサンプリングされた出力は、Ｄ−Ａコンバータおよび変調器２３内で複素Ｄ−Ａ変換され、所定の無線周波数に変調される。従って、スイッチ１６０が増設されていること以外に、オフセットＱＰＳＫを使用する際の図２のＰＳＫバージョンとの唯一の差異は、同じデータレートに対するＱＰＳＫ変調の縮小されたバンド幅のために、アップサンプリングフィルタのバンド幅をより狭くでき、よってアップサンプリングレートをＰＳＫの場合の半分にできるという点が挙げられる。オフセットＱＰＳＫはビーム形成ネットワーク２１を変えることなく、アップサンプリングフィルタ２２の計算を低減する。スイッチ１６０は図２の変調波形発生ユニット２２に吸収でき、この変調波形発生ユニットは線形変調のＰＳＫ、ＱＰＳＫおよびオフセットＱＰＳＫのいずれかを処理するように適応できることがこれまで示されたことが理解できよう。ソース符号化ユニット２０内でデータをまず差分符号化することによって差分変調、例えばＤＰＳＫ、ＤＱＰＳＫおよびＯＤＱＰＳＫ／ＤＯＱＰＳＫも処理できる。 π／４−ＱＰＳＫまたは（その別の変形例である）π／４−ＤＱＰＳＫとして知られる更に別のタイプの線形変調は、例えば米国ディジタルセルラー規格ＩＳ −５４における移動通信に用途がある。π／４−ＱＰＳＫでは、実数部分としての偶数ビットと虚数部分としての奇数ビットを含む２ビット（クオータナリ）シンボルを形成する。しかしながら連続するクオータナリ（４分の１進）シンボルは位相が４５度回転される。従って、偶数番号のクオータナリシンボルは４つの複素数Ｉ＋ｊ、Ｉ−ｊ、−１＋ｊまたは−１−ｊのうちの１つとして生じるが、さとなるようにスケーリングを調節すると次のようになる。偶数シンボルに対しては、奇数シンボルに対しては、 1 ｊ -1 or -j 偶数ビット値は上記のようにＱＰＳＫを示しているにすぎず、偶数値は複素数生器の入力への加算と共にＱＳＰに対して説明したビーム形成器の変形例を使用することによって、本発明をπ／４−ＱＰＳＫのみならず、π／４−ＤＱＰＳＫの処理にも適用させることができる。ビーム形成ネットワークは単一ビット量でしか作動しないように、変調波形発生動作とビーム形成動作とを相互に交換させるように本発明を実施することにより、送信アンテナアレイのためのビーム形成ネットワークをより簡単に構成できることが、上記で示された。このことはＰＳＫ、ＱＰＳＫ、ＤＱＰＳＫ、ＯＤＱＰＳＫ、ＯＤＱＰＳＫ、π／４−ＱＰＳＫ、π／４−ＤＱＰＳＫおよび直交ならびに非直交ＣＤＭＡ波形を含む広範な線形変調を使用することとコンパーチブルであることが示された。当業者であれば、本発明を使用することとコンパーチブルな変調波形の他の変形例を発見できよう。かかる使用法のすべては請求の範囲に記載した本発明の精神および範囲内にあるものとみなされる。本発明のビーム形成器で使用される技術の一部を、送信の代わりに受信に適応させることも可能である。受信の際は多数の受信アンテナ素子が一般にマルチビット量である信号の信号＋ノイズ波形を受信する。しかしながら信号対ノイズ比を単位量よりも大きくするのにアレイのゲインに依拠している大きなアレイでは、個々の素子の信号の信号対ノイズ比は、１単位よりも低くなるケースが多い。信号対ノイズ比が１単位よりも小さく、すべてのアレイ素子が同一であって、受信された信号成分が同じ振幅であることがアプリオリに知られている場合には、各アレイ素子の後方にハードウェアで制限する受信チャンネルを使用することにより、振幅情報を廃棄することができる。このハードウェアで制限するチャンネルは中間周波数制限増幅器の出力端で２レベルの信号しか発生しない。従って、この信号は単一ビット量として扱うことができ、先に述べた本発明のビーム形成器によって処理できる。ハードウェアで制限する中間周波数信号は、信号のバンド幅より高いサンプリング周波数を使って、フリップフロップへのその瞬間的な極性をクロック制御することによってサンプリングすることが好ましい。従って、中間周波数のゼロ交差点は最も近いクロックパルスとなるように時間すなわち位相が量子化される。これが比較的粗い位相の量子化であっても異なるアレイ素子チャンネル間で量子化ノイズは相関化されず、よって一方の所望する信号はビーム形成後相関化され、信号対量子化ノイズは信号対熱ノイズ比のように高められる。図１３は本発明のビーム形成器と共にハードウェアによる制限受信チャンネルを使用することを示す。アンテナ素子２００のアレイは信号とノイズとを受信する。アンテナ信号はフィルタリングされ、増幅され、任意の中間周波数にオプションとしてダウンコンバートされ、次に受信チャンネル２０１内でハードウェアにより制限され、２レベル信号２０２を発生する。これら信号は高レベルと低レベルとの間の変化時と正確にタイミングの一致した情報を含む。ディジタル論理回路は論理信号とランダムなタイミングの過渡現象を組み合わせるには良好に適合していないので、これら過渡現象はフリップフロップ２０３によるサンプリングクロックの一定の時間でしか発生しないように限定される。しかしながらサンプリングクロック周波数は１周期の何分の１かの過渡現象のタイミングの変化を登録するのに充分高い。従って、各素子の信号の瞬間的な位相が捕捉され、２レベルのディジタルストリーム２０４に量子化される。これらストリームは単一ビット入力量を取り込む上記ビーム形成器を使用して組み合わせることができる。位相を捕捉する他の手段も使用できる。例えば粗位相デジタイザーは位相を４つの値±４５度または± １３５度のうちの最も近い値に位相を分類し、単一ビット量である代表的な複素数±１、±ｊを送ることができる。±１の実数ベクトルと±１の虚数ベクトルとから成る入力信号を取り込むことができるビーム形成ネットワークについては既に説明しているので、このようなネットワークのかかる信号を処理するのに使用できる。量子化ノイズを低下させるほど大きい処理利得を示さない、より小さいアレイのようなケースでは、ハードウェアによって制限する受信チャンネルが示すような、かかる粗量子化を使用することは好ましくない。かかるケースでは、受信された素子信号は増幅、フィルタリング、ダウンコンバージョンおよび最終の直交復調の公知の技術を使用することにより、直交ベースバンド（Ｉ，Ｑ信号）にダウンコンバートされ、次に量子化ノイズを所望レベルに低下するのに適当な精度にディジタル化される。複素数を発生するように、無線信号をディジタル化するための別の方法は、本明細書で参考例として引用する米国特許第5,048,059 号に開示されたLOGPOLAR方法である。このログポラー方法は瞬間的な信号＋ノイズ振幅の対数と瞬間的な信号＋ノイズ位相に関連したディジタル化された出力を発生する。これら値はビーム形成ネットワークで処理するための真数およびコサイン／サインルックアップテーブルによりＩ，Ｑ（デカルト）表示に変換できる。本発明のビーム形成ネットワークは単一ビット量しか処理しない利点を主に活用するように考えられているが、図１４を参照して説明するように、マルチビットのデカルト複素信号表示を処理するのにも使用できる。例えば受信された信号の組の実数部分を表示できるマルチビット値（ｂ３、ｂ２、ｂ１、ｂ０）（ｃ３、ｃ２、ｃ１、ｃ０）ビーム形成ネットワーク３００に最小位ビットを最初にシリアルに与えられる。このビット形成器は単一ビット入力ｂ０、ｃ０の値を組み合わせ、マルチビットの出力値Ｓ０ｉ＝Ｃ１ｉ−ｂ０.. ..Ｃｎｉ・ｃ０（ここでＣ１ｉはビーム／信号番号「ｉ」のためのビーム形成係数の組である）を発生する。次にビーム形成器に次の最大位ビットｂ１....ｃ１を与え、次の出力が得られる。Ｓ１ｉ＝Ｃ１ｉ・ｂ１＋....＋Ｃｎｉ・ｃ１同様にして、次のようにＳ２ｉおよびS３ｉも逐次得られる。Ｓ２ｉ＝Ｃ１ｉ・ｂ２＋....Ｃｎｉ・Ｃ２Ｓ３ｉ＝Ｃ１ｉ・ｂ３＋....Ｃｎｉ・ｃ３ビットｂ３、ｂ２、ｂ１、ｂ０およびｃ３、ｃ２、ｃ１、ｃ０の相対的な桁の大きさは、８：４：２：１の比となるので、マルチビット値８ｂ３＋４ｂ２＋２ｂ１＋ｂ０に対するビーム形成操作の所望の結果を得るには、これら比で部分結果Ｓ３ｉ、Ｓ２ｉ、Ｓ１i、Ｓ０ｉを組み合わせればよい。すなわちＳｉ＝８・Ｓ３ｉ＋４・Ｓ２ｉ＋２Ｓ１ｉ＋Ｓ０ｉが望ましい結果である。ビーム形成器３００がパラレルワード出力を発生する場合、二進の重み付けを考慮するよう、各累積の後に実数および虚数アキュムレータを左にシフトしながら複素数アキュムレータを使って連続する複素数出力Ｓ０ｉ、Ｓ１i、Ｓ２ｉ、Ｓ３ｉを累積するだけでよい。このように、単一ビット値を処理するための本発明のビーム形成器を使用してマルチビット値を処理することもできる。入力信号が複素数である場合、複素数出力を加算する２つのビーム形成器を使用するか、または同じビーム形成器を使用して実数入力ビットベクトルと虚数入力ビットベクトルを交互に処理することができる。例えば、まず最小位ビット（実数）のベクトルをビーム形成器に与え、Ｓ０ｉ＝Ｒ０ｉ＋Ｉ０ｉを得てそれぞれ実数および虚数アキュムレータで累積する。次に、虚数のＬＳＤのベクトルを与え、Ｒ０ｉ’およびＩ０ｉ’を得る。これは累積する前にｊで重み付けしなければならない。このことはＲ０ｉ’を虚数アキュムレータに累積し、実数アキュムレータからＩ０ｉ’を減算することを意味している。双方のアキュムレータは左に１回シフトされ、このプロセスが第２の最小位ビット（実数）のベクトルに続き、次に第２のＬＳＤ（虚数）のベクトルに続き、最終結果が得られるまで次々にこのような処理が続けられる。ビット形成後、最も適度な指向性利得を有する最も適度なアレイサイズを用いても、実数および虚数入力の桁ビットの数を大きくする必要はなく、ほとんどの場合、４桁のビットで充分である。従って、入力ワード長さは短いので、本発明のビーム形成器はＮ×Ｍ個の複素数の乗算をする必要がなく、あらかじめ計算されたルックアップテーブルを批判的に使用することにより、残りの加算の回数さえも実質的に減少でき、コストおよび複雑さを低減する上で極めて有利となり得る。図６に示されたビーム形成器は高速処理速度を可能にしながら、異なるタイムスロットまたはチャンネル周波数の間で時分割でき、図８における変形例が行うことができるように、周波数ごと、またはタイムスロットごとにビーム方向を変えるように使用できる。かかる変形例のいずれも、受信の目的のためのビーム形成に関連した請求の範囲内に入るものと考えられる。当業者であれば本発明の精神または本質的な特徴から逸脱することなく、本発明を他の特定の形態で実施できることが理解できよう。従って、現在開示されている実施例はすべての点において説明のためのものであり、限定的なものではない。本発明の範囲は上記説明ではなく、請求の範囲に表示されており、本発明の均等物の範囲および意味内に入るすべての変形例は本発明の範囲内に含まれるものである。

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ)，ＵＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＨＵ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ

Claims

【特許請求の範囲】１．第２の数のアンテナアレイユニットを使用して第１の数のディジタル情報信号を送信するためのディジタルビーム形成ネットワークにおいて、前記情報信号の各々から選択された１つの情報ビットを１つのビットベクトルに組み立てるための手段と、前記ビットベクトルのための入力および前記ビットベクトルを処理するための、アンテナ素子の前記第２の数に等しい数の出力を有するディジタル処理手段と、前記第２の数の出力の各々に結合されており、各アンテナ素子により送信できるよう、信号を発生するための変調は径発生手段とを備えた、ディジタルビーム形成ネットワーク。２．前記変調発生手段が一組のＦＩＲ係数を使用するＦＩＲフィルタリング手段を含む、請求項１記載のビーム形成ネットワーク。３．前記係数が前記情報信号データレートに対するナイキストフィルタの平方根を決定する、請求項２記載のビーム形成ネットワーク。４．前記変調波形発生手段が拡散符号を使用してＣＤＭＡ信号を発生する、請求項１記載のビーム形成ネットワーク。５．前記変調波形発生手段がフィルタリングされたＰＳＫ信号を形成する、請求項１記載のビーム形成ネットワーク。６．前記変調波形発生手段がフィルタリングされたＱＰＳＫ信号を形成する、請求項１記載のビーム形成ネットワーク。７．前記変調波形発生手段がフィルタリングされたオフセットＱＰＳＫ信号を形成する、請求項１記載のビーム形成ネットワーク。８．前記変調波形発生手段がフィルタリングされたπ／４シフトされたＱＰＳＫ信号を形成する、請求項１記載のビーム形成ネットワーク。９．前記変調波形発生手段がフィルタリングされたＤＰＳＫ信号を形成する、請求項１記載のビーム形成ネットワーク。 10．前記変調波形発生手段がフィルタリングされたＤＱＰＳＫ信号を形成する、請求項１記載のビーム形成ネットワーク。 11．前記変調波形発生手段がフィルタリングされたオフセットＤＱＰＳＫ信号を形成する、請求項１記載のビーム形成ネットワーク。 12．前記変調波形発生手段がフィルタリングされたπ／４シフトされたＤＱＰＳＫ信号を形成する、請求項１記載のビーム形成ネットワーク。 13．前記変調波形発生手段がディジタル−アナログ変換を行う、請求項１記載のビーム形成ネットワーク。 14．前記変調波形発生手段が直交変調を行う、請求項１３記載のビーム形成ネットワーク。 15．前記ディジタル−アナログ変換が高ビットレートのシグマ−デルタ変調を含む、請求項１３記載のビーム形成ネットワーク。 16．前記ディジタル処理手段が前記入力ビットベクトルのビットにより決定される算術的符号を有する所定の係数の部分合計のあらかじめ計算されたルックアップテーブルを記憶するためのメモリ手段を含む、請求項１記載のビーム形成ネットワーク。 17．前記ビットベクトルの前記ビットの各組み合わせに対し、前記部分合計をあらかじめ計算し、記憶する、請求項１６記載のビーム形成ネットワーク。 18．ディジタル加算器が前記ルックアップテーブルのうちの２つ以上のテーブルの出力を組み合わせる、請求項１６記載のビーム形成ネットワーク。 19．ディジタル加算器がシリアルディジタル加算器である、請求項１８記載のビーム形成ネットワーク。 20．連続するメモリワードアドレス内にビットの位を増しながら、前記ルックアップテーブルの値を記憶し、前記ワードの異なるビットが前記あらかじめ計算された値のうちの数個の値からの同じ位のビットを表示する、請求項１９記載のビーム形成ネットワーク。 21．前記メモリ手段が前記係数の２つ以上の組に対して計算された値を記憶する、請求項１６記載のビーム形成ネットワーク。 22．前記メモリアドレス入力にチャンネルアドレスを加えることにより、前記メモリから係数の所望する組に対応する値を選択する、請求項２１記載のビーム形成ネットワーク。 23．前記チャンネルアドレスがＴＤＭＡフレームのタイムスロットを示す、請求項２２記載のビーム形成ネットワーク。 24．前記チャンネルアドレスが周波数チャンネルを表示する、請求項２２記載のビーム形成ネットワーク。 25．前記ディジタル処理手段がチャンネル表示信号を受けるための別の入力を有する、請求項１記載のビーム形成ネットワーク。 26．前記チャンネル表示信号がＴＤＭＡフレームのタイムスロットを示す、請求項２５記載のビーム形成ネットワーク。 27．前記チャンネル表示信号が周波数チャンネルを表示する、請求項２５記載のビーム形成ネットワーク。 28．第３の数のアンテナアレイ素子および第２の数の通信チャンネルを使用して第１の数の第１の場合のディジタル情報信号を送信するためのディジタルビーム形成ネットワークであって、前記第２の数の通信チャンネルを通して送信するために前記第１の数の情報信号の各々から選択された１つの情報ビットを組み立て、かつ前記選択したビットをビットベクトルに組み立てるための手段と、前記ビットベクトルのための入力端および前記第３の数のアンテナ素子に等しい数の出力を有するディジタル処理手段と、前記第３の数の出力の各々に結合されており、前記通信チャンネルのうちの前記１つを通して各アンテナ素子によって送信するための信号を発生するための変調波形発生手段とを備えた、ディジタルビーム形成ネットワーク。 29．前記組み立て手段が連続する通信チャンネルを通して送信するために、情報ビットを使用して前記ビットベクトルを連続的に組み立て、前記ディジタル処理手段が前記ビットベクトルを連続的に処理し、対応する連続的出力を発生する、請求項２８記載のビーム形成ネットワーク。 30．前記変調波形発生手段が更に前記連続する出力を使用して連続する通信チャンネルを通して送信するための信号を更に連続的に発生する、請求項２９記載のビーム形成ネットワーク。 31．前記通信チャンネルはＴＤＭＡフレームのタイムスロットである、請求項２８記載のビーム形成ネットワーク。 32．第２の数のアンテナアレイ素子を使用して第１の数のディジタル情報ストリームを送信するためのディジタルビーム形成器において、前記情報ストリームの各々から１つの情報ビットを選択し、これらを組み立てて実数のビットベクトルを形成すると共に、前記情報ストリームから別の情報ビットを選択し、虚数ビットベクトルを形成するための選択手段と、前記実数のビットベクトルを処理し、前記第２の数のアンテナ素子の各々に対し第１の実数および第２の虚数ディジタル出力ワードを得ると共に、前記虚数ビットベクトルを処理し、対応する数の第２の実数および第２の虚数出力ワードを得るためのディジタル処理手段と、各アンテナ素子に対し、それらに関連する第１の実数および第２の虚数出力ワードを組み合わせると共に、関連する第１の虚数および第２の実数出力ワードを組み合わせ、対応するマルチビットのＱＰＳＫ変調シンボルを得るための組み合わせ手段と、前記アンテナ素子の各々に対し、前記ＱＰＳＫ変調シンボルを処理し、対応するＱＰＳＫ変調された無線波形を得るための変調波形発生手段とを備えた、ディジタルビーム形成器。 33．前記変調発生手段が一組のＦＩＲ係数を使用するＦＩＲフィルタリング手段を含む、請求項３２記載のビーム形成器。 34．前記係数が前記ＱＰＳＫ変調シンボルのシンボルレートに対するナイキストフィルタの平方根を形成する、請求項３３記載のビーム形成器。 35．第２の数のアンテナアレイ素子を使用して第１の数のディジタル情報ストリームを送信するためのディジタルビーム形成器において、前記情報ストリームの各々から、一度に１つの情報ビットを選択し、これらを組み立て、実数のビットベクトルを形成すると共に前記情報ストリームから別の情報ビットを選択し、反復シーケンスで虚数ビットベクトルを形成するための選択手段と、前記実数のビットベクトルと交互に前記虚数ビットベクトルを反復的に処理し、前記第２の数のアンテナ素子の各々に対し、各実数のビットベクトルに関連した第１の実数および第１の虚数ディジタル出力ワードを得ると共に、各虚数ビットベクトルに関連した対応する対応する数の第２の実数および第２の虚数出力ワードを得るためのディジタル処理手段と、第１の実数のディジタル出力ワードと交互に前記第２の虚数の出力ワードを選択し、実数のＯＱＰＳＫ変調値のストリームを発生すると共に、これと交互に第２の実数のディジタル出力ワードと交互に第１の虚数出力ワードを選択し、虚数のＯＱＰＳＫ変調値のストリームを発生するためのスイッチング手段と、前記アンテナ素子の各々に対し、前記実数および虚数のＤ変調値を処理し、対応するＤＱＰＳＫ変調された無線波形を得るための変調波形発生手段とを備えたディジタルビーム形成器。 36．前記変調発生手段が一組のＦＩＲ係数を使用するＦＩＲフィルタリング手段を含む、請求項３５記載のビーム形成器。 37．前記係数が前記ＯＱＰＳＫ変調シンボルのシンボルレートに対するナイキストフィルタの平方根を形成する、請求項３６記載のビーム形成器。 38．前記変調波形発生手段がディジタル−アナログ変換を行う、請求項３２記載のビーム形成器。 39．前記変調波形発生手段が直交変調を行う、請求項３２記載のビーム形成器。 40．前記ディジタル−アナログ変換が高ビットレートのシグマ−デルタ変調を含む、請求項３８記載のビーム形成器。 41．前記ディジタル処理手段が前記入力ビットベクトルのビットにより決定される算術的符号を有する所定の係数の部分合計のあらかじめ計算されたルックアップテーブルを記憶するためのメモリ手段を含む、請求項３２記載のビーム形成器。 42．前記ビットベクトルの前記ビットの各組み合わせに対し、前記部分合計をあらかじめ計算し、記憶する、請求項４１記載のビーム形成器。 43．前記ルックアップテーブルのうちの２つ以上の出力を組み合わせるためのディジタル加算器を更に含む、請求項４１記載のビーム形成器。 44．ディジタル加算器がシリアルディジタル加算器である、請求項４３記載のビーム形成器。 45．連続するメモリワードアドレス内にビットの位を増しながら、前記ルックアップテーブルの値を記憶し、前記ワードの異なるビットが前記あらかじめ計算された値のうちの数個の値からの同じ位のビットを表示する、請求項４４記載のビーム形成器。 46．前記メモリ手段が前記係数の２つ以上の組に対して計算された値を記憶する、請求項４１記載のビーム形成器。 47．前記メモリアドレス入力にチャンネルアドレスを加えることにより、前記メモリから係数の所望する組に対応する値を選択する、請求項４６記載のビーム形成器。 48．前記チャンネルアドレスがＴＤＭＡフレームのタイムスロットを示す、請求項４７記載のビーム形成器。 49．前記チャンネルアドレスが周波数チャンネルを表示する、請求項４７記載のビーム形成器。 50．前記ディジタル処理手段がチャンネル表示信号を受けるための別の入力を有する、請求項３２記載のビーム形成器。 51．前記チャンネル表示信号がＴＤＭＡフレームのタイムスロットを示す、請求項５０記載のビーム形成器。 52．前記チャンネル表示信号が周波数チャンネルを表示する、請求項５０記載のビーム形成器。 53．前記変調波形発生手段がディジタル−アナログ変換を行う、請求項３５記載のビーム形成器。 54．前記変調波形発生手段が直交変調を行う、請求項３５記載のビーム形成器。 55．前記ディジタル−アナログ変換が高ビットレートのシグマ−デルタ変調を含む、請求項５３記載のビーム形成器。 56．前記ディジタル処理手段が前記入力ビットベクトルのビットにより決定される算術的符号を有する所定の係数の部分合計のあらかじめ計算されたルックアップテーブルを記憶するためのメモリ手段を含む、請求項３５記載のビーム形成器。 57．前記ビットベクトルの前記ビットの各組み合わせに対し、前記部分合計をあらかじめ計算し、記憶する、請求項５６記載のビーム形成器。 58．ディジタル加算器が前記ルックアップテーブルのうちの２つ以上の出力を組み合わせる、請求項５６記載のビーム形成器。 59．ディジタル加算器がシリアルディジタル加算器である、請求項５８記載のビーム形成器。 60．連続するメモリワードアドレス内にビットの位を増しながら、前記ルックアップテーブルの値を記憶し、前記ワードの異なるビットが前記あらかじめ計算された値のうちの数個の値からの同じ位のビットを表示する、請求項５９記載のビーム形成器。 61．前記メモリ手段が前記係数の２つ以上の組に対して計算された値を更に記憶する、請求項５６記載のビーム形成器。 62．前記メモリアドレス入力にチャンネルアドレスを加えることにより、前記メモリから係数の所望する組に対応する値を選択する、請求項６１記載のビーム形成器。 63．前記チャンネルアドレスがＴＤＭＡフレームのタイムスロットを示す、請求項６２記載のビーム形成器。 64．前記チャンネルアドレスが周波数チャンネルを表示する、請求項６２記載のビーム形成器。 65．前記ディジタル処理手段がチャンネル表示信号を受けるための別の入力を有する、請求項３５記載のビーム形成器。 66．前記チャンネル表示信号がＴＤＭＡフレームのタイムスロットを示す、請求項６５記載のビーム形成器。 67．前記チャンネル表示信号が周波数チャンネルを表示する、請求項６５記載のビーム形成器。 68．第２の数のアンテナアレイ素子を使用して第１の数の情報信号を受信するためのディジタルビーム形成器において、２レベルの信号を発生するようフィルタリング手段と増幅手段とハードウェア制限手段と含む、前記アンテナ素子の各々のための受信手段と、前記第２の数のアンテナ素子に対応する数の入力を備え、前記第１の数の信号に対応する数の出力を計算するディジタル処理手段と、前記ディジタルプロセッサの前記入力に同時に印加するための前記２レベル信号を選択し、前記情報信号を表示するための前記ディジタルプロセッサからの前記出力を選択するためのタイミング手段とを備えたディジタルビーム形成器。 69．前記受信手段が更にダウンコンバート手段を含む、請求項６８記載のビーム形成器。 70．前記第２の数のアンテナアレイ素子を使用して第１の数の情報信号を受信するためのディジタルビーム形成器において、実数の符号ビットおよび虚数の符号ビットに対して２つの受信され、増幅され、量子化された信号を発生するためのフィルタリング手段、増幅手段および量子化手段を含む、前記アンテナ素子の各々のための受信手段と、前記第２の数のアンテナ素子に対応する数の入力を含み、前記第１の数の信号に対応する多数の出力を計算するディジタル処理手段と、前記ディジタルプロセッサの前記入力へ同時に印加するための実数の符号ビットと前記虚数ビットとを交互に選択し、前記数のディジタルプロセッサの出力の各々に対し第１の実数および第１の虚数値と交互に第２の実数および第２の虚数値を得るためのタイミング手段と、前記第１の実数値と前記第２の虚数値とを組み合わせ、かつ前記第１の虚数値と前記第２の実数値とを組み合わせ、前記情報信号の各々に対し、対応する複素数を示す値を得るための組み合わせ手段とを備えた、ディジタルビーム形成器。 71．第２の数のアンテナアレイ素子を使用して第１の数の情報信号を受信するためのディジタルビーム形成器において、量子化された実数の二進値および量子化された虚数の二進値を発生するためのフィルタリング手段、増幅手段および複素ディジタル−アナログ変換手段とを含む、前記アンテナ素子の各々のための受信手段と、前記第２の数のアンテナ素子に対応する数の入力を含み、前記第１の数の信号に対応する多数の出力を計算するディジタル処理手段と、前記ディジタルプロセッサの前記入力に同時に印加するための前記実数値からの対応する位のビットと交互に前記虚数値からの対応する位のビットを選択し、前記選択したビットの位を考慮し、前記第１の実数および前記第２の虚数値を累積し、実数の累積された値および前記第１の実数値と共に前記第１の虚数値を得て、同様に虚数の累積値を得るための累積手段とを備え、前記実数および前記累積値が前記情報信号の各々の複素サンプルを表示するよう、前記ディジタルプロセッサ出力の各々に対応して得られるディジタルビーム形成器。 72．マルチビット値のベクトルとマルチビット係数のマトリックスとの乗算を実行するための改良された装置において、同じ行における係数の加減算に対応して前記係数のあらかじめ計算された組み合わせを記憶するためのメモリ手段と、マルチビット値の前記ベクトルの各要素から選択された同じ位の１つのビットから成るアドレスにより、前記メモリ手段をアドレス指定するためのアドレス指定手段と、位の高くなるビットから形成されたアドレスにより逐次アドレス指定される際に、前記メモリ手段から得られる出力を累積するための累積手段とを備え、該累積手段が前記高くなる位に関連し前記メモリ手段の出力の累積を保証するためのシフト手段を含む、改良された装置。