CN109347504A - 一种短波射频数字化处理系统 - Google Patents

一种短波射频数字化处理系统 Download PDF

Info

Publication number
CN109347504A
CN109347504A CN201811125884.8A CN201811125884A CN109347504A CN 109347504 A CN109347504 A CN 109347504A CN 201811125884 A CN201811125884 A CN 201811125884A CN 109347504 A CN109347504 A CN 109347504A
Authority
CN
China
Prior art keywords
signal
digital
frequency
output
input terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811125884.8A
Other languages
English (en)
Other versions
CN109347504B (zh
Inventor
任继军
刘琪
周勇敢
周子谞
王栋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shaanxi Fenghuo Electronics Co Ltd
Shaanxi Fenghuo Communication Group Co Ltd
Original Assignee
Shaanxi Fenghuo Communication Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shaanxi Fenghuo Communication Group Co Ltd filed Critical Shaanxi Fenghuo Communication Group Co Ltd
Priority to CN201811125884.8A priority Critical patent/CN109347504B/zh
Publication of CN109347504A publication Critical patent/CN109347504A/zh
Application granted granted Critical
Publication of CN109347504B publication Critical patent/CN109347504B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0626—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transmitters (AREA)
  • Noise Elimination (AREA)

Abstract

本发明属于无线通信领域，公开了一种短波射频数字化处理系统。该系统包括接收射频模拟前端、接收射频数字前端以及发射射频数字前端。其中接收射频模拟前端包括：谐波滤波器、宽带低噪声放大器以及低通滤波器；接收射频数字前端包括ADC、量化误差补偿单元、第一混频器、DDC、以及DSP；发射射频数字前端包括：DSP、DUC、第四混频器和DAC。本发明提供的短波射频数字化系统能够实现在数字域的量化误差补偿，使用很少的量化比特数就得到高质量的数字信号，同时在小输入信号的情况下，信号经过ADC后的输出波形不会产生严重畸变。

Description

一种短波射频数字化处理系统
技术领域
本发明涉及通信技术领域，尤其涉及一种短波射频数字化处理系统，具体来说是一种可以对量化误差进行补偿的短波射频数字化处理系统。
背景技术
频率范围在1.6MHz～30MHz之间的无线电磁波频率通常称为短波频段，利用短波频率进行世界范围内的广播传输进行单向通信，通常称为短波广播；能够接收到上述某一段频率的收音机称为短波电台。由于短波通信主要依靠电离层与地面间的来回反射和折射进行传播，无论白天黑夜，短波都可以传播很远。如今随着计算机、微电子和无线通信技术的不断发展，短波通信技术有了突破性进展，利用短波进行应急通信、抗灾通信、特别是军事上要求的陆海空统一通信指挥方面发挥着更重要、更广泛的作用。
目前，短波电台已日趋数字化，其工作频段已不限于原有的短波频段范围，因而呈现出多波段、多信道的特征。短波电台数字化过程中，信道数字化技术尤为关键，现有使用的短波电台信道数字化技术仅限于中频信号的处理，还不是真正意义上的软件无线电(英文名称： Software Defined Radio，英文缩写：SDR)电台。这里，所谓软件无线电就是尽可能靠近天线对信号进行数字化，通过软件编程实现信息处理、动态配置系统功能，采用开放式的结构体系，使用统一的硬件平台，在短波电台中频(甚至射频)部分对信号数字化处理，用软件编程灵活地实现宽带数字滤波、直接数字频率合成、数字上变频(英文名称：Digitalup Converter，英文缩写：DUC)，数字下变频(英文名称：Digital Down Converter，英文缩写：DDC)、调制/解调、差错编码、信道均衡、信令控制、信源编码以及加密/解密等功能。这种系统的结构如图1所示，一般包括接收射频模拟前端、接收射频数字前端和接收射频数字前端。
在实际搭建上述系统时，数字模拟转换器(英文名称：Analog to DigitalConverter，英文缩写：ADC)动态范围将直接决定系统的性能，因此ADC只能采用高量化比特数来得到高质量数字信号，进而造成成本增加，并且在小输入信号的情况下，信号经过ADC后的输出波形会产生严重畸变。
发明内容
本发明提供一种短波射频数字化系统，能够在不增加硬件成本的基础上解决该系统中数字化处理时ADC只能采用高量化比特数来得到高质量数字信号提高系统性能，以及对于小输入信号情况经ADC后的输出波形严重畸变的缺陷。因此，本发明提供的系统能够使用很少的量化比特数就得到高质量的数字信号，同时在小输入信号的情况下，信号经过ADC后的输出波形不会产生严重畸变。
为达到上述目的，本发明提供的技术方案如下：
一种短波射频数字化处理系统，包括：接收射频模拟前端、接收射频数字前端以及发射射频数字前端；
其中，接收射频模拟前端的输入端接入短波信号，输出端接至接收射频数字前端的输入端；接收射频数字前端的输出端接至发射射频数字前端的输入端，发射射频数字前端的输出端接至功率放大器。
接收射频模拟前端，用于接收工作频带内的短波信号，滤除短波信号中的谐波，并对滤除谐波后的短波信号进行放大和低通滤波处理，得到滤除杂波干扰后的模拟信号，并输出至接收射频数字前端。
接收射频数字前端，用于对接收射频模拟前端输出的模拟信号依次进行(英文全称：Analog/Digital，英文缩写：AD)模拟/数字转换、量化误差补偿、混频处理、降数据速率处理，得到数字基带信号，进而对数字基带信号进行相关处理，将相关处理后的数字基带信号输出至发射射频数字前端，同时将相关处理后的数字基带信号转换为对应的音频信号后输出。
发射射频数字前端，用于对经过相关处理后的数字基带信号依次进行升数据速率处理、混频处理、数字/模拟DA转换，得到对应的模拟信号，输出至功率放大器。
基于本发明提供的短波射频数字化处理系统包括接收射频模拟前端、接收射频数字前端和发射射频数字前端，其中接收射频数字前端包括ADC、量化误差补偿单元、第一混频器、DDC以及数字信号处理器(英文名称：Direct Digital Synthesizer，英文缩写：DSP)，短波信号在经过接收射频模拟前端、接收射频数字前端处理之后，分别转换为对应的音频信号输出和输出至发射射频数字前端的输入端，由发射射频数字前端输出端输出至功率放大器，其中，在接收射频数字前端对信号进行处理时，利用实际系统在自然环境下的高斯白噪声情况下，将其设为一种天然的小幅度“抖动”噪声，采用量化误差补偿单元实现对信号的高效量化，使得误差信号更加的接近于随机噪声，因而使得量化噪声不再具有周期性，减少谐波的产生，提高ADC的动态范围。如此一来，相比于现有的短波射频数字化系统，本发明提供的系统能够使用很少的量化比特数就得到高质量的数字信号，同时在小输入信号的情况下，信号经过ADC后的输出波形不会产生严重畸变。并且本发明短波射频数字化处理系统，能够在不需要改动硬件的基础上实现在数字域的量化误差补偿，后期维护的费用低；该系统采用全数字化处理，基本没有模拟电路。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有的短波射频数字化处理系统组成示意图；
图2为本发明提供的一种短波射频数字化处理系统示意图一；
图3为本发明提供的一种短波射频数字化处理系统示意图二；
图4为图2中的短波射频数字化模块的DDC处理流程图；
图5为图2中的量化误差处理单元处理效果示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为达到上述目的，本发明的实施例采用如下技术方案：
图2为本发明提供的一种短波射频数字化处理系统示意图一。
参见图2，本发明实施例提供的短波射频数字化系统包括接收射频模拟前端1、接收射频数字前端2和发射射频数字前端3。
其中，接收射频模拟前端的输入端1接入短波信号，输出端接至接收射频数字前端的输入端2；接收射频数字前端的输出端2接至发射射频数字前端3的输入端，发射射频数字前端3的输出端接至功率放大器的输入端。
进一步的本实施例提供的短波射频数字化处理系统中，各个部分的作用如下：
接收射频模拟前端1，用于接收工作频带内的短波信号，滤除短波信号中的谐波，并对滤除谐波后的短波信号进行放大和低通滤波处理，得到滤除杂波干扰后的模拟信号，并输出至接收射频数字前端2。
接收射频数字前端2，用于对接收射频模拟前端3输出的模拟信号依次进行AD转换、量化误差补偿、混频处理、降数据速率处理，得到数字基带信号，进而对数字基带信号进行相关处理，将相关处理后的数字基带信号输出至发射射频数字前端3，同时将相关处理后的数字基带信号转换为对应的音频信号后输出。
发射射频数字前端3，用于对经过相关处理后的数字基带信号依次进行升数据速率处理、混频处理、数字/模拟DA转换，得到对应的模拟信号，输出至功率放大器。
其中，本技术领域的人可以理解，接收射频数字前端2和发射射频数字前端3对数字基带信号的相关处理，在这里是指用DSP对数字信号进行组帧、编码等本技术领域内常规的处理方式，具体如何处理属于现有技术，本实施例对此不做详述和具体限定。
进一步的，本实施例提供的短波射频数字化处理系统中，接收射频数字前端2包括：模拟数字转换器ADC21、量化误差补偿单元22、第一混频器23、数字下变频器DDC 24、以及DSP 25。
其中，ADC 21的输入端为接收射频数字前端2的输入端，DSP 25 的输出端为接收射频数字模块2的输出端。
ADC 21的输出端接至量化误差补偿单元22输入端，量化误差补偿单元22输出端接至第一混频器输入端23，第一混频器输23出端接至DDC 24输入端，DDC 24输出端接至DSP25输入端。
其中，接收射频数字前端2中各个单元作用如下：
ADC 21，用于对接收射频模拟前端1输出的模拟信号进行AD转换，输出至量化误差补偿单元。
量化误差补偿单元22，用于根据接收射频模拟前端1输出的模拟信号，消除ADC 21输出的数字信号中的量化误差，并输出消除量化误差失真后的数字信号至第一混频器23。
第一混频器23，用于对数字信号进行混频，并将混频后的基带信号信号输出至DDC24。
DDC 24，用于降低基带信号的数据速率，以便使其与DSP 25的数据处理速率相匹配，并实现基带信号的抗混叠，输出至DSP 25。
DSP 25，用于对DDC 24的输出信号进行相关处理，得到音频输出信号和输入发射射频数字前端3的模拟信号。
需要说明的是，本技术领域的人员可以理解，DDC 24的信号处理流程如图4所示：将第一混频器23输出的第一混频信号与数控振荡器(英文名称：Numerically ControlledOscillator，英文简称：NCO) 产生的两路同频正交信号分别通过乘法器进行相乘，产生两路基带信号，即I路和Q路，然后将该两路基带信号分别通过两路第零级有限长脉冲响应滤波器(英文全称：Finite Impulse Response，英文简称： FIR)、第一级级联积分器-梳状滤波器(英文全称：Cascaded Integrator-comb Filter，英文简称：CIC)、第一级FIR、第二级CIC、第二级FIR、第三级CIC、第三级FIR波处理后，再通过多路复用器(英文全称：Multiplexer，英文简称：MUX)合成为适当数据速率的信号，以供DSP处理后产生音频输出，其中DDC 24降速率时会进行信号抽取，会产生频谱混叠，所以这个过程会集成抗混叠功能。
更进一步的，如图3所示，本实施例提供的量化误差补偿单元22 包括：本振频率确定模块227、直接数字式频率合成器DDS 226、第二混频器221、延时器222、加法器223、第三混频器224以及低通滤波器225。
其中，本振频率确定模块227的输入端为量化误差补偿单元22的模拟信号输入端，第二混频器221的一信号输入端为量化误差补偿单元22的数字信号输入端，低通滤波器225的输出端为量化误差补偿单元22的输出端。
本振频率确定模块227的输出端接至直接数字式频率合成器(英文名称：DirectDigital Synthesizer，英文缩写：DDS)226的输入端， DDS 226的输出端分别接至第二混频器221的另一信号输入端以及第三混频信号224的一信号输入端；第二混频器221的输出端接至延时器222的输入端，延时器222的输出端接至加法器223的输入端，加法器223的输出端接至第三混频器224的另一信号输入端；第三混频器224的输出端接至低通滤波器225的输入端。
本振频率确定模块227，用于根据接收射频模拟前端1输出的模拟信号的频率，确定对应的本振频率，进而确定本振频率对应的频率控制字，并将本振频率对应的频率控制字输出至DDS 226。
DDS 226，用于根据本振频率对应的频率控制字产生对应的本振信号，并将本振信号分别输出至第二混频器和第三混频器。
第二混频器221，用于对本振信号和ADC 21输出的数字信号进行混频，得到第二混频信号，并将第二混频信号输出至延时器222。
延时器222，用于对第二混频信号进行延时处理，以得到第一混频信号各周期内的数据，并输出至加法器223。
加法器223，用于将第二混频信号各周期内的数据对应相加并求平均，得到对应的数字信号，并输出至第三混频器224。
第三混频器224，用于对本振信号和加法器输出的数字信号进行混频，得到第三混频信号，并将第三混频信号输出至低通滤波器225。
低通滤波器225，用于对第三混频信号进行低通滤波，以滤除数字信号通过DDS226时产生的镜像频率，从而得到消除量化误差后的数字信号，并输出至第一混频器23。
在本实施例提供的短波射频数字化处理系统中，第二混频器221、延迟器222、加法器223、第三混频器224低通滤波器225、DDS226 和本振频率确定模块227构成量化误差补偿单元22，本振频率确定模块227根据低通滤波器13输出的模拟信号确定本振信号的频率及频率控制字并将该频率控制字输出至DDS 226，DDS 226根据该频率控制字产生本振信号，第二混频器221将本振信号和ADC 21输出的数字信号进行混频产生第二混频信号，该信号经过延时器222后，加法器223 将第二混频信号各周期内的数据对应相加求平均，并输出至第三混频器1224，第二混频器224将本振信号和加法器223输出的数字信号进行混频，再经过低通滤波器225后输出至第一混频器23。通过上述处理即可消除ADC 21的量化误差失真，其理论依据如下：
在小输入信号的情况下，由于非线性的作用输出波形已经发生严重畸变，可以采用加入“抖动”噪声的办法，在信号输入端加入小幅度“抖动”噪声，来接近于线性响应。这是由于，当输入信号的幅度小于1LSB时，由于ADC的分辨率有限，输出码字只能为0或1，呈现方波性变化。而当输入正弦波加入一个均值为0幅度为 -0.5LSB～0.5LSB均匀分布的小幅度“抖动”噪声时，小幅度“抖动”噪声把原本方波输出的信号变为宽度调制的波形，输出的宽度调制的波形里包含了原始输入信号的信息，根据这些信息，对其进行叠加操作后再进行平均即可恢复出原始输入信号。即，将采样点信号与“抖动”噪声相加，多次对结果进行量化，对每一次的量化结果相加，最后求平均，可以分辨出1LSB以下的输入信号。从另一个角度来讲，“抖动”噪声和量化误差处理实际上提高了ADC的分辨率，使低于1 LSB的信号也能分辨出来，也就使ADC的有效位数增加了。
下面从误差累积的角度进一步分析小幅度“抖动”噪声减小量化误差，提高ADC分辨率的原理：
假设小幅度“抖动”噪声信号为一个在1LSB内均匀分布的随机信号，则这个小幅“抖动”噪声信号的误差期望值可以由式(1)表示。
式中，E(n)表示随机小幅度“抖动”噪声信号误差期望，P(n)表示小幅度“抖动”噪声概率密度，e(n)表示误差传递函数。
当小幅度“抖动”噪声信号n叠加到输入信号s中时，式(1)可以改写为式(2)来表示输入信号为s时误差的期望值：
式中，e(n+s)表示加入小幅度“抖动”噪声信号n的输入信号s的量化误差。式(2)可以看作误差函数e(n)与概率密度函数的卷积。因此，对于幅度为1LSB的小幅度“抖动”噪声信号，经过长时间的积累后，误差函数即会变为0。
本实施例中的量化误差单元22的仿真结果如图5所示，上面的曲线为量化误差处理前信号的频率特征响应曲线，下面的曲线为量化误差处理后信号的频率特征响应曲线，可见经过量化误差后的频谱对应着最低的噪底，也就对应着在ADC对信号高效量化后更高的动态范围。
优选的，在图3所示的短波射频数字化处理系统中，本振频率确定模块227具体用于：
确定本振频率fLO和本振频率对应的频率控制字FCWLO；
根据低通滤波器13输出的模拟信号的频率fin，确定频率fin对应的频率控制字FCWin，并根据频率控制字FCWin从预设的三个采样点倍数挡位NL、NM和NH中选择采样点倍数N。
根据所选的采样点倍数N计算得到本振频率确定本振频率fLO对应的频率控制字FCWLO，并将本振频率对应的频率控制字 FCWLO输出至DDS 226。
其中，根据频率控制字FCWin从预设的三个采样点倍数档位NL、NM和NH中选择采样点倍数N，具体包括：当频率控制字FCWin小于预设的低档位采样点倍数NL时，选择低档位采样点倍数NL作为采样点倍数N，即N＝NL；当频率控制字FCWin大于预设的低档位采样点倍数NL且小于预设的中档位采样点倍数NM时，选择中档位采样点倍数NM作为采样点倍数N，即N＝NM；当频率控制字FCWin大于预设的中档位采样点倍数NM且小于预设的高档位采样点倍数NH时，选择高档位采样点倍数NH作为采样点倍数N，即N＝NH。
其中，NL＜NM＜NH，fs表示ADC 21的采样频率。
进一步的，如图2所示，本实施例提供的短波射频数字化处理系统，接收射频模拟前端1包括：谐波滤波器11、宽带低噪声放大器12 以及低通滤波器13。
其中，谐波滤波器11的输入端为接收射频模拟前端1的输入端，低通滤波器13的输出端为接收射频模拟前端1的输出端。
谐波滤波器11的输入端输入短波信号，谐波滤波器11的输出端接至低噪声放大器的输入端12，低噪声放大器12的输出端接至低通滤波器13，低通滤波器13的输出端接至发射频数字前端2。
谐波滤波器11，用于减少短波信号进入低噪声放大器12之前信噪比的损失和对频带外的信号进行有效的抑制。
低噪声放大器12，用于减少短波信号在电离层变化时信号衰落的影响，并起到自动增益控制电路的作用，以满足短波信号动态范围大的要求。
低通滤波器13，用于进一步滤除所需工作频段以外的干扰噪声信号。
更进一步的，如图2所示，本实施例提供的短波射频数字化处理系统，发射射频数字前端2包括：DSP 25、数字上变频器DUC 31、第四混频器32和数字模拟转化器DAC 33。
其中，DSP 25的输入端为发射射频数字前端3的输入端，DAC 33 的输出端为发射射频数字前端3的输出端；发射射频数字前端3的输出端接至功率放大器。
DSP 25的输出端接至DUC 31的输入端，DUC 31的输出端接至第四混频器32的一输入端，第四混频器32的输出端接至DAC 33的输入端。
DSP 25，用于对DDC 24的输出信号进行相关处理，得到音频输出信号和输入DUC31的模拟信号。
DUC 31，用于将基带信号数据率提高至与DDS 226子模块相同的数据速率，以便两者进行数字混频处理，得到数字混频信号；
第四混频器32，用于将数字本振信号与DUC 31处理后的数字信号进行混频。
DAC 33，用于将数字混频信号进行DA转换输出模拟信号，供功率放大器使用。
如图2所示，本实施例提供的短波射频数字化处理系统中，接收射频模拟前端、接收射频数字前端和发射射频数字前端，其射频信号数字化处理流程为：
从天线接收的短波信号经过谐波滤波器11滤除短波信号中的谐波，滤除了谐波的短波信号再经过宽带低噪声放大器12和低通滤波器13 进行放大和低通滤波处理，得到滤除杂波干扰后的模拟信号，该模拟信号依次进行AD转换、量化误差补偿、混频处理、降数据速率处理，得到数字基带信号，DSP 25对所述数字基带信号进行相关处理，数字基带信号输出至DUC 31，同时将相关处理后的数字基带信号转换为对应的音频信号后输出，接着DUC31将基带信号数据率提高至与DDS 226子模块相同的数据速率，以便两者进行数字混频处理，得到数字混频信号，第四混频器32将这个数字混频信号和数字本振信号进行混频，经过第四混频器32的数字混频信号再经过数字/模拟DA转换后供后续的功率放大器使用。由于该系统中的量化误差补偿单元22利用实际系统在自然环境下的高斯白噪声情况下，将其设为一种天然的小幅度“抖动”噪声，采用量化误差补偿，实现对信号的高效量化，使得误差信号更加的接近于随机噪声，因而使量化噪声不在具有周期性，减少谐波的产生，提高ADC 21的动态范围。因此，相比于现有的短波射频数字化处理系统，本发明提供的系统能够使用很少的量化比特数就得到高质量的数字信号，同时在小输入信号的情况下，信号经过ADC 21后的输出波形不会产生严重畸变。并且本发明短波射频数字化处理系统，能够在不需要改动硬件的基础上实现在数字域的量化误差补偿，后期维护的费用低；该系统采用全数字化处理，基本没有模拟电路。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
以上，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (6)

1.一种短波射频数字化处理系统，其特征在于，所述系统包括：接收射频模拟前端、接收射频数字前端以及发射射频数字前端；
其中，所述接收射频模拟前端的输入端接入短波信号，输出端接至所述接收射频数字前端的输入端；所述接收射频数字前端的输出端接至所述发射射频数字前端的输入端，所述发射射频数字前端的输出端接至功率放大器的输入端；
所述接收射频模拟前端，用于接收工作频带内的短波信号，滤除所述短波信号中的谐波，并对滤除谐波后的短波信号进行放大和低通滤波处理，得到滤除杂波干扰后的模拟信号，并输出至所述接收射频数字前端；
所述接收射频数字前端，用于对所述接收射频模拟前端输出的模拟信号依次进行模/数AD转换、量化误差补偿、混频处理、降数据速率处理，得到数字基带信号，进而对所述数字基带信号进行相关处理，将相关处理后的数字基带信号输出至所述发射射频数字前端，同时将相关处理后的数字基带信号转换为对应的音频信号后输出；
所述发射射频数字前端，用于对经过相关处理后的数字基带信号依次进行升数据速率处理、混频处理、数/模DA转换，得到对应的模拟信号，输出至功率放大器。
2.根据权利要求1所述的短波射频数字化处理系统，其特征在于，所述接收射频数字前端包括：模拟数字转换器ADC、量化误差补偿单元、第一混频器、数字下变频器DDC、以及数字信号处理器DSP；
其中，所述ADC的输入端为所述接收射频数字模块的输入端，所述DSP的输出端为所述接收射频数字模块的输出端；
所述ADC的输出端接至所述量化误差补偿单元输入端，所述量化误差补偿单元输出端接至第一频器输入端，所述第一混频器输出端接至所述DDC输入端，所述DDC输出端接至所述DSP输入端；
所述ADC，用于对所述接收射频模拟前端输出的模拟信号进行AD转换，输出至所述量化误差补偿单元；
所述量化误差补偿单元，用于根据所述接收射频模拟前端输出的模拟信号，消除所述ADC输出的数字信号中的量化误差，并输出消除量化误差失真后的数字信号至第一混频器；
所述第一混频器，用于对所述数字信号进行混频，并将混频后的基带信号信号输出至所述DDC；
所述DDC，用于降低所述基带信号的数据速率，以便使其与所述DSP的数据处理速率相匹配，并实现所述基带信号的抗混叠，输出至所述DSP；
所述DSP，用于对所述DDC的输出信号进行相关处理，得到所述音频输出信号和输入发射射频数字前端的模拟信号。
3.根据权利要求2所述接收数字前端，其特征在于，所述量化误差补偿单元包括：本振频率确定模块、直接数字式频率合成器DDS、第二混频器、延时器、加法器、第三混频器以及低通滤波器；
其中，所述本振频率确定模块的输入端为所述量化误差补偿单元的模拟信号输入端，所述第二混频器的一信号输入端为所述量化误差补偿单元的数字信号输入端，所述低通滤波器的输出端为所述量化误差补偿单元的输出端；
所述本振频率确定模块的输出端接至所述DDS的输入端，所述DDS的输出端分别接至所述第二混频器的另一信号输入端以及所述第三混频信号的一信号输入端；所述第二混频器的输出端接至所述延时器的输入端，所述延时器的输出端接至所述加法器的输入端，所述加法器的输出端接至所述第三混频器的另一信号输入端；所述第三混频器的输出端接至所述低通滤波器的输入端；
所述本振频率确定模块，用于根据所述接收射频模拟前端输出的模拟信号的频率，确定对应的本振频率，进而确定所述本振频率对应的频率控制字，并将所述本振频率对应的频率控制字输出至所述DDS；
所述DDS，用于根据所述本振频率对应的频率控制字产生对应的本振信号，并将所述本振信号分别输出至所述第二混频器和所述第三混频器；
所述第二混频器，用于对所述本振信号和所述ADC输出的数字信号进行混频，得到第二混频信号，并将所述第二混频信号输出至所述延时器；
所述延时器，用于对所述第二混频信号进行延时处理，以得到所述第一混频信号各周期内的数据，并输出至加法器；
所述加法器，用于将所述第二混频信号各周期内的数据对应相加并求平均，得到对应的数字信号，并输出至所述第三混频器；
所述第三混频器，用于对所述本振信号和所述加法器输出的数字信号进行混频，得到第三混频信号，并将所述第三混频信号输出至所述低通滤波器；
所述低通滤波器，用于对所述第三混频信号进行低通滤波，以滤除数字信号通过所述DDS时产生的镜像频率，从而得到消除量化误差后的数字信号，并输出至所述第一混频器。
4.根据权利要求3所述的系统，其特征在于，所述本振频率确定模块具体用于：
根据所述接收射频模拟前端输出的模拟信号的频率fin，确定所述频率fin对应额本征频率控制字FCWin，并根据所述频率控制字FCWin，从预设的三个采样点倍数挡位NL、NM和NH中选择采样点倍数N，根据所述的采样点倍数N计算得到本振频率确定所述本振频率fLO对应的频率控制字FCWLO，并将所述本振频率对应的频率控制字FCWLO输出至DDS；
其中，所述根据所述频率控制字FCWLO从预设的三个采样点倍数档位NL、NM和NH中选择采样点倍数N，包括：
当所述频率控制字FCWin小于预设的低档位采样点倍数NL时，选择低档位采样点倍数NL作为采样点倍数N，即N＝NL；
当所述频率控制字FCWin大于预设的低档位采样点倍数NL且小于预设的中档位采样点倍数NM时，选择中档位采样点倍数NM作为采样点倍数N，即N＝NM；
当所述频率控制字FCWin大于预设的中档位采样点倍数NM且小于预设的高档位采样点倍数NH时，选择高档位采样点倍数NH作为采样点倍数N，即＝NH；NL＜NM＜NH，fs表示ADC的采样频率。
5.根据权利要求1所述的系统，其特征在于，所述接收射频模拟前端包括：谐波滤波器、宽带低噪声放大器以及低通滤波器；
其中，所述谐波滤波器的输入端为所述接收射频模拟前端的输入端，所述接低通滤波器的输出端为所述接收射频模拟前端的输出端；
所述谐波滤波器的输入端输入所述短波信号，所述谐波滤波器的输出端接至所述低噪声放大器的输入端，所述低噪声放大器的输出端接至所述低通滤波器，所述低通滤波器的输出端接至所述发射频数字前端；
所述谐波滤波器，用于减少短波信号进入所述低噪声放大器之前信噪比的损失和对频带外的信号进行有效的抑制；
所述低噪声放大器，用于减少短波信号在电离层变化时信号衰落的影响，并起到自动增益控制电路的作用，以满足短波信号动态范围大的要求；
所述低通滤波器，用于进一步滤除所需工作频段以外的干扰噪声信号。
6.根据权利要求1所述的系统，其特征在于，所述发射射频数字前端包括：DSP、数字上变频器DUC、第四混频器和数字模拟转化器DAC；
其中，所述DSP的输入端为所述发射射频数字前端的输入端，所述DAC的输出端为所述发射射频数字前端的输出端；所述发射射频数字前端的输出端接至所述功率放大器；
所述DSP的输出端接至所述DUC的输入端，所述DUC的输出端接至所述第四混频器的一输入端，所述第四混频器的输出端接至所述DAC的输入端；
所述DSP，用于对所述DDC的输出信号进行相关处理，得到所述音频输出信号和输入所述DUC模拟信号；
所述DUC，用于将基带信号数据率提高至与DDS子模块相同的数据速率，以便两者进行数字混频处理，得到数字混频信号；
所述第四混频器，用于将数字本振信号与DUC处理后的数字信号进行混频；
所述DAC，用于将所述数字混频信号进行数字/模拟DA转换输出模拟信号，供所述功率放大器使用。
CN201811125884.8A 2018-09-26 2018-09-26 一种短波射频数字化处理系统 Active CN109347504B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811125884.8A CN109347504B (zh) 2018-09-26 2018-09-26 一种短波射频数字化处理系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811125884.8A CN109347504B (zh) 2018-09-26 2018-09-26 一种短波射频数字化处理系统

Publications (2)

Publication Number Publication Date
CN109347504A true CN109347504A (zh) 2019-02-15
CN109347504B CN109347504B (zh) 2020-08-25

Family

ID=65306620

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811125884.8A Active CN109347504B (zh) 2018-09-26 2018-09-26 一种短波射频数字化处理系统

Country Status (1)

Country Link
CN (1) CN109347504B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111182489A (zh) * 2019-12-19 2020-05-19 胡友彬 一种气象海洋信息超短波传输系统
CN114598348A (zh) * 2022-02-21 2022-06-07 西安烽火电子科技有限责任公司 一种短波通信技术验证通用硬件平台及其信号处理方法
CN114783238A (zh) * 2021-06-07 2022-07-22 中国人民解放军海军航空大学 一种能够进行故障诊断训练的短波电台示教系统
CN115065922A (zh) * 2022-06-07 2022-09-16 深圳市听多多科技有限公司 一种助听方法、助听系统、智能终端及存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1566985A (zh) * 2003-06-30 2005-01-19 武汉大学 线性调频连续波体制运动目标参数估计方法
US20060261844A1 (en) * 2005-05-11 2006-11-23 Samsung Electronics Co., Ltd. Impedance control circuit in semiconductor device and impedance control method
CN101931424A (zh) * 2010-03-08 2010-12-29 西安烽火电子科技有限责任公司 短波射频数字化处理模块
JP4772462B2 (ja) * 2005-11-10 2011-09-14 三菱電機株式会社 受信機
CN106774630A (zh) * 2017-01-18 2017-05-31 西华大学 一种补偿式直接数字频率合成器
CN106933299A (zh) * 2017-03-09 2017-07-07 黄山学院 具有幅度和相位误差自校准功能的低功耗dds电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1566985A (zh) * 2003-06-30 2005-01-19 武汉大学 线性调频连续波体制运动目标参数估计方法
US20060261844A1 (en) * 2005-05-11 2006-11-23 Samsung Electronics Co., Ltd. Impedance control circuit in semiconductor device and impedance control method
JP4772462B2 (ja) * 2005-11-10 2011-09-14 三菱電機株式会社 受信機
CN101931424A (zh) * 2010-03-08 2010-12-29 西安烽火电子科技有限责任公司 短波射频数字化处理模块
CN106774630A (zh) * 2017-01-18 2017-05-31 西华大学 一种补偿式直接数字频率合成器
CN106933299A (zh) * 2017-03-09 2017-07-07 黄山学院 具有幅度和相位误差自校准功能的低功耗dds电路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111182489A (zh) * 2019-12-19 2020-05-19 胡友彬 一种气象海洋信息超短波传输系统
CN114783238A (zh) * 2021-06-07 2022-07-22 中国人民解放军海军航空大学 一种能够进行故障诊断训练的短波电台示教系统
CN114783238B (zh) * 2021-06-07 2024-05-28 中国人民解放军海军航空大学 一种能够进行故障诊断训练的短波电台示教系统
CN114598348A (zh) * 2022-02-21 2022-06-07 西安烽火电子科技有限责任公司 一种短波通信技术验证通用硬件平台及其信号处理方法
CN114598348B (zh) * 2022-02-21 2023-06-30 西安烽火电子科技有限责任公司 一种短波通信技术验证通用硬件平台及其信号处理方法
CN115065922A (zh) * 2022-06-07 2022-09-16 深圳市听多多科技有限公司 一种助听方法、助听系统、智能终端及存储介质

Also Published As

Publication number Publication date
CN109347504B (zh) 2020-08-25

Similar Documents

Publication Publication Date Title
CN109347504A (zh) 一种短波射频数字化处理系统
CN101657974B (zh) 用于软件无线电系统的前端收发机
US9760338B2 (en) Direct digital synthesis of signals using maximum likelihood bit-stream encoding
US8811540B2 (en) Digital receiver
US7424274B2 (en) Digital transmitter and method
CN101378263B (zh) 基于数字中频的多载波数字接收机及多载波数字接收方法
TWI483594B (zh) 使用正交調變系統之無線音訊設備及使用方法
US20040017306A1 (en) Scalable analog-to-digital converter with digital down conversion for ultra wideband communications
US6611570B1 (en) Programmable digital intermediate frequency transceiver
US6690748B2 (en) Receiver with improved digital intermediate to base band demodulator
US10181862B1 (en) Parameterizable bandpass delta-sigma modulator
CN101931424A (zh) 短波射频数字化处理模块
CN111641445A (zh) 卫星通信与导航一体化处理系统及方法
US7835478B2 (en) Method and apparatus for performing analog-to-digital conversion in receiver supporting software defined multi-standard radios
US20080211688A1 (en) Method and apparatus for a multi-mode multi-rate telemetry transmitter
JP2004336703A (ja) デジタル信号のアナログ再構成
KR100957321B1 (ko) 소프트웨어 무선기 및 이를 이용한 신호처리 방법
CN102571083B (zh) 数字控制振荡器、正交载波的产生方法及正交调幅调制系统
Pilato et al. Design and quantization limits of root raised cosine digital filter
US7705760B2 (en) Method and device for the filtering and analogue/digital conversion of analogue signal
US11108417B2 (en) Variable-rate decoder-based wireless receiver
Kumar et al. Design and FPGA implementation of a programmable data rate PSK digital demodulator for onboard and ground applications
Vucic et al. FPGA implementation of high-frequency software radio receiver
Zafeiropoulos Software defined radio datalink implementation using PC-type computers

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant