KR100429267B1 - 외부기기 전송 인식 오류 처리장치와 방법 - Google Patents

Abstract

본 발명은 데이터 리드/라이트 처리가 이루어지는 외부기기의 전송 인식 오류를 처리하는 장치에 있어서, 시스템 제어 및 상기 외부기기 액세스를 수행하는 제어수단, 상기 제어수단이 외부기기를 액세스할 때 주변 기기로부터 전송되는 데이터 전송 인식 신호(DTACK)를 감지하여 오류 발생시 DTACK 신호를 발생시켜 제어수단에 공급하는 DTACK 감지수단, 상기 외부기기로부터 전송되는 DACK신호를 상기 제어수단의 클럭에 동기시켜 상기 제어수단에 공급하기 위한 DACK 동기화 수단, 상기 DTACK 감지수단에서 오류 감지시, 해당 오류 발생을 표시하는 표시수단, 상기 DTACK 감지수단에서 오류 감지시 해당 오류 정보 및 상태 정보를 저장하는 저장수단으로 구성된 것으로서, 제어부 주변에 인터페이스 되어 있는 외부기기의 액세스 타임이 일정하지 않을 때 1클록 지연부가 제어부와 외부기기 간의 정상적인 동작을 하도록 동기화를 이루어줄 수 있다.

Description

외부기기 전송 인식 오류 처리장치와 방법{APPARATUS AND METHOD FOR DETECTING DTACK FAIL OF EXTERNAL DEVICE}

본 발명은 마이크로 프로세서를 사용하는 전자, 전기, 통신 등의 제어 시스템에서 주제어부와 연결(interface)된 외부기기(external device)의 데이터 전송 인식 오류를 처리하기 위한 장치와 데이터 전송 인식 오류 처리방법에 관한 것이다.

마이크로 프로세서를 사용하는 전자, 전기, 통신 등의 제어 시스템에서 주제어부(통상 CPU)가 이와 연결된 외부기기(External Slow Speed Device)를 액세스(Access)할 때 외부의 외부기기는 주 제어부로 데이터 전송 인식 신호(DTACK : Data Transfer Acknowledgement)를 보내 주고, 주제어부에서는 DTACK 신호를 인식하여 외부기기에 대한 액세스 즉, 데이터 리드(Data Read) 또는 데이터 라이트(Data Write)가 성공적으로 이루어졌음을 인지하여 액세스 사이클을 종료하게 된다.

예를 들어 키폰 시스템의 경우 도1에 나타낸 바와 같이 주제어부(CPU)(1)와 외부기기(2)를 연결하여 액세스하고 있다. 외부기기 액세스를 위해서 CPU(1)와 외부기기(2)는 어드레스 버스(Address Bus), 데이터 버스(Data Bus), 칩 선택신호(Chip Select : CS), 데이터 리드/라이트 신호(RD/WR), 그리고 DTACK 신호를 구동하고 있다. 외부기기는 통상 주제어부에 비하여 속도가 늦고 주제어부가 외부기기를 액세스하는 타임도 일정하지 않다.

주제어부(1)에서 외부기기(2)를 액세스할 때 해당 외부기기에 대한 칩 선택신호(CS)를 구동하고, 어드레스 버스에 데이터 액세스를 위한 어드레스 신호를 구동하며, 데이터를 리드할 것인지 혹은 라이트할 것인지에 따라 리드/라이트 신호(RD/WR)를 구동하게 된다. 그러면 칩 선택신호(CS)에 의해서 선택된 해당 외부기기(2)는 데이터 리드의 경우에는 어드레스 신호에 의해서 지정되는 소정의 장소에서 데이터를 데이터 버스(Data Bus)에 출력하여 주제어부(1)가 이 데이터를 읽어갈 수 있게 하며, 데이터 라이트의 경우에는 어드레스 신호에 의해서 지정되는 소정의 장소에 주제어부(1)로부터 출력된 데이터를 라이트(기록)하게 된다.

이와 같은 데이터 리드/라이트 동작에 있어 외부기기(2)는 데이터 전송 여부를 데이터 전송 인식 신호(DTACK)로 주제어부(1)에게 알려주게 되며, 주제어부(1)는 이 DTACK 신호를 받아 리드 또는 라이트의 한 사이클을 종료하게 된다.

즉, 주제어부(1)에 비하여 그 처리 속도가 늦고 처리 속도나 액세스 타임이 일정하지 않은 외부기기(2)로부터 DTACK 신호를 입력받아 정상적인 데이터 처리 여부를 판단하고 있다. 그러나, 이러한 시스템에서 외부기기(2)의 장애 발생으로 인하여 외부기기(2)가 DTACK 신호를 주제어부(1)로 전송해 주지 못하게 되면, 주제어부(1)는 외부의 DTACK 신호를 받지 못하게 되어 멈추게 되고, 이 것은 결국 제어부의 리셋(reset)으로 파급되어 시스템 리셋 상황이 발생하게 된다. 즉, 시스템 다운에 이르게 되므로 기기 동작에 대한 신뢰성이 저하될 뿐만 아니라, 시스템이 다운된 원인을 찾아 내기도 어려워서 유지 보수에 상당한 불편함이 따른다.

본 발명은 주제어부에서 외부기기를 액세스할 때, 외부기기로부터 주제어부로 보내 주는 데이터 전송 인식 신호(DTACK)의 오류 여부를 감지하고, 상기 DTACK 신호 오류 여부로부터 외부기기의 동작상태를 판정함으로써 시스템 안정성 및 신뢰성을 향상시킬 수 있도록 한 외부기기 전송 인식 오류 처리장치와 방법을 제공함을 그 목적으로 한다.

또한 본 발명은 주제어부에서 외부기기를 액세스할 때, 외부기기로부터 주제어부로 보내 주는 데이터 전송 인식 신호(DTACK)의 오류 여부를 감지하고, 상기 DTACK 신호가 정상적으로 처리되지 않을 경우 강제로 의사 DTACK신호를 생성하여주제어부에 보내줌으로써, 주제어부가 외부기기의 장애 여부와 관계없이 그 다음의 정상적인 동작을 수행할 수 있도록 한 외부기기 전송 인식 오류 처리장치와 방법을 제공함을 목적으로 한다.

또한 본 발명은 주제어부에서 외부기기를 액세스할 때, 외부기기로부터 주제어부로 보내주는 데이터 전송 인식 신호(DTACK)의 오류 여부를 감지하고, 상기 오류 여부를 감지한 결과 정보를 저장하고 표시해 줌으로써, 사용자가 해당 시스템에 대한 유지 보수 및 장애진단, 동작 상황의 파악 등을 용이하게 할 수 있도록 한 외부기기 전송 인식 오류 처리장치와 방법을 제공함을 목적으로 한다.

본 발명의 외부기기 전송 인식 오류 처리장치는, 시스템 제어 및 외부기기 액세스를 수행하는 제어수단과, 상기 제어수단의 액세스 제어를 받아 소정의 데이터 리드/라이트 처리가 이루어지는 외부기기와, 상기 제어수단이 외부기기를 액세스할 때 주변 기기로부터 전송되는 데이터 전송 인식 신호(DTACK)를 감지하여 오류 발생시 DTACK 신호를 강제로 발생시켜 제어수단에 공급하는 DTACK 감지수단을 포함하여 구성됨을 특징으로 한다.

또한 본 발명의 외부기기 전송 인식 오류 처리장치는, 상기 외부 기기로부터 전송되는 DTACK 신호를 제어수단의 클록에 동기시켜 제어수단에 공급하기 위한 DTACK 동기화수단을 더 포함하여 구성됨을 특징으로 한다.

또한 본 발명의 외부기기 전송 인식 오류 처리장치에서, 상기 DTACK 동기화수단은 DTACK 신호를 1클록 지연시키는 지연수단임을 특징으로 한다.

또한 본 발명의 외부기기 전송 인식 오류 처리장치에서, 상기 DTACK 신호가상기 감지수단에 의해서 생성된 것임을 인터럽트 신호(IRQ)로 제어수단이 입력받아 인지하는 것을 특징으로 한다.

또한 본 발명의 외부기기 전송 인식 오류 처리장치에서, 상기 DTACK 감지수단이 외부기기 선택 구동 타이밍으로부터 DTACK 신호의 인지까지 소요되는 시간을 카운트하는 DTACK 카운트수단과, 상기 DTACK 카운트수단의 카운트 값을 비교하기 위한 기준 시간값을 설정하기 위한 기준 값 저장수단을 포함하여 이루어지는 것을 특징으로 한다.

또한 본 발명의 외부기기 전송 인식 오류 처리장치에서, 상기 기준 값 저장수단에 설정되는 카운트값이 상기 제어수단에 의해서 초기에 미리 설정되는 것을 특징으로 한다.

또한 본 발명의 외부기기 전송 인식 오류 처리장치에서, 상기 카운트수단이 해당 외부기기 선택 구동신호(CS)와 DTACK 신호에 의해서 카운트 시작과 클리어 제어가 이루어지는 것을 특징으로 한다.

또한 본 발명의 외부기기 전송 인식 오류 처리장치는, 상기 오류 발생 시 해당 오류 발생을 표시하는 표시수단을 더 포함하여 구성됨을 특징으로 한다.

또한 본 발명의 외부기기 전송 인식 오류 처리장치는, 상기 오류 발생 시 해당 DTACK 감지 오류 정보 및 상태 정보를 저장하는 저장수단을 더 포함하여 구성됨을 특징으로 한다.

한편, 본 발명의 외부기기 전송 인식 오류 처리방법은, 제어수단에서 외부기기를 액세스할 때 외부기기로부터의 데이터 전송 인식 신호(DTACK)의 응답 기준 시간 값을 설정하는 단계, 상기 외부기기의 선택 및 구동 후 DTACK 응답시간을 카운트하는 단계, 상기 DTACK 응답시간을 카운트한 값과 상기 기준 시간 값을 비교하는 단계, 상기 비교 결과에 따라 DTACK 정상 처리 또는 비정상 시 강제로 DTACK 신호를 생성하여 제어수단에 공급하는 단계로 이루어지는 것을 특징으로 한다.

또한 본 발명의 외부기기 전송 인식 오류 처리방법에서, 상기 DTACK 응답 시간 값의 카운트가 제어수단의 클록에 동기되어 이루어지는 것을 특징으로 한다.

또한 본 발명의 외부기기 전송 인식 오류 처리방법에서, 상기 DTACK 신호가 제어수단의 클록에 동기되어 1클록 지연되어 제어수단에 공급되는 것을 특징으로 한다.

또한 본 발명의 외부기기 전송 인식 오류 처리방법에서, 상기 비정상 판정 시에는 상기 카운트된 DTACK 응답 시간 값을 저장하고 외부기기가 비정상 상태임을 표시하는 단계를 더 포함하는 것을 특징으로 한다.

도1은 종래의 주제어장치와 외부기기의 구성을 나타낸 도면

도2는 본 발명에 따른 외부기기 전송인식 오류 처리장치의 구성을 나타낸 도면

도3은 본 발명에 따른 외부기기 전송 인식 오류 처리 동작을 설명하기 위한 타이밍도

도4는 본 발명에 따른 외부기기 전송 인식 오류 처리방법을 설명하기 위한 플로우차트

도2는 본 발명의 외부기기 전송 인식 오류 처리장치의 실시예로서, 데이터 액세스 제어를 위한 제어부(1)와, 상기 제어부(1)에 의해서 소정의 데이터가 리드/라이트 되는 외부기기(2)와, 상기 외부기기(2)로부터 출력된 DTACK 신호를 1클록 지연시켜 제어부(1)에 공급하는 클록 지연부(3)와, 상기 외부기기(2)로부터 출력되는 DTACK 신호를 감지하고 비정상 시 강제로 DTACK 신호를 생성하여 출력하는 DTACK 감지부(4)와, 상기 제어부(1)로부터 외부기기(2)로 출력되는 칩 선택신호(/CS)와 상기 DTACK신호에 따라 DTACK 감지부(4)를 인에이블 및 디스에이블 제어하기 위한 AND 게이트(5)와, 상기 DTACK 감지부(4)의 감지 결과를 주제어부(1)가 입력받아 저장하기 위한 상태 저장부(6)와, 상기 DTACK 감지부(4)의 감지 결과를 주제어부(1)가 입력받아 표시해 주기 위한 표시부(7)를 포함하여 이루어지고 있다.

도2에서 부호 8,9는 버퍼/인터페이스이며, 상기 DTACK 감지부(4)는 DTACK 응답 시간을 카운트하기 위한 TCR(Time Counter Register)(4a)와 기준 시간 값을 저장하기 위한 TRR(Time Reference Register)(4b)를 포함하고 있다.

도3은 본 발명의 외부기기 전송 인식 오류 처리장치 동작을 설명하기 위한 타이밍도이다. 도3에는 주제어부(1)에서 출력되는 클록(CLKOUT), 어드레스 버스(Address Bus), 칩 선택신호(/CS), 데이터 리드/라이트 신호(RD/WR), 데이터 전송 인식 신호(/DTACK), 동기화 되거나 강제로 발생된 DTACK 신호(/TA:Transfer Acknowledgement), 데이터 버스(Data Bus)를 나타내었으며, 오류 발생 시의 동작을 설명하기 위하여 /DTACK*, /TA*, /IRQ(인터럽트 신호)를 나타내었다. 도4는 본 발명의 외부기기 전송 인식 오류 처리장치에 의해서 이루어지는 전송 인식 오류 처리방법의 실시예를 나타낸 플로우차트이다.

먼저, 도2 및 도3을 참조하여 데이터 리드(Data Read)에 대한 정상 동작이 이루어지는 경우부터 설명한다. 제어부(1)는 외부기기(2)의 액세스를 위하여 칩 선택신호(/CS)를 로우(Low)로 출력하고, 리드/라이트 신호(RD/WR)를 하이(High)로 출력하고, 데이터를 액세스할 외부기기 어드레스(Address Bus)를 구동시킨다. 외부기기(2)는 액세스 타임이 일정하지 않은 저속의 외부기기로서, 상기 칩선택신호(/CS)와 리드 어드레스(Read Address)에 따라 해당 장소의 데이터를 데이터 버스(Data Bus)로 출력하고, 데이터 전송 인식 신호(/DTACK)를 출력한다. 즉, 외부기기(2)는 칩 선택신호(/CS)가 로우인 상태에서 데이터를 제어부(1)로 전달하고자 하는 처리 준비가 끝나면 /DTACK 신호를 로우로 하게 되는데, 이 /DTACK 신호는 1클록 지연부(3)에 의해서 1클록 지연되어 로우의 /TA신호로 제어부(1)에 전달된다.

1클록 지연부(3)는 클록(CLKOUT)을 기준으로 상기 입력된 /DTACK 신호를 라이징 엣지(rising edge) 신호에 따라 1클록 지연시켜 /TA신호를 제어부(1)에 전달함으로써 제어부(1)와 외부기기(2) 사이의 동기를 맞춰 주는 것이다. 즉, 제어부(1)로 전달되는 /TA신호는 제어부(1)에서 출력한 칩 선택신호(/CS)를 기준으로 앞으로 1클록, 뒤로 1클록을 로우로 유지시켜 주게 되므로, 처리 속도가 상대적으로 빠른 제어부(1)의 셋업 타임(setup time)과 홀드 타임(hold time)을 1클록 유지시킬 수 있게 되는 것이다. 이 타이밍 관계를 도3의 'C'점으로 나타내었다. 'C' 시점을 중심으로 그 앞으로 1클록, 그 뒤로 1클록을 로우로 유지시켜 주고 있다.

이와 같이 /TA 신호를 전달받은 제어부(1)는 데이터 버스(Data Bus)에 있는 데이터를 리드하고, /TA신호가 로우로 입력됨에 따라 칩 선택신호(/CS)를 하이로 출력하며, 이 칩 선택신호(/CS)에 따라 외부기기(2)는 /DTACK신호를 하이로 함으로써 데이터 처리(제어부가 외부기기의 데이터를 읽어가는 동작 사이클)가 완료된다.

한편, 상기한 바와 같이 제어부(1)에서 외부기기(2)의 데이터를 리드할 때의 동작에 있어서, DTACK 감지부(4)의 동작을 살펴본다. 초기에 제어부(1)에서 DTACK감지부(4)의 TRR(4b)에 기준 시간 카운트 값을 로드한다(LD_TRR). 이 것은 /DTACK 신호 응답의 허용 최대 시간 값에 해당한다. 즉, 제어부(1)에서 외부기기(2)로부터의 /DTACK 신호(실제로는 /TA신호)가 들어올 때까지 기다릴 수 있는 기준 시간 값이며, 이 시간 이내에 /DTACK신호가 제어부(1)로 들어오면 정상 동작, 그렇지 않은 경우는 비정상 상태로 판정하고 강제로 /TA신호를 생성하여 외부기기(2)의 액세스(이 경우는 데이터 리드) 사이클을 강제로 종료하게 되는 것이다.

/DTACK 신호가 하이인 상태에서 칩 선택신호(/CS)가 로우가 되면 AND 게이트(5)의 출력은 하이가 된다. AND 게이트(5)의 하이신호 출력은 DTACK 감지부(4)의 인에이블(Enable) 신호로 입력단(EN)에 공급되고, 이 것에 의해서 DTACK 감지부(4)는 카운트 동작을 개시한다. 즉, DTACK 감지부(4)의 TCR(4a)이 클록(CLKOUT)을 카운트하기 시작한다(TCR_Start). 이후에 /DTACK 신호가 정상적으로 상기한 바와 같이 처리된다면 도3에서 A-B 구간 동안 TCR(4a)의 카운트가 진행될 것이다. 'B' 시점에서 /DTACK 신호가 정상적으로 로우가 되면 앞서 설명한 바와 같이 /TA신호가 1클록 지연부(3)에 의해서 발생되어 제어부(1)에 입력될 것이고, /DTACK 신호가 로우가 되면 AND 게이트(5)의 출력도 로우가 되어 DTACK 감지부(4)는 디스에이블 된다. 따라서 정상 동작 시에는 DTACK 감지부(4)의 TCR(4a)이 클리어(Clear)되어 다음의 액세스 동작에 대기하게 된다.

상기한 바와 같은 데이터 리드 동작은 데이터 라이트(Data Write) 동작의 경우에도 마찬가지로 적용된다.

지금까지는 외부기기(2)가 정상 동작하여 /DTACK 신호가 정상적으로제어부(1)에 /TA신호로 전달되는 경우에 대하여 설명하였다. 그러나 외부기기(2)의 장애 발생으로 인하여 /DTACK 신호(로우 신호)가 출력되지 않으면 DTACK 감지부(4)가 이 것을 감지하여 강제로 /TA신호를 출력해 준다. 이러한 동작 시의 타이밍을 도3에서 /DTACK*, /TA*, /IRQ로 예시하였다.

앞서 설명한 바와 같이 제어부(1)에서 외부기기(2)를 액세스하기 위하여 칩 선택신호(/CS)를 로우로 구동한다. 칩 선택신호(/CS)가 로우가 되면 AND 게이트(5)의 출력이 하이가 되고, 이 것에 의해서 DTACK 감지부(4)의 TCR(4a)이 클록(CLKOUT)을 카운트하기 시작한다. 그런데, 제어부(1)가 외부기기(2)를 액세스할 때 외부기기(2)가 오동작하면 /DTACK 신호는 응답을 기다려도 로우 신호로 전달되지 못하고 계속하여 하이 신호를 유지하게 될 것이다. 따라서 TCR(4a)의 값은 계속 증가하게 되고(구간 A -> B* 참조), 1클록 지연부(3)는 /DTACK 신호를 못 받았으므로 /DTACK 신호를 1클록 지연시켜 출력하는 동작을 수행하지 않게 된다. 상기한 바와 같이 TCR(4a)의 값이 계속 증가하여 TRR(4b)에 설정된 기준 시간 값(기준 카운트 값)을 초과하게 되면 DTACK 감지부(4)는 /TA* 신호 즉, 강제적으로 /TA신호를 생성하여 출력하게 되며, 이 신호가 /TA로 제어부(1)에 전달됨과 함께, /IRQ신호로 인터럽트를 걸게 된다.

제어부(1)는 /TA신호가 입력되면 인터럽트 신호(/IRQ)가 입력되었는가를 판단하여 인터럽트 신호(/IRQ)가 입력되었다면 인터럽트 서비스 루틴을 실행하여 외부기기(2)의 오동작으로 인하여 강제로 /TA신호가 생성된 것으로 인지한다. 이에 따라 제어부(1)는 DTACK 감지부(4)의 TCR(4a) 값을 읽고(RD_TCR) 상태 저장부(6)에이 값을 저장하며 또한 표시부(7)에 외부기기(2)의 오동작 상태를 표시한다.

이와 같이 외부기기(2)의 비정상 동작(fail)에도 불구하고 강제로 /TA신호를 발생시켜 줌으로써 제어부(1)는 한 사이클을 안전하게 종료할 수 있으며, 외부기기(2)가 비정상 작동임을 인지하고 그 정보의 저장과 상태의 표시를 수행할 수 있게 된다. 그리고, 강제로 발생된 /TA*(즉, /TA)의 입력에 대응하여 칩 선택신호(/CS)를 다시 하이 신호로 구동시키고, 이 것에 의해서 AND 게이트(5)의 출력이 로우가 되어 TCR(4a)을 클리어시킴으로써, 이후의 동작에 대기하게 된다.

데이터 라이트 동작의 경우도 마찬가지로 외부기기(2)의 오동작 여부를 인지할 수 있고, 강제로 /TA신호를 생성하여 줌으로써 시스템 안정성이 확보된다.

도4에는 지금까지 설명한 본 발명의 DTACK 처리 과정을 나타내었다. 단계(S1)에서는 제어부(1)에서 TRR(4b)에 기준 값을 입력(설정)한다. 단계(S2)에서는 외부기기(2)의 액세스인가를 판정한다. 외부기기의 액세스이면 해당 외부기기에 대한 칩선택신호의 구동, 어드레스 구동, 리드/라이트 구동을 실행한다(단계S3).

그 다음 단계(S4)에서는 제어부(1)에서 /TA의 입력 여부를 판정하는데, /TA가 입력되면 /IRQ가 입력되는가를 판정한다(단계 S5). /TA가 입력되고 /IRQ는 입력되지 않았다면 앞서 설명한 바와 같이 외부기기(2)가 정상 동작하는 경우이므로 리드/라이트 1사이클을 종료하면 된다(단계 S6a). 그러나 /TA가 입력되고 /IRQ도 입력되었다면 외부기기(2)가 비정상 동작하여 DTACK 감지부(4)에서 강제로 /TA신호가 생성된 경우이므로 그 다음 단계(S6b)에서 TCR(4a) 값을 리드한 후 클리어시키고, 오류 상태를 상태 저장부(6)에 저장함과 함께 표시부(7)에 오류 상태를 표시해 준다(단계 S7).

이와 같이 DTACK 신호 처리를 수행함으로써, 외부기기(2)에 장애가 발생하여도 시스템은 다운되지 않고 안정성을 확보할 수 있게 되며, 장애 내용의 표시와 해당 정보의 저장이 이루어지는 것이다.

본 발명은 제어부 주변에 인터페이스 되어 있는 외부기기의 액세스 타임이 일정하지 않을 때 1클록 지연부가 제어부와 외부기기 간의 정상적인 동작을 하도록 동기화를 이루어 준다. 또한 외부기기가 비정상적인 동작을 하게 되면 DTACK 감지부에서 이 것을 감지하여 강제로 제어부에 /TA신호를 생성하여 공급해 주므로 제어부를 포함하는 시스템은 정상 동작을 할 수 있게 된다. 또한 비정상 상태(fail)에 관련된 정보를 저장하여 유지보수에 참고할 수 있으며, 그 비정상 동작 상태를 표시부에 표시해 줌으로써 장애 처리에 신속하고 정확하게 대처할 수 있게 한다.

Claims (13)

1. 데이터 리드/라이트 처리가 이루어지는 외부기기의 전송 인식 오류를 처리하는 장치에 있어서,

   시스템 제어 및 상기 외부기기 액세스를 수행하는 제어수단;

   상기 제어수단이 외부기기를 액세스할 때 주변 기기로부터 전송되는 데이터 전송 인식 신호(DTACK)를 감지하여 오류 발생시 DTACK 신호를 발생시켜 제어수단에 공급하는 DTACK 감지수단;

   상기 외부기기로부터 전송되는 DACK신호를 상기 제어수단의 클럭에 동기시켜 상기 제어수단에 공급하기 위한 DACK 동기화 수단;

   상기 DTACK 감지수단에서 오류 감지시, 해당 오류 발생을 표시하는 표시수단;

   상기 DTACK 감지수단에서 오류 감지시 해당 오류 정보 및 상태 정보를 저장하는 저장수단

   을 포함하여 구성됨을 특징으로 하는 외부기기 전송 인식 오류 처리장치.
2. 삭제
3. 제 1 항에 있어서, 상기 DTACK 동기화수단은 DTACK 신호를 1클록 지연시키는 지연수단임을 특징으로 하는 외부기기 전송 인식 오류 처리장치.
4. 제 1 항에 있어서, 상기 DTACK 신호가 상기 감지수단에 의해서 생성된 것임을 인터럽트 신호(IRQ)로 제어수단이 입력받아 인지하는 것을 특징으로 하는 외부기기 전송 인식 오류 처리장치.
5. 제 1 항에 있어서, 상기 DTACK 감지수단이 외부기기 선택 구동 타이밍으로부터 DTACK 신호의 인지까지 소요되는 시간을 카운트하는 DTACK 카운트수단과, 상기 DTACK 카운트수단의 카운트 값을 비교하기 위한 기준 시간값을 설정하기 위한 기준 값 저장수단을 포함하여 이루어지는 것을 특징으로 하는 외부기기 전송 인식 오류 처리장치.
6. 제 5 항에 있어서, 상기 기준 값 저장수단에 설정되는 카운트값이 상기 제어수단에 의해서 초기에 미리 설정되는 것을 특징으로 하는 외부기기 전송 인식 오류 처리장치.
7. 제 5 항에 있어서, 상기 카운트수단이 해당 외부기기 선택 구동신호(CS)와 DTACK 신호에 의해서 카운트 시작과 클리어 제어가 이루어지는 것을 특징으로 하는 외부기기 전송 인식 오류 처리장치.
8. 삭제
9. 삭제
10. 제어수단에서 외부기기를 액세스할 때 외부기기로부터의 데이터 전송 인식 신호(DTACK)의 응답 기준 시간 값을 설정하는 단계;

    상기 외부기기의 선택 및 구동 후 DTACK 응답시간을 카운트하여 상기 설정한 기준 시간 값과 비교하는 단계;

    상기 비교 결과에 따라 DTACK 정상 처리 또는 비정상시 강제로 DTACK 신호를 생성하여 상기 제어수단의 클록에 동기시켜 공급하는 단계

    를 포함하는 것을 특징으로 하는 외부기기 전송 인식 오류 처리방법.
11. 제 10 항에 있어서, 상기 DTACK 응답 시간 값의 카운트가 제어수단의 클록에 동기되어 이루어지는 것을 특징으로 하는 외부기기 전송 인식 오류 처리방법.
12. 삭제
13. 제 10 항에 있어서, 상기 비정상 판정 시에는 상기 카운트된 DTACK 응답 시간 값을 저장하고 외부기기가 비정상 상태임을 표시하는 단계를 더 포함하는 것을 특징으로 하는 외부기기 전송 인식 오류 처리방법.