KR100421622B1 - 전력증폭기의 피드포워드 선형화 방법 및 장치 - Google Patents

전력증폭기의 피드포워드 선형화 방법 및 장치 Download PDF

Info

Publication number
KR100421622B1
KR100421622B1 KR10-2002-0003639A KR20020003639A KR100421622B1 KR 100421622 B1 KR100421622 B1 KR 100421622B1 KR 20020003639 A KR20020003639 A KR 20020003639A KR 100421622 B1 KR100421622 B1 KR 100421622B1
Authority
KR
South Korea
Prior art keywords
signal
coupler
pilot
loop
gain
Prior art date
Application number
KR10-2002-0003639A
Other languages
English (en)
Other versions
KR20020031356A (ko
Inventor
윤종노
Original Assignee
세원텔레텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세원텔레텍 주식회사 filed Critical 세원텔레텍 주식회사
Priority to KR10-2002-0003639A priority Critical patent/KR100421622B1/ko
Publication of KR20020031356A publication Critical patent/KR20020031356A/ko
Application granted granted Critical
Publication of KR100421622B1 publication Critical patent/KR100421622B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
    • H03F1/3229—Modifications of amplifiers to reduce non-linear distortion using feed-forward using a loop for error extraction and another loop for error subtraction
    • H03F1/3235—Modifications of amplifiers to reduce non-linear distortion using feed-forward using a loop for error extraction and another loop for error subtraction using a pilot signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 전력증폭기(Power Amplifier)의 피드포워드(FeedForward) 선형화 방법 및 장치에 관한 것으로, 특히 전력증폭기의 피드포워드 회로의 제1루프에는 이득 검출을 이용하고, 제2루프에서는 파일럿을 이용하여 입력이 변하는 신호에서도 전송주파수 대역의 비대칭적인 특성을 제거하여 선형화를 안정적으로 제어하는 전력증폭기의 피드포워드 선형화 방법 및 장치에 관한 것이다. 이를 위해 본 발명에 따른 제1루프와 제2루프를 갖는 전력증폭기의 피드포워드 선형화 방법은: 상기 제1루프에서 상기 전력증폭기 전단의 회로로부터 입력되는 입력신호와 상기 제2루프의 에러 증폭기로 입력되는 입력신호를 커플링 하여 이득을 검출한 후, 이득 레벨의 크기가 최소가 되도록 위상과 크기를 제어하여 전송 신호 성분만을 제거하는 신호 제거 과정과; 상기 제2루프에서 상기 에러 증폭기의 입력신호와 출력신호를 커플링 하여 파일럿 신호의 크기와 위상의 특성을 일정하게 유지하도록 조정하여 왜곡을 제거하는 왜곡 제거 과정;을 구비함을 특징으로 한다.

Description

전력증폭기의 피드포워드 선형화 방법 및 장치{FEEDFORWARD LINEAR METHOD AND APPARATUS OF POWER AMPLIFIER}
본 발명은 전력증폭기(Power Amplifier)의 피드포워드(FeedForward) 선형화 방법 및 장치에 관한 것으로, 특히 전력증폭기의 피드포워드 회로의 제1루프에는 이득 검출을 이용하고, 제2루프에서는 파일럿을 이용하여 입력이 변하는 신호에서도 전송주파수 대역의 비대칭적인 특성을 제거하여 선형화를 안정적으로 제어하는 전력증폭기의 피드포워드 선형화 방법 및 장치에 관한 것이다.
이동통신 기술이 기존 IS-95 방식에서 IMT(International Mobile Telecommunication)-2000 방식으로 전환하게 됨에 따라 기존 음성 위주의 서비스에서 고속의 패킷 데이터 서비스를 제공하고자 패킷데이터를 제공할 수 있는 프로토콜의 규격이 마련되고 있다. 현재까지 규격이 완료되거나 진행중인 프로토콜로 1X EV(Evolution: 1X EV-DO 및 1X EV-DV)이 있다. 상기 1X EV는 HDR(High Data Rate)로 초기에 명명되었고, 기존의 IS-95 및 IS-2000 무선 프로토콜과는 완전히 다른패킷데이터 전송을 위한 전용 프로토콜로서, 무선구간에서 각 가입자의 전송속도를 동적으로 할당하고 패킷데이터의 고유한 특성인 dormant를 최대한 활용하여 무선구간 및 시스템의 사용효율을 극대화한 프로토콜이다.
기지국에서 단말기로의 안전한 RF 신호 전달, 또는 단말기에서 기지국으로의 안전한 RF 신호 전달을 위해 전력증폭기가 사용되는데, 기존 IS-95 프로토콜에 사용되는 신호(이하, IS-95 신호라 칭함.)는 균일한 전력 신호이나, 현재 또는 향후 1X EV 프로토콜에 사용하는 신호(이하, 1X EV 신호라 칭함.)는 시간에 따른 변화율이 큰 전력 신호이다.
기존의 전력증폭기에서 사용하던 IS-95 신호는 도 1a 및 도 1b와 같은 종래 전력증폭기 회로에 사용하는 경우에는 피드포워드 선형화에 있어서 큰 문제가 없었으나, 기존의 전력증폭기에 순간 변화율이 큰 1X EV 신호나 입력신호의 변화율이 큰 신호를 사용하게 되면 입력대비 출력(전송대역)의 선형성이 악화되는 문제가 발생할 수 있다.
종래 전력증폭기의 피드포워드 선형화 회로에 순간 변화율이 큰 신호를 사용하게 되면 발생하는 문제점을 도 1a 및 도 1b를 통해 설명한다.
도 1a는 종래 피드포워드 선형 전력증폭기의 제1루프(Loop 1) 구성을 나타낸 도면이고, 도 1b는 종래 피드포워드 선형 증폭기의 제2루프(Loop 2) 구성을 나타낸 도면이다.
상기 도 1a와 같은 제1루프에서는 전단의 전력합성기의 출력신호를 커플링(coupling)한 후, 그 출력 레벨을 검출하여 출력 레벨이 최소가 되도록 제어동작한다.
그러나, 이러한 종래 전력증폭기 피드포워드 선형화 회로는 순간 변화율이 큰 1X EV 신호나 입력신호가 빠른 속도로 변화하는 신호에서는 출력 레벨 변환 값이 루프 제어에 의한 것인지 신호변화에 의한 것인지 판단할 수 없어 오(誤) 제어를 하게 되는 문제가 발생한다.
또한, 상기 도 1b와 같은 제2루프에서는 최종 출력단의 출력을 커플링한 후, 파일럿 신호(pilot signal) 레벨을 검출하여 그 레벨이 최소가 되도록 제어 동작한다. 이것은 파일럿 신호 레벨은 최소로 할 수 있으나 전송대역에서는 선형성이 악화되는 문제가 발생할 수 있다.
이러한 현상을 방지하려면 파일럿 주파수를 호핑(hopping)하면서 제어해야 하지만 소프트웨어적인 부담이 커지고, 루프를 안정화시키는데 소요되는 시간이 길다는 문제가 발생하게 된다.
따라서, 본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여 입력이 변하는 신호(1X EV 신호 등)에서도 전송주파수 대역의 비대칭적인 특성을 제거하여 선형화를 안정적으로 제어하는 전력증폭기의 피드포워드 선형화 방법 및 장치를 제공함에 있다.
도 1a는 종래 피드포워드 선형 전력증폭기의 제1루프 구성을 나타낸 도면,
도 1b는 종래 피드포워드 선형 증폭기의 제2루프 구성을 나타낸 도면,
도 2는 본 발명의 바람직한 실시 예에 따른 피드포워드 선형 전력증폭기의 구성을 나타낸 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
1: 입력단자 2: 제1커플러
3: 벡터 변조기 4: 메인 증폭기
5: D/A 6: 제1제어기
8: 이득 검출기 9: 제3커플러
10: 제4커플러 11: 제1지연회로
12: 제2커플러 13: 파일럿 생성기
14: 제5커플러 15: 제6커플러
16: 제2지연회로 17: 제2벡터 변조기
18: 에러 증폭기 19: 제8커플러
20: 제7커플러 21: 제1파일럿 수신기
22: 제2제어기 23: 제2파일럿 수신기
24: 벡터 복조기 25: 제9커플러
26: 출력단자
상기의 목적을 해결하기 위하여 본 발명의 제1특징에 따른 제1루프와 제2루프를 갖는 전력증폭기의 피드포워드 선형화 방법은:
상기 제1루프에서 상기 전력증폭기 전단의 회로로부터 입력되는 입력신호와 상기 제2루프의 에러 증폭기로 입력되는 입력신호를 커플링 하여 이득을 검출한 후, 이득 레벨의 크기가 최소가 되도록 위상과 크기를 제어하여 전송 신호 성분만을 제거하는 신호 제거 과정과;
상기 제2루프에서 상기 에러 증폭기의 입력신호와 출력신호를 커플링 하여 파일럿 신호의 크기와 위상의 특성을 일정하게 유지하도록 조정하여 왜곡을 제거하는 왜곡 제거 과정;을 구비함을 특징으로 한다.
또한, 본 발명의 제2특징에 따른 전력증폭기의 피드포워드 선형화 방법에서 상기 파일럿 신호의 크기와 위상 특성을 일정하게 유지하도록 조정하는 과정은 상기 에러 증폭기의 입력신호와 출력신호를 커플링 하여 크기와 위상이 전송대역의 특성이 목적 값을 가지도록 조정하는 것임을 특징으로 한다.
또한, 본 발명의 제3특징에 따른 전력증폭기의 피드포워드 선형화 장치는:
상기 전력증폭기 이전단계의 회로로부터 입력된 입력신호와 에러 증폭기로 입력되는 입력신호를 커플링 하여 이득을 검출한 후, 그 검출결과를 출력하는 이득 검출기와,
상기 이득 검출기에서 검출된 입력신호와 출력신호의 이득 레벨을 디지털 데이터로 변환하여 출력하는 아날로그/디지털 변환기와,
상기 아날로그/디지털 변환기로부터 수신된 디지털 데이터를 입력받아 상기이득 검출기에서 검출한 입력신호와 출력신호의 이득 레벨의 크기가 최소가 되도록 이득과 위상 제어 신호 값을 결정하여 디지털 제어 결과 값을 출력하는 제1제어기와,
상기 제1제어기에서 처리한 상기 디지털 제어 결과 값을 아날로그 제어신호로 변환하여 출력하는 디지털/아날로그 변환기와,
상기 디지털/아날로그 변환기로부터의 아날로그 제어신호에 의거하여 위상과 크기를 조정하여 전송 신호 성분만을 제거하는 제1벡터 변조기를 적어도 구비하는 제1루프; 및
상기 제1루프로부터 전송 신호 성분이 제거된 출력신호를 증폭하는 상기 에러 증폭기와,
상기 에러 증폭기로 입력되는 신호 중에서 파일럿 신호 성분만을 추출하는 제1파일럿 수신기와,
상기 에러 증폭기를 경유하여 변화된 신호의 파일럿 신호 성분을 추출하는 제2파일럿 수신기와,
상기 제1파일럿 수신기 및 제2파일럿 수신기로부터 공급되는 파일럿 신호를 비교하여 그 비교결과를 출력하는 벡터 복조기와,
상기 벡터 복조기로부터 공급되는 비교결과를 통해 파일럿 신호의 크기와 위상이 일정하게 유지되도록 위상과 크기 특성 조정 값을 출력하는 제2제어기와,
상기 제2제어기로부터 파일럿 신호에 대한 크기와 위상 특성 조정 값 제어에 의해 조정을 행하는 제2벡터 변조기를 적어도 구비하는 제2루프;를 구비함을 특징으로 한다.
또한, 본 발명의 제4특징에 따른 전력증폭기의 피드포워드 선형화 장치는;
상기 전력증폭기 이전단계의 회로로부터의 신호를 입력받는 입력단자와,
상기 입력단자로부터 입력된 신호를 분배하는 제1커플러와,
상기 제1커플러로부터 분배된 입력신호를 증폭하고, 증폭된 결과를 출력하는 메인 증폭기와,
상기 제1커플러의 출력인 제3커플러와 제6커플러의 출력인 제4커플러로부터의 출력신호를 커플링 하여 이득을 검출하여 그 검출결과를 출력하는 이득 검출기와,
상기 이득 검출기에서 검출된 이득 레벨을 디지털 데이터로 변환하여 출력하는 아날로그/디지털 변환기와,
상기 아날로그/디지털 변환기로부터 수신된 디지털 데이터를 입력받아 상기 이득 검출기에서 검출한 입력신호와 출력신호의 이득 레벨의 크기가 최소가 되도록 이득과 위상 제어 신호 값을 결정하여 디지털 제어 결과 값을 출력하는 제1제어기와,
상기 제1제어기에서 처리한 상기 디지털 제어 결과 값을 아날로그 제어신호로 변환하여 출력하는 디지털/아날로그 변환기와,
상기 디지털/아날로그 변환기로부터의 아날로그 제어신호에 의거하여 위상과 크기를 조정하여 전송 신호 성분만을 제거하는 제1벡터 변조기와,
상기 제1커플러로부터 분배된 신호를 지연시켜 상기 제6커플러로 공급하는제1지연회로와,
상기 메인 증폭기로부터의 신호와 상기 제1지연회로로부터의 신호를 결합하는 방향성 결합기로서 동작하며, 상기 메인 증폭기로부터의 출력신호를 제2지연회로를 통해서 상기 제9커플러로 공급하는 제5커플러 및 제6커플러와,
파일럿 생성기에서 발진한 파일럿 신호가 상기 방향성 결합기인 상기 제5커플러와 제6커플러에서 결합될 2종류의 신호 모두에서 나타나도록 상기 제1커플러로부터 상기 메인 증폭기를 경유하여 상기 제5커플러와 제6커플러 내의 신호 분기점에 이르기까지의 경로 상에 있는 임의의 노드에서 신호 경로에 상기 파일럿 생성기에서 발진한 파일럿 신호를 주입하는 제2커플러와,
상기 제5커플러로부터 공급되는 신호를 지연시켜 상기 제9커플러로 공급하는 제2지연회로와,
전송 신호 성분이 제거된 상기 제6커플러로부터의 출력신호를 증폭하고, 증폭된 결과를 제9커플러로 출력하는 에러 증폭기와,
상기 에러 증폭기 전단에 위치한 제7커플러를 통해 상기 제6커플러의 출력 중 파일럿 신호 성분만을 추출하는 제1파일럿 수신기와,
상기 에러 증폭기의 출력단에 위치한 제8커플러로부터 상기 에러 증폭기를 경유하여 변화된 신호의 파일럿 신호 성분을 추출하는 제2파일럿 수신기와,
상기 제1파일럿 수신기 및 제2파일럿 수신기로부터 공급되는 파일럿 신호를 비교하여 그 비교결과를 출력하는 벡터 복조기와,
상기 벡터 복조기로부터 공급되는 비교결과를 통해 파일럿 신호의 크기와 위상이 일정하게 유지되도록 위상과 크기 특성 조정 값을 출력하는 제2제어기와,
상기 에러 증폭기와 상기 제7커플러 사이에 위치하며, 상기 제2제어기로부터 파일럿 신호에 대한 크기와 위상 특성 조정 값 제어에 의해 조정을 행하는 제2벡터 변조기와,
상기 에러 증폭기 및 상기 제2지연회로로부터 공급된 신호를 출력하는 제9커플러, 및
상기 제9커플러로부터의 출력신호를 다음 단계의 회로로 공급하는 출력단자를 구비하는 회로로 구성됨을 특징으로 한다.
또한, 본 발명의 제5특징에 따른 상기 제2커플러의 주입 노드는 상기 벡터 변조기와 메인 증폭기 사이에 위치함을 특징으로 한다.
이하 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 우선 각 도면의 구성 요소들에 참조부호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 그리고 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
도 2는 본 발명의 바람직한 실시 예에 따른 피드포워드 선형 전력증폭기의 구성을 나타낸 도면으로, 이전 단계(도시되지 않음)의 회로로부터 입력단자(1)를 통해 입력된 신호는 메인 증폭기(5)에 의해서 증폭되고, 출력단자(26)를 통해서 출력되는 신호는 다음 단계의 회로로 공급되는 회로가 도시된다. 이러한 본 발명의 바람직한 실시 예에 따른 피드포워드 선형 전력증폭기는 피드포워드 신호 경로와관련하여 2종류의 신호 경로가 있는데, 첫 번째의 피드포워드 신호 경로(이하, "제1루프"라 칭함.)는 신호 제거 루프로 동작하고, 두 번째의 피드포워드 신호 경로(이하, "제2루프"라 칭함.)는 왜곡 제거 루프로 동작한다. 그리고, 본 발명의 바람직한 실시 예에 따른 피드포워드 선형 전력증폭기의 신호 제거 루프(제1루프)는 입력단자(1), 제1커플러(2), 벡터 변조기(3), 메인 증폭기(4), D/A(5), 제1제어기(6), A/D(7), 이득 검출기(8), 제3커플러(9), 제1지연회로(11), 제2커플러(12), 파일럿 생성기(13), 제5커플러(14), 제6커플러(15)를 포함하고, 왜곡 제거 루프(제2루프)는 제4커플러(10), 제2지연회로(16), 제2벡터 변조기(17), 에러 증폭기(18), 제8커플러(19), 제7커플러(20), 제1파일럿 수신기(21), 제2제어기(22), 제2파일럿 수신기(23), 벡터 복조기(24), 제9커플러(25) 및 출력단자(26)를 포함하여 구성된다.
상기 입력단자(1)는 이전단계의 회로(변조기 등)로부터 입력된 신호를 제1커플러에 인가한다.
상기 제1커플러(2)는 분배기로 사용하며, 상기 입력단자(1)로부터 입력된 신호를 메인 증폭기(4) 및 제1지연회로(11)로 분배한다.
상기 메인 증폭기(4)는 상기 제1커플러(2)로부터 분배된 입력신호를 증폭하고, 증폭된 결과를 상기 제5커플러(14)로 출력한다.
상기 이득 검출기(8)는 상기 제1커플러(2)의 입력신호와 상기 제6커플러(15)의 출력인 제4커플러(10)로부터의 출력신호를 커플링 하여 이득을 검출하여 그 검출결과를 상기 A/D(7)로 공급한다.
상기 A/D(7)는 상기 이득 검출기(8)에서 검출된 입력신호와 출력신호의 이득 레벨을 디지털 데이터로 변환하여 상기 제1제어기(6)에 공급한다.
상기 제1제어기(6)는 상기 A/D(7)로부터 수신된 디지털 데이터를 입력받아 이득과 위상 제어 신호 값을 결정하는데, 상기 이득 검출기(8)에서 검출한 입력신호와 출력신호의 이득 레벨의 크기가 최소가 되도록 이득과 위상 제어 신호(디지털 데이터) 값을 결정하여 상기 D/A(5)로 보낸다. 상기 제1제어기(6)는 이득과 위상 제어 신호를 상기 제1벡터 변조기(3)로 보내 위상과 크기를 제어함으로써 신호제거 루프(제1루프)에서 전송 신호 성분만을 제거한다.
상기 D/A(5)는 상기 제1제어기(6)에서 처리한 디지털 제어 결과 값을 아날로그 제어신호로 변환하여 상기 벡터 변조기(3)로 공급한다.
상기 벡터 변조기(3)는 벡터 조정회로로 동작하며, 상기 D/A(5)로부터의 아날로그 제어신호의 위상과 크기를 조정한다.
상기 제1지연회로(11)는 상기 제1커플러(2)로부터 분배된 신호를 지연시켜 상기 제6커플러(15)로 공급한다.
상기 제5커플러(14)와 상기 제6커플러(15)는 상기 메인 증폭기(5)로부터의 신호와 상기 제1지연회로(11)로부터의 신호를 결합하는 방향성 결합기로서 동작하며, 상기 메인 증폭기(4)로부터의 출력신호를 상기 제2지연회로(16)를 통해서 상기 제9커플러(25)로 공급한다.
상기 제2커플러(12)는 상기 파일럿 생성기(13)에서 발진한 파일럿 신호가 상기 방향성 결합기인 제5커플러(14)와 제6커플러(15)에서 결합될 2종류의 신호 모두에서 나타나도록 상기 제1커플러(2)로부터 상기 메인 증폭기(40)를 경유하여 상기 방향성 결합기(14, 15) 내의 신호 분기점에 이르기까지의 경로 상에 있는 임의의 노드에서 신호 경로에 상기 파일럿 생성기(13)에서 발진한 파일럿 신호를 주입한다. 예를 들어, 상기 제2커플러(12)의 주입 노드는 상기 벡터 변조기(3)와 메인 증폭기(4) 사이에 위치한다.
상기 제2지연회로(16)는 상기 제5커플러(14)로부터 공급되는 신호를 지연시켜 상기 제9커플러(25)로 공급한다.
상기 에러 증폭기(18)는 전송 신호 성분이 제거된 상기 제6커플러(15)로부터의 출력신호를 증폭하고, 증폭된 결과를 상기 제8커플러(19)로 공급한다.
상기 제1파일럿 수신기(21)는 상기 제7커플러(20)를 통해 상기 제6커플러(15)의 출력 중 파일럿 신호 성분만을 추출하여 상기 벡터 복조기(28)로 공급한다.
상기 제2파일럿 수신기(23)는 상기 에러 증폭기(18)를 경유하여 변화된 신호의 특성(파일럿 신호 성분)을 추출하여 상기 벡터 복조기(24)에 공급한다.
상기 벡터 복조기(24)는 상기 제1파일럿 수신기(21) 및 제2파일럿 수신기(23)의 파일럿 신호를 비교하여 상기 제2제어기(22)로 공급한다.
상기 제2제어기(22)는 파일럿 신호의 I/Q 또는 A/Q 특성을 일정하게 유지하도록 상기 제2벡터 변조기(30)를 조정한다. 즉, 상기 제2제어기(22)는 상기 에러 증폭기(18)의 입력신호와 상기 에러 증폭기(18)의 출력신호를 커플링 하여 크기와 위상이 전송대역의 특성이 가장 좋을 때의 값을 가지도록 상기 제2벡터 변조기(17)를 제어하여 왜곡제거를 수행하도록 제어한다.
상기 제2벡터 변조기(17)는 상기 에러 증폭기(18)와 상기 제7커플러(17) 사이에 위치하며, 상기 제2제어기(22)의 파일럿 신호 I/Q 또는 A/Q 특성 조정 값 제어에 의해 조정한다.
상기 제9커플러(25)는 상기 에러 증폭기(18) 및 상기 제2지연회로(16)로부터 공급된 신호를 출력단자(26)로 출력한다.
상기 출력단자(26)는 상기 제9커플러(25)로부터의 출력신호를 다음 단계의 회로로 공급한다.
상술한 본 발명의 바람직한 실시 예에 따른 피드포워드 선형 전력증폭기에서 1X EV 신호와 같이 입력이 변하는 신호에서도 전송주파수 대역의 비대칭적인 특성을 제거하여 선형화를 안정적으로 제어하는 전력증폭기의 피드포워드 선형화 방법을 설명한다.
앞서 언급한 바 있듯이, 본 발명에 따른 피드포워드 선형 전력증폭기는 피드포워드 신호 경로와 관련하여 신호제거 루프인 제1루프와, 상기 제1루프와 연결된 왜곡제거루프인 제2루프의 2종류의 신호 경로가 있다.
본 발명에 따른 전력증폭기의 피드포워드 선형화 방법은 먼저, 신호제거 루프인 제1루프에서는 전단의 회로로부터 입력단자를 통해 입력되는 입력신호와 상기 에러 증폭기의 입력신호의 커플링된 신호에서 이득 검출을 통해 루프를 제어한다. 그리고, 왜곡제거 루프인 제2루프에서는 에러 증폭기의 입력신호와 출력신호의 커플링된 신호에서 파일럿 신호 검출을 통해 루프를 제어한다.
상기 제1루프에서의 루프제어 동작과 상기 제2루프에서의 루프제어 동작을 보다 상세하게 설명한다.
1. 제1루프에서의 루프 제어:
상기 제1제어기(6)에서 전단의 회로로부터 상기 입력단자(1)를 통해 상기 제1커플러(2)에서 분배된 입력신호와 상기 에러 증폭기(18)의 입력신호의 이득 검출 결과를 상기 이득 검출기(8) 및 A/D(7)를 통해 입력받아 이득 레벨의 크기가 최소가 되도록 이득과 위상 제어 신호를 상기 벡터 변조기(3)로 보내 위상과 크기를 제어하여 제1루프에서 전송 신호 성분만을 제거한다.
2. 제2루프에서의 루프 제어:
상기 제2제어기(22)에서 상기 에러 증폭기(18)의 입력신호와 상기 에러 증폭기(18)의 출력신호를 커플링하여 크기와 위상이 전송대역의 특성이 가장 좋을 때의 값을 가지도록 상기 제2벡터 변조기(17)를 제어하여 왜곡제거를 수행하도록 제어한다. 즉, 상기 제2루프에서는 파일럿 신호 레벨을 최소가 되도록 제어하는 방식이 아닌 상기 파일럿 신호의 I/Q 또는 A/Q 특성을 일정하게 유지하도록 조정함으로써 전송주파수 대역의 비대칭적인 특성을 제거하는 것이다.
따라서, 본 발명에 따른 전력증폭기의 피드포워드 선형화 방법 및 장치는 전력증폭기의 피드포워드 회로의 제1루프 제어를 위해 이득 검출을 이용하고, 제2루프 제어를 위해 파일럿을 이용하여 입력이 변하는 신호에서도 전송주파수 대역의 비대칭적인 특성을 제거하여 선형화를 안정적으로 제어하는 것이다. 본 발명에 의하면, 순간 변화율이 큰 1X EV 신호나 입력신호의 변화율이 큰 신호를 사용하게 되더라도 전송대역에서 선형성이 악화되는 문제를 해결할 수 있으며, 종래와 같이 선형성 악화현상 방지를 위해 파일럿 주파수를 호핑하면서 제어하는 것이 불필요하여 소프트웨어적인 부담이 없고 루프를 안정화시키는데 별도의 시간이 필요치 않게 된다. 또한, 순간 변화율이 큰 1X EV 신호나 입력신호가 빠른 속도로 변화하는 신호에서는 출력 레벨 변환 값이 루프 제어에 의한 것인지 신호변화에 의한 것인지 판단할 수 없는 오(誤) 제어 문제를 해결하게 된다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예를 들어 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같이 본 발명은 전력증폭기의 피드포워드 회로의 제1루프 제어를 위해 이득 검출을 이용하고, 제2루프 제어를 위해 파일럿을 이용하여 파일럿 레벨을 유지하도록 함으로써 입력이 변하는 신호에서도 전송주파수 대역의 비대칭적인 특성을 제거하여 선형화를 안정적으로 제어할 수 있는 이점이 있다.
또한, 본 발명은 순간 변화율이 큰 1X EV 신호나 입력신호의 변화율이 큰 신호를 사용하게 되더라도 전송대역에서 선형성이 악화되는 문제를 해결할 수 있으며, 종래와 같이 선형성 악화현상 방지를 위해 파일럿 주파수를 호핑하면서 제어하는 것이 불필요하여 소프트웨어적인 부담이 없고 루프를 안정화시키는데 별도의 시간이 필요치 않는 이점이 있다.
또한, 본 발명은 순간 변화율이 큰 1X EV 신호나 입력신호가 빠른 속도로 변화하는 신호에서는 출력 레벨 변환 값이 루프 제어에 의한 것인지 신호변화에 의한 것인지 판단할 수 없는 오(誤) 제어 문제를 해결할 수 있다.

Claims (5)

  1. 제1루프와 제2루프를 갖는 전력증폭기의 피드포워드 선형화 방법에 있어서:
    상기 제1루프에서 상기 전력증폭기 전단의 회로로부터 입력되는 입력신호와 상기 제2루프의 에러 증폭기로 입력되는 입력신호를 커플링하여 이득을 검출한 후, 이득 레벨의 크기가 최소가 되도록 위상과 크기를 제어하여 전송 신호 성분만을 제거하는 신호 제거 과정과;
    상기 제2루프에서 상기 에러 증폭기의 입력신호와 출력신호를 커플링하여 파일럿 신호의 크기와 위상의 특성을 일정하게 유지하도록 조정하여 왜곡을 제거하는 왜곡 제거 과정;을 구비함을 특징으로 하는 전력증폭기의 피드포워드 선형화 방법.
  2. 제 1항에 있어서,
    상기 파일럿 신호의 크기와 위상 특성을 일정하게 유지하도록 조정하는 과정은 상기 에러 증폭기의 입력신호와 출력신호를 커플링하여 크기와 위상이 전송대역의 특성이 목적 값을 가지도록 조정하는 것임을 특징으로 하는 전력증폭기의 피드포워드 선형화 방법.
  3. 전력증폭기의 피드포워드 선형화 장치에 있어서:
    상기 전력증폭기 이전단계의 회로로부터 입력된 입력신호와 에러 증폭기로 입력되는 입력신호를 커플링하여 이득을 검출한 후, 그 검출결과를 출력하는 이득 검출기와,
    상기 이득 검출기에서 검출된 입력신호와 출력신호의 이득 레벨을 디지털 데이터로 변환하여 출력하는 아날로그/디지털 변환기와,
    상기 아날로그/디지털 변환기로부터 수신된 디지털 데이터를 입력받아 상기 이득 검출기에서 검출한 입력신호와 출력신호의 이득 레벨의 크기가 최소가 되도록 이득과 위상 제어 신호 값을 결정하여 디지털 제어 결과 값을 출력하는 제1제어기와,
    상기 제1제어기에서 처리한 상기 디지털 제어 결과 값을 아날로그 제어신호로 변환하여 출력하는 디지털/아날로그 변환기와,
    상기 디지털/아날로그 변환기로부터의 아날로그 제어신호에 의거하여 위상과 크기를 조정하여 전송 신호 성분만을 제거하는 제1벡터 변조기를 적어도 구비하는 제1루프; 및
    상기 제1루프로부터 전송 신호 성분이 제거된 출력신호를 증폭하는 상기 에러 증폭기와,
    상기 에러 증폭기로 입력되는 신호 중에서 파일럿 신호 성분만을 추출하는 제1파일럿 수신기와,
    상기 에러 증폭기를 경유하여 변화된 신호의 파일럿 신호 성분을 추출하는 제2파일럿 수신기와,
    상기 제1파일럿 수신기 및 제2파일럿 수신기로부터 공급되는 파일럿 신호를 비교하여 그 비교결과를 출력하는 벡터 복조기와,
    상기 벡터 복조기로부터 공급되는 비교결과를 통해 파일럿 신호의 크기와 위상이 일정하게 유지되도록 위상과 크기 특성 조정 값을 출력하는 제2제어기와,
    상기 제2제어기로부터 파일럿 신호에 대한 크기와 위상 특성 조정 값 제어에 의해 조정을 행하는 제2벡터 변조기를 적어도 구비하는 제2루프;를 구비함을 특징으로 하는 전력증폭기의 피드포워드 선형화 장치.
  4. 제 3항에 있어서, 상기 전력증폭기의 피드포워드 선형화 장치는;
    상기 전력증폭기 이전단계의 회로로부터의 신호를 입력받는 입력단자와,
    상기 입력단자로부터 입력된 신호를 분배하는 제1커플러와,
    상기 제1커플러로부터 분배된 입력신호를 증폭하고, 증폭된 결과를 출력하는 메인 증폭기와,
    상기 제1커플러의 출력인 제3커플러와 제6커플러의 출력인 제4커플러로부터의 출력신호를 커플링하여 이득을 검출하여 그 검출결과를 출력하는 이득 검출기와,
    상기 이득 검출기에서 검출된 이득 레벨을 디지털 데이터로 변환하여 출력하는 아날로그/디지털 변환기와,
    상기 아날로그/디지털 변환기로부터 수신된 디지털 데이터를 입력받아 상기이득 검출기에서 검출한 입력신호와 출력신호의 이득 레벨의 크기가 최소가 되도록 이득과 위상 제어 신호 값을 결정하여 디지털 제어 결과 값을 출력하는 제1제어기와,
    상기 제1제어기에서 처리한 상기 디지털 제어 결과 값을 아날로그 제어신호로 변환하여 출력하는 디지털/아날로그 변환기와,
    상기 디지털/아날로그 변환기로부터의 아날로그 제어신호에 의거하여 위상과 크기를 조정하여 전송 신호 성분만을 제거하는 제1벡터 변조기와,
    상기 제1커플러로부터 분배된 신호를 지연시켜 상기 제6커플러로 공급하는 제1지연회로와,
    상기 메인 증폭기로부터의 신호와 상기 제1지연회로로부터의 신호를 결합하는 방향성 결합기로서 동작하며, 상기 메인 증폭기로부터의 출력신호를 제2지연회로를 통해서 상기 제9커플러로 공급하는 제5커플러 및 제6커플러와,
    파일럿 생성기에서 발진한 파일럿 신호가 상기 방향성 결합기인 상기 제5커플러와 제6커플러에서 결합될 2종류의 신호 모두에서 나타나도록 상기 제1커플러로부터 상기 메인 증폭기를 경유하여 상기 제5커플러와 제6커플러 내의 신호 분기점에 이르기까지의 경로 상에 있는 임의의 노드에서 신호 경로에 상기 파일럿 생성기에서 발진한 파일럿 신호를 주입하는 제2커플러와,
    상기 제5커플러로부터 공급되는 신호를 지연시켜 상기 제9커플러로 공급하는 제2지연회로와,
    전송 신호 성분이 제거된 상기 제6커플러로부터의 출력신호를 증폭하고, 증폭된 결과를 제9커플러로 출력하는 에러 증폭기와,
    상기 에러 증폭기 전단에 위치한 제7커플러를 통해 상기 제6커플러의 출력 중 파일럿 신호 성분만을 추출하는 제1파일럿 수신기와,
    상기 에러 증폭기의 출력단에 위치한 제8커플러로부터 상기 에러 증폭기를 경유하여 변화된 신호의 파일럿 신호 성분을 추출하는 제2파일럿 수신기와,
    상기 제1파일럿 수신기 및 제2파일럿 수신기로부터 공급되는 파일럿 신호를 비교하여 그 비교결과를 출력하는 벡터 복조기와,
    상기 벡터 복조기로부터 공급되는 비교결과를 통해 파일럿 신호의 크기와 위상이 일정하게 유지되도록 위상과 크기 특성 조정 값을 출력하는 제2제어기와,
    상기 에러 증폭기와 상기 제7커플러 사이에 위치하며, 상기 제2제어기로부터 파일럿 신호에 대한 크기와 위상 특성 조정 값 제어에 의해 조정을 행하는 제2벡터 변조기와,
    상기 에러 증폭기 및 상기 제2지연회로로부터 공급된 신호를 출력하는 제9커플러, 및
    상기 제9커플러로부터의 출력신호를 다음 단계의 회로로 공급하는 출력단자를 구비하는 회로로 구성됨을 특징으로 하는 전력증폭기의 피드포워드 선형화 장치.
  5. 제 4항에 있어서,
    상기 제2커플러의 주입 노드는 상기 벡터 변조기와 메인 증폭기 사이에 위치함을 특징으로 하는 전력증폭기의 피드포워드 선형화 장치.
KR10-2002-0003639A 2002-01-22 2002-01-22 전력증폭기의 피드포워드 선형화 방법 및 장치 KR100421622B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0003639A KR100421622B1 (ko) 2002-01-22 2002-01-22 전력증폭기의 피드포워드 선형화 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0003639A KR100421622B1 (ko) 2002-01-22 2002-01-22 전력증폭기의 피드포워드 선형화 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20020031356A KR20020031356A (ko) 2002-05-01
KR100421622B1 true KR100421622B1 (ko) 2004-03-11

Family

ID=19718733

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0003639A KR100421622B1 (ko) 2002-01-22 2002-01-22 전력증폭기의 피드포워드 선형화 방법 및 장치

Country Status (1)

Country Link
KR (1) KR100421622B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100659718B1 (ko) 2005-04-07 2006-12-21 단암전자통신주식회사 ＲＦ전력 증폭기에서의 １ｘＥＶ－ＤＯ 전력 검출 방법 및장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040033982A (ko) * 2002-10-16 2004-04-28 (주)알에프 인터내셔날 피드포워드 선형증폭기의 최적 제어장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01198809A (ja) * 1988-02-03 1989-08-10 Nippon Telegr & Teleph Corp <Ntt> フィードフォワード増幅器の自動調整回路
JPH07336153A (ja) * 1994-06-13 1995-12-22 Kokusai Electric Co Ltd フィードフォワード増幅器
US5617061A (en) * 1994-08-31 1997-04-01 Nec Corporation Feed-forward amplifier
KR20000046231A (ko) * 1998-12-31 2000-07-25 서평원 두 개의 파일럿 신호를 이용한 전력 증폭기의 피드포워드 선형화 방법 및 그 회로
KR20010049027A (ko) * 1999-11-30 2001-06-15 서평원 피드포워드 선형화 장치의 적응제어 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01198809A (ja) * 1988-02-03 1989-08-10 Nippon Telegr & Teleph Corp <Ntt> フィードフォワード増幅器の自動調整回路
JPH07336153A (ja) * 1994-06-13 1995-12-22 Kokusai Electric Co Ltd フィードフォワード増幅器
US5617061A (en) * 1994-08-31 1997-04-01 Nec Corporation Feed-forward amplifier
KR20000046231A (ko) * 1998-12-31 2000-07-25 서평원 두 개의 파일럿 신호를 이용한 전력 증폭기의 피드포워드 선형화 방법 및 그 회로
KR20010049027A (ko) * 1999-11-30 2001-06-15 서평원 피드포워드 선형화 장치의 적응제어 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100659718B1 (ko) 2005-04-07 2006-12-21 단암전자통신주식회사 ＲＦ전력 증폭기에서의 １ｘＥＶ－ＤＯ 전력 검출 방법 및장치

Also Published As

Publication number Publication date
KR20020031356A (ko) 2002-05-01

Similar Documents

Publication Publication Date Title
US6833758B2 (en) Power amplifier
JP2746107B2 (ja) フィードフォワード増幅器
KR960006631B1 (ko) 피드 포워드 일그러짐 최소화 회로
JP2697625B2 (ja) フィードフォワード増幅器
US7616702B2 (en) Transmission circuit and communication apparatus comprising the same
US6127889A (en) Nested feed forward distortion reduction system
WO1993019521A1 (en) Feedforward amplifier
JP4709446B2 (ja) フィードフォワード非線型歪補償増幅器
US6553211B1 (en) Method and apparatus for adjusting pilot signal relative to input signal
KR100421622B1 (ko) 전력증폭기의 피드포워드 선형화 방법 및 장치
US6388515B1 (en) Feedforward amplifier
JP2004064377A (ja) フィードフォワード増幅器
JP2000091852A (ja) 自動利得および位相制御器を組み込んだフィード・フォワード増幅器の改良
US6940346B2 (en) Feedforward amplifier, communication apparatus, feedforward amplification method, program and medium
JP2000101662A (ja) 帰還増幅回路及びこれを適用した送信機
US6593808B2 (en) Set-up method for a linearizing circuit
JP3995130B2 (ja) フィードフォワード増幅器
JP2001237651A (ja) 電力増幅装置
JP2002237727A (ja) フィードフォワード増幅器、通信装置、フィードフォワード増幅方法、プログラム、および媒体
JP2004120546A (ja) フィードフォワード型歪補償増幅器の制御方法
JP4477163B2 (ja) フィードフォワード歪補償回路
JP2004254096A (ja) フィードフォワード回路
JP2001326700A (ja) デジタル無線機
JP4467753B2 (ja) 歪補償増幅装置
JP2005151185A (ja) 高出力広帯域信号を合成する方法及び増幅器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130225

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140219

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee