KR100420235B1 - 디지탈신호복호장치 - Google Patents

디지탈신호복호장치 Download PDF

Info

Publication number
KR100420235B1
KR100420235B1 KR1019960001566A KR19960001566A KR100420235B1 KR 100420235 B1 KR100420235 B1 KR 100420235B1 KR 1019960001566 A KR1019960001566 A KR 1019960001566A KR 19960001566 A KR19960001566 A KR 19960001566A KR 100420235 B1 KR100420235 B1 KR 100420235B1
Authority
KR
South Korea
Prior art keywords
circuit
digital signal
signal
image
decoding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019960001566A
Other languages
English (en)
Other versions
KR960030710A (ko
Inventor
도루 와다
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR960030710A publication Critical patent/KR960030710A/ko
Application granted granted Critical
Publication of KR100420235B1 publication Critical patent/KR100420235B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
    • H04N19/89—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving methods or arrangements for detection of transmission errors at the decoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
    • H04N19/89—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving methods or arrangements for detection of transmission errors at the decoder
    • H04N19/895—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving methods or arrangements for detection of transmission errors at the decoder in combination with error concealment

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Error Detection And Correction (AREA)
  • Television Signal Processing For Recording (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Image Processing (AREA)

Abstract

본 발명은 디지탈 신호 복호 장치에 있어서, 오류 정정 처리에 의해 정정하지 않은 오류가 복호 신호에 반영되지 않게 한다.
디지탈 신호 중 정정할 수 없었던 오류 부분 또는 이것을 포함하는 데이타 부분을 동기 코드를 포함한 특수 코드로 치환하여 복호 처리 수단에 출력한다. 동기 코드를 식별할 수 있는 복호 처리 수단은 이 특수 코드에 대해서도 식별할 수 있으므로, 복호 처리의 경우에도 오류의 존재를 확인하여 적절한 에러 처리를 실행할 수 있다. 이것을 이용하여 정정하지 않은 오류가 복호 신호에 반영되지 않게 할 수 있다.

Description

디지탈 신호 복호 장치{Digital video signal decoding apparatus}
산업상의 이용분야
본 발명은 디지탈 신호 복호 장치에 관한 것으로, 예컨대 동화상 신호를 광 자기 디스크 또는 자기 테이프 등의 기록 매체에 기록 재생하는 기록 재생 장치 또는, 동화상 신호를 전송로를 통해 송수신하는 텔레비전 회의 시스템의 수신 장치에 이용하기에 적합한 것이다.
종래 기술
종래에는, 텔레비전 회의 시스템이나 텔레비전 전화 시스템, 또는 방송 시스템 등과 같이 동화상 신호를 원격지에 전송하는 시스템에 있어서는, 전송로를 효율 좋게 이용하기 위해 영상 신호의 라인 상관 또는 프레임간 상관을 이용하여 화상 신호를 압축 부호화하는 방법이 이용되고 있다. 예컨대, 라인 상관을 이용하면, 화상 신호를 직교 변환[예컨대, DCT(이산 코사인 변환)] 부호화 처리에 의해 압축할 수가 있다. 또한, 프레임간 상관을 이용하면, 화상 신호를 더 압축할 수 있다.
통상, 시간적으로 인접한 프레임의 화상은 그렇게 큰 변화를 가지고 있지 않다. 즉, 양자의 차를 연산하면, 그 차 신호는 작은 값이 된다. 여기서, 이 차 신호를 부호화하고, 부호량을 압축한다. 그러나, 차신호만을 전송한 것으로는, 원화상을 복원할 수 없다. 여기서, 각 프레임의 화상을 I 픽쳐, P 픽쳐 또는 B 픽쳐의 3 종류 중 어느 하나의 프레임 포맷으로 변환하여 화상 신호를 압축 부호화하는 방법이 채용되고 있다.
이 부호화 방법을 제 8 도에 도시한다. 이 압축 부호화 방법에서는 일련의 프레임군이 17 프레임(프레임 F1 내지 프레임 17) 단위로 처리된다. 이 처리 단위를 그룹 오브 픽쳐(a group of pictures)라고 한다. 이 그룹 오브 픽쳐는 선두 프레임 F1로부터 순서대로 I 픽쳐, B 픽쳐, P 픽쳐로 각각 부호화되고, 이하, 제 4 번째 이하의 프레임 F4 내지 F17은 B 픽쳐 또는 P 픽쳐로 교대로 부호화하게 되어 있다.
여기에서, I 픽쳐는 1 프레임분의 화상 신호를 그대로 부호화함으로써 얻는 픽쳐이다. 또한, P 픽쳐는, 제 8A 도에 도시하는 바와 같이, 기본적으로는, 그보다 시간적으로 선행하는 I 픽쳐에 대한 화상 신호의 차 또는 시간적으로 선행하는 P 픽쳐에 대한 화상 신호의 차를 부호화함으로써 얻는 픽쳐이다. 또한, B 픽쳐는, 제 8B 도에 도시하는 바와 같이, 기본적으로는, 시간적으로 선행하는 프레임과 후행하는 프레임과의 평균값에 대한 화상 신호의 차를 부호화함으로써 얻는 픽쳐이다. 이 부호화 방법을 양방향 예측 부호화라고 한다.
그러므로, B 픽쳐에는 양방향 예측 부호화와 달리 다음의 3 종류의 부호화 방법이 실제로는 이용되고 있다. 그 제 1 처리 방법은 원프레임 F2의 데이타를 그대로 전송 데이타로서 전송하는 것이다. 이것을 인트라 부호화라고 하며, I 픽쳐와 같은 처리이다. 제 2 처리 방법은, 시간적으로 나중의 프레임 F3으로부터의 차분을 연산하고, 그 차분을 전송하는 것이다. 이것을 후 방향 예측 부호화라고 하고 있다. 또한, 제 3 처리 방법은 시간적으로 선행하는 프레임 F1과의 차분을 전송하는 것이다. 이것을 전방 예측 부호화라고 한다.
그리고, 부호화시에는, 이들 네 가지 부호화 방법 중 전송 데이타가 가장 적어지는 방법으로 부호화된 데이타를 B 픽쳐로서 채용하고 있다.
또한, 실제의 부호화 장치에서는, 이들 프레임 포맷(I 픽쳐, P 픽쳐 또는 B픽쳐)의 화상 신호를 더 블럭 포맷의 신호로 변환하고, 비트 스트림으로서 전송하고 있다.
이 블럭 포맷을 제 9 도에 도시한다. 이 제 9 도에 도시하는 바와 같이, 프레임 포맷의 화상 신호는 1 라인 당 H 도트로 이루어지는 라인이 V 라인 집속되어 이루어진다.
1 프레임의 화상 신호는 16 라인을 1 단위로 하는 N 개의 슬라이스로 구분된다. 각 슬라이스는 M 개의 매크로 블럭으로 이루어진다. 각 매크로 블럭은 16 x 16 개의 화소(도트)에 대응하는 휘도 신호에 의해 구성되고, 이 휘도 신호는 8 x 8 도트를 단위로 하는 블럭 Y[1] 내지 Y[4]로 구분된다. 그리고, 이 16 x 16 도트의 휘도 신호에는 8 x 8 도트의 색 신호 Cb와 Cr가 대응되어 있다.
발명이 해결하고자 하는 과제
복호화 장치는 이렇게 비트 스트림으로 변환된 화상 신호를 기록 매체 또는 전송로를 통해 수신하여 복호한다. 그런데, 기록 매체 등으로부터 판독된 비트 스트림에 오류 등이 포함되어 있으면, 이 오류 부분이 재생 화상 등에 반영될 우려가 있다. 여기서, 종래에는, 제 10 도에 도시하는 바와 같이, 오류 검출 정정 부호 부가 회로(1A) 및 오류 검출 정정 회로(2A)를 부호화 장치(1)와 복호화 장치(2)에 각각 설치하여 다소의 오류가 있으면 정정할 수 있게 되어 있다.
이 오류 정정 능력은 부가하는 오류 정정 부호의 부호 길이를 길게 하면 그 부분만큼 높일 수 있다. 그러나, 부호 길이는 길면 길수록, 전송 데이타량의 증대로 이어지기 때문에, 통상으로는 적당한 길이의 오류 정정 부호가 사용되고 있다.이 때문에 비트 스트림(S2)에 발생한 데이타 오류가 큰 경우에는, 오류 검출 정정 회로(2A)에 있어서 정정이 충분히 이루어지지 않은 것이 있었다. 그리고, 이 경우에는 비트 스트림(S2)에 포함되는 오류에 의해 복호한 재생 화상에 오류가 반영되는 것을 피할 수 없는 문제가 있었다.
이들은 통상 재생시의 문제이지만, 또한, 화상의 고속 전진 재생시 또는 고속 후진 재생시 등의 특수 재생시에는 이들에 더하여 다음과 같은 문제가 있었다. 즉, 특수 재생시에는 전송 단위(디스크 등의 액세스 단위)가 매크로 블럭의 도중에 종료하는 경우가 있다. 이 경우, 복호 회로가 매크로 블럭내의 종료점을 인식할 수 있도록, 동기 코드를 포함한 에러 스타트 코드(DES)를 비트 스트림(S2)에 삽입하는 방법이 채용되고 있지만, 이러한 에러 스타트 코드(DES)를 포함하는 매크로 블럭에 대해 다음과 같은 문제가 발생할 우려가 있었다.
일반적으로, 복호 회로를 구성하는 역양자화기 및 역이산 코사인 변환(IDCT) 회로는 블럭 단위로 동작하고 있고, 또한, 움직임 보상 회로는 매크로 블럭을 단위로 하여 동작하고 있다. 또한, 여기에서는 복호 회로의 입력단에 위치하는 가변 길이 복호화 회로에 완결되어 있지 않은 매크로 블럭을 포함하는 비트 스트림(S2)이 입력되는 것으로 설명한다.
제 11A 도에 도시하는 바와 같이, 매크로 블럭 「1」은 블럭 「1-1」에서 「1-6」까지 매크로 블럭의 데이타가 완성되어 있다. 이것에 대해서 매크로 블럭 「2」는 블럭 「2-2」가 완결되지 않게 에러 스타트 코드(DES)에 의해 끊겨 있다.
이때, 최후까지 비트 스트림이 존재하는 매크로 블럭 「1」에 대해서는, 가변 길이 부호화 회로는 매크로 블럭 「1」의 헤더의 처리 종료 후, 제 11C 도에 도시하는 바와 같이, 프레임/필드 DCT 플래그, 양자화 스케일, 예측 모드, 움직임 벡터, 프레임/필드 예측 플래그를 후단의 회로에 걸쳐있다. 그리고, 제 11D 도에 도시하는 바와 같이, 각 블럭의 처리가 종료할 때마다 화상 데이타를 역양자화 회로에 걸려 있다.
이것에 대하여 매크로 블럭 「2」에 나타내는 바와 같이 비트 스트림이 구획되어 있는 경우, 가변 길이 복호화 회로는 비트 스트림의 구획을 동기 코드를 포함한 에러 스타트 코드(DES)에 의해 알 수 있지만, 매크로 블럭 「2」가 완결되어 있지 않기 때문에, 블럭 「2-2」의 처리를 완료할 수 없다. 동시에 매크로 블럭 「2」의 처리를 완료할 수 없다.
그런데, 역양자화기 또는 IDCT 회로는 블럭 단위로 동작하고 있기 때문에, 블럭 「2-2」의 처리가 완결되지 않으면, 그 동작이 손상(damaged)된다. 또한, 움직임 보상 회로는 매크로 블럭을 단위로 하여 동작하기 때문에, 이렇게 매크로 블럭 「2」의 처리가 완결되지 않으면, 움직임 보상 회로의 동작이 손상되는 것으로 이어진다.
여기서, 예컨대 가변 길이 복호화 회로에서 처리한 결과를 1 매크로 블럭분을 기억해 두는 기억 회로를 준비해 두고, 1 매크로 블럭분의 처리가 완전히 종료한 경우에 후단의 회로에 데이타를 흘리는 방법에 의해 후단의 회로 동작이 손상되지 않게 할 수 있다. 그러나, 이 방법은 가변 길이 복호화 회로의 뒤쪽에 1 매크로 블럭분의 기억 회로가 필요하며, 회로 규모의 증가나 처리 회로의 증가를 피할 수 없다.
본 발명은 이상의 점을 고려하여 이루어진 것으로, 비트 스트림 중에 포함되는 오류가 복호 화면에 반영되지 않게 할 수 있는 디지탈 신호 복호 장치를 제안하고자 하는 것이다.
또한, 완결되어 있지 않은 매크로 블럭에 대해서도 회로를 추가하지 않고, 복호 동작을 계속할 수 있는 디지탈 신호 복호 장치를 제안하고자 하는 것이다.
과제를 해결하기 위한 수단
이러한 과제를 해결하기 위해 본 발명에 있어서는 전송로를 통해 디지탈 신호(S2)를 입력하고, 상기 디지탈 신호(S2)에 포함되는 오류 부분을 정정하여 출력함과 함께, 정정할 수 없었던 오류 부분의 위치를 플래그 신호(DEF)에 의해 표시하는 오류 검출 정정 수단(14)과, 오류 정정 수단(14)으로부터 출력된 디지탈 신호(S2)에 정정 불능의 오류 부분이 포함되어 있는 경우, 플래그 신호(DEF)에 의해서 표시되는 정정 불능의 오류 부분 또는 상기 정정 불능의 오류 부분을 포함하는 데이타 부분으로서 동기 코드를 포함하는 특수 코드(DES)와 같은 데이타 길이의 디지탈 신호 부분을 특수 코드(DES)로 치환하여 출력하는 데이타 치환 수단(15) 및, 데이타 치환 수단(15)으로부터 출력된 디지탈 신호(S3)를 입력하고, 상기 디지탈신호(S3)를 특수 코드(DES)를 이용하여 복호하는 복호 수단(16)을 설치하고자 한다.
또한, 본 발명에 있어서는, 전송로를 통해 디지탈 신호(S3)를 입력하고, 상기 디지탈 신호(S3)의 복호 신호(S10)와 예측 디지탈 신호(S11)를 이용하여 출력 신호(S12)를 생성하는 디지탈 신호 복호 장치에 있어서, 디지탈 신호(S3)를 구성하는 소정 길이의 데이타군이 소정 코드(DES)에 의해 구획되고 완결되어 있지 않는 경우, 상기 완결되어 있지 않은 데이타군의 복호 신호(S10) 대신에 예측 디지탈 신호(S11)를 출력하는 복호 처리 수단(16)을 설치하도록 한다.
작용
디지탈 신호(S2)중 정정할 수 없었던 오류 부분 또는 이것을 포함하는 데이타 부분을 동기 코드를 포함한 특수 코드(DES)로 치환하여 복호 처리 수단(16)으로 출력하게 한다. 이렇게 치환되는 특수 코드(DES)는 동기 코드를 포함하고 있고, 복호 처리 수단(16)에 있어서 항상 검출할 수 있는 코드이기 때문에, 복호 처리시에 있어서의 오류 존재의 확인과 오류 정정 처리를 실현할 수 있다.
또한, 디지탈 신호(S3)를 구성하는 소정 길이의 데이타군이 소정 코드(DES)에 의해 구획되고 완결되어 있지 않은 경우, 복호 처리 수단(16)은 완결되어 있지 않은 상기 데이타군의 복호 신호(S10) 대신에 예측 디지탈 신호(S11)를 출력한다. 이것에 의해 완결되지 않은 데이타군을 처리하기 위한 회로를 특별히 추가하지 않고서도 상기 데이타군의 데이타의 영향을 받지 않는 출력 신호(S12)를 얻을 수 있다.
실시예
이하, 도면에 대해서, 본 발명의 일 실시예를 상술한다.
(1) 제 1 실시예
(1-1) 전체 구성
제 1 도는 복호화 장치(12)의 회로 구성을 도시한다. 이 복호화 장치(12)는 오류 검출 정정 회로에 있어서 정정할 수 없었던 오류 부분을 동기 코드를 포함한 에러 스타트 코드(DES)로 치환함으로써, 오류가 출력 화상에 반영하지 않게 하는 복호화 회로부(13)를 가지는 것을 특징으로 한다.
이 복호화 회로부(13)는 오류 검출 정정 회로(14), 정정 불능 플래그 변환 회로(15) 및 복호 처리 회로(16)의 3개 회로로 구성되어 있다. 이들 각 회로는 다음과 같이 각각 구성되어 있다.
오류 검출 정정 회로(14)는 기록 매체(3)나 전송로를 통해 입력되는 비트 스트림(S2)에 포함되는 오류의 유무를 검출하고, 오류가 검출된 경우에는 오류 정정 부호를 이용하여 이것을 정정하게 되어 있다. 그런데 이 실시예에서 이용하는 오류 검출 정정 회로(14)는 비트 스트림(DBS)과 함께 정정 불능 플래그(DEF)를 출력하고, 정정하지 않은 오류 부분을 후단 회로에 알릴 수 있게 되어 있다.
정정 불능 플래그 변환 회로(15)는 이 비트 스트림(DBS)과 정정 불능 플래그(DEF)를 입력하고, 오류 검출 정정 회로(14)에서 정정하지 않은 오류 부분을에러 스타트 코드(DES)로 치환하게 되어 있다. 구체적으로는 에러 스타트 코드 발생 회로(15A)가 정정 불능 플래그(DEF)를 받고, 오류 검출 정정 회로(14)가 정정하지 않은 오류 부분을 검출해 두고, 오류 부분이 검출된 시점에서 에러 스타트 코드(DES)를 발생하여 절환 회로(15B)로 출력한다. 절환 회로(15B)는 이 에러 스타트 코드(DES)에 기초하여 비트 스트림(S2)에 포함되는 오류 부분 또는, 이것을 포함하거나 에러 스타트 코드(DES)와 같은 데이타 길이의 데이타 부분을 에러 스타트 코드(DES)로 치환하고 있다. 또한, 정정하지 않은 오류 부분이 에러 스타트 코드의 길이를 넘는 경우에는, 복수의 에러 스타트 코드(k x DES)에서 오류 부분을 덧쓰게 되어 있다.
이 실시예의 경우, 에러 스타트 코드(DES)는 00000000 00000000 00000000 00000001 10110100으로 표현되는 32 비트의 코드로 이루어진다. 이 코드는 현재 일반적으로 이용되고 있는 화상 신호 부호화 방식으로 정의되어 있는 것이며, 32 비트 중 최초의 24 비트는 동기 코드의 역할을 부여하고 있다. 또한, 뒤쪽의 8 비트는 동기 코드가 무엇을 나타내는지를 표현하는 속성 코드이다. 여기서 「10110100」은 에러를 나타내는 속성 코드이다.
그러므로, 이 코드는 가변 길이 부호화된 비트 스트림 중에서는 어떠한 코드 조합에 있어도 나타내어지지 않는 코드이며, 복호 처리 회로(16)에 있어서의 복호 동작이 어떠한 상태라고 해도 보일 수 있는 코드이다.
이렇게 정정 불능 플래그 변환 회로(15)는 비트 스트림 중의 오류 부분 및 이 오류 부분을 포함하는 부분으로서 에러 스타트 코드(DES)의 길이에 상당하는 부분을 에러 스타트 코드(DES)로 치환하고 있다. 이것은 다음의 이유 때문이다.
임시로 오류 부분에 단순히 에러 스타트 코드(DES)를 삽입하게 되면, 삽입 후의 비트 스트림의 데이타량이 부호화 장치가 발생한 비트 스트림의 데이타량에 대해서 에러 스타트 코드(DES)분 만큼 많아지기 때문이다. 일반적으로 복호화 장치는 수신 버퍼의 용량을 보면서 비트 스트림의 발생을 제어하는 시스템이기 때문에, 이렇게 데이타량이 증가하면, 수신 버퍼가 손상될 가능성을 피할 수 없다. 또한, 오류 부분에 플래그를 부가하게 하더라도, 오류 부분을 충분히 커버하도록 플래그를 비트 스트림에 부가하는데는 플래그를 격납하기 위한 버퍼가 필요해지고, 그 분량의 버퍼 용량이 증가해버리는 문제가 있다.
이에 대해서 실시예에 나타내는 바와 같이 비트 스트림(DES)을 에러 스타트 코드(DES)로 치환하게 하면, 부호화 장치가 발생하는 비트 스트림과 같은 량의 비트 스트림이 수신 버퍼에 격납되게 되어, 수신 버퍼의 손상을 막을 수 있다.
또한, 실시예의 경우, 수신 버퍼[도면에서의 플래그(17)]의 앞쪽에서 정정 불능 플래그(DEF)를 에러 스타트 코드(DES)로 치환하고 있는데, 이것은 수신 버퍼에 비트 스트림(DBS)과 또한 정정 불능 플래그를 넣음으로써 수신 버퍼의 용량이 증가하는 것을 막기 때문이다.
끝으로, 복호 처리 회로(16)를 설명한다. 복호 처리 회로(16)는 정정 불능 플래그 변환 회로(15)로부터 출력된 비트 스트림(S3)을 수신 버퍼를 통해 입력하고, 각종 복호 동작을 실행한다. 이 복호 동작은 가변 길이 복호 처리, 역양자화 처리, 역 이산 코사인 변환 처리, 움직임 보상 처리 등이다.
이 복호 처리 회로(16)는 비트 스트림(S3)으로부터 에러 스타트 코드(DES)의 존재를 인식했을 때, 일련의 복호 동작에 의해 오류를 포함하는 화상이 출력 단자로부터 출력하지 않도록 동작한다.
(1-2) 복호 동작의 간단한 설명
이상의 구성에 있어서, 복호화 장치(12)에 의한 일련의 복호 동작을 설명한다. 복호화 장치(12)는 우선 처음 단에 설치된 오류 검출 정정 회로(14)에 있어서 비트 스트림(S2) 중에 존재하는 부호 오류를 정정한다. 이때, 오류 정정 회로(14)는 오류 정정 부호에 의해 정정하지 않은 오류 부분이 있었던 경우, 이 부분을 포함한 소정 길이의 데이타를 에러 스타트 코드(DES)로 치환하여 복호 처리 회로(16)에 부여한다. 이때, 복호화 회로부(13)는 비트 스트림(S3)을 순차 소정의 복호 수순에 의해서 복호하지만, 에러 스타트 코드(DES)가 포함되어 있는 경우에는, 이 부분의 위치를 확인하여 오류가 복호 화상에 반영하지 않도록 각종 처리를 선택한다.
이상의 구성에 의하면, 정정 불능의 데이타 오류를 포함하는 데이타 부분을 에러 스타트 코드(DES)로 치환하고, 복호화 회로부(13)에서 인식할 수 있게 함으로써, 오류 검출 정정 회로(14)에 있어서 정정하지 않은 데이타 오류가 복호 화상에반영되지 않도록 처리를 복호화 회로부(13)에서 선택하게 할 수 있다. 이것에 의해서, 종래에 비해 더 한층 품질이 높은 화상을 얻을 수 있는 화상 데이타 복호화 장치를 실현할 수 있다.
(2) 복호 처리 회로의 상세
(2-1) 전체 구성
여기에서는, 이전에 설명한 복호 처리 회로(16)의 한 회로예에 대해서 설명한다. 이 복호 처리 회로(16)는 특수 재생시(예컨대, 고속 전진 재생시나 고속 후진 재생시) 등에 완결되지 않은 매크로 블럭이 나타나더라도, 그 부분에 예측 화상을 대입함으로써 복호 동작을 손상시키지 않고 속행할 수 있게 하는 것이다. 게다가, 이때 완결되지 않은 매크로 블럭에는 예측 화상을 대입하고 있음으로써, 미완결의 매크로 블럭이 다른 화상에 반영하지 않게 하고 있다.
제 2 도는 복호 처리 회로(16)의 회로예를 나타낸다. 복호 처리 회로(16)는 오류 검출 정정 회로(14) 및 정정 불능 플래그 변환 회로(15)를 통해 입력된 화상 데이타의 비트 스트림 S3 을 수신 버퍼(17)에 받아들여 일시 기억한다.
가변 길이 복호화 회로(18)는 이 실시예에 있어서 중심적인 역할을 부과하는 회로이며, 수신 버퍼(17)에 의해 판독된 데이타군을 가변 길이 복호화함으로써 양자화 단계 S4, 움직임 벡터 S5, 예측 모드(매크로 블럭 형태중의 예측에 관한 정보) S6, 프레임/필드 예측 플래그 S7(이하, 예측 플래그 S7 라고 한다) 및, 프레임/필드 DCT 플래그 S8(이하, DCT 플래그 S8 라고 한다)을 구한다.
가변 길이 복호화 회로(18)는 이들 각종의 복호 정보 중 양자화 단계 S4를역양자화 회로(19)에 부여하고, 움직임 벡터 S5, 예측 모드 S6, 예측 플래그 S7 및 DCT 플래그 S8을 움직임 보상 회로부(20)에 부여함으로써, 후단의 처리 회로를 제어한다. 또한, 가변 길이 복호화 회로(18)는 정정 불능의 오류 부분에 덧쓴다. 에러 스타트 코드(DES)의 검출시에 대응하는 화상 데이타가 최종 출력단으로부터 출력되는 것을 막기 위한 DCT 출력 데이타 마스크 블럭 S9(이하, 마스크 플래그 S9라고 한다)를 움직임 보상 회로부(20)에 부여하게 되어 있다.
역양자화 회로(19)는 가변 길이 복호화 회로(18)에 있어서 복호된 화상 데이타를 마찬가지로 가변 길이 복호화 회로(18)에 의해 부여되는 양자화 단계 S4에 기초하여 역양자화하고, IDCT 회로(21)로 출력한다.
IDCT 회로(21)는 역양자화 회로(19)로부터 입력된 데이타(DCT 계수)를 역 DCT 처리하고, 처리 결과를 움직임 보상 회로부(20)의 앞단을 구성하는 프레임/필드 DCT 블럭 재배열 회로(22)에 공급한다. 이 프레임/필드 DCT 블럭 재배열 회로(22)에 의해 데이타가 화상 포맷에 따라 재배열된다.
연산기(23)는 마스크 플래그 S9의 지시에 따라 마스크를 지시된 매크로 블럭에 대해서는 역양자화 회로(19), IDCT 회로(21) 및 DCT 블럭 재배열 회로(22)를 통해 입력되는 화상 데이타 S10의 마스크 처리를 실행한다. 여기서, 마스크 처리는, 움직임 보상 회로(24)로부터 부여되는 예측 화상 S11에 화상 데이타 S10을 가산하지 않고, 또는, 화상 데이타 S10을 0으로 하여 가산하는 처리를 말한다. 이 마스크 처리에 의해 프레임/필드 DCT 블럭 재배열 회로(22)로부터 출력되는 화상 데이타가어떠한 데이타라고 하더라도, 예측 화상만이 연산기(23)로부터 출력 재생 화상 S12로서 출력된다.
움직임 보상 회로(24)는 DCT 블럭 재배열 회로(22)를 통해 공급되는 화상 데이타 S10의 프레임 포맷에 따른 예측 화상 S11을 프레임 메모리(25)로부터 판독된 화상에 기초하여 생성하고, 이것을 연산기(23)에 부여하게 되어 있다.
예컨대, 화상 데이타 S10이 I 픽쳐인 경우, 이 데이타는 연산기(23)로부터 출력 재생 화상 S12로서 출력됨과 함께, 다음에 출력되는 화상 데이타(P 또는 B 픽쳐의 데이타)의 예측 화상 데이타를 생성하기 때문에, 프레임 메모리(25)의 전방 예측 화상부(25B)에 기억된다.
또한, 움직임 보상 회로(24)는 입력되는 화상 데이타 S10이 그 1 프레임 앞의 화상 데이타를 예측 화상 데이타로 하는 P 픽쳐의 데이타이고, 또한 이것이 전방 예측 모드의 데이타인 경우, 프레임 메모리(25)의 전방 예측 화상부(25B)에 기억되어 있는 1 프레임 앞의 화상 데이타(I 픽쳐의 데이타)를 읽어낸다.
움직임 보상 회로(24)는 가변 길이 복호화 회로(18)로부터 부여되는 움직임 벡터 S5에 기초하여 프레임 메모리(25)로부터 판독된 화상 데이타를 움직임 보상하고, 예측 화상 데이타 S11로서 출력한다.
연산기(23)는 이 예측 화상 데이타 S11과 IDCT 회로(21)로부터 공급되는 화상 데이타(차분 데이타) S10을 가산하고, 가산 출력을 재생 화상 S12로서 출력한다.
또한, 이 가산 출력, 즉 복호된 P 픽쳐의 화상 데이타는 다음에 입력되는 화상 데이타(B 픽쳐 또는 P 픽쳐의 데이타)의 예측 화상 데이타 생성을 위해 프레임 메모리(25)의 후방 예측 화상부(25A)에 기억된다. 그러므로, P 픽쳐의 화상 데이타라고 하더라도 화상내 예측 모드로 부호화된 데이타의 경우에는 I 픽쳐의 화상 데이타와 마찬가지로, 연산기(23)는 그대로 출력한다. 그러므로, 이 화상 데이타는 후방 예측 화상부(25B)에 기억된다.
이 P 픽쳐는 B 픽쳐의 다음에 표시되어야 할 화상이기 때문에, 이 시점에서는 후단의 포맷 변환 회로(도시하지 않음)에 출력되지 않는다.
또한, 다음에 입력되는 B 픽쳐가 전방 예측 모드로 부호화된 것인 경우에는, 움직임 보상 회로(24)는 예측 모드 S6에 따라 전방 예측 화상부(25B)로부터 I 픽쳐의 화상 데이타를 판독하고, 이것을 움직임 벡터 S5에서 움직임 보상함으로써 예측 화상 S11을 생성한다.
이것에 대해서 B 픽쳐가 후방 예측 모드로 부호화된 것인 경우에는, 움직임 보상 회로(24)는 예측 모드 S6에 따라 후방 예측 화상부(25A)로부터 P픽쳐의 화상 데이타를 판독하고, 이것을 움직임 벡터 S5에서 움직임 보상함으로써 예측 화상 SV 을 생성한다.
또한, 이들 이외에, B 픽쳐가 양방향 예측 모드에서 부호화된 것인 경우, 움직임 보상 회로(24)는 예측 모드 S6에 따라 전방 예측 화상부(25B) 및 후방 예측 화상부(25A)로부터 I 픽쳐 및 P 픽쳐의 화상 데이타를 판독하고, 이것을 움직임 벡터 S5에서 움직임 보상함으로써 예측 화상 S11을 생성한다.
이렇게 움직임 보상된 화상 데이타가 예측 화상 S11로서 움직임 보상회로(24)로부터 연산기(23)로 출력되고, IDCT 회로(21)의 출력에 가산되는 것이다.
다만, 이때, 연산기(23)로부터 출력되는 가산 출력은 B 픽쳐의 화상 데이타이며, 다른 화상의 예측 화상 생성을 위해서 이용되는 것은 아니기 때문에, 프레임 메모리(25)에 기억되는 것은 아니다.
이들 B 픽쳐의 화상이 출력된 후, 움직임 보상 회로(24)는 후방 예측 화상부(25A)에 기억되어 있는 P 픽쳐의 화상 데이타를 판독하고, 연산기(23)로 공급한다. 다만, 이 P 픽쳐에 대한 움직임 보상은 없다.
그러므로, 이 복호 처리 회로(16)에는 부호 장치측의 예측 모드 절환 회로와 DCT 모드 절환 회로에 대응하는 회로가 도시되어 있지만, 이들 회로에 대응하는 처리, 즉 기수 필드와 우수 필드의 라인 신호가 분리된 구성 원래의 혼재하는 구성에 필요에 따라 복귀하는 처리를 움직임 보상 회로(24)가 실행하게 되어 있다.
또한, 이상에 있어서는 휘도 신호의 처리에 대해서 설명하였지만, 색차 신호의 처리에 대해서도 마찬가지이다. 다만, 이 경우, 움직임 벡터는 휘도 신호용의 것을 수직 방향 및 수평 방향으로 1/2로 한 것이 사용된다.
(2-2) 가변 길이 복호화 회로에 의한 매크로 블럭마다의 처리
(2-2-1) 처리의 개요
다음은, 제 3 도 내지 제 6 도를 이용하여 가변 길이 복호화 회로(18)에 의한 처리를 설명한다. 가변 길이 복호화 회로(18)의 복호 동작은 단계 SP1에서부터 시작된다. 우선, 단계 SP2에 있어서, 가변 길이 복호화 회로(18)는 순차 입력되는 비트 스트림의 매크로 블럭 헤더를 처리 복호한다.
다음에는, 단계 SP3으로 이동하여 헤더 부분에 에러 스타트 코드(DES)가 존재하는지 여부를 판정한다.
여기에서, 긍정 결과를 얻으면(즉 에러 스타트 코드가 발견된 경우), 곧 단계 SP4로 이동하여 상기 매크로 블럭의 처리를 종료한다.
이에 대해서 부정 결과를 얻으면(즉 에러 스타트 코드가 발견되지 않은 경우), 단계 SP5로 이동하여 매크로 블럭 헤더의 처리가 종료하고 있는지 여부를 판정하고, 부정 결과를 얻는 경우에는 단계 SP2로 돌아가서 일련의 처리를 반복한다.
이에 대해서 긍정 결과를 얻었을 경우에는(즉 매크로 블럭 헤더의 처리가 종료하면), 가변 길이 복호화 회로(18)는 단계 SP6으로 이동하고, 양자화 단계 S4와 DCT 플래그 S8을 구하여 이를 양자화 회로(19) 및 프레임/필드 DCT 블럭 재배열 회로(22)에 써 넣는다.
이어서, 단계 SP7에 나타내는 바와 같이 매크로 블럭 헤더에 이은 각 블럭의 처리로 이동하고, 각 블럭의 화상 데이타를 발생한다.
더욱이, 가변 길이 복호화 회로(18)는 단계 SP8로 이동하면, 에러 스타트 코드(DES)가 포함되어 있는지의 여부를 판정한다.
여기에서, 부정 결과를 얻었을 경우(즉 에러 스타트 코드가 발견되지 않았을 경우)에는 단계 SP6으로 진행하여 전체 블럭의 처리가 종료했는지의 여부의 판정으로 이동하고, 전체 블럭에 대해서 처리가 판정될 때까지(즉 긍정 결과를 얻을 때까지) 단계 SP7로 돌아가서 일련의 처리를 반복하게 되어 있다.
단계 SP9에 있어서 긍정 결과를 얻으면, 가변 길이 복호화 회로(18)는 단계 SP10의 처리로 이동하고, 정상(normal)시의 서브루틴 처리를 실행한다. 이 단계 SP10의 상세한 처리에 대해서는 후술한다. 그리고, 이 처리가 종료하면, 단계 SP4로 이동하여 상기 매크로 블럭의 처리를 종료하게 되어 있다.
이것에 대해서 단계 SP8에 있어서 긍정 결과를 얻고, 매크로 블럭내에 에러 스타트 코드가 포함되어 있음이 판정되면, 가변 길이 복호화 회로(18)는 단계 SP11로 이동하여 의사 데이타를 발생하고, 이를 화상 데이타로서 출력함으로써 매크로 블럭의 처리가 완결되도록 제어한다. 이렇게 의사 데이타를 발생하지 않는 경우, 복호 처리 회로(16)는 역양자화 회로(19) 등과 같이 블럭 단위나 매크로 블럭 단위로 동작하는 후단의 처리 회로의 동작 타이밍 제어에 시간을 요하고, 회로가 복잡화하는 것을 피할 수 없다.
계속해서, 가변 길이 복호화 회로(18)는 단계 SP12에 있어서 모든 블럭에 상당하는 의사 데이타가 발생되었는지의 판정 처리로 이동하고, 긍정 결과를 얻을 때까지 단계 SP11로 돌아가서 의사 데이타의 발생을 속행한다.
SP12에 있어서 긍정 결과를 얻으면, 가변 길이 복호화 회로(18)는 단계 SP13으로 이동하고, 에러 스타트 코드가 포함되는 매크로 블럭에 대한 서브루틴 처리를 실행한다. 역시, 이 서브루틴 처리의 상세에 대해서도 후술한다. 이들 처리가 종료하면 가변 길이 복호화 회로(18)는 단계 SP4로 이동하여 상기 매크로 블럭에 대한 처리를 종료한다.
(2-2-2) 에러 스타트 코드를 포함하지 않는 매크로 블럭에서 실행되는 서브루틴 처리
계속해서, 정상 동작시에 이용되는 단계 SP10의 상세한 처리 순서를 제 4도를 이용하여 설명한다.
우선 가변 길이 복호화 회로(18)는 단계 SP21로부터의 이 처리를 시작하고, 처리 대상인 매크로 블럭의 직전에 위치하는 매크로 블럭으로서 예측이 행해지고 있는 매크로 블럭의 예측 모드 S6, 움직임 벡터 S5 및 예측 플래그 S7을 사용하여 예측 화상을 얻는지의 여부를 단계 SP22에서 판정한다.
여기에서, 부정 결과를 얻었을 경우, 가변 길이 복호화 회로(18)는 단계 SP23으로 이동하여 DCT 출력 데이타 마스크 플래그를 「0」으로 하여 비트 스트림으로부터 얻은 화상 데이타의 출력을 지시함과 함께, 예측 모드 S6, 움직임 벡터 S5 및 예측 플래그 S7로 하여 각각 비트 스트림의 것을 후단의 처리 회로에 써넣게 한다. 이후, 단계 SP24에서 일련의 동작을 종료한다.
이것에 대해서, 단계 SP22에서 긍정 결과를 얻었을 경우, 가변 길이 복호화 회로(18)는 단계 SP25로 이동하고, 단계 SP23과 마찬가지의 처리를 실행한다.
다만, 이 단계 SP25의 종료 후, 단계 SP26의 처리로서 지정되는 예측 모드가 현재 화상내의 화상 데이타를 이용하는 것인지의 여부를 판정하고, 긍정 결과의 경우에는 그대로 단계 SP24로 이동하여 처리를 종료한다. 한편, 단계 SP26에서 긍정 결과를 얻었을 경우에는 예측 모드 S6, 움직임 벡터 S5 및 예측 플래그 S7을 기억 장치에 써 넣는다.
(2-2-3) 에러 스타트 코드가 포함되는 매크로블럭에서 실행되는 서브루틴 처리
다음에, 매크로 블럭이 에러 스타트 코드(DES)에서 도중에 끊겨 있는 경우의 처리를 제 5 도 및 제 6 도를 이용하여 설명한다. 이 처리는 비트 스트림의 화상 대신에 출력되는 예측 화상을 생성하기 위한 처리이며, 이 생성 방법에는 4 가지 방법을 생각할 수 있다.
첫 번째는 단계 SP32 및 단계 SP33에서 나타내는 방법이며, 전방향 화상의 공간적으로 같은 위치의 예측 화상을 이용하는 방법이다.
두 번째는 단계 SP35 내지 단계 SP37에서 나타내는 방법이며, 표시 시간으로 1 프레임전의 화상으로서 공간적으로 같은 위치의 예측 화상을 이용하는 방법이다.
세 번째는 직전의 예측이 행해지고 있는 매크로 블럭의 예측 모드, 움직임 벡터, 예측 플래그를 사용하여 얻는 예측 화상을 이용하는 방법이다.
네 번째는 단계 SP40 내지 SP42에서 나타내는 방법이며, 처리한 매크로 블럭의 예측 모드, 움직임 벡터, 예측 플래그를 사용하여 얻은 예측 화상을 이용하는 방법이다.
가변 길이 복호화 회로(18)는 이들 네 가지 중 어느 한가지 방법으로 예측화상을 생성하기 위해 단계 SP31에서 처리를 시작한다. 우선, 가변 길이 복호화 회로(18)는 단계 SP32에서 전방향 화상의 공간적으로 같은 위치의 예측 화상을 이용하는지의 여부를 판정한다.
여기에서, 긍정 결과를 얻으면, 가변 길이 복호화 회로(18)의 처리는 단계SP33으로 진행하고, DCT 플래그 S9를 「1」로 하여 의사 데이타 등으로 구성되어 있는 비트 스트림으로부터의 화상 출력을 금지한다. 이와 함께 예측 모드 S6을 전방 예측 모드로, 움직임 벡터를 0으로 설정한다. 그러므로, 예측 플래그 S7은 필드로 고정 또는 픽쳐 구조와 동일하게 설정한다.
그리고, 이들 처리가 종료한 시점에 단계 SP34로 이동하고 처리를 종료한다.
이것에 대해서, 단계 SP32에서 부정 결과를 얻었을 경우, 가변 길이 복호화 회로(18)는 단계 SP35로 진행하고, 두 번째 방법으로 예측 화상을 생성하는지의 여부를 판정한다. 즉, 표시 시간으로 1 프레임 전의 화상의 공간적으로 같은 위치의 예측 화상을 이용하는지의 여부를 판별한다.
여기에서, 긍정 결과를 얻었을 경우, 가변 길이 복호화 회로(18)의 처리는 단계 SP36으로 진행하고, 매크로 블럭이 I 픽쳐인지, P 픽쳐인지, 또는 직선이 B 픽쳐가 아닌 B 픽쳐인지의 여부를 판정한다. 여기에서, 부정 결과를 얻었을 경우(즉, 복호하고자 하는 화상의 직전의 픽쳐가 B 픽쳐인 경우)에는 단계 SP32로 돌아가서 판정 처리가 바로 행해진다.
한편, 긍정 결과를 얻었을 경우, 가변 길이 복호화 회로(18)의 처리는 단계 SP37로 진행하고, 비트 스트림으로부터 얻은 화상 데이타의 출력을 금지함과 함께, 예측 모드 S6을 전방 예측으로 설정한다. 또한, 이 경우에도, 공간적으로 같은 위치의 화상 데이타를 이용하기 위해 움직임 벡터 S5는 0 이다. 게다가, 예측 플래그 S7은 필드로 고정 또는 픽쳐 구조와 동일한 것이 이용된다. 이들의 처리 종료 후, 단계 SP34에서 처리가 종료한다.
이것에 대해서, 단계 SP35에서 부정 결과를 얻었을 경우에는, 가변 길이 복호화 회로(18)는 단계 SP38로 이동하고, 세 번째 방법으로 예측 화상을 생성하는지를 판정한다. 즉, 직전의 예측이 행해지고 있는 매크로 블럭의 예측 모드, 움직임 벡터, 예측 플래그를 사용하여 얻은 예측 화상을 이용하는지의 여부를 판정한다.
여기에서, 긍정 결과를 얻으면, 가변 길이 복호화 회로(18)는 단계 SP39로 이동하고, 예측 모드 S6, 움직임 벡터 S5 및 예측 플래그 S7을 각각 기억 장치에 기억되어 있는 예측 모드, 움직임 벡터 및 예측 플래그로 설정한다.
이것에 대해서, 단계 SP38 에서도 부정 결과를 얻었을 경우에는, 가변 길이 복호화 회로(18)는 단계 SP40으로 이동하고, 네 번째 방법으로 예측 화상을 생성하는지의 여부를 판정한다. 즉, 처리한 매크로 블럭의 예측 모드, 움직임 벡터, 예측 플래그를 사용하여 얻은 예측 화상을 이용하는지의 여부를 판정한다.
SP40에서 긍정 결과를 얻으면, 단계 SP41로 진행하여 예측 모드가 화상내에 있는지의 여부의 처리로 이동한다. SP41에서 부정 결과를 얻었을 때 단계 SP42로 이동하여 처리한 매크로 블럭의 헤더로부터 읽어낸 예측 모드 S6, 움직임 벡터 S5 및 예측 플래그 S7을 설정한다.
이들 일련의 처리가 종료한 시점에서 단계 SP34의 처리로 이동하고, 현 매크로 블럭에 대한 종료하게 되어 있다.
(2-3) 복호 동작예
제 7 도를 이용하여 복호 처리 회로(16)의 구체적인 처리 동작예를 상세히 설명한다. 여기에서는, 제 7A 도에 도시하는 바와 같이 매크로 블럭 「2」가 에러스타트 코드에 의해서 잘려있는 것으로 하고, 이렇게 매크로 블럭의 데이타가 완결되지 않은 비트 스트림이 가변 길이 가변 길이 복호화 회로(18)에 입력되는 것으로 한다.
그러므로, 매크로 블럭 「1」은 블럭 「1-1」에서 블럭 「1-6」까지의 모든 데이타가 가지런해지고, 매크로 블럭의 데이타가 완성되어 있는 것으로 한다. 이것에 대해서, 매크로 블럭 「2」는 블럭 「2-2」가 완결되어 있지 않고, 에러 스타트 코드(DES)에 의해 끊겨 있다.
우선, 가변 길이 복호화 회로(18)는 최후까지 비트 스트림이 존재하고 있는 매크로 블럭 「1」을 입력한다. 이때, 가변 길이 복호화 회로(18)는 매크로 블럭 「1」의 매크로 블럭 헤더를 처리하면, DCT 플래그 S8, 양자화 스케일 S4, 예측 모드 S6, 움직임 벡터 S5 및 예측 플래그 S7을 후단의 회로에 걸칠 수 있는 상태로 되고, 게다가 각 블럭을 처리할 때마다 화상 데이타를 역양자화 회로(19)에 걸칠 수 있는 상태가 된다.
그러나, 실제로 가변 길이 복호화 회로(18)가 매크로 블럭 「1」에 대해서 최후까지 비트 스트림이 존재하고 있다는 것을 알 수 있는 것은, 매크로 블럭 헤더 「1」의 처리가 종료한 후, 블럭 「1-1」에서 블럭 「1-6」을 순번대로 처리함으로써 모든 블럭에 대한 처리가 종료한 시점이다. 이렇게 매크로 블럭 「1」의 블럭에 대한 처리가 모두 종료하여 시작해서 매크로 블럭 「1」의 데이타를 후단의 회로로 공급할 수 있는지의 여부를 알기 때문에, 가변 길이 복호화 회로(18)는 다음의 타이밍으로 각종 플래그나 데이타를 출력한다.
우선, 가변 길이 복호화 회로(18)는, 제 7C 도에 도시하는 바와 같이, DCT 플래그 S8, 양자화 스케일 S4, 예측 모드 S6, 움직임 벡터 S5 및 예측 플래그 S7 중 양자화 스케일 S4 및 DCT 플래그 S8을 매크로 블럭 헤더의 처리가 종료한 시점에서 역양자화 회로(19) 및 프레임/필드 DCT 블럭 재배열 회로(22)에 써 넣는다.
계속해서, 가변 길이 복호화 회로(18)는 각 블럭의 처리로 이동하고, 각 블럭의 복호 화상 데이타를 얻는다.
이때, 가변 길이 복호화 회로(18)의 후단에는 매크로 블럭분의 기억 회로가 준비되어 있지 않기 때문에, 복호화된 화상 데이타는 그대로 역양자화 회로(19)에 공급된다. 다만, 후단의 역양자화 회로(19), IDCT 회로(21)가 1 블럭(8 픽셀 X 8 라인)을 단위로 하여 동작하고 있기 때문에, 필요에 따라 가변 길이 복호화 회로(18)에서 처리된 화상 데이타를 블럭분의 기억 회로를 통해 역양자화 회로(19)에 공급해도 무방하다.
역양자화 회로(19), IDCT 회로(21), 프레임/필드 DCT 블럭 재배열 회로(22)는, 제 7D 도에 도시하는 바와 같이, 각 블럭(8 픽셀 X 8 라인)의 화상 데이타가 공급될 때마다 각각의 처리를 실행한다.
그리고, 매크로 블럭 「1」에 대한 모든 처리가 종료했을 때, 제 7E 도에 도시하는 바와 같이, 가변 길이 복호화 회로(18)는 매크로 블럭 헤더에서 구하고 있던 예측 모드 S6, 움직임 벡터 S5, 예측 플래그 S7 및 매크로 플래그 S9를 움직임 보상 회로부(20)로 출력한다.
이 경우, 매크로 블럭 「1」에 대해서는 가변 길이 복호화 회로(18)에서의 처리 동작이 완성하기 때문에, 예측 모드 S6, 움직임 벡터 S5, 예측 플래그 S7은 매크로 블럭 헤더 「1」의 내용이 그대로 출력되게 된다.
그러므로, 이 매크로 블럭 「1」은 완결한 매크로 블럭이므로 가변 길이 부호화 회로(18)로부터 출력되는 마스크 플래그 S9는 「0」(즉 마스크 없음)으로 지시된다. 이 마스크 플래그 S9는 제 7E 도의 타이밍으로 생성된다. 이상이 단계 SP1에서 단계 SP10의 처리이다.
한편, 움직임 보상 회로부(20)는 이 플래그 종류에 따라 복호 처리를 수행한다.
또한, 연산기(23)는 제 7F 도에 도시하는 타이밍으로, 역양자화 회로(19), IDCT 회로(21) 및 프레임/필드 DCT 블럭 재배열 회로(22)를 통해 화상 데이타를 입력한다. 여기에서 플래그 종류의 입력과 연산기(23)로의 데이타 입력 사이에 존재하는 시간차는 움직임 보상 회로(24)의 처리에 요하는 지연 시간이다.
그리고, 연산기(23)는 제 7F 도 및 제 7G 도에 도시하는 타이밍으로 비트 스트림에서 얻은 화상 데이타 S10과 움직임 보상 회로(24)로부터 판독된 예측 화상 S11을 가산하고, 가산 결과를 출력 재생 화상 S12로서 출력하는 것이다. 그러므로, 매크로 블럭 「1」에 대해서는 매크로 플래그 S9 의 지시가 마스크 없음이므로, 양방의 화상 데이타 S10 및 S11이 가산되게 된다.
다음은, 에러 스타트 코드를 포함하는 매크로 블럭 「2」에 대한 처리를 설명한다.
가변 길이 복호화 회로(18)는 비트 스트림에 생겨있는 이상한 구획을 동기 코드를 포함한 에러 스타트 코드(DES)에 의해서 알 수 있다. 제 7 도에서는 블럭 「2-2」의 처리 도중에 에러 스타트 코드(DES)를 발견한 경우에 대해 설명하고 있다.
가변 길이 복호화 회로(18)는 매크로 블럭 헤더 「2」, 블럭 「2-1」의 처리에 대해서는 매크로 블럭 「1」과 같은 처리를 실행한다.
가변 길이 복호화 회로(18)는 매크로 블럭 헤더 「2」의 처리를 마친 시점에서 매크로 블럭 「1」과 같이, 제 7C 도의 타이밍으로 양자화 스케일 S4, DCT 플래그 S8을 후단의 회로에 미친다. 계속해서 가변 길이 복호화 회로(18)는 블럭 「2-1」을 처리하여 블럭 「2-1」의 화상 데이타를 역양자화 회로(19)에 미친다.
또한, 가변 길이 복호화 회로(18)는 블럭 「2-2」의 처리 중에 에러 스타트 코드를 발견한다. 이때 가변 길이 복호화 회로(18)는 후단의 역양자화 회로(19), IDCT 회로(21)가 블럭(8 픽셀 x 8 라인) 단위의 처리인 것 및 움직임 보상 회로(24)가 매크로 블럭 단위의 처리인 것을 고려하고, 비트 스트림이 끊어져 있는 매크로 블럭 「2」의 나머지 부분에 대해서 의사 데이타를 발생하고, 매크로 블럭 「2」를 완결시키도록 동작한다. 이 형태는 제 7B 도에 도시되어 있다.
이때, 역양자화 회로(19)에 대해서는, 에러 스타트 코드가 발견된 블럭 「2-2」의 나머지 화상 데이타 및 매크로 블럭 「2」의 나머지 블럭 「2-3」, 「2-4」, 「2-5」, 「2-6」의 화상 데이타로서 0 등의 값으로 이루어지는 의사 데이타가 출력된다. 그러므로, 이 매크로 블럭 「2」의 화상 데이타는 연산기(23)에서 연산에 이용되지 않도록 마스크 플래그 S9로 지시되기 때문에, 의사 데이타 값은 0 이외의 어떤 값이라도 상관없다.
역양자화 회로(19), IDCT 회로(21), 프레임/필드 DCT 블럭 재배열 회로(22)는 이들 의사 데이타로 이루어진 화상 데이타에 기초하여 각각의 처리를 실행하고 처리 결과를 실행하고 처리 결과를 연산기(23)에 부여한다.
한편, 움직임 보상 회로(24)에서 사용되는 예측 모드 S6, 움직임 벡터 S5, 예측 플래그 S7 및 마스크 플래그 S9는 매크로 블럭 「2」의 모든 처리를 마친 단계에서 출력된다. 여기에서, 모든 처리란 블럭 「2-6」까지의 의사 데이타의 발생을 말한다.
이렇게 매크로 블럭 「2」에서는, 에러 스타트 코드(DES)에 의해 매크로 블럭이 도중에 끊기고, 화상 데이타로서 이상한 데이타가 처리되어 있으므로, 예측 화상의 복사에 의해서 이상한 화상 데이타가 재생시에 영향이 없도록 제어한다. 이 예측 화상의 복사는 예측 모드 S6, 움직임 벡터 S5, 예측 플래그 S7 및 마스크 플래그 S8을 이용한 처리이며, 움직임 보상 회로(24), 연산기(23)를 사용하여 행한다.
이때, 발생되는 예측 화상 S11 은 전항에서 설명한 바와 같이 전방향 화상의 공간적으로 같은 위치의 예측 화상(단계 SP32 내지 단계 SP33)이라든가, 표시 시간으로서 1 프레임전의 화상의 공간적으로 같은 위치의 예측 화상(단계 SP35 내지 단계 SP37)이라든가, 에러 스타트 코드(DES)에 의해 잘려있는 매크로 블럭에 대해서 직전 또한 예측이 행해지고 있는 매크로 블럭의 예측 모드 S6, 움직임 벡터 S5, 예측 플래그 S7을 사용하여 얻은 예측 화상(단계 SP38 내지 단계 SP39)이라든가, 매크로 블럭의 헤더 부분이 처리할 수 있는 경우에는, 이 헤더에서 지시되는 예측 모드 S6, 움직임 벡터 S5, 예측 플래그 S7을 사용하여 얻은 예측 화상(단계 SP40 내지 단계 SP42) 등이 있다.
가변 길이 복호화 회로(18)는 이들 예측 화상(SV)을 얻기 위한 예측 모드 S6, 움직임 벡터 S5, 예측 플래그 S7을 구하고, 움직임 검출 회로(24)에 대해서 출력한다. 또한, 이때, 마스크 플래그 S9로서는 마스크 있음(즉, 「1」)이 지시된다.
그러므로, 마스크 블럭 「2」가 예측을 이용하지 않은 현 화상내 데이타만으로 구성되어 있는 경우에는, 인접하는 매크로 블럭의 예측 모드 S6, 움직임 벡터 S5, 예측 플래그 S7을 이용하여 예측 화상을 생성하도록 변경한다.
움직임 보상 회로(24)는 이 플래그들에 따라 제 7G 도에 도시하는 바와 같이 예측 화상을 생성한다. 또한, 연산기 (23)는 역양자화 회로(19) 등을 통해 입력한 의사적인 화상 데이타 S10과 움직임 보상 회로(24)로부터 입력된 예측 화상 S11을 계산하고 출력한다. 다만, 마스크 플래그 S9의 지시에 의해 마스크의 있음이 지시되어 있으므로, 화상 데이타 S10은 연산에 이용되지 않게 예측 화상 S11이 그대로 출력되고, 출력 재생 화상 S12가 된다.
이상의 구성에 의하면, 에러 스타트 코드(DES)에 의해 구획된 완결되지 않은매크로 블럭에 대해서도, 블럭이나 매크로 블럭을 단위로 동작하는 복호 처리 회로(16)의 내부 회로 동작을 손상시키지 않고 동작시킬 수 있는 화상 데이타 복호화 장치를 실현할 수 있다. 게다가, 이 실시예에서는 내부 회로를 틀림없이 동작시키기 위한 특별한 타이밍 제어 회로도 필요하지 않고 회로 규모의 증대를 염려하지 않아도 된다.
또한, 완결되지 않은 매크로 블럭의 화상 데이타의 부분에는 예측 화상을 대입하여 출력하고, 재생 화상에 대해서 영향이 나오지 않게 함으로써 종래에 비해 품질로 우수한 화상을 얻을 수 있는 화상 데이타 복호화 장치를 실현할 수 있다.
(3) 다른 실시예
또한, 상술한 실시예에 있어서는, 에러 스타트 코드(DES)로서 「00000000 00000000 00000000 00000001 10110100」으로 표현되는 32 비트의 코드를 이용할 경우에 대해서 기술하였지만, 본 발명은 이에 한하지 않고, 동기 코드를 포함한 코드라면 이것에 한하지 않는다. 또한, 코드 길이도 32 비트에 한하지 않고, 더 긴 코드가 되어도 무방하다.
또한, 상술한 실시예에 있어서는, 비트 스트림 중에 에러 스타트 코드(DES)를 매립함으로써 복호 처리 회로(16)의 동작 손상을 회피시킬 경우에 대해서 기술하였지만, 본 발명은 이에 한하지 않고, 이 에러 스타트 코드(DES)는 다른 처리, 예컨대 특수 재생 등을 위해서 이용해도 된다.
더욱이, 상술한 실시예에 있어서는 부호화시에 이산 코사인 변환된 데이타를복호할 경우에 대해서 서술하였지만, 본 발명은 이에 한하지 않고, 직교 변환된 데이타를 복호할 경우에 넓게 적용할 수 있다.
또한, 상술한 실시예에 있어서는, 기록 매체(3)나 전송로를 통해 입력되는 화상 신호를 복호하는 경우에 대해서 서술하였지만, 본 발명은 이에 한하지 않고, 화상 신호 이외에 음성 신호나 제어 신호를 복호할 경우에도 적용할 수 있다.
제 1 도는 본 발명에 의한 디지탈 신호 복호 장치의 일 실시예를 도시하는 블럭도.
제 2 도는 본 발명에 의한 디지탈 신호 복호 장치의 일 실시예를 도시하는 블럭도.
제 3 도는 가변 길이 부호화 회로의 처리 수순의 설명에 이용되는 흐름도.
제 4 도는 정상 동작시에 이용되는 처리 수순의 일 예를 도시하는 흐름도.
제 5 도는 특수 재생시 또는 정정 불능한 오류를 포함하는 데이타 처리시에 이용되는 처리 수순의 일 예를 도시하는 흐름도.
제 6 도는 특수 재생시 또는 정정 불능한 오류를 포함하는 데이타 처리에 이용되는 처리 수순의 일 예를 도시하는 흐름도.
제 7A 도 내지 제 7H 도 가변 길이 부호화 회로의 처리 동작을 도시하는 타이밍도.
제 8A 도 및 제 8B 도는 화상 데이타를 압축할 경우에 이용되는 픽쳐 형태를 설명하는데 이용하는 약선도.
제 9A 도 내지 제 9C 도는 화상 데이타의 데이타 구조를 설명하기 위한 약선도.
제 10 도는 종래에 이용되고 있는 화상 신호 부호화 장치와 복호화 장치의 구성 예를 도시하는 블럭도.
제 11A 도 내지 제 11D 도는 종래의 가변 길이 복호화 회로의 처리 동작을 도시하는 타이밍도.
* 도면의 주요부분에 대한 부호의 설명 *
1 : 부호화 장치 1A : 오류 검출 정정 부호 부가 회로
2, 12 : 복호화 장치 2A, 14 : 오류 검출 정정 회로
2 : 기록 매체 13 : 복호화 회로부
15 : 정정 불능 플래그 변환 회로
15A : 에러 스타트 코드 발생 회로
15B : 절환 회로 16 : 복호 처리 회로
18 : 가변 길이 부호화 회로
19 : 역양자화 회로 20 : 움직임 보상 회로부
21 : IDCT 회로 22 : 프레임/필드 DCT 블럭 재배열 회로
23 : 연산기 24 : 움직임 보상 회로
25 : 프레임 메모리
상술한 바와 같이 본 발명에 의하면, 디지탈 신호 중 정정할 수 없었던 오류 부분 또는 이것을 포함하는 데이타 부분을 동기 코드를 포함한 특수 코드로 치환하여 복호 처리 수단으로 출력함으로써, 복호 처리시에 오류의 존재를 확인하여 적절한 에러 처리를 실행할 수 있는 디지탈 신호 복호 장치를 얻을 수 있다.
또한, 본 발명에 의하면, 디지탈 신호를 구성하는 소정 길이의 데이타군이 소정 코드에 의해서 구획되고 완결되지 않은 경우, 복호 처리 수단은 완결되어 있지 않은 상기 데이타군의 복호 신호 대신에 예측 디지탈 신호를 출력함으로서 완결되지 않은 데이타군을 처리하기 위한 회로를 특별히 부가하지 않더라도 상기 데이타군의 데이타의 영향을 받지 않은 출력 신호를 얻을 수 있는 디지탈 신호 복호 장치를 얻을 수 있다.

Claims (11)

  1. 전송로를 통해 디지탈 신호를 입력하고, 상기 디지탈 신호의 복호 신호와 예측 디지탈 신호를 이용하여 출력 신호를 생성하는 디지탈 신호 복호 장치에 있어서,
    상기 디지탈 신호를 구성하는 소정 길이의 데이타군이 소정 코드에 의해 구획되고 완결되어 있지 않는 경우, 상기 완결되어 있지 않은 데이타군의 복호 신호 대신에 상기 예측 디지탈 신호를 출력하는 복호 처리 수단을 구비하는 것을 특징으로 하는, 디지탈 신호 복호 장치.
  2. 제 1 항에 있어서,
    상기 복호 처리 수단은 가변 길이 복호화 회로를 가지며, 상기 가변 길이 복호화 회로는 상기 예측 디지탈 신호의 생성에 이용하는 각종 플래그 신호를 상기 소정 길이의 데이타군에 대한 모든 처리가 종료한 시점에서 후단의 회로로 송출하는 것을 특징으로 하는, 디지탈 신호 복호 장치.
  3. 제 2 항에 있어서,
    상기 각종 플래그 신호에는 상기 디지탈 신호의 복호 신호 사용을 금지하는 출력 금지 플래그가 포함되어 있는 것을 특징으로 하는, 디지탈 신호 복호 장치.
  4. 제 3 항에 있어서,
    상기 가변 길이 복호화 회로는 상기 완결되어 있지 않은 데이타군이 입력된 경우, 후단의 회로에서의 처리가 완결되도록 상기 데이타군의 부족 부분에 의사 데이타를 삽입하는 것을 특징으로 하는, 디지탈 신호 복호 장치.
  5. 제 3 항에 있어서,
    상기 가변 길이 복호화 회로의 후단에 위치하는 회로는 상기 디지탈 신호의 복호 신호와 상기 예측 디지탈 신호를 연산하여 출력 신호를 생성하는 연산 회로를 가지며, 상기 연산 회로는 상기 출력 금지 플래그에 의해 상기 복호 신호 사용이 금지됐을 때, 소정 길이의 데이타군에 상당하는 상기 복호 신호의 값을 0으로 간주하는 것을 특징으로 하는, 디지탈 신호 복호 장치.
  6. 제 3 항에 있어서,
    상기 가변 길이 복호화 회로의 후단에 위치하는 회로는 상기 디지탈 신호의 복호 신호와 상기 예측 디지탈 신호를 연산하여 출력 신호를 생성하는 연산 회로를 가지며, 상기 연산 회로는 상기 출력 금지 플래그에 의해서 상기 복호 신호 사용이 금지됐을 때, 소정 길이의 데이타군에 상응하는 상기 복호 신호를 연산에 이용하지 않는 것을 특징으로 하는, 디지탈 신호 복호 장치.
  7. 제 1 항에 있어서,
    상기 디지탈 신호는 화상 신호이며, 상기 예측 디지탈 신호는 전방향 화상의 공간적으로 같은 위치의 화상인 것을 특징으로 하는, 디지탈 신호 복호 장치.
  8. 제 1 항에 있어서,
    상기 디지탈 신호는 화상 신호이며, 상기 예측 디지탈 신호는 표시 시간으로 1 프레임 전의 예측 화상으로서 공간적으로 같은 위치의 화상인 것을 특징으로 하는, 디지탈 신호 복호 장치.
  9. 제 1 항에 있어서,
    상기 디지탈 신호는 화상 신호이며, 상기 예측 디지탈 신호는 상기 소정 코드에 의해서 구획된 완결되어 있지 않은 데이타군에 대해 직전으로서 예측이 행해지고 있는 데이타군의 각종 플래그 신호를 사용하여 얻어지는 화상인 것을 특징으로 하는, 디지탈 신호 복호 장치.
  10. 제 1 항에 있어서,
    상기 디지탈 신호는 화상 신호이며, 상기 예측 디지탈 신호는 상기 데이타군의 헤더 부분이 처리 가능한 경우에는 상기 헤더에서 지시되는 각종 플래그 신호를 사용하여 얻어지는 화상인 것을 특징으로 하는, 디지탈 신호 복호 장치.
  11. 제 1 항에 있어서,
    상기 소정 코드는 에러 스타트 코드인 것을 특징으로 하는, 디지탈 신호 복호 장치.
KR1019960001566A 1995-01-25 1996-01-25 디지탈신호복호장치 Expired - Fee Related KR100420235B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP03003295A JP3518700B2 (ja) 1995-01-25 1995-01-25 デイジタル信号復号装置
JP95-030032 1995-01-25

Publications (2)

Publication Number Publication Date
KR960030710A KR960030710A (ko) 1996-08-17
KR100420235B1 true KR100420235B1 (ko) 2004-05-22

Family

ID=12292487

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960001566A Expired - Fee Related KR100420235B1 (ko) 1995-01-25 1996-01-25 디지탈신호복호장치

Country Status (8)

Country Link
US (1) US5714952A (ko)
EP (1) EP0724363B1 (ko)
JP (1) JP3518700B2 (ko)
KR (1) KR100420235B1 (ko)
CN (1) CN1166188C (ko)
DE (1) DE69636152T2 (ko)
SG (1) SG63538A1 (ko)
TW (1) TW303571B (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3967379B2 (ja) * 1995-04-04 2007-08-29 松下電器産業株式会社 記録媒体、記録方法と装置及び再生方法と装置
JPH10112144A (ja) * 1996-10-03 1998-04-28 Sony Corp 再生装置、誤り訂正装置及び誤り訂正方法
JP3263625B2 (ja) * 1997-03-28 2002-03-04 三洋電機株式会社 デジタルビデオレコーダ
US6499060B1 (en) 1999-03-12 2002-12-24 Microsoft Corporation Media coding for loss recovery with remotely predicted data units
JP2001357637A (ja) * 2000-06-14 2001-12-26 Sony Corp 情報再生装置、情報処理方法及び情報記録媒体
CN1199360C (zh) * 2000-07-17 2005-04-27 皇家菲利浦电子有限公司 数据流的编码
US7372964B2 (en) 2001-10-10 2008-05-13 Kabushiki Kaisha Toshiba Method and apparatus for recording information including secret information and method and apparatus for reproduction thereof
JP3688628B2 (ja) 2001-11-09 2005-08-31 株式会社東芝 信号処理方法及び装置、信号再生方法及び装置、記録媒体
JP3939136B2 (ja) * 2001-11-28 2007-07-04 富士通株式会社 音声再生回路、デコード回路、音声再生装置及び音声再生方法
KR100480051B1 (ko) * 2002-06-17 2005-03-30 엘지전자 주식회사 영상신호 디코딩 방법
JP2004080508A (ja) * 2002-08-20 2004-03-11 Nec Electronics Corp 誤り訂正符号の復号方法、そのプログラム及びその装置
US6973602B1 (en) * 2002-09-05 2005-12-06 Ciena Corporation Link and path-level error performance monitoring
JP2005039480A (ja) * 2003-07-18 2005-02-10 Toshiba Corp コンテンツ記録方法、記録媒体、コンテンツ記録装置
US8085844B2 (en) * 2003-09-07 2011-12-27 Microsoft Corporation Signaling reference frame distances
KR20050040448A (ko) * 2003-10-28 2005-05-03 삼성전자주식회사 에러 검출 기능을 가진 비디오 디코딩방법과 이를 위한 장치
JP4407472B2 (ja) * 2004-10-29 2010-02-03 ソニー株式会社 符号化及び復号装置並びに符号化及び復号方法
US8634413B2 (en) 2004-12-30 2014-01-21 Microsoft Corporation Use of frame caching to improve packet loss recovery
CN101395568A (zh) 2006-03-03 2009-03-25 国际商业机器公司 处理读取错误的读取装置、系统、其方法以及程序
JP2009111932A (ja) * 2007-10-31 2009-05-21 Panasonic Corp 動画像復号化装置
CN101488827B (zh) * 2008-01-14 2015-07-08 华为技术有限公司 实现数据报错的方法和装置
KR20100004792A (ko) * 2008-07-04 2010-01-13 삼성전자주식회사 손상된 정보를 저장하는 방법, 손상된 정보를 저장할 수있는 정보 처리 장치, 손상된 정보를 저장 가능하게송신하는 정보 저장 장치, 손상된 정보를 저장하기 위한소프트웨어가 기록된, 정보 처리 장치로 읽을 수 있는 매체
EP2141703B1 (en) * 2008-07-04 2013-09-04 Samsung Electronics Co., Ltd. Methods and apparatus for copying data
TWI442778B (zh) * 2010-02-05 2014-06-21 Acer Inc 視訊解碼裝置
US9223643B2 (en) * 2010-03-04 2015-12-29 Microsoft Technology Licensing, Llc Content interruptions
CN102890645B (zh) * 2011-07-20 2015-11-25 群联电子股份有限公司 存储器储存装置、存储器控制器与数据写入方法
WO2012092902A2 (zh) 2012-02-14 2012-07-12 华为技术有限公司 一种译码方法和译码装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0599226A2 (en) * 1992-11-20 1994-06-01 Sony Corporation Method of dubbing digital video signals

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0498987A (ja) * 1990-08-16 1992-03-31 Matsushita Electric Ind Co Ltd 誤り修整方法
US5222069A (en) * 1990-09-20 1993-06-22 Ampex Systems Corporation Miscorrection arrangement for the concealment of misdetected or miscorrected digital signals
EP0482888B1 (en) * 1990-10-25 1997-06-04 Matsushita Electric Industrial Co., Ltd. Video signal recording/reproducing apparatus
WO1992019074A1 (en) * 1991-04-10 1992-10-29 Mitsubishi Denki Kabushiki Kaisha Encoder and decoder
JPH04358486A (ja) * 1991-06-04 1992-12-11 Toshiba Corp 高能率符号化信号処理装置
US5416804A (en) * 1991-08-21 1995-05-16 U.S. Philips Corporation Digital signal decoder using concatenated codes
JP2706398B2 (ja) * 1992-02-14 1998-01-28 シャープ株式会社 映像信号のディジタル記録装置及び再生装置
JPH0698313A (ja) * 1992-09-14 1994-04-08 Sony Corp 動画像復号化装置
JPH06325503A (ja) * 1993-05-11 1994-11-25 Matsushita Electric Ind Co Ltd ディジタルデータの処理方法
WO1995002300A1 (en) 1993-07-09 1995-01-19 Sony Corporation Method and device for decoding picture signal
US5699474A (en) 1993-07-12 1997-12-16 Sony Corporation Method and apparatus for decoding MPEG-type data reproduced from a recording medium during a high-speed reproduction operation
US5576765A (en) * 1994-03-17 1996-11-19 International Business Machines, Corporation Video decoder

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0599226A2 (en) * 1992-11-20 1994-06-01 Sony Corporation Method of dubbing digital video signals

Also Published As

Publication number Publication date
EP0724363B1 (en) 2006-05-24
US5714952A (en) 1998-02-03
CN1166188C (zh) 2004-09-08
DE69636152T2 (de) 2007-05-03
KR960030710A (ko) 1996-08-17
EP0724363A2 (en) 1996-07-31
EP0724363A3 (en) 2000-09-27
SG63538A1 (en) 1999-03-30
JP3518700B2 (ja) 2004-04-12
CN1153440A (zh) 1997-07-02
TW303571B (ko) 1997-04-21
JPH08204584A (ja) 1996-08-09
DE69636152D1 (de) 2006-06-29

Similar Documents

Publication Publication Date Title
KR100420235B1 (ko) 디지탈신호복호장치
US5862295A (en) Variable length code recording/playback apparatus
EP0551599B1 (en) Motion picture data decoding system
US5649047A (en) Picture reproduction apparatus and picture decoding apparatus
USRE42621E1 (en) Moving-picture signal coding and/or decoding system resistant to transmission error
KR960002393B1 (ko) 영상신호기록재생장치
US5534928A (en) Apparatus and method for decoding a plurality of encoded video signals
JPH04358486A (ja) 高能率符号化信号処理装置
EP0575997B1 (en) Digital video cassette recorder signal processing apparatus
US5991445A (en) Image processing apparatus
EP0602817B1 (en) Digital video signal processing apparatus
JPH09116866A (ja) 符号化方法、符号化復号化方法及び記録再生装置
JPH05153573A (ja) 動画像データ復号化装置
JPH1023415A (ja) 画像符号化復号方法および装置
JP3891198B2 (ja) 復号装置及び方法、並びに伝送装置及び方法
JP3653745B2 (ja) 符号化装置及び方法並びに符号化復号化装置及び方法
JP3223631B2 (ja) 記録装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19960125

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20010122

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19960125

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20030414

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20031126

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20040213

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20040216

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20070131

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20080128

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20090123

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20100209

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20110208

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20120206

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20120206

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20140109