KR100418087B1 - 액정표시장치의 보호막 증착방법 - Google Patents

액정표시장치의 보호막 증착방법 Download PDF

Info

Publication number
KR100418087B1
KR100418087B1 KR10-2002-0015909A KR20020015909A KR100418087B1 KR 100418087 B1 KR100418087 B1 KR 100418087B1 KR 20020015909 A KR20020015909 A KR 20020015909A KR 100418087 B1 KR100418087 B1 KR 100418087B1
Authority
KR
South Korea
Prior art keywords
passivation layer
film
depositing
layer
protective film
Prior art date
Application number
KR10-2002-0015909A
Other languages
English (en)
Other versions
KR20030076900A (ko
Inventor
허정수
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2002-0015909A priority Critical patent/KR100418087B1/ko
Publication of KR20030076900A publication Critical patent/KR20030076900A/ko
Application granted granted Critical
Publication of KR100418087B1 publication Critical patent/KR100418087B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B1/00—Optical elements characterised by the material of which they are made; Optical coatings for optical elements
    • G02B1/10—Optical coatings produced by application to, or surface treatment of, optical elements
    • G02B1/14—Protective coatings, e.g. hard coatings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/42—Arrangements for providing conduction through an insulating substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정표시장치의 어레이 기판 상에 보호막을 형성할 때, PECVD 챔버 내에서 두 번 이상의 스텝 과정을 거쳐 동일한 성질을 갖는 다수개의 보호층으로 구성된 보호막을 형성하는 액정표시장치의 보호막 증착방법을 개시한다. 개시된 본 발명은 게이트 버스라인과 게이트 절연막이 형성된 투명성 절연 기판 상에 비정질 실리콘막, 도핑된 비정질 실리콘 막을 증착하고, 식각하여 엑티브층을 형성하는 단계; 상기 엑티브층이 형성된 절연 기판 상에 금속막을 증착하고, 식각하여 소오스/드레인 전극 및 데이터 버스라인을 형성하는 단계; 상기 결과물을 PECVD 챔버에 로딩 시켜 플라즈마 입자에 의하여 일정시간 동안 제 1 보호막을 증착한 다음, 일정 시간 전원을 오프시켜 보호막의 성장을 중지시키는 단계; 상기 PECVD 챔버에 전원을 인가하여 플라즈마 이온을 형성하여 상기 제 1 보호막 상에 계속하여 제 2 보호막을 성장시켜 보호막을 형성하는 단계 및 상기 보호막이 형성된 어레이 기판 상에 ITO 금속을 증착하고, 식각하여 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

액정표시장치의 보호막 증착방법{METHOD FOR DEPOSITION PASSIVATION OF LIQUID CRYSTAL DISPLAY}
본 발명은 액정표시장치에 관한 것으로, 보다 구체적으로는 PECVD 챔버내에서 어레이 기판 상에 보호막을 증착 할 때, 하나의 챔버내에서 2번 이상의 스텝 방식으로 증착하여 보호막 표면에 이물질이 성장하는 것을 방지하여 제품의 수율을 향상시킬 수 있는 액정표시장치의 보호막 증착방법에 관한 것이다.
일반적으로, TV 및 그래픽 디스플레이 등 디스플레이 장치로서는 음극선관(Cathod-Ray Tube: CRT)이 사용되어 왔다. 하지만, CRT의 무게와 공간상 제약을 해결하고, 경박 단소화, 초소형화를 위한 액정표시장치가 이를 대신해 가고 있는 추세이다. 최근 액정표시장치는 CRT에 필적할 만한 화상을 구현하고 있고, 계속해서 소형화, 경박화 되어 핸드폰, PDA, 컴퓨터 모니터등 CRT를 대체해가고 있다.
상기와 같은 액정표시장치의 구조는 투명성 절연기판 상에 다수개의 게이트 버스 라인과 데이터 버스라인이 수직으로 교차 배열되어 수많은 단위 화소 영역을형성하고, 각각의 단위 화소 영역에는 ITO(Indium Tin Oxide) 투명 금속으로된 화소 전극과 스위칭 동작을 하는 TFT(Thin Film Transistor)가 각각 배치되어 있는 어레이 기판과, 상기 단위 화소에 대응되는 수많은 RGB 컬러 필터로 구성되어 있는 컬러 필터 기판이 액정 분자를 사이에 두고 합착된 구조를 하고 있다.
특히, 상기 어레이 기판은 4, 5, 6, 7 마스크 공정을 통하여 절연기판 상에금속막, 절연막 및 비정질 실리콘 막 등이 차례로 도포되고, 식각되어 게이트 버스 라인, 데이터 버스 라인, TFT의 채널층 및 소오스/드레인 전극이 형성되어 제조된다.
본 발명은 상기 어레이 기판 상에 형성되는 TFT, 게이트 버스 라인, 데이터 버스 라인 및 화소 전극들의 보호를 위하여 증착되는 보호막의 증착 공정에 관한 것이다.
도 1a 내지 도1b는 종래 기술에 따른 PECVD 챔버내에서 어레이 기판 상에 보호막을 증착하는 공정을 도시한 도면이다.
도 1a에 도시된 바와 같이, 액정표시장치 어레이 기판(5) 상에 TFT의 소오스/드레인 전극 및 데이터 버스라인을 형성한 후, PECVD(Plasma Enhanced Chemical Vapor Deposition) 챔버(10) 내로 이동시켜 보호막을 증착시키는 공정이다. 상기 PECVD 챔버(10)는 상부에 상기 어레이 기판(5) 상에 증착되는 보호막의 재료인 가스를 공급하는 가스 공급관(2)과 고주파 전원에 의하여 공급된 가스들이 플라즈마 형태로 변환될 수 있도록 전원을 인가하는 전원부(1)가 배치되어 있다. 또한, 상기 PECVD 챔버(10) 하단에는 상기 어레이 기판(6)을 고정시킬서셉터(susceptor: 6)가 배치되어 있고, 상기 서셉터(6)는 중심에 샤프트(7)가 고정되어 있어 상기 서셉터(6)를 상하로 움직일 수 있는 구조이다.
따라서, 상기 어레이 기판(5)이 챔버(10) 내로 로딩(loading)되면 상기 PECVD 챔버(10) 상부에 배치된 가스 공급관(2)에서 가스가 공급되고, 상기 전원부(1)에서 전원이 인가되어 샤워헤드부(3)를 통하여 공급된 가스들이 고주파에 의하여 전하를 띄는 플라즈마 입자들(4)로 변환되어 상기 어레이 기판(5) 상으로 샤워된다.
그런 다음, 도 1b에 도시된 바와 같이, 상기 어레이 기판(5) 상에 플라즈마 입자들에 의하여 일정 두께를 갖는 보호막(도시되지 않음)이 증착되면 상기 전원부(1)의 전원을 오프(turn off)시키고, 공급된 가스를 제거한다. 그리고 나서, 도면에서는 도시하지 않았지만 상기 보호막 상에 화소 전극을 형성하기 위하여 ITO 금속 막을 증착한 다음, 식각 공정을 진행하게 된다.
그러나, 상기와 같은 종래 방법에 따라 PECVD 챔버내에서 보호막을 형성하게되면 다음과 같은 문제가 발생하게 된다.
도 2는 종래 기술에 따라 제조된 액정표시장치의 어레이 기판의 화소 구조를 도시한 평면도로서, 다수개의 게이트 버스라인(25)과 데이터 버스라인(23)이 수직으로 교차하여 단위 화소 영역을 한정하고, 상기 단위 화소 영역 상에는 화소전극(21)과 스위칭 동작을 하는 TFT(X)가 형성되어 단위 픽셀(pixel)을 이룬다.
도 3a 내지 도 3b는 상기 도 2의 A-A' 부분에서 보호막의 이물질이 성장하여발생되는 문제점을 설명하기 위한 도면이다.
도 3a에 도시된 바와 같이, 투명성 절연 기판(30) 상에 게이트 절연막(23)이 형성되어 있고, 상기 게이트 절연막(23) 상에는 데이터 버스라인(23)이 엑티브 층(비정질 실리콘막, n+도핑된 비정질 실리콘막)을 사이에 두고 형성되어 있다. 상기 데이터 버스라인(23)이 형성되어 있는 어레이 기판(23) 상에 보호막이 증착(성장)될 때, 상기 데이터 버스라인(23)과 인접한 상기 게이트 절연막(24) 사이의 단차 영역 상에 이물질(27)도 함께 성장하게 된다.
이와 같이, 상기 보호막(22)을 증착할 때 일괄적으로 하나의 스텝으로 성장하게 되면 성장되는 이물질(27)의 크기가 상기 보호막(22)이 증착될 때까지 계속 성장하여 단차가 형성된 영역에서는 그 크기가 상당하게 된다. 이러한, 이물질(27)의 성장은 다음 단계의 ITO 금속의 균일한 증착을 막고, 도 3b에 도시된 바와 같이 화소 전극(21)의 형성 후, 패터닝된 포토레지스터(도시되지 않음)의 스트립(strip) 작업때 사용되는 세정액에 의하여 성장된 상기 보호막(22)과 이물질(27) 사이로 침투하여 상기 데이터 버스라인(23)의 오픈 및 게이트 절연막(24)의 손상을 야기할 수 있는 문제가 발생한다.
상기와 같은 문제들은 이 후 액정을 배향하는 배향막의 러빙 공정에 영향을 미칠 수 있을 뿐만 아니라, 최근 적용되는 4마스크 공정에서는 소오스/드레인 전극과 채널층의 동시 식각으로 인하여 보다 큰 단차가 발생하는데, 이러한 보호막의 이물질 성장에 의하여 세정액 침투는 다른층 보다 다소 얇게 형성되는 채널층의 손상을 야기하게 된다. 이것은 제품의 생산 수율을 떨어뜨리는 결과를 낳게된다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, 어레이 기판 상에 보호막을 증착하는 공정에서 동일한 PECVD 챔버내에서 2 스텝 방법을 사용하여 제 1 보호막을 형성한 후, 일시 보호막의 성장을 정지한 후, 계속해서 동일한 조건과 온도하에서 제 2 보호막을 증착하여 보호막을 형성함으로써, 이물질의 성장을 억제할 뿐 아니라 성장되는 이물질의 크기를 줄여 인접한 어레이 층들의 손상을 방지하여 제품 수율을 향상 시킬 수 있는 액정표시장치의 보호막 증착방법을 제공함에 그 목적이 있다.
또한, 보호막 증착시 2번 이상의 스텝으로 보호층을 증착하여 두스텝에 의하여 발생하는 효과를 더욱 향상 시킬수 있는 액정표시장치의 보호막 증착방법을 제공함에 그 목적이 있다.
도 1a 내지 도1b는 종래 기술에 따른 PECVD 챔버내에서 어레이 기판 상에 보호막을 증착하는 공정을 도시한 도면.
도 2는 종래 기술에 따라 제조된 액정표시장치의 어레이 기판의 화소 구조를 도시한 평면도.
도 3a 내지 도 3b는 상기 도 2의 A-A' 부분에서 보호막의 이물질이 성장하여 발생되는 문제점을 설명하기 위한 도면.
도 4a 내지 도 4c는 본 발명에 따른 PECVD 챔버내에서 어레이 기판 상에 보호막을 증착하는 공정을 도시한 도면.
도 5는 본 발명에 따라 제조된 액정표시장치의 어레이 기판의 화소 구조를 도시한 평면도.
도 6a 및 도 6b는 상기 도 5의 B-B' 부분에서 증착된 보호막에 이물질 성장이 개선된 모습을 설명하기 위한 도면.
*도면의 주요 부분에 대한 부호의 설명*
31: 전원부 32: 가스 공급관
33: 샤워헤드 34: 플라즈마 이온
35: 어레이 기판 36: 서셉터
37: 샤프트 41: 화소 전극
42a: 제 1 보호막 42b: 제 2 보호막
43: 데이터 버스 라인 45: 게이트 버스 라인
Y: TFT
상기한 목적을 달성하기 위한, 본 발명에 따른 액정표시장치의 보호막 증착방법은,
게이트 버스라인과 게이트 절연막이 형성된 투명성 절연 기판 상에 비정질 실리콘막, 도핑된 비정질 실리콘 막을 증착하고, 식각하여 엑티브층을 형성하는 단계;
상기 엑티브층이 형성된 절연 기판 상에 금속막을 증착하고, 식각하여 소오스/드레인 전극 및 데이터 버스라인을 형성하는 단계;
상기 결과물을 PECVD 챔버에 로딩 시켜 플라즈마 입자에 의하여 일정시간 동안 제 1 보호막을 증착한 다음, 일정 시간 전원을 오프시켜 보호막의 성장을 중지시키는 단계;
상기 PECVD 챔버에 전원을 인가하여 플라즈마 이온을 형성하여 상기 제 1 보호막 상에 계속하여 제 2 보호막을 성장시켜 보호막을 형성하는 단계 및
상기 보호막이 형성된 어레이 기판 상에 ITO 금속을 증착하고, 식각하여 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 제 1 보호막과 제 2 보호막은 동일 PECVD 챔버내에서 이루어지고, 상기 제 1 보호막 증착 시간과 제 2 보호막 증착 시간은 각각 총 보호막 증착 시간의 절반이며, 상기 제 1 보호막과 제 2 보호막의 증착시 상기 PECVD 챔버내 조건은 동일한 것을 특징으로 한다.
또한, 본 발명의 다른 실시예로써, 게이트 버스라인과 게이트 절연막이 형성된 투명성 절연 기판 상에 비정질 실리콘막, 도핑된 비정질 실리콘 막을 증착하고, 식각하여 엑티브층을 형성하는 단계;
상기 엑티브층이 형성된 절연 기판 상에 금속막을 증착하고, 식각하여 소오스/드레인 전극 및 데이터 버스라인을 형성하는 단계;
상기 결과물을 PECVD 챔버에 로딩 시킨 다음, 챔버 내에서 보호막 증착 공정을 2번 이상의 스텝으로 나누어 증착함으로써 다수개의 보호층을 갖는 보호막을 형성하는 단계; 및
상기 보호막이 형성된 어레이 기판 상에 ITO 금속을 증착하고, 식각하여 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 다수개의 보호층으로 구성된 보호막에서 인접한 절연층, 화소 전극 및 배향막과 접촉하는 최상부와 최하부 보호층의 두께는 다른 보호층에 비하여 두껍게 형성하는 것을 특징으로 한다.
본 발명에 의하면, 액정표시장치의 어레이 기판 상에 보호막을 증착하기 위하여 하나의 보호막 증착 PECVD 챔버 내에서 두 스텝 공정을 적용하여 동일한 조건과 온도하에서 생성되는 보호막을 2중층으로 형성하여 이물질의 성장을 억제하여 제품의 수율을 향상시킨 이점이 있다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시 예를 자세히 설명하도록 한다.
도 4a 내지 도 4c는 본 발명에 따른 PECVD 챔버내에서 어레이 기판 상에 보호막을 증착하는 공정을 도시한 도면이다.
도 4a에 도시된 바와 같이, 어레이 기판(35) 상에 소오스/드레인 전극 및 데이터 버스라인을 형성하기 위한 식각 공정이 끝나면, 상기 어레이 기판 상에 형성된 소자들을 보호하기 위하여 PECVD 챔버(100) 내에서 보호막을 형성한다. 상기 PECVD 챔버(100) 내로 로딩(loading)된 상기 어레이 기판(35)은 상기 PECVD 챔버(100)의 하단에 배치된 서셉터(suseptor: 36)에 고정되고, 샤워헤드(shower head: 33)로부터 유입되는 가스들에 의하여 상기 어레이 기판(35) 상부에는 상기 보호막의 재료가될 가스층이 형성된다. 이때 전원부(31)에서 공급되는 고주파 전원에 의하여 가스 입자들은 전기적 특성을 갖는 플라즈마 입자(34)들로 전환되어 상기 어레이 기판(35) 상에 증착되기 시작한다.
이때, 상기 PECVD 챔버(100) 내의 서셉터(36)에서는 상기 어레이 기판(35)의 보호막 증착 온도 상태를 조절시켜줄 수 있도록 열이 가해지도록 되어 있고, 상기 서셉터(35)를 지지하는 샤프트(37)에서는 상기 어레이 기판(35)을 상하로 일정 거리 이동시킴으로써 원하는 두께의 보호막을 성장할 수 있도록 되어 있다.
상기와 도 4a에서와 같이 전원이 인가되어 플라즈마 입자들(34)이 상기 어레이 기판(35) 상에 증착되어 제 1 보호막(42a)이 성장되기 시작하면, 상기 샤워헤드(33)와 상기 어레이 기판(35) 사이에는 상기 전원부(31)에서 발생한 고주파 전원에 의하여 자기장이 형성되어 대전된 플라즈마 이온들(34)은 상기 어레이 기판(35) 상으로 가속되어 증착된다.
그런 다음, 도 4b에 도시된 바와 같이, 상기 어레이 기판(35) 상에 제 1 보호막이 일정 시간 성장되면, 바람직하게는 총 보호막 증착 시간의 절반 정도의 시간이 지난 후에 상기 PECVD 챔버(100)에 인가되는 전원을 오프(off) 시켜 상기 제 1 보호막(42a)의 증착을 중지시킨다.
이때, 상기 PECVD 챔버(100) 내에는 플라즈마 이온들이 가득차 있으므로 전원을 오프 시켰더라도 제 1 보호막(42a)이 계속 성장될 수 있으므로, 상기 샤프트(37)를 플라즈마 이온들이 산재한 층 아래로 이동시키거나, 상기 서셉터(36)에 인가된 성장 온도를 정지 기간 동안 차단시킬 수 있을 것이다.
도 4c에 도시된 바와 같이, 상기에서 설명한 바와 같이 챔버(100)의 전원을 오프(turn off)시키면 성장 중인 상기 제 1 보호막(42a)의 성장이 일시 정지되고,다시 계속해서 제 2 보호막을 상기 제 1 보호막(42a) 상에 성장시키기 위하여 전원을 인가하면, 상기 PECVD 챔버(100)에서는 공급된 가스층에서 다시 플라즈마 이온들(34)이 상기 어레이 기판(35) 상에 성장하게 되어 상기 제 2 보호막(42b)을 형성하게 된다.
이때, 상기 제 1 보호막(42a)과 제 2 보호막(42b)의 형성 조건은 동일하며, 하나의 PECVD 챔버(100) 내에서 동일한 방법으로 계속해서 증착되므로 보호막의 성질은 동일하다.
따라서, 상기 소오스/드레인 전극 및 데이터 버스라인이 형성된 어레이 기판 상에 형성되는 보호막은 두 번의 공정을 거쳐 형성된 두 개의 층이지만, 실제적으로는 동일한 성질을 갖는 하나의 보호막 역할을 하게된다.
그리고, 상기 도면에서는 투 스텝을 중심으로 보호막을 형성하는 실시예에 국한하였지만, 보호막을 증착하는 동일 챔버내에서 스텝을 2번 이상으로 하여 다수개의 보호막 층으로 구성된 보호막을 형성할 수 있다. 이렇게 n번의 스텝으로 차례로 보호막을 성장시킬 경우, 각각의 보호막의 성장시간은 총 보호막의 성장 시간의 1/n 시간으로 하는 것을 기본으로 한다.
하지만, 경우에 따라서는 다수개의 보호막 층을 형성할 경우에는 보호막의 최하부에 형성되는 보호막과 최상부에 형성되는 보호막의 성장 두께를 보다 두껍게 형성하여 인접한 절연층 성분의 침투를 차단 시킬 수 있도록 한다.
상기 보호막을 다수층으로 형성함으로 인하여 실제 각각의 보호층의 두께는 매우 얇아지기 때문에 상기 보호막과 인접하는 TFT의 소오스/드레인 금속, TFT의엑티브층, 게이트 절연막, 금속막, ITO 화소전극 및 배향막등에 의하여 인접층의 영향을 쉽게 받을 수 있다. 그렇게되면, 상기 보호막의 최하부 영역과 최상부 영역의 보호층이 보호막의 기능을 손실받게 되고, 이로 인하여 보호막 불량을 야기 하기 때문이다.
따라서, 상기 보호막의 최상부 보호층과 최하부 보호층의 성장시간을 다소 늘려 다른 보호층에 비하여 두껍게 형성할 수 있다.
도 5는 본 발명에 따라 제조된 액정표시장치의 어레이 기판의 화소 구조를 도시한 평면도로서, 다수개의 게이트 버스라인(45)과 데이터 버스라인(43)이 수직으로 교차되어 단위 화소 영역을 형성하고, 각각의 화소 영역에는 한 개의 TFT(Y)와 한 개의 화소 전극(41)으로 구성되어 단위 픽셀(Pixel)을 이루고 있다.
도 6a 및 도 6b는 상기 도 5의 B-B' 부분에서 증착된 보호막에 이물질 성장이 개선된 모습을 설명하기 위한 도면이다.
도 6a에 도시된 바와 같이, 투명성 절연 기판(50) 상에 게이트 절연막(44)이 형성되어 있고, 상기 게이트 절연막(44) 상에 데이터 버스라인(43)이 엑티브층( 비정질 실리콘막, n+도핑된 비정질 실리콘막)을 사이에 두고 형성되어 있는 어레이 기판 상에 상기 PECVD 챔버 내에서 두 번의 스텝 공정을 거쳐 제 1 보호막(42a)과 제 2 보호막(42b)이 차례로 증착된 보호막(42)이 형성되어 있다.
식각 공정에 의하여 형성된 상기 데이터 버스라인(43)은 하부에 상기 엑티브층(45)을 사이에 두고 있으므로, 상기 게이트 절연막(44)과의 단차가 일반적인 식각 공정후 발생하는 층간의 단차보다 크게 나타난다.
상기와 같이, 상기 데이터 버스라인(43)이 형성된 어레이 기판 상에 일정시간(총 보호막 증착 시간의 절반정도) 보호막을 증착시켜 제 1 보호막(42a)을 형성하고, 이후 일정시간 정지시킨 후 제 2 보호막(42b)을 형성하게 되면, 각각의 보호막(42a, 42b)당 성장되는 시간은 짧기 때문에 종래의 원 스텝 공정에 의하여 형성된 보호막에서 발생하는 이물질의 성장 크기보다 훨씬 작은 크기의 이물질이 성장되게 된다.
도면에서는 도시하였지만 설명하지 않은 41은 화소전극을 나타낸다.
도 6b에 도시된 바와 같이, 상기와 같이 투(two) 스텝에 의하여 형성된 상기 제 1 보호막(42a)과 제 2 보호막(42b)으로 이루어진 보호막(42)은 이후 화소전극(41)을 형성한 후, 포토레지스트 막의 스트립 작업때 사용되는 세정액에 의하여 제 1 보호막(42a) 상에 돌출된 형상으로 성장된 이물질이 씻겨 나가 보호막이 손상을 입더라도, 동일한 성질을 갖는 제 2 보호막(42b)이 내부에 형성되어 있으므로 세정액이 상기 데이터 버스라인(43)에 침투 되지 않게 된다.
또한, 투 스텝 공정에서 형성되는 보호막(42a, 42b) 상에는 성장되는 이물질의 크기가 종래보다 훨씬 작으므로 이후 ITO 금속막이 기판 상에 고루 증착될 수 있도록하고, 상기 화소전극(41) 형성 후에도 하부층의 오픈 등이 발생하지 않아 상기 엑티브층 및 절연막의 손상을 야기하지 않는다.
아울러, 도면에서는 도시되지 않았지만, 액정표시장치의 제조공정이 단순화 되면서 4 마스크 제조방법이 널리 사용되고 있는데, 4마스크 공정에서 중심이 되는소오스/드레인 전극과 채널층의 동시 형성을 위한 식각 단계에서 기존의 5마스크 공정보다 상기 채널층과 소오스/드레인 전극 간의 단차가 심하게 발생된다. 즉, 종래 5마스크에서 형성되는 채널층보다 더 얇게 형성된다.
따라서, 4마스크 공정에 의하여 더욱 얇게 형성되는 상기 채널층은 상기 소오스/드레인 전극간의 단차도 종래 5마스크 공정보다 크게 나타난다. 이러한 이유로 인하여 종래와 같이 원 스텝의 보호막 증착방법에 의하여 보호막을 형성할 경우 성장된 이물질이 상기 소오스/드레인 전극과 채널층 사이에 존재하는 경우, 이후 화소 전극 형성후 포토레지스트막 스트립 작업시 세정액이 채널층의 손상을 크게 하지만, 본 발명에 의한 투 스텝 공정에 의하여 2중 보호막이 형성되면 이러한 채널층이 보호할 수 있게된다.
이상에서 자세히 설명된 바와 같이, 본 발명은 액정표시장치의 어레이 기판 제조 공정 중 소오스/드레인 전극 형성 후, 보호막을 증착할 때 PECVD 챔버내에서 두 스텝에 의하여 보호막을 증착함으로써, 이후 포토레지스트막의 세정작업에서 인접한 어레이 층들을 보호할 수 있는 효과가 있다.
아울러, 보호막의 표면 균일과 이물질 감소로 인하여 별도의 공정장비가 추가없이 제품의 생산 수율을 증대시킬 수 있는 이점이 있다.
본 발명은 상기한 실시 예에 한정되지 않고, 이하 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (6)

  1. 게이트 버스라인과 게이트 절연막이 형성된 투명성 절연 기판 상에 비정질 실리콘막, 도핑된 비정질 실리콘 막을 증착하고, 식각하여 엑티브층을 형성하는 단계;
    상기 엑티브층이 형성된 절연 기판 상에 금속막을 증착하고, 식각하여 소오스/드레인 전극 및 데이터 버스라인을 형성하는 단계;
    상기 결과물을 PECVD 챔버에 로딩 시켜 플라즈마 입자에 의하여 일정시간 동안 제 1차 보호막을 증착한 다음, 일정 시간 전원을 오프시켜 보호막의 성장을 중지시키는 단계;
    상기 PECVD 챔버에 전원을 인가하여 플라즈마 이온을 형성하여 상기 제 1차 보호막 상에 계속하여 제 2 보호막을 성장시켜 보호막을 형성하는 단계 및
    상기 보호막이 형성된 어레이 기판 상에 ITO 금속을 증착하고, 식각하여 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 보호막 증착방법.
  2. 제 1 항에 있어서,
    상기 제 1차 보호막과 제 2차 보호막은 동일 PECVD 챔버내에서 이루어지는 것을 특징으로 하는 액정표시장치의 보호막 증착방법.
  3. 제 1 항에 있어서,
    상기 제 1차 보호막 증착 시간과 제 2 보호막 증착 시간은 각각 총 보호막 증착 시간의 절반인 것을 특징으로 하는 액정표시장치의 보호막 증착방법.
  4. 제 1 항에 있어서,
    상기 제 1차 보호막과 제 2차 보호막의 증착시 상기 PECVD 챔버내 조건은 동일한 것을 특징으로 하는 액정표시장치의 보호막 증착방법.
  5. 게이트 버스라인과 게이트 절연막이 형성된 투명성 절연 기판 상에 비정질 실리콘막, 도핑된 비정질 실리콘 막을 증착하고, 식각하여 엑티브층을 형성하는 단계;
    상기 엑티브층이 형성된 절연 기판 상에 금속막을 증착하고, 식각하여 소오스/드레인 전극 및 데이터 버스라인을 형성하는 단계;
    상기 결과물을 PECVD 챔버에 로딩 시킨 다음, 챔버 내에서 보호막 증착 공정을 2번 이상의 스텝으로 나누어 증착함으로써 다수개의 보호층을 갖는 보호막을 형성하는 단계;
    상기 보호막이 형성된 어레이 기판 상에 ITO 금속을 증착하고, 식각하여 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 보호막 증착방법.
  6. 제 5항에 있어서,
    상기 다수개의 보호층으로 구성된 보호막에서 인접한 절연층, 화소 전극 및 배향막과 접촉하는 최상부와 최하부 보호층의 두께는 다른 보호층에 비하여 두껍게 형성하는 것을 특징으로 하는 액정표시장치의 보호막 증착방법.
KR10-2002-0015909A 2002-03-23 2002-03-23 액정표시장치의 보호막 증착방법 KR100418087B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0015909A KR100418087B1 (ko) 2002-03-23 2002-03-23 액정표시장치의 보호막 증착방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0015909A KR100418087B1 (ko) 2002-03-23 2002-03-23 액정표시장치의 보호막 증착방법

Publications (2)

Publication Number Publication Date
KR20030076900A KR20030076900A (ko) 2003-09-29
KR100418087B1 true KR100418087B1 (ko) 2004-02-11

Family

ID=32226032

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0015909A KR100418087B1 (ko) 2002-03-23 2002-03-23 액정표시장치의 보호막 증착방법

Country Status (1)

Country Link
KR (1) KR100418087B1 (ko)

Also Published As

Publication number Publication date
KR20030076900A (ko) 2003-09-29

Similar Documents

Publication Publication Date Title
US6395652B2 (en) Method of manufacturing thin film transistor
US6649933B2 (en) Method of manufacturing thin film transistor liquid crystal display
KR100537020B1 (ko) Ips모드박막트랜지스터용액정표시소자제조방법
KR100459219B1 (ko) 절연막 형성방법 및 이를 이용한 폴리실리콘박막트랜지스터의 형성방법
KR100418087B1 (ko) 액정표시장치의 보호막 증착방법
CN105045004A (zh) 显示装置用基板以及显示装置的制造方法
US8058649B2 (en) Thin-film transistor and method of manufacturing the same
KR100289649B1 (ko) 박막트랜지스터액정표시소자의제조방법
JP3471082B2 (ja) Ｃｖｄ装置の反応室のコーティング方法
KR100332423B1 (ko) Ｐｅｃｖｄ 장비
KR101002470B1 (ko) 액정표시장치 제조방법
KR100599960B1 (ko) 박막 트랜지스터-액정표시장치의 제조방법
JP2001339065A (ja) 電気光学装置の製造方法及び電気光学装置
KR20050003760A (ko) 박막트랜지스터 액정표시장치의 어레이 기판 제조방법
KR100289650B1 (ko) 박막 트랜지스터 액정표시소자의 제조방법
KR100675931B1 (ko) 폴리머 기판에 투명 전도막을 성막하는 방법
KR100590917B1 (ko) 액정표시소자의 제조방법
US20120081628A1 (en) Liquid crystal display device and manufacturing method thereof
KR100336880B1 (ko) 박막트랜지스터액정표시소자의게이트전극형성방법
KR100279265B1 (ko) 박막 트랜지스터 액정표시소자의 보호막 형성방법
KR100687318B1 (ko) Ips 모드 액정 표시 소자의 제조방법
KR100559218B1 (ko) 박막 트랜지스터 어레이 기판의 제조방법
KR20030021378A (ko) 액정표시소자의 패널 제조방법
KR100375734B1 (ko) 티에프티 어레이 기판의 제조방법
KR20030058225A (ko) 액정표시소자 제조를 위한 플라즈마 식각 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071231

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee